JPWO2018037902A1 - 固体撮像装置およびその駆動方法、並びに電子機器 - Google Patents
固体撮像装置およびその駆動方法、並びに電子機器 Download PDFInfo
- Publication number
- JPWO2018037902A1 JPWO2018037902A1 JP2018535586A JP2018535586A JPWO2018037902A1 JP WO2018037902 A1 JPWO2018037902 A1 JP WO2018037902A1 JP 2018535586 A JP2018535586 A JP 2018535586A JP 2018535586 A JP2018535586 A JP 2018535586A JP WO2018037902 A1 JPWO2018037902 A1 JP WO2018037902A1
- Authority
- JP
- Japan
- Prior art keywords
- time code
- signal
- storage unit
- phase
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 114
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000012546 transfer Methods 0.000 claims abstract description 338
- 238000006243 chemical reaction Methods 0.000 claims abstract description 87
- 230000007704 transition Effects 0.000 claims abstract description 17
- 238000013500 data storage Methods 0.000 claims description 123
- 239000000758 substrate Substances 0.000 claims description 45
- 230000002457 bidirectional effect Effects 0.000 claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000007787 solid Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 32
- 230000000875 corresponding effect Effects 0.000 description 21
- 238000012545 processing Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 5
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/7795—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018592—Coupling arrangements; Interface arrangements using field effect transistors only with a bidirectional operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/356147—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
1.固体撮像装置の概略構成例
2.画素の詳細構成例
3.比較回路の構成例
4.画素共有の場合の構成例
5.データ記憶部と時刻コード転送部の第1構成例
6.データ記憶部と時刻コード転送部の第2構成例
7.データ記憶部と時刻コード転送部の第3構成例
8.データ記憶部と時刻コード転送部の第4構成例
9.データ記憶部と時刻コード転送部の第5構成例
10.データ記憶部と時刻コード転送部の第6構成例
11.データ記憶部と時刻コード転送部の第7構成例
12.複数基板構成1
13.複数基板構成2
14.電子機器への適用例
図1は、本開示に係る固体撮像装置の概略構成を示している。
図2は、画素21の詳細構成例を示すブロック図である。
図3は、比較回路51を構成する差動入力回路61、電圧変換回路62、及び正帰還回路63の詳細構成を示す回路図である。
図5を参照して、画素回路41の詳細構成について説明する。
図6のタイミングチャートを参照して、図5に示した画素21の動作について説明する。
これまでに説明した比較回路51は、1つの画素21内に1つのADC42が配置される構成とされていたが、複数の画素21で、1つのADC42を共有する構成とすることもできる。
次に、時刻コードの書き込み制御と読み出し制御について説明する。
図9は、シフトレジスタ341のD-F/F351の第1構成例を示している。
図11は、双方向バッファ回路371の第1構成例を示している。
次に、図13を参照して、図8に示した時刻コード転送部23の各シフトレジスタ341が有するD-F/F351の個数について説明する。
図15は、時刻コード転送部23とデータ記憶部52の第2構成を示す回路図である。
図16は、時刻コード転送部23とデータ記憶部52の第3構成を示す回路図である。
図17は、図16の第3構成における画素21の動作を説明するタイミングチャートである。
図18は、時刻コード転送部23とデータ記憶部52の第4構成を示す回路図である。
図19は、時刻コード転送部23とデータ記憶部52の第5構成を示す回路図である。
図22は、時刻コード転送部23とデータ記憶部52の第6構成を示す回路図である。
図28は、時刻コード転送部23とデータ記憶部52の第7構成を示す回路図である。
これまでの説明では、固体撮像装置1が、1枚の半導体基板11上に形成されるものとして説明したが、複数枚の半導体基板11に回路を作り分けることで、固体撮像装置1を構成してもよい。
図29及び図30は、固体撮像装置1を2枚の半導体基板11で構成した例であるが、3枚の半導体基板11で構成することもできる。
本開示は、固体撮像装置への適用に限られるものではない。即ち、本開示は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部(光電変換部)に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
(1)
第1の電源電圧で動作し、画素信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、
前記第1の電源電圧よりも低い第2の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記画素信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、
前記差動入力回路の前記出力信号を、前記第2の電源電圧に対応する信号に変換する電圧変換回路と、
前記比較結果信号が反転したときの時刻コードを記憶するデータ記憶部と
を有するAD変換器と、
前記時刻コードを転送するシフトレジスタを有する複数の時刻コード転送部と
を備える固体撮像装置。
(2)
前記複数の時刻コード転送部は、前記データ記憶部へ書き込むための前記時刻コードを転送する書き込み時刻コード転送部と、前記データ記憶部から読み出された前記時刻コードを転送する読み出し時刻コード転送部を含む
前記(1)に記載の固体撮像装置。
(3)
前記複数の時刻コード転送部は、複数の前記読み出し時刻コード転送部を含む
前記(2)に記載の固体撮像装置。
(4)
複数の前記読み出し時刻コード転送部は、前記データ記憶部から読み出されたP相データ用の前記時刻コードを転送するP相時刻コード転送部と、前記データ記憶部から読み出されたD相データ用の前記時刻コードを転送するD相時刻コード転送部を含む
前記(3)に記載の固体撮像装置。
(5)
前記データ記憶部は、P相データ用の前記時刻コードを記憶するP相データ記憶部と、D相データ用の前記時刻コードを記憶するD相データ記憶部とを有し、
前記P相時刻コード転送部は、前記P相データ記憶部に書き込まれたP相データ用の前記時刻コードを転送し、
前記D相時刻コード転送部は、前記D相データ記憶部に書き込まれたD相データ用の前記時刻コードを転送する
前記(4)に記載の固体撮像装置。
(6)
前記P相時刻コード転送部は、前記D相時刻コード転送部によるD相データ用の前記時刻コードの転送と同じタイミングで、前記P相データ記憶部に書き込まれたP相データ用の前記時刻コードを転送する
前記(5)に記載の固体撮像装置。
(7)
前記P相時刻コード転送部は、前記シフトレジスタのシフトクロックを、前記D相時刻コード転送部のシフトクロックと相補的に実行する
前記(5)に記載の固体撮像装置。
(8)
前記読み出し時刻コード転送部は、P相データ用の前記時刻コードと、D相データ用の前記時刻コードを交互に転送する
前記(2)に記載の固体撮像装置。
(9)
前記複数の時刻コード転送部は、P相データ用の前記時刻コードを転送するP相時刻コード転送部と、D相データ用の前記時刻コードを転送するD相時刻コード転送部である
前記(1)に記載の固体撮像装置。
(10)
前記データ記憶部は、前記書き込み時刻コード転送部から供給された前記時刻コードを記憶する書き込みデータ記憶部と、前記読出し時刻コード転送部へ供給する前記時刻コードを記憶する読み出しデータ記憶部とを有する
前記(2)乃至(6)のいずれかに記載の固体撮像装置。
(11)
前記データ記憶部は、前記書き込み時刻コード転送部から供給された前記時刻コードを記憶する書き込みデータ記憶部、P相データ用の前記時刻コードを記憶するP相データ記憶部、および、D相データ用の前記時刻コードを記憶するD相データ記憶部を有する
前記(2)乃至(6)のいずれかに記載の固体撮像装置。
(12)
前記データ記憶部は、P相データ用の前記時刻コードを記憶するP相データ記憶部と、D相データ用の前記時刻コードを記憶するD相データ記憶部とを有する
前記(1)に記載の固体撮像装置。
(13)
前記データ記憶部に対する前記時刻コードの書き込み動作と読み出し動作を切り替える双方向バッファをさらに備える
前記(12)に記載の固体撮像装置。
(14)
前記シフトレジスタは、入力されるクロック信号が所定の値であるときにハイインピーダンス状態となる複数のD-F/Fを有する
前記(1)乃至(13)のいずれかに記載の固体撮像装置。
(15)
前記AD変換器は、複数の画素で共有されている
前記(1)乃至(14)のいずれかに記載の固体撮像装置。
(16)
前記AD変換器は、画素ごとに配置される
前記(1)乃至(14)のいずれかに記載の固体撮像装置。
(17)
複数の半導体基板で構成されている
前記(1)乃至(16)のいずれかに記載の固体撮像装置。
(18)
第1の電源電圧で動作する差動入力回路と、前記第1の電源電圧よりも低い第2の電源電圧で動作する正帰還回路と、電圧変換回路とを有する比較器と、データ記憶部とを備えるAD変換器と、シフトレジスタを有する複数の時刻コード転送部とを備える固体撮像装置の
前記差動入力回路が、画素信号の電圧が参照信号の電圧よりも高いときに信号を出力し、
前記電圧変換回路が、前記差動入力回路の出力信号を、前記第2の電源電圧に対応する信号に変換し、
前記正帰還回路が、前記電圧変換回路により変換された前記差動入力回路の出力信号に基づいて、前記画素信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化し、
前記データ記憶部が、前記比較結果信号が反転したときの時刻コードを記憶し、
前記複数の時刻コード転送部のそれぞれが、前記時刻コードを転送する
固体撮像装置の駆動方法。
(19)
第1の電源電圧で動作し、画素信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、
前記第1の電源電圧よりも低い第2の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記画素信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、
前記差動入力回路の前記出力信号を、前記第2の電源電圧に対応する信号に変換する電圧変換回路と、
前記比較結果信号が反転したときの時刻コードを記憶するデータ記憶部と
を有するAD変換器と、
前記時刻コードを転送するシフトレジスタを有する複数の時刻コード転送部と
を備える固体撮像装置
を備える電子機器。
Claims (19)
- 第1の電源電圧で動作し、画素信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、
前記第1の電源電圧よりも低い第2の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記画素信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、
前記差動入力回路の前記出力信号を、前記第2の電源電圧に対応する信号に変換する電圧変換回路と、
前記比較結果信号が反転したときの時刻コードを記憶するデータ記憶部と
を有するAD変換器と、
前記時刻コードを転送するシフトレジスタを有する複数の時刻コード転送部と
を備える固体撮像装置。 - 前記複数の時刻コード転送部は、前記データ記憶部へ書き込むための前記時刻コードを転送する書き込み時刻コード転送部と、前記データ記憶部から読み出された前記時刻コードを転送する読み出し時刻コード転送部を含む
請求項1に記載の固体撮像装置。 - 前記複数の時刻コード転送部は、複数の前記読み出し時刻コード転送部を含む
請求項2に記載の固体撮像装置。 - 複数の前記読み出し時刻コード転送部は、前記データ記憶部から読み出されたP相データ用の前記時刻コードを転送するP相時刻コード転送部と、前記データ記憶部から読み出されたD相データ用の前記時刻コードを転送するD相時刻コード転送部を含む
請求項3に記載の固体撮像装置。 - 前記データ記憶部は、P相データ用の前記時刻コードを記憶するP相データ記憶部と、D相データ用の前記時刻コードを記憶するD相データ記憶部とを有し、
前記P相時刻コード転送部は、前記P相データ記憶部に書き込まれたP相データ用の前記時刻コードを転送し、
前記D相時刻コード転送部は、前記D相データ記憶部に書き込まれたD相データ用の前記時刻コードを転送する
請求項4に記載の固体撮像装置。 - 前記P相時刻コード転送部は、前記D相時刻コード転送部によるD相データ用の前記時刻コードの転送と同じタイミングで、前記P相データ記憶部に書き込まれたP相データ用の前記時刻コードを転送する
請求項5に記載の固体撮像装置。 - 前記P相時刻コード転送部は、前記シフトレジスタのシフトクロックを、前記D相時刻コード転送部のシフトクロックと相補的に実行する
請求項5に記載の固体撮像装置。 - 前記読み出し時刻コード転送部は、P相データ用の前記時刻コードと、D相データ用の前記時刻コードを交互に転送する
請求項2に記載の固体撮像装置。 - 前記複数の時刻コード転送部は、P相データ用の前記時刻コードを転送するP相時刻コード転送部と、D相データ用の前記時刻コードを転送するD相時刻コード転送部である
請求項1に記載の固体撮像装置。 - 前記データ記憶部は、前記書き込み時刻コード転送部から供給された前記時刻コードを記憶する書き込みデータ記憶部と、前記読出し時刻コード転送部へ供給する前記時刻コードを記憶する読み出しデータ記憶部とを有する
請求項2に記載の固体撮像装置。 - 前記データ記憶部は、前記書き込み時刻コード転送部から供給された前記時刻コードを記憶する書き込みデータ記憶部、P相データ用の前記時刻コードを記憶するP相データ記憶部、および、D相データ用の前記時刻コードを記憶するD相データ記憶部を有する
請求項2に記載の固体撮像装置。 - 前記データ記憶部は、P相データ用の前記時刻コードを記憶するP相データ記憶部と、D相データ用の前記時刻コードを記憶するD相データ記憶部とを有する
請求項1に記載の固体撮像装置。 - 前記データ記憶部に対する前記時刻コードの書き込み動作と読み出し動作を切り替える双方向バッファをさらに備える
請求項12に記載の固体撮像装置。 - 前記シフトレジスタは、入力されるクロック信号が所定の値であるときにハイインピーダンス状態となる複数のD-F/Fを有する
請求項1に記載の固体撮像装置。 - 前記AD変換器は、複数の画素で共有されている
請求項1に記載の固体撮像装置。 - 前記AD変換器は、画素ごとに配置される
請求項1に記載の固体撮像装置。 - 複数の半導体基板で構成されている
請求項1に記載の固体撮像装置。 - 第1の電源電圧で動作する差動入力回路と、前記第1の電源電圧よりも低い第2の電源電圧で動作する正帰還回路と、電圧変換回路とを有する比較器と、データ記憶部とを備えるAD変換器と、シフトレジスタを有する複数の時刻コード転送部とを備える固体撮像装置の
前記差動入力回路が、画素信号の電圧が参照信号の電圧よりも高いときに信号を出力し、
前記電圧変換回路が、前記差動入力回路の出力信号を、前記第2の電源電圧に対応する信号に変換し、
前記正帰還回路が、前記電圧変換回路により変換された前記差動入力回路の出力信号に基づいて、前記画素信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化し、
前記データ記憶部が、前記比較結果信号が反転したときの時刻コードを記憶し、
前記複数の時刻コード転送部のそれぞれが、前記時刻コードを転送する
固体撮像装置の駆動方法。 - 第1の電源電圧で動作し、画素信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、
前記第1の電源電圧よりも低い第2の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記画素信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、
前記差動入力回路の前記出力信号を、前記第2の電源電圧に対応する信号に変換する電圧変換回路と、
前記比較結果信号が反転したときの時刻コードを記憶するデータ記憶部と
を有するAD変換器と、
前記時刻コードを転送するシフトレジスタを有する複数の時刻コード転送部と
を備える固体撮像装置
を備える電子機器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016161893 | 2016-08-22 | ||
JP2016161893 | 2016-08-22 | ||
PCT/JP2017/028674 WO2018037902A1 (ja) | 2016-08-22 | 2017-08-08 | 固体撮像装置およびその駆動方法、並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018037902A1 true JPWO2018037902A1 (ja) | 2019-06-20 |
JP7005501B2 JP7005501B2 (ja) | 2022-01-21 |
Family
ID=61245829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018535586A Active JP7005501B2 (ja) | 2016-08-22 | 2017-08-08 | 固体撮像装置およびその駆動方法、並びに電子機器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10887540B2 (ja) |
EP (1) | EP3503536B1 (ja) |
JP (1) | JP7005501B2 (ja) |
KR (1) | KR102351736B1 (ja) |
CN (2) | CN109565559B (ja) |
WO (1) | WO2018037902A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102532563B1 (ko) * | 2018-03-28 | 2023-05-17 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그것의 동작방법 |
JP2021176206A (ja) * | 2018-07-18 | 2021-11-04 | ソニーセミコンダクタソリューションズ株式会社 | 固体電子回路、撮像素子および撮像素子の制御方法、並びに電子機器 |
JP2020048066A (ja) * | 2018-09-19 | 2020-03-26 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、撮像装置、及び、固体撮像素子の制御方法 |
JP7382336B2 (ja) * | 2018-10-12 | 2023-11-16 | ソニーセミコンダクタソリューションズ株式会社 | 記憶回路および撮像装置 |
KR102695388B1 (ko) * | 2019-02-12 | 2024-08-19 | 삼성전자주식회사 | 디지털 픽셀을 포함하는 이미지 센서 |
JP2020129774A (ja) * | 2019-02-12 | 2020-08-27 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 |
WO2020179302A1 (ja) * | 2019-03-07 | 2020-09-10 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置 |
KR20210046102A (ko) | 2019-10-17 | 2021-04-28 | 삼성전자주식회사 | 이미지 센서 |
KR102697199B1 (ko) * | 2019-12-10 | 2024-08-22 | 삼성전자주식회사 | 비교기 및 이를 포함하는 이미지 센서 |
JPWO2021200386A1 (ja) * | 2020-03-31 | 2021-10-07 | ||
JP2022034709A (ja) * | 2020-08-19 | 2022-03-04 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、および、撮像装置 |
WO2023223742A1 (ja) * | 2022-05-17 | 2023-11-23 | ソニーセミコンダクタソリューションズ株式会社 | 光検出素子、タイミング発生器及びad変換器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010109937A (ja) * | 2008-10-31 | 2010-05-13 | Tokyo Institute Of Technology | 比較器及びアナログデジタル変換器 |
JP2015139081A (ja) * | 2014-01-22 | 2015-07-30 | ソニー株式会社 | イメージセンサ、駆動方法、及び、電子機器 |
WO2016009832A1 (ja) * | 2014-07-14 | 2016-01-21 | ソニー株式会社 | 比較器、ad変換器、固体撮像装置、電子機器、および比較器の制御方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3608169B2 (ja) * | 2002-04-30 | 2005-01-05 | 日本テキサス・インスツルメンツ株式会社 | 半導体メモリ装置 |
US6806744B1 (en) | 2003-10-03 | 2004-10-19 | National Semiconductor Corporation | High speed low voltage differential to rail-to-rail single ended converter |
US7015844B1 (en) * | 2004-08-30 | 2006-03-21 | Micron Technology, Inc. | Minimized SAR-type column-wide ADC for image sensors |
WO2010064338A1 (ja) * | 2008-12-02 | 2010-06-10 | パナソニック株式会社 | 比較器およびa/d変換器 |
JP4945618B2 (ja) * | 2009-09-18 | 2012-06-06 | 株式会社東芝 | A/dコンバータ |
JP5801665B2 (ja) * | 2011-09-15 | 2015-10-28 | キヤノン株式会社 | 固体撮像装置、a/d変換器およびその制御方法 |
JP2013168880A (ja) * | 2012-02-16 | 2013-08-29 | Sony Corp | 比較器、ad変換器、固体撮像装置、カメラシステム、および電子機器 |
TWI659652B (zh) * | 2013-08-05 | 2019-05-11 | 新力股份有限公司 | 攝像裝置、電子機器 |
TWI631854B (zh) * | 2013-08-05 | 2018-08-01 | 日商新力股份有限公司 | Conversion device, imaging device, electronic device, conversion method |
TWI502989B (zh) * | 2013-09-18 | 2015-10-01 | Silicon Optronics Inc | 影像感測器及其調整方法 |
US10009566B2 (en) * | 2014-07-15 | 2018-06-26 | Sony Corporation | Comparator circuit, solid-state imaging apparatus, and electronic device |
CN107409187B (zh) * | 2015-02-23 | 2021-12-14 | 索尼公司 | 比较器、ad转换器、固态成像装置、电子装置、比较器控制方法、数据写入电路、数据读取电路以及数据传送电路 |
-
2017
- 2017-08-08 CN CN201780048858.7A patent/CN109565559B/zh active Active
- 2017-08-08 WO PCT/JP2017/028674 patent/WO2018037902A1/ja active Application Filing
- 2017-08-08 EP EP17843387.6A patent/EP3503536B1/en active Active
- 2017-08-08 US US16/325,277 patent/US10887540B2/en active Active
- 2017-08-08 CN CN202110354501.XA patent/CN113194273B/zh active Active
- 2017-08-08 JP JP2018535586A patent/JP7005501B2/ja active Active
- 2017-08-08 KR KR1020197001048A patent/KR102351736B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010109937A (ja) * | 2008-10-31 | 2010-05-13 | Tokyo Institute Of Technology | 比較器及びアナログデジタル変換器 |
JP2015139081A (ja) * | 2014-01-22 | 2015-07-30 | ソニー株式会社 | イメージセンサ、駆動方法、及び、電子機器 |
WO2016009832A1 (ja) * | 2014-07-14 | 2016-01-21 | ソニー株式会社 | 比較器、ad変換器、固体撮像装置、電子機器、および比較器の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US20190208151A1 (en) | 2019-07-04 |
CN113194273A (zh) | 2021-07-30 |
CN109565559A (zh) | 2019-04-02 |
CN109565559B (zh) | 2021-07-20 |
KR102351736B1 (ko) | 2022-01-17 |
KR20190038799A (ko) | 2019-04-09 |
JP7005501B2 (ja) | 2022-01-21 |
EP3503536A4 (en) | 2019-09-04 |
EP3503536A1 (en) | 2019-06-26 |
WO2018037902A1 (ja) | 2018-03-01 |
CN113194273B (zh) | 2023-06-20 |
EP3503536B1 (en) | 2021-02-24 |
US10887540B2 (en) | 2021-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7005501B2 (ja) | 固体撮像装置およびその駆動方法、並びに電子機器 | |
JP6760258B2 (ja) | 比較器、ad変換器、固体撮像装置、電子機器、比較器の制御方法、およびデータ転送回路 | |
KR102013102B1 (ko) | 고체 촬상 장치 및 카메라 시스템 | |
JP6874007B2 (ja) | 比較器、ad変換器、固体撮像装置、電子機器、および、比較器の制御方法 | |
JP5493934B2 (ja) | デューティ補正回路、遅延同期ループ回路、カラムa/d変換器、固体撮像素子およびカメラシステム | |
CN101873137B (zh) | 数字模拟转换器、固体摄像器件及照相机系统 | |
KR102644352B1 (ko) | 비교 장치, 아날로그 디지털 변환 장치, 고체 촬상 소자 및 촬상 장치 | |
JP2016111656A (ja) | 固体撮像装置、撮像システム及び固体撮像装置の駆動方法 | |
KR102686510B1 (ko) | 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법 | |
JPWO2013088634A1 (ja) | 固体撮像装置及び撮像装置 | |
JP2009089049A (ja) | 半導体装置、固体撮像素子、およびカメラシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7005501 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |