JPWO2017090413A1 - Power semiconductor device - Google Patents
Power semiconductor device Download PDFInfo
- Publication number
- JPWO2017090413A1 JPWO2017090413A1 JP2017552341A JP2017552341A JPWO2017090413A1 JP WO2017090413 A1 JPWO2017090413 A1 JP WO2017090413A1 JP 2017552341 A JP2017552341 A JP 2017552341A JP 2017552341 A JP2017552341 A JP 2017552341A JP WO2017090413 A1 JPWO2017090413 A1 JP WO2017090413A1
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- semiconductor device
- semiconductor element
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
電力用半導体素子2,3の電極とプリント基板50の導体層とをはんだで接合した電力用半導体装置100において、導体層と一体に形成した接合部54をさらに備え、この接合部は、櫛歯形状の切欠き60を有し、かつ電力用半導体素子の中心点21には位置せず配置される。 The power semiconductor device 100 in which the electrodes of the power semiconductor elements 2 and 3 and the conductor layer of the printed circuit board 50 are joined by solder further includes a joint 54 formed integrally with the conductor layer. The notch 60 has a shape and is not positioned at the center point 21 of the power semiconductor element.
Description
本発明は、電力用半導体装置に関し、詳しくは、電力用半導体素子が実装された絶縁基板と、電力用半導体素子の主回路が形成されたプリント基板とを備えた電力用半導体装置に関する。 The present invention relates to a power semiconductor device, and more particularly to a power semiconductor device including an insulating substrate on which a power semiconductor element is mounted and a printed board on which a main circuit of the power semiconductor element is formed.
電力用半導体装置は、産業用機器、電気鉄道、家電など幅広い分野における機器の主電力(パワー)の制御に用いられ、特に産業用機器に搭載される電力用半導体装置に対しては、小型化、高放熱性、高信頼性が求められる。また電力用半導体装置では、IGBT及びFwDiなどの電力用半導体素子を放熱性の高い絶縁基板に実装し、電力用半導体素子の表面電極へ例えばアルミワイヤなどで配線して回路を構成する場合が多い。
このような構造では、絶縁基板上で配線がなされるため、高価である絶縁基板の面積が大きくなりコストアップにつながると共に、電力用半導体装置の外形も大きくなるという課題がある。Power semiconductor devices are used to control the main power of devices in a wide range of fields such as industrial equipment, electric railways, and home appliances. In particular, power semiconductor devices mounted on industrial equipment are downsized. High heat dissipation and high reliability are required. In power semiconductor devices, power semiconductor elements such as IGBTs and FwDi are often mounted on an insulating substrate with high heat dissipation, and the circuit is configured by wiring the surface electrodes of the power semiconductor elements with, for example, aluminum wires. .
In such a structure, since wiring is performed on the insulating substrate, there is a problem that the area of the expensive insulating substrate is increased, resulting in an increase in cost and an increase in the outer shape of the power semiconductor device.
よって電力用半導体装置の小型化のため、特許文献1では、半導体素子を実装した絶縁基板と両面配線されたプリント基板とを、はんだなどの導電性接着剤で電気的に接続し、樹脂筐体内に収納された構造が提案されている。
Therefore, in order to reduce the size of the power semiconductor device, in
一方、大電流を高速でスイッチングする電力用半導体装置では発熱量が大きく、絶縁基板とプリント基板との熱膨張差が大きくなる。よって、温度サイクルにより、絶縁基板とプリント基板との間に存在する、はんだと電力用半導体素子とに大きな熱応力が発生する。
また、電力用半導体素子の駆動回路を形成したプリント基板に100A以上の電流を流すためには、プリント基板における銅導体層の厚みは、0.1mm以上が必要となる。よって、特にプリント基板と電力用半導体素子と間のはんだ接合部に生じる熱応力が問題となる。そのため、電力用半導体装置の長期信頼性を確保するためには、この熱応力による不具合を低減する必要がある。On the other hand, a power semiconductor device that switches a large current at high speed generates a large amount of heat, and a thermal expansion difference between an insulating substrate and a printed circuit board increases. Therefore, a large thermal stress is generated in the solder and the power semiconductor element existing between the insulating substrate and the printed circuit board due to the temperature cycle.
Further, in order to pass a current of 100 A or more through the printed circuit board on which the drive circuit for the power semiconductor element is formed, the thickness of the copper conductor layer in the printed circuit board needs to be 0.1 mm or more. Therefore, in particular, the thermal stress generated at the solder joint between the printed circuit board and the power semiconductor element becomes a problem. Therefore, in order to ensure the long-term reliability of the power semiconductor device, it is necessary to reduce defects due to this thermal stress.
しかしながら特許文献1は、絶縁基板及びプリント基板を用いた電力用半導体装置の構造を開示するが、熱応力の低減について特に記述していない。
本発明は、上述の問題点を解決するためになされたものであり、電力用半導体装置の長期信頼性を確保可能な電力用半導体装置を提供することを目的とする。However,
The present invention has been made to solve the above-described problems, and an object thereof is to provide a power semiconductor device capable of ensuring long-term reliability of the power semiconductor device.
上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様における電力用半導体装置は、電力用半導体素子と、導体層を有するプリント基板とを備え、上記電力用半導体素子の電極と上記プリント基板の導体層とをはんだで接合した状態の電力用半導体装置において、上記電力用半導体素子は、表面電極に、はんだを接合するための金属膜と、はんだと接合しない膜とを有し、上記金属膜は、上記電力用半導体素子に複数配置されており、上記はんだが接合されない膜は、上記電力用半導体素子の中央に配置されており、上記導体層の一部を構成し上記導体層と一体に形成された状態の接合部をさらに備え、上記接合部は切欠きを有し、該切欠きは、上記半導体素子の金属膜に対応するように配置されていることを特徴とする。In order to achieve the above object, the present invention is configured as follows.
That is, a power semiconductor device according to an aspect of the present invention includes a power semiconductor element and a printed board having a conductor layer, and the electrode of the power semiconductor element and the conductor layer of the printed board are joined by solder. In the power semiconductor device in a state, the power semiconductor element has a metal film for bonding solder and a film not bonded to solder on the surface electrode, and the metal film is formed on the power semiconductor element. A plurality of films, which are not bonded to the solder, are disposed in the center of the power semiconductor element, and constitute a part of the conductor layer and a joint part formed integrally with the conductor layer. In addition, the joining portion has a notch, and the notch is disposed so as to correspond to the metal film of the semiconductor element.
本発明の一態様における電力用半導体装置によれば、接合部を備え、この接合部は切欠きを有することで、電力用半導体素子の電極とプリント基板の導体層との接合面積は、接合部を有しない場合の接合面積に比べて小さくなる。この結果、電力用半導体装置の全体に温度サイクルが作用した場合において、電力用半導体素子の電極とプリント基板の導体層との間に存在するはんだに作用する熱応力は、従来に比べて小さくなる。したがって、このはんだにおける破損等の不具合の発生を低減さらには防止することができ、電力用半導体装置の長期信頼性を確保することが可能となる。 According to the power semiconductor device of one aspect of the present invention, the bonding portion is provided, and the bonding portion has a notch so that the bonding area between the electrode of the power semiconductor element and the conductor layer of the printed board is equal to the bonding portion. It becomes smaller than the bonding area in the case of not having. As a result, when a temperature cycle acts on the entire power semiconductor device, the thermal stress acting on the solder existing between the electrode of the power semiconductor element and the conductor layer of the printed circuit board becomes smaller than in the past. . Therefore, the occurrence of defects such as breakage in the solder can be reduced and prevented, and the long-term reliability of the power semiconductor device can be ensured.
実施形態である電力用半導体装置について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。また、以下の説明が不必要に冗長になるのを避け当業者の理解を容易にするため、既によく知られた事項の詳細説明及び実質的に同一の構成に対する重複説明を省略する場合がある。また、以下の説明及び添付図面の内容は、特許請求の範囲に記載の主題を限定することを意図するものではない。 The power semiconductor device according to the embodiment will be described below with reference to the drawings. In each figure, the same or similar components are denoted by the same reference numerals. In addition, in order to avoid the following description from becoming unnecessarily redundant and to facilitate understanding by those skilled in the art, a detailed description of already well-known matters and a duplicate description of substantially the same configuration may be omitted. . Further, the contents of the following description and the accompanying drawings are not intended to limit the subject matter described in the claims.
実施の形態1.
図1、図2、図4、図6は、実施の形態1における電力用半導体装置100の概略構造を示す概念図であり、図3はプリント基板50の近位側銅導体層53側を示す概念図である。
電力用半導体装置100は、基本的構成部分として、電力用半導体素子2,3と、プリント基板50とを有する。本実施の形態1の電力用半導体装置100では、その他に、絶縁基板1、ケース7、封止樹脂6、電極端子8等を有することができる。
1, 2, 4, and 6 are conceptual diagrams showing a schematic structure of the
The
電力用半導体素子として、本実施形態では、IGBT2(Insulated Gate Bipolar Transistor)及びダイオード(例えばFwDi)3が相当する。絶縁基板1は、一例として厚さ0.125mmの樹脂絶縁シート1aと、樹脂絶縁シート1aの厚み方向において対向する両面に接着された、例えば厚さ2mmの銅導体層1b及び例えば厚さ0.5mmの銅導体層1cとを有する。絶縁基板1の銅導体層1cには、IGBT2及びダイオード3が、より具体的にはIGBT2及びダイオード3における各裏面側の電極が、はんだ41によって電気的かつ機械的に接続される。IGBT2は、例えば8mm×8mmで厚さが0.08mmの大きさを有し、ダイオード3は、例えば8mm×6mmで厚さが0.08mmの大きさを有する。IGBT2及びダイオード3の表面には、はんだが接合されない例えばAl膜と、はんだ接合可能なように、Auなどの金属膜2a、3aとが形成されている。ここで、はんだが接合されない膜は、IGBT2及びダイオード3の表面の中央に位置する。はんだ41は、厚みが約0.1mmでSn−Ag−Cu系のはんだが用いられる。このような絶縁基板1は、IGBT2及びダイオード3の放熱と、両半導体素子2,3の裏面側の各電極における配線とを兼ねている。
In this embodiment, an IGBT 2 (Insulated Gate Bipolar Transistor) and a diode (for example, FwDi) 3 correspond to the power semiconductor elements. The
プリント基板50は、図4に示すように、絶縁基板1に実装されたIGBT2等の電力用半導体素子に対向して平行又は略平行に配置される。プリント基板50は、例えば、厚さが0.5mmで、その材質がFR−4(Flame Retardant Type 4)のコア材51と、コア材51の厚み方向における両面に電力用半導体素子に対して遠方に形成された遠位側銅導体層52及び近方に形成された近位側銅導体層53とを有する。遠位側銅導体層52及び近位側銅導体層53は、それぞれ厚さが例えば0.1mmで、接着シート(図示せず)によってコア材51に接着され、回路パターンを形成する。また、遠位側銅導体層52と近位側銅導体層53とはスルーホール56を介して電気的に連結されている。
As illustrated in FIG. 4, the printed
ここで、互いに対向するプリント基板50と、IGBT2及びダイオード3の半導体素子とは、封止樹脂6にエポキシ樹脂を用いた場合には、電気的絶縁を確保するために0.3mm以上の間隔をあける必要がある。
またプリント基板50の近位側銅導体層53は、本実施形態において特徴的構成の一つである接合部54を有する。接合部54は、IGBT2及びダイオード3における各表面電極と近位側銅導体層53とを、はんだ42によって電気的かつ機械的に接合する部分である。つまり接合部54を介して、プリント基板50の近位側銅導体層53とIGBT2及びダイオード3における各表面電極とが接続される。接合部54については、以下でさらに詳しく説明する。尚、はんだ42は、例えば、厚みが0.2mmから0.8mmでSn−Ag−Cu系のはんだである。Here, the printed
Further, the proximal
電力用半導体装置100のその他の構成として、絶縁基板1の外縁部分には、図4に示すように、主にPPS(ポリフェニレンサルファイド)からなるケース7がシリコーン接着剤(図示せず)で接着されている。ケース7には、電極端子8がインサートされており、電極端子8には、IGBT2及びダイオード3などの半導体素子のエミッタ電極及びゲート電極(表面電極に相当)が、プリント基板50の近位側銅導体層53から遠位側銅導体層52を介し、アルミニウム製の例えばφ0.3mmのボンディングワイヤ9にて、それぞれ電気的に接続されている。
また、ケース7の内側には、絶縁基板1とプリント基板50との隙間からプリント基板50の上面を覆うまでエポキシ樹脂製の封止樹脂6を注入し、真空脱泡して加熱して硬化される。これにて絶縁基板1に設置されたIGBT2、ダイオード3、プリント基板50等は、封止樹脂6にて封止される。As another configuration of the
Further, an epoxy
次に、接合部54について詳しく説明する。
図5は、接合部54の平面図を示すと共に、接合部54と、例えばIGBT2の電極に形成された金属膜2aとのはんだ42による接合状態を示している。
金属膜2aは、IGBT2における複数の電極上に、それぞれ均等に配置されており、各々の金属膜2aの面積は同等である。各金属膜2a同士の隙間は、IGBT2の各電極上に金属膜2aが均等に配置できる範囲内で、接合されるはんだ42同士が接触しないように、一例として0.1mm以上にしている。また、各金属膜2aのサイズは、はんだ42の供給の利便性の観点から、一例として2mm幅以上にしている。尚、上述の「均等」とは、金属膜2aの配置間隔の±1%以下の範囲を意味する。Next, the
FIG. 5 shows a plan view of the joining
The
また、金属膜2aの形状は、矩形状に限定する意図ではなく、例えば半円形、楕円形、三角形等の任意の幾何学的形状が可能である。例えば図6に示す円形形状は、矩形形状の場合に比べて、はんだ接合部54における応力が緩和されるという効果もある。
尚、図5は、IGBT2の電極に形成された金属膜2aを図示するが、ダイオード3の電極に形成された金属膜3aについても同様である。The shape of the
FIG. 5 illustrates the
接合部54は、プリント基板50の近位側銅導体層53に含まれ、近位側銅導体層53の一部を構成して近位側銅導体層53と一体に形成され、図5に示すように本実施の形態では、例えば凹部61及び凸部62で構成した櫛歯形状を有する。このような接合部54において、IGBT2及びダイオード3の表面電極に形成された金属膜2a、3aと、本実施形態ではプリント基板50の近位側銅導体層53とが接合される。そのため、櫛歯形状を形成する凹部61及び凸部62のサイズは、IGBT2の表面に形成された金属膜2a、さらにはダイオード3の表面に形成された金属膜3aのサイズに応じてそれぞれ決定される。櫛歯形状を形成する凹部の幅は、一例として0.1mm以上にしている。
また、近位側銅導体層53が櫛歯形状を有することで、近位側銅導体層53には近位側銅導体層53を貫通する溝である切欠き60が形成されることになる。The joint 54 is included in the proximal
Further, since the proximal
このような櫛歯形状の接合部54を用いることで、電力用半導体素子であるIGBT2及びダイオード3と、プリント基板50の近位側銅導体層53との接合面積は、切欠き60を有しない従来の、近位側銅導体層53と電力用半導体素子の電極との接合面積と比べて小さくなる。この結果、電力用半導体装置100の全体に温度サイクルが作用した場合において、絶縁基板1とプリント基板50との熱膨張係数の差、つまり絶縁基板1とプリント基板50との熱膨張差に起因して発生する、絶縁基板1とプリント基板50との間に存在するはんだ42に作用する熱応力は、従来に比べて小さくなる。したがって、特に、はんだ42における破損等の不具合の発生を低減さらには防止することが可能になる。
By using such a comb-shaped joint 54, the joint area between the
さらにまた、電力用半導体装置100にあっては、プリント基板50に大電流(上述したように例えば100A以上)が流れることから、プリント基板50では発熱が大きくなる。よって、プリント基板50の近位側銅導体層53とIGBT2等の電力用半導体素子との接合部分となる接合部54が電力用半導体素子の温度分布に影響を与えないようにするのが好ましい。また、電力用半導体装置100の動作時には、電力用半導体素子の中央が高温になるため、中央にはんだ42及び接合部54が配置されると熱破壊しやすい。このような熱破壊を防止するため本実施形態では、IGBT2等の電力用半導体素子表面に配置された複数の金属膜2a、3aは、それぞれの面積が同一であり、電力用半導体素子の中心点21(図5)を回避するように、電力用半導体素子に対して均等に配置され、金属膜2a、3aに対応して接合部54が配置されるのがよい。尚、ここで上記「同一」とは、目標値に対して±1%以下の範囲に含まれる場合を意味する。
Furthermore, in the
また、接合部54と、電力用半導体素子の表面電極に形成された金属膜2a及び金属膜3aとを接合するはんだ42には、熱応力を低減するためにフィレットを形成することが望ましい。そのため、接合部54の接合面積は、金属膜2a及び金属膜3aの各面積よりも小さくするのがよい。はんだフィレットのぬれ角は、熱応力を低減するために45度以下にするのが望ましい。はんだ42の高さが例えば0.2mmから0.8mmである場合、接合部54の接合面積を、金属膜2a、3aの各面積の20%から80%の範囲にすることで、フィレットのぬれ角を45度以下にすることができる。例えば金属膜2a、3aが1mm角の場合には、接合部54を形成する凸部62の幅を0.8mm以下にすることが望ましい。このように金属膜2a、3aの面積を、接合部54の接合面積よりも大きくすることで、はんだ42は、表面電極から接合部54の方へ台形形状となり、フィレットが形成される(図7)。尚、図7は、ダイオード3の場合を図示するが、IGBT2の場合についても同様である。
In addition, it is desirable to form a fillet in the
電力用半導体素子と絶縁基板1とのはんだ接合については、例えば、板状はんだを間に挟んでリフローする方法、あるいはクリームはんだを塗布しておく方法等も適用可能である。
また、電力用半導体素子とプリント基板50とのはんだ接合については、板状はんだを間に挟んでリフローする方法、クリームはんだを塗布しておく方法、電力用半導体素子の表面電極に予めはんだ接合しておき、後にリフローする方法、又は、プリント基板50の近位側銅導体層53における接合部54に予め球状のはんだを接合しておき、後にリフローする方法も適用可能である。As for the solder joint between the power semiconductor element and the insulating
As for the solder bonding between the power semiconductor element and the printed
また、本実施の形態1では、接合部54は、上述のように櫛歯形状の切欠き60を有するが、はんだ42に作用する熱応力の低減を図り、はんだ42における不具合発生を低減、防止するという観点から、櫛歯形状に限定するものではない。また、櫛歯形状を構成する凹部61及び凸部62は、矩形状に限定する意図ではなく、例えば半円形、楕円形、三角形等の任意の幾何学的形状が可能である。例えば図8のように、円形形状では、矩形形状の場合に比べてはんだ接合部における応力が緩和されるという効果もある。要するに接合部54は、何らかの形状の切欠き60を有すればよい。
ここで接合部54が任意形状の切欠き60を有する場合においても、上述したように、接合部54が電力用半導体素子の温度分布に影響を与えないように接合部54を配置するのが良い。In the first embodiment, the
Here, even when the
さらにまた、本実施の形態1では、絶縁基板1の材料として絶縁シート1aを用いた金属基板を用いたが、AlN、アルミナ、SiNなどのセラミック材料で形成されたセラミック基板でも同様の効果が得られる。
また本実施の形態1では、IGBT2及びダイオードの表面電極について、はんだが濡れない膜としてAlを用いたが、AlN、アルミナ、SiN、ガラスなどを用いても同様の効果が得られる。
また本実施の形態1では、ケース7の材料としてPPSを用いたが、より耐熱性の高いLCP(液晶ポリマー)を用いても同様の効果が得られる。
また本実施の形態1では、ダイオード3とIGBT2とが一対の、1in1でのモジュール構成であるが、二対の2in1、あるいは六対の6in1、さらには、コンバータとブレーキとなる電力用半導体素子も同時搭載された構成でも同様の効果が得られる。
また本実施の形態1では、アルミニウム製のワイヤボンドを用いたが、銅製ワイヤ、あるいはアルミ被服銅ワイヤ、又は金ワイヤを用いても同様の効果が得られる。
また、ダイレクトポッティング封止樹脂については,流し込んで常温硬化させる種類のものでも同様の効果が得られる。
また、電力用半導体素子と絶縁基板1との接続、及びプリント基板50と電力用半導体素子との接続に、はんだを用いたが、Agフィラーをエポキシ樹脂に分散させた導電性接着剤、又は、ナノ粒子を低温焼成させるAgナノパウダあるいはCuナノパウダなどを用いても同様の効果が得られる。
また、ケース7を用いずに金型を用いてトランスファモールド封止樹脂によって封止するトランスファモールドパッケージにおいても、同様の効果が得られる。Furthermore, in the first embodiment, the metal substrate using the insulating
In the first embodiment, Al is used for the
In the first embodiment, PPS is used as the material of the
In the first embodiment, the
In the first embodiment, aluminum wire bonds are used. However, similar effects can be obtained by using copper wires, aluminum-coated copper wires, or gold wires.
Further, the same effect can be obtained with a direct potting sealing resin that is poured and cured at room temperature.
Moreover, although the solder was used for the connection between the power semiconductor element and the insulating
Further, the same effect can be obtained in a transfer mold package that is sealed with a transfer mold sealing resin using a mold without using the
実施の形態2.
図9及び図11は、実施の形態2における電力用半導体装置200の概略構造を示す概念図であり、図10は、プリント基板50の近位側銅導体層53側を示す概念図である。上述の実施の形態1では、接合部54は、プリント基板50の近位側銅導体層53に含まれ、近位側銅導体層53とIGBT2等の電力用半導体素子における表面電極との接合を行うものであった。これに対して実施の形態2における電力用半導体装置200では、プリント基板50の遠位側銅導体層52とIGBT2等の電力用半導体素子における表面電極との接合を行う接合部54−2を有する。
実施の形態2における電力用半導体装置200は、実施の形態1における電力用半導体装置100と、この接合部54−2に関する構成部分のみで相違し、その他は同じ構成を有する。したがって以下では、主に接合部54−2について説明を行い、同じ構成部分の説明は省略する。
9 and 11 are conceptual diagrams showing a schematic structure of the
The
まず一般的内容の説明を行う。特に電力用半導体装置の小型化及び低コスト化のためには、IGBT2、ダイオード3等の電力用半導体素子を小型化することが望ましいが、電流密度が高くなることによる発熱を抑制する必要がある。一般的な電力用半導体装置では、電力用半導体素子のジュール熱は、電力用半導体素子を実装した絶縁基板を伝導して、放熱グリースを介して絶縁基板に接続された、具体的には実施の形態1にて説明した銅導体層1bに放熱グリースを介して接続された、ヒートシンク(図示せず)へ放熱される。電力用半導体素子の放熱性をより向上させるためには、電力用半導体素子の裏面側への、つまりヒートシンク側への、放熱経路だけでなく、電力用半導体素子の表面側からもプリント基板を介して放熱させるのが効果的である。
First, general contents will be explained. In particular, in order to reduce the size and cost of the power semiconductor device, it is desirable to reduce the size of the power semiconductor elements such as the
しかしながら、実施の形態1のように、接合部54がプリント基板50の近位側銅導体層53からのみ配線されている場合には、プリント基板50における熱抵抗の高いコア材51が遠位側銅導体層52側への放熱を妨げることから、放熱経路は、近位側銅導体層53の面内のみとなる。
そこで、本実施の形態2では、プリント基板50の遠位側銅導体層52に接続した接合部54−2を用いる。以下に接合部54−2について説明する。However, when the
Therefore, in the second embodiment, the joint portion 54-2 connected to the distal
プリント基板50は、実施の形態1での説明と同様に、絶縁基板1に実装されたIGBT2等の電力用半導体素子に対向して平行又は略平行に配置され、コア材51と、遠位側銅導体層52及び近位側銅導体層53とを有する。ここで、遠位側銅導体層52は、IGBT2等の電力用半導体素子から遠方に位置する遠位側導体層に相当し、近位側銅導体層53は、電力用半導体素子に近接して位置する近位側導体層に相当する。
Similar to the description in the first embodiment, the printed
接合部54−2は、プリント基板50の遠位側銅導体層52からコア材51を貫通して裏面側に配線されプリント基板50の近位側銅導体層53と接続することなく延在し、IGBT2等の電力用半導体素子の表面電極に、はんだで接合される部材である。また、接合部54−2は、複数個設けられる。
図12は、接合部54−2の平面図を示すと共に、接合部54−2と、例えばIGBT2の電極とのはんだ42による接合状態を示している。尚、図12は、IGBT2の場合を図示するが、ダイオード3の電極の場合も同様である。The joint 54-2 extends from the distal
FIG. 12 shows a plan view of the joint portion 54-2 and also shows a joining state of the joint portion 54-2 and, for example, an electrode of the
このような接合部54−2は、コア材51を穴加工した後、該穴に銅材を圧入することで製造できる。また、接合部54−2と電力用半導体素子の表面電極との接合は、本実施形態では例えば、接合部54−2に予め球状のはんだを接合しておき、後にリフローする方法で接合する。
Such a joint 54-2 can be manufactured by punching the
このように接合部54−2を遠位側銅導体層52から配線することで、プリント基板50のコア材51による熱抵抗が低減し、IGBT2等の電力用半導体素子からの熱は、接合部54−2を介してプリント基板50の遠位側銅導体層52へも放散させることができる。よって、IGBT2等の電力用半導体素子の放熱効率は、実施の形態1の場合に比べて向上させることができる。よって、電力用半導体素子の発熱を低減できるため、電力用半導体素子の小型化、低コスト化により電力用半導体装置200の小型化、低コスト化を実現することができる。
By wiring the joint portion 54-2 from the distal
また、接合部54−2は、複数個存在して細分化されており、接合部54−2の面積は、図13に示すように、実施の形態1における接合部54の場合と同様に、電力用半導体素子の表面電極に形成された金属膜2a及び金属膜3aの面積の例えば20%から80%の範囲にすることができる。よって、温度サイクルにより、絶縁基板1とプリント基板50との熱膨張差に起因して発生する、絶縁基板1とプリント基板50との間に存在するはんだ42に作用する熱応力は、従来に比べて小さくなる。したがって、特に、はんだ42における破損等の不具合の発生を低減さらには防止することができる。
尚、図13は、ダイオード3の場合を図示するが、IGBT2の場合についても同様である。Further, a plurality of joints 54-2 exist and are subdivided, and the area of the joint 54-2 is similar to that of the joint 54 in the first embodiment, as shown in FIG. For example, the area of the
FIG. 13 illustrates the case of the
また、実施の形態1において説明した、絶縁基板1、ケース7、ワイヤボンド、及びはんだの各材料に関する変形例、電力用半導体素子に関する変形例、並びに、封止樹脂に関する変形例については、本実施の形態1の電力用半導体装置200にも同様に適用することができる。
In addition, the modified example related to the insulating
実施の形態3.
図14から図16は、実施の形態3における電力用半導体装置300の概略構造を示す。また、図17から図19には、実施の形態3における電力用半導体装置400の概略構造を示す。
ここで電力用半導体装置300は、実施の形態1における電力用半導体装置100の変形例に相当し、電力用半導体装置400は、実施の形態2における電力用半導体装置200の変形例に相当する。
14 to 16 show a schematic structure of the
Here,
実施の形態3における電力用半導体装置300、400は、それぞれ、電力用半導体装置100、200におけるプリント基板50に、プリント基板50を貫通するスリット55を設けたものである。電力用半導体装置300、400は、電力用半導体装置100、200と、スリット55に関する構成部分のみで相違し、その他はそれぞれ同じ構成を有する。したがって以下では、主にスリット55について説明を行い、同じ構成部分の説明は省略する。
In
互いに対向して配置されている絶縁基板1とプリント基板50とは、互いに電気的に絶縁されている必要があるため、絶縁基板1とプリント基板50との間の隙間には封止樹脂6を充填する必要がある。また、IGBT2及びダイオード3において、それぞれの電力用半導体素子の表裏の沿面絶縁距離を確保するためには、空間に封止樹脂6が充填されている必要がある。
Since the insulating
しかしながら、絶縁基板1とプリント基板50との間隙は約0.3mmから0.9mmであるため、封止樹脂6が充填されにくく、未充填領域が発生する可能性がある。特に、例えば実施の形態1における電力用半導体装置100では、櫛歯形状を有する接合部54を備えている。IGBT2等の電力用半導体素子の表面電極とプリント基板50との間における、櫛歯形状を有する接合部54では、空気を巻き込むことで未充填領域が発生し易い。よって、例えば封止樹脂6の注入速度を遅くするなどの対策が必要となり、生産性が低下する懸念がある。この対策として、封止樹脂6の流入距離を短くすることが効果的である。
However, since the gap between the insulating
そこで、電力用半導体装置300では、図14から図16に示すように、封止樹脂6が最も注入されにくい電力用半導体素子の中心点21に対応して、プリント基板50のコア材51及び遠位側銅導体層52にスリット55を設けた。このスリット55は、コア材51と遠位側銅導体層52をその厚み方向に貫通する溝であり、上述のように接合部54に対応して位置する。即ち、実施の形態1で説明したように、接合部54における切欠き60は、電力用半導体素子の中心点21に対応して位置させていることから、スリット55は、切欠き60に対応して位置することになる。
尚、図16は、図5に対応した図であり、接合部54に対する、プリント基板50におけるスリット55の配置位置の例を明示した図である。Therefore, in the
FIG. 16 is a diagram corresponding to FIG. 5, and is a diagram clearly showing an example of an arrangement position of the
電力用半導体装置200に対応した電力用半導体装置400(図17)においても、電力用半導体装置300と同様に、図19に示すように、封止樹脂6が最も注入されにくい各接合部54−2同士の隙間に対応して、プリント基板50のコア材51に複数のスリット55を設けた。尚、図19は、図12に対応した図であり、接合部54−2に対する、プリント基板50におけるスリット55の配置位置を明示した図である。
In the power semiconductor device 400 (FIG. 17) corresponding to the
また図20には、スリット55を有する実施の形態3における電力用半導体装置の変形例としての電力用半導体装置500を示す。電力用半導体装置500は、近位側銅導体層53における切欠き60を有しない構成に相当し、封止樹脂6が最も注入されにくい電力用半導体素子の中心点21に対応して複数のスリット55を設けた構成を有する。電力用半導体装置500においてもスリット55は、IGBT2等における表面電極と近位側銅導体層53とを接合する接合部54に存在する。
FIG. 20 shows a
それぞれの電力用半導体装置300、400、500においてスリット55を設けたことで、封止樹脂6は、スリット55を通り、絶縁基板1とプリント基板50との間へ、特に接合部54、54−2において生じる可能性がある封止樹脂6の未充填領域へ、充填可能となる。よって、未充填領域の発生を解消することが可能となる。したがって、樹脂注入速度をさらに上げることが可能となる。その結果、生産性の低下を避けることができ生産性向上につなげることが可能である。
By providing the
また、スリット55を設けたことで、上述の効果に加えて、IGBT2及びダイオード3の表面電極に接合されている接合部54、54−2におけるはんだ42のフィレットの状態などを目視等で検査することが容易になる。よって、接合状態の検査工程を短時間で容易に行うことができるという効果も生じる。
Further, by providing the
本実施の形態3の電力用半導体装置300、400においても、接合部54、54−2を有することから、実施の形態1、2にて説明した、温度サイクルによるはんだ42に作用する熱応力は、従来に比べて小さくなる。したがって、特に、はんだ42における破損等の不具合の発生を低減さらには防止することができる。
Since the
また、電力用半導体装置500においても、切欠き60は設けていないものの、接合部54はスリット55を有することから、スリット55が切欠き60と同等の作用を行うことができる。よって、電力用半導体装置500においても上述の不具合の発生の低減さらには防止を図ることができる。
Also, in the
尚、実施の形態1、2において説明した、絶縁基板1、ケース7、ワイヤボンド、及びはんだの各材料に関する変形例、電力用半導体素子に関する変形例、並びに、封止樹脂に関する変形例については、本実施の形態3の電力用半導体装置300、400、500にも同様に適用することができる。
In addition, about the modification regarding each material of the
実施の形態4.
図21及び図22は、それぞれ実施の形態4における電力用半導体装置600の概略構造を示す概念図である。ここで電力用半導体装置600は、実施の形態1における電力用半導体装置100の変形例に相当する。
実施の形態4における電力用半導体装置600は、電力用半導体装置100におけるプリント基板50に、プリント基板50のコア材51及び遠位側銅導体層52を貫通する貫通孔58を設けたものである。電力用半導体装置600は、電力用半導体装置100に対して、貫通孔58に関する構成部分のみで相違し、その他はそれぞれ同じ構成を有する。したがって以下では、主に貫通孔58について説明を行い、同じ構成部分の説明は省略する。Embodiment 4 FIG.
21 and 22 are conceptual diagrams each showing a schematic structure of
In the
プリント基板50のコア材51の両面に形成された遠位側銅導体層52と近位側銅導体層53とは、互いは非対称に配置されているため、熱ひずみによる反りあるいはうねりが発生しやすい。そのため、接合部54に接合されたはんだ42には、大きな熱応力が発生しやすい。
そこで、電力用半導体装置600では、図21及び図22に示すように、はんだを接合する接合部54全体に対応して、プリント基板50のコア材51及び遠位側銅導体層52に貫通孔58を設けた。この貫通孔58は、コア材51及び遠位側銅導体層52をその厚み方向に貫通する溝であり、上述のように接合部54全体に対応して位置する。
このように電力用半導体装置600において貫通孔58を設けたことで、接合部54の周辺における、うねりを抑制することができ、はんだ42に発生する熱応力を低減することができる。Since the distal-side
Therefore, in the
By providing the through
また、貫通孔58を設けたことで、上述の効果に加えて、IGBT2及びダイオード3の表面電極に接合されている接合部54におけるはんだ42のフィレットの状態などを目視等で検査することが、電力用半導体装置300においてスリット55を設ける場合に比べて、より容易になる。よって、接合状態の検査工程を短時間で容易に行うことができるという効果も生じる。
Further, by providing the through
また、貫通孔58を設けたことで、封止樹脂6は、貫通孔58を通り、絶縁基板1とプリント基板50との間へ、特に接合部54において生じる可能性がある封止樹脂6の未充填領域への充填性が、電力用半導体装置300においてスリット55を設ける場合よりも向上する。よって、未充填領域の発生を解消することも可能となる。
したがって、実施の形態3に比べて樹脂注入速度をさらに向上させることが可能となる。その結果、生産性の低下を避けることができ、生産性向上につなげることが可能である。Further, since the through-
Therefore, the resin injection speed can be further improved as compared with the third embodiment. As a result, it is possible to avoid a decrease in productivity and to improve productivity.
尚、実施の形態1において説明した、絶縁基板1、ケース7、ワイヤボンド、及びはんだの各材料に関する変形例、電力用半導体素子に関する変形例、並びに、封止樹脂に関する変形例については、本実施の形態4の電力用半導体装置600にも同様に適用することができる。
In addition, about the modification regarding each material of the insulating
また、上述した各実施の形態を組み合わせた構成を採ることも可能であり、また、異なる実施の形態に示される構成部分同士を組み合わせることも可能である。 Moreover, it is also possible to take the structure which combined each embodiment mentioned above, and it is also possible to combine the component parts shown by different embodiment.
本発明は、添付図面を参照しながら好ましい実施形態に関連して充分に記載されているが、この技術の熟練した人々にとっては種々の変形あるいは修正は明白である。そのような変形あるいは修正は、添付した請求の範囲による本発明の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。
又、2015年11月25日に出願された、日本国特許出願No.特願2015−229855号の明細書、図面、特許請求の範囲、及び要約書の開示内容の全ては、参考として本明細書中に編入されるものである。Although the present invention has been fully described in connection with preferred embodiments with reference to the accompanying drawings, various changes and modifications will be apparent to those skilled in the art. Such changes and modifications are to be understood as being included therein, so long as they do not depart from the scope of the present invention according to the appended claims.
In addition, Japanese Patent Application No. The specification, drawings, claims, and abstract disclosed in Japanese Patent Application No. 2015-229855 are all incorporated herein by reference.
1 絶縁基板、2 IGBT、3 ダイオード、21 中心点、
41、42 はんだ、50 プリント基板、52 遠位側銅導体層、
53 近位側銅導体層、54、54−2 接合部、55 スリット、58 貫通孔、
100、200、300、400、500、600 電力用半導体装置。1 insulating substrate, 2 IGBT, 3 diode, 21 center point,
41, 42 solder, 50 printed circuit board, 52 distal copper conductor layer,
53 proximal copper conductor layer, 54, 54-2 joint, 55 slit, 58 through hole,
100, 200, 300, 400, 500, 600 Power semiconductor device.
Claims (9)
上記電力用半導体素子は、表面電極に、はんだを接合するための金属膜と、はんだと接合しない膜とを有し、
上記金属膜は、上記電力用半導体素子に複数配置されており、
上記はんだが接合されない膜は、上記電力用半導体素子の中央に配置されており、
上記導体層の一部を構成し上記導体層と一体に形成された状態の接合部をさらに備え、
上記接合部は切欠きを有し、該切欠きは、上記半導体素子の金属膜に対応するように配置されている、
ことを特徴とする電力用半導体装置。In a power semiconductor device comprising a power semiconductor element and a printed circuit board having a conductor layer, wherein the electrode of the power semiconductor element and the conductor layer of the printed circuit board are joined by solder,
The power semiconductor element has a metal film for bonding solder and a film not bonded to solder on the surface electrode,
A plurality of the metal films are disposed on the power semiconductor element,
The film to which the solder is not bonded is disposed at the center of the power semiconductor element,
A part of the conductor layer is formed and further provided with a joint portion formed integrally with the conductor layer,
The joint has a notch, and the notch is disposed so as to correspond to the metal film of the semiconductor element.
A power semiconductor device.
上記プリント基板は、上記電力用半導体素子に対向して位置し、その厚み方向における両面にそれぞれ導体層を有し、
それぞれの上記導体層のうち、上記電力用半導体素子から遠方に位置する遠位側導体層と接合し、かつ上記プリント基板を貫通して、上記電力用半導体素子に近接して位置する近位側導体層に接続することなく延在し、上記電力用半導体素子の電極にはんだで接合した状態にある複数の接合部をさらに備えた、
ことを特徴とする電力用半導体装置。In a power semiconductor device comprising a power semiconductor element and a printed circuit board having a conductor layer, wherein the electrode of the power semiconductor element and the conductor layer of the printed circuit board are joined by solder,
The printed circuit board is positioned to face the power semiconductor element, and has a conductor layer on each surface in the thickness direction,
Of each of the conductor layers, a proximal side that is bonded to a distal conductor layer located far from the power semiconductor element, penetrates the printed circuit board, and is located close to the power semiconductor element. A plurality of joints extending without being connected to the conductor layer and being joined to the electrodes of the power semiconductor element by solder;
A power semiconductor device.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015229855 | 2015-11-25 | ||
JP2015229855 | 2015-11-25 | ||
PCT/JP2016/082944 WO2017090413A1 (en) | 2015-11-25 | 2016-11-07 | Power semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017090413A1 true JPWO2017090413A1 (en) | 2018-06-21 |
JP6523482B2 JP6523482B2 (en) | 2019-06-05 |
Family
ID=58764155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017552341A Active JP6523482B2 (en) | 2015-11-25 | 2016-11-07 | Power semiconductor device |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6523482B2 (en) |
CN (1) | CN108292642B (en) |
DE (1) | DE112016005397B4 (en) |
WO (1) | WO2017090413A1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019167188A1 (en) * | 2018-02-28 | 2019-09-06 | 新電元工業株式会社 | Resin-sealed semiconductor device and lead frame |
CN112638576A (en) * | 2018-12-21 | 2021-04-09 | 深圳市柔宇科技股份有限公司 | Fixing method of metal sheet and flexible display device |
JP2023094391A (en) * | 2021-12-23 | 2023-07-05 | 新光電気工業株式会社 | Semiconductor device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02281737A (en) * | 1989-04-24 | 1990-11-19 | Toshiba Corp | Solder bump type semiconductor device |
JP2006202885A (en) * | 2005-01-19 | 2006-08-03 | Mitsubishi Electric Corp | Semiconductor device |
JP2006245182A (en) * | 2005-03-02 | 2006-09-14 | Mitsubishi Electric Corp | Semiconductor device and manufacturing method thereof |
JP2008270527A (en) * | 2007-04-20 | 2008-11-06 | Mitsubishi Electric Corp | Power semiconductor module |
JP2009064852A (en) * | 2007-09-05 | 2009-03-26 | Okutekku:Kk | Semiconductor device, and manufacturing method of semiconductor device |
JP2013149760A (en) * | 2012-01-18 | 2013-08-01 | Fuji Electric Co Ltd | Semiconductor device |
WO2014115561A1 (en) * | 2013-01-25 | 2014-07-31 | 富士電機株式会社 | Semiconductor device |
JP2014154679A (en) * | 2013-02-07 | 2014-08-25 | Daiwa Kogyo:Kk | Semiconductor module |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006351810A (en) * | 2005-06-15 | 2006-12-28 | Epson Toyocom Corp | Ic (integrated circuit) chip storing container and piezo-oscillator |
JP2007166461A (en) * | 2005-12-16 | 2007-06-28 | Epson Toyocom Corp | Surface acoustic wave element, and surface acoustic wave device using the same |
JP2007199803A (en) * | 2006-01-24 | 2007-08-09 | Toshiba Corp | Semiconductor memory card |
JP2012074730A (en) | 2011-12-07 | 2012-04-12 | Mitsubishi Electric Corp | Power semiconductor module |
JP6423620B2 (en) | 2014-06-04 | 2018-11-14 | 株式会社竹中工務店 | Precast beam-column joint structure |
CN104091765A (en) * | 2014-07-14 | 2014-10-08 | 深迪半导体(上海)有限公司 | Packaging method targeted for MEMS inertial device semiconductor |
-
2016
- 2016-11-07 CN CN201680067437.4A patent/CN108292642B/en active Active
- 2016-11-07 DE DE112016005397.5T patent/DE112016005397B4/en active Active
- 2016-11-07 JP JP2017552341A patent/JP6523482B2/en active Active
- 2016-11-07 WO PCT/JP2016/082944 patent/WO2017090413A1/en active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02281737A (en) * | 1989-04-24 | 1990-11-19 | Toshiba Corp | Solder bump type semiconductor device |
JP2006202885A (en) * | 2005-01-19 | 2006-08-03 | Mitsubishi Electric Corp | Semiconductor device |
JP2006245182A (en) * | 2005-03-02 | 2006-09-14 | Mitsubishi Electric Corp | Semiconductor device and manufacturing method thereof |
JP2008270527A (en) * | 2007-04-20 | 2008-11-06 | Mitsubishi Electric Corp | Power semiconductor module |
JP2009064852A (en) * | 2007-09-05 | 2009-03-26 | Okutekku:Kk | Semiconductor device, and manufacturing method of semiconductor device |
JP2013149760A (en) * | 2012-01-18 | 2013-08-01 | Fuji Electric Co Ltd | Semiconductor device |
WO2014115561A1 (en) * | 2013-01-25 | 2014-07-31 | 富士電機株式会社 | Semiconductor device |
JP2014154679A (en) * | 2013-02-07 | 2014-08-25 | Daiwa Kogyo:Kk | Semiconductor module |
Also Published As
Publication number | Publication date |
---|---|
CN108292642A (en) | 2018-07-17 |
WO2017090413A1 (en) | 2017-06-01 |
DE112016005397B4 (en) | 2022-05-05 |
JP6523482B2 (en) | 2019-06-05 |
CN108292642B (en) | 2021-04-30 |
DE112016005397T5 (en) | 2018-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5279632B2 (en) | Semiconductor module | |
WO2015079600A1 (en) | Power module and power-module manufacturing method | |
JP6021504B2 (en) | Printed wiring board, printed circuit board, and printed circuit board manufacturing method | |
JP6308300B2 (en) | Semiconductor device | |
JP6444537B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6790372B2 (en) | Semiconductor device | |
JP6697944B2 (en) | Power semiconductor device | |
WO2017090413A1 (en) | Power semiconductor device | |
JP6226068B2 (en) | Semiconductor device | |
JP2015056638A (en) | Semiconductor device and method of manufacturing the same | |
JP2017224736A (en) | Semiconductor device, manufacturing method, and conductive post | |
US9076782B2 (en) | Semiconductor device and method of manufacturing same | |
JP6448418B2 (en) | Power semiconductor device | |
JP6570744B2 (en) | Power module and method for manufacturing power module | |
JP2016163024A (en) | Power module | |
JP6048238B2 (en) | Electronic equipment | |
JP2015076511A (en) | Semiconductor device and manufacturing method of the same | |
JP5708359B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2007005607A (en) | Semiconductor device | |
JP5840102B2 (en) | Power semiconductor device | |
JP6311568B2 (en) | Electronic equipment | |
JP7050487B2 (en) | Electronic device | |
JP5682511B2 (en) | Semiconductor module | |
JP2017069351A (en) | Semiconductor device | |
JP7274954B2 (en) | semiconductor equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180302 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6523482 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |