JP2016163024A - Power module - Google Patents
Power module Download PDFInfo
- Publication number
- JP2016163024A JP2016163024A JP2015043728A JP2015043728A JP2016163024A JP 2016163024 A JP2016163024 A JP 2016163024A JP 2015043728 A JP2015043728 A JP 2015043728A JP 2015043728 A JP2015043728 A JP 2015043728A JP 2016163024 A JP2016163024 A JP 2016163024A
- Authority
- JP
- Japan
- Prior art keywords
- heat capacity
- power module
- main surface
- capacity body
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、パワーモジュールに関し、特にパワーモジュールの短絡耐量改善技術に関する。 The present invention relates to a power module, and more particularly to a technique for improving a short-circuit resistance of a power module.
パワー半導体素子は回路基板などとともに絶縁封止されてパワーモジュールを構成するが、パワーモジュールにおいてパワー半導体素子と回路基板とは、一般に金属ワイヤが超音波接合(ワイヤボンディング)されることにより電気的に接続されている。 A power semiconductor element is insulated and sealed together with a circuit board or the like to constitute a power module. In the power module, the power semiconductor element and the circuit board are generally electrically connected by ultrasonic bonding (wire bonding) of a metal wire. It is connected.
一方、金属ワイヤに代えて、パワー半導体素子の電極にはんだ接合された板状の配線材料によりパワー半導体素子と回路基板とを接続する技術も知られている(たとえば、特開2006−210519号公報または特開2001−332664号公報)。 On the other hand, a technique for connecting a power semiconductor element and a circuit board by a plate-like wiring material soldered to an electrode of the power semiconductor element instead of a metal wire is also known (for example, JP-A-2006-210519). Or JP 2001-332664 A).
パワー半導体素子(例えばダイオード、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)等)が事故により電源に短絡すると、該素子に大電流が流れて急激に発熱し、数マイクロ秒から10マイクロ秒のオーダーという短い間に素子破壊に至る。短絡から素子破壊までの時間のことは慣用的に短絡耐量と呼ばれている。 When a power semiconductor element (for example, a diode, an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), etc.) is short-circuited to a power source due to an accident, a large current flows through the element and heat is rapidly generated for several microseconds. Device destruction in a short period of 10 to 10 microseconds. The time from short circuit to element destruction is conventionally called short circuit tolerance.
電源短絡による素子破壊を防ぐためには、保護回路が短絡を検知してから動作するまでの時間よりも短絡耐量の方が長くなるように設計する必要がある。 In order to prevent element destruction due to a power supply short circuit, it is necessary to design such that the short circuit withstand capability is longer than the time from when the protection circuit detects the short circuit until it operates.
しかし、世の中の傾向として、コスト低減のためにパワー半導体素子の小径化(チップシュリンク)が行われ、オン抵抗低減のためにパワー半導体素子の薄板化が行われている。いずれの場合にもパワー半導体素子が電源に短絡した際に生じるエネルギー密度が増加するため、短絡耐量は短くなる。以上の観点から、パワー半導体素子の短絡耐量を改善するための技術開発が求められている。 However, as a trend of the world, the diameter of the power semiconductor element (chip shrink) is reduced to reduce the cost, and the power semiconductor element is thinned to reduce the on-resistance. In either case, since the energy density generated when the power semiconductor element is short-circuited to the power source increases, the short-circuit tolerance is shortened. From the above viewpoint, there is a demand for technical development for improving the short-circuit tolerance of power semiconductor elements.
一般に、パワー半導体素子の短絡耐量の改善は、パワー半導体素子自体の構造を作りこむことにより図られているが、パワー半導体素子の外部構造の作りこみも行われている。 In general, improvement of the short-circuit withstand capability of the power semiconductor element is achieved by creating a structure of the power semiconductor element itself, but an external structure of the power semiconductor element is also created.
特開2006−319213号公報には、負荷短絡耐量を改善するために、半導体素子部の表側の面に50μm以上の厚さの金属電極が接触し、かつ金属電極と板状の配線とが面接触した半導体装置が記載されている。 In Japanese Patent Laid-Open No. 2006-319213, in order to improve load short-circuit withstand capability, a metal electrode having a thickness of 50 μm or more is in contact with the surface on the front side of the semiconductor element portion, and the metal electrode and the plate-like wiring are provided on the surface. A contacted semiconductor device is described.
しかしながら、上記のような従来の半導体装置では、配線が板状であるため、回路配置の異なる半導体装置の品種ごとに専用の板状配線を設計・製造する必要が生じ、製造コストが高くなる。(一方、当該配線を汎用する場合には回路設計の自由度が低くなる。)
また、電極の厚膜化は、技術的障壁が高くかつ製造コストが高くなる。
However, in the conventional semiconductor device as described above, since the wiring is plate-shaped, it is necessary to design and manufacture a dedicated plate-shaped wiring for each type of semiconductor device having a different circuit arrangement, which increases the manufacturing cost. (On the other hand, when the wiring is used for general purposes, the degree of freedom in circuit design is low.)
Further, increasing the thickness of the electrode has high technical barriers and high manufacturing costs.
本発明は、上記のような課題を解決するためになされたものである。本発明の主たる目的は、上述した従来の半導体装置(特にパワーモジュール)と比べ、パワー半導体素子の短絡耐量が改善されており、かつ、製造コストが低減されたパワーモジュールを提供することにある。 The present invention has been made to solve the above-described problems. The main object of the present invention is to provide a power module in which the short-circuit withstand capability of the power semiconductor element is improved and the manufacturing cost is reduced as compared with the above-described conventional semiconductor device (particularly, the power module).
本発明に係るパワーモジュールは、第1の主面と前記第1の主面の反対側に位置する第2の主面とを有するパワー半導体素子と、前記第1の主面上に形成されており、第3の主面を有する電極と、前記パワー半導体素子と電気的に接続されている導電部材と、前記パワー半導体素子と前記導電部材とを電気的に接続している配線部と、前記電極の前記第3の主面上に形成されている熱容量体とを備える。前記配線部は、一部分が前記第3の主面上において前記電極と接合されており、前記熱容量体は、前記電極と前記配線部との接合部を含む前記第3の主面の表面領域上に形成されている。 A power module according to the present invention is formed on a power semiconductor element having a first main surface and a second main surface located on the opposite side of the first main surface, and on the first main surface. An electrode having a third main surface, a conductive member electrically connected to the power semiconductor element, a wiring portion electrically connecting the power semiconductor element and the conductive member, And a heat capacity body formed on the third main surface of the electrode. A part of the wiring portion is bonded to the electrode on the third main surface, and the heat capacity body is on a surface region of the third main surface including a bonding portion between the electrode and the wiring portion. Is formed.
本発明に依れば、熱容量体が、電極と配線部との接合部および接合部に隣接する電極の表面を覆っているため、パワー半導体素子の短絡時に生じる急激な素子発熱を熱容量体に放熱させることができ、パワー半導体素子が短絡から破壊に至るまでの時間、すなわち短絡耐量を長くすることができる。また、上記素子発熱を配線部により放熱させる必要が無いため、配線部を板状にする必要がなく、たとえば金属ワイヤなどとすることができる。その結果、短絡耐量が改善されており、かつ、製造コストが低減されたパワーモジュールを提供することができる。 According to the present invention, since the heat capacity body covers the joint between the electrode and the wiring section and the surface of the electrode adjacent to the joint, the rapid element heat generated when the power semiconductor element is short-circuited is dissipated to the heat capacity body. Thus, the time from the short circuit to the breakdown of the power semiconductor element, that is, the short circuit tolerance can be increased. In addition, since it is not necessary to dissipate the element heat generated by the wiring portion, the wiring portion does not need to be plate-shaped, and can be a metal wire, for example. As a result, it is possible to provide a power module that has improved short-circuit tolerance and reduced manufacturing costs.
以下、図面を参照して、本発明に従った実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。 Embodiments according to the present invention will be described below with reference to the drawings. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.
(実施の形態1)
図1〜図3を参照して、実施の形態1に係るパワーモジュール100について説明する。図1は、実施の形態1に係るパワーモジュール100の断面図である。図2は、図1中の線分II−IIから見た部分断面図である。図3は、実施の形態1に係るパワーモジュール100を説明するための部分斜視図であり、パワーモジュール100におけるパワー半導体素子1、電極2、ワイヤ10、および熱容量体11のみを示している。図1に示されるように、パワーモジュール100は、パワー半導体素子1と、電極2と、導電部材としての第3導体8と、配線部としてのワイヤ10と、熱容量体11とを備える。
(Embodiment 1)
A
パワー半導体素子1は、たとえばIGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal Oxide Semiconductor Field Effect Transistor)などである。パワー半導体素子1は、第1の主面1aと、第1の主面1aの反対側に位置する第2の主面1bとを有している。第1の主面1a上には、電極2が形成されている。
The
電極2を構成する材料は、任意の導電性材料であればよいが、たとえばアルミニウム(Al)である。電極2の膜厚は、50μm未満とすることができ、たとえば1μm以上10μm以下であればよい。電極2は、パワー半導体素子1の第1の主面1aと接合されている面と、当該面の反対側に位置する第3の主面2aとを有している。第3の主面2aを平面視したときの電極2の平面形状は、任意の形状とすることができるがたとえば正方形状である。
Although the material which comprises the
パワー半導体素子1の第2の主面1bは、回路基板3と接合部材4を介して接合されている。回路基板3は、第1導体5、絶縁基板6、および第2導体7または第3導体8が積層して構成されている。第1導体5と第2導体7とは、絶縁基板6を挟むように構成されており、絶縁基板6により電気的に絶縁されている。第1導体5と第3導体8とは、絶縁基板6を挟むように構成されており、絶縁基板6により電気的に絶縁されている。第2導体7と第3導体8とは、絶縁基板6上において間隔を隔てて配置されている。パワー半導体素子1の第2の主面1bは、接合部材4を介して第2導体7と接合されている。
The second
接合部材4は、たとえば銀ナノ粒子を用いた低温焼結材、銅(Cu)−スズ(Sn)合金などを用いた液相拡散接合材、またははんだなどである。
The
第1導体5、第2導体7および第3導体8を構成する材料は、高い熱伝導性を有する任意の材料とすることができるが、たとえば銅(Cu)およびアルミニウム(Al)の少なくともいずれか一方を含む材料である。絶縁基板6を構成する材料は、電気的絶縁性を有し、かつ高い熱伝導性を有する任意の材料であればよいが、たとえば窒化珪素(SiN)、窒化アルミニウム(AlN)、およびアルミナ(Al2O3)の少なくともいずれか一つを含むセラミックス材料またはエポキシ樹脂などの樹脂材料である。
Although the material which comprises the
電極2と第3導体8とは、複数のワイヤ10(配線部)を介して電気的に接続されている。複数のワイヤ10は、一部分(第1接合部分10A)が第3の主面2a上において電極2と接合されており、他の一部分(第2接合部分10B)が第3導体8と接合されている。言い換えると、複数のワイヤ10は、それぞれ電極2との接合部を含む第1接合部分10Aと、第3導体8との接合部を含む第2接合部分10Bとを有している。第1接合部分10Aはワイヤ10の一方の端部側に形成されており、第2接合部分10Bは、ワイヤ10の他方の端部側に形成されている。複数のワイヤ10の各第1接合部分10Aは、たとえば第3の主面2a上において互いに間隔を空けてかつ平行に延びるように形成されている。ワイヤ10を構成する材料は、導電性を有し、ボンディングワイヤとして形成可能な任意の材料とすることができ、たとえばCu、Alなどである。ワイヤ10の延在方向に垂直な断面形状は、任意の形状とすればよいが、たとえば円形状である。ワイヤ10の線径は、たとえば100μm以上500μm以下である。
The
第2導体7は、パワー半導体素子1と接合されている領域以外の領域において、外部端子9Aと接合されている。これにより、パワー半導体素子1と外部端子9Aとは、第2導体7を介して電気的に接続されている。第3導体8は、ワイヤ10と接合されている領域以外の領域において、外部端子9Bと接合されている。これにより、パワー半導体素子1と外部端子9Bとは、第3導体8を介して電気的に接続されている。
The
電極2の第3の主面2aの全面上には、熱容量体11が形成されている。言い換えると、熱容量体11は、電極2とワイヤ10との接合部を含む第3の主面2aの表面領域上に形成されている。第3の主面2aにおいて熱容量体11に覆われている当該表面領域は、第3の主面2aの全面に拡がっている。つまり、熱容量体11は、第3の主面2aの全面上に形成されている。第3の主面2aを平面視したときに、電極2と熱容量体11とは重なるように形成されている。第3の主面2aを平面視したときの電極2の上記平面形状が正方形状である場合には、上記平面視したときの熱容量体11の平面形状は正方形状である。第3の主面2aを平面視したときの電極2の上記平面形状が円形状である場合には、上記平面視したときの熱容量体11の平面形状は円形状である。
A
熱容量体11を構成する材料は、実装時(たとえば塗布または滴下時)に液状であって、実装完了後に熱処理などにより固化可能な材料が好ましい。また、熱容量体11を構成する材料は、少なくとも後述する封止体12を構成する材料よりも熱伝導率が高い材料であるが、より高い熱伝導率を有する材料であるのが好ましい。熱容量体11を構成する材料は、たとえばはんだ、銀(Ag)ペースト(樹脂にAg粒子が分散しており、熱処理により樹脂が硬化するもの)、焼結Agペースト(溶媒中にAg粒子が分散しており、熱処理により溶媒が揮発してAg粒子が焼結するもの)、高熱伝導樹脂(樹脂に高熱伝導率の材料からなるフィラーが分散しているもの)などである。熱容量体11の熱伝導率は、たとえば5W/(m・K)以上であるのが好ましく、より好ましくは50W/(m・K)以上である。
The material constituting the
複数のワイヤ10の各第1接合部分10Aは、熱容量体11に埋設されている。言い換えると、ワイヤ10の第1接合部分10Aの表面において、第3の主面2aに接している領域以外の他の領域は熱容量体11と接している。電極2の第3の主面2a上において、ワイヤ10の第1接合部分10Aと接している領域以外の他の領域は熱容量体11と接している。熱容量体11は、たとえば複数のワイヤ10における各第1接合部分10A、および電極2の第3の主面2aを一様に覆っている。このとき、熱容量体11の膜厚は、ワイヤ10の第1接合部分10Aの第3の主面3aに垂直な方向における厚みよりも厚く、たとえばワイヤ10の線径よりも厚い。
Each first
熱容量体11の膜厚は、短絡耐量改善の観点においては100μm以下であれば十分であり、熱容量体11を構成する材料の熱伝導率に応じて決定することができる。これは以下の理由による。
The film thickness of the
パワー半導体素子1の短絡から素子破壊までの時間は数μs〜10μs程度と非常に短く、この時間内にパワー半導体素子1に生じた熱が熱容量体11の内部を伝わる距離は熱容量体11の熱伝導率に依存する。そのため、熱容量体11による短絡耐量改善の効果は、熱容量体11の膜厚を当該距離と同等としたときに最大となり、熱容量体11の膜厚を当該距離より厚くしても頭打ちになる。
The time from the short-circuiting of the
本発明者らは電極2の第3の主面2a全面上に熱容量体11が形成されている解析モデルによる過渡伝熱解析を実施し、熱容量体11の膜厚が1mm程度である場合には、熱容量体11を構成する材料に依らず熱容量体11の上面の温度は発熱開始から10μs後もほぼ初期温度のままであることを確認した。たとえば、熱容量体11を構成する材料を熱伝導率が400W/(m・K)である銅(Cu)としたときにも、発熱開始から10μs後の熱容量体11の上面はほぼ初期温度のままであった。本発明者らによる過渡伝熱解析の結果から、たとえば熱容量体11を構成する材料が無機フィラーを含むエポキシ樹脂(熱伝導率5W/(m・K))であるときには熱容量体11の膜厚が約10μmのときに短絡耐量改善効果は最大となり、それより厚膜化しても当該効果は頭打ちになった。また、熱容量体11を構成する材料がはんだ(熱伝導率70W/(m・K))であるときには熱容量体11の膜厚が約50μm、焼結Agペースト(熱伝導率200W/(m・K))であるときには熱容量体11の膜厚が約80μmのときに短絡耐量改善効果は最大となり、それより厚膜化しても当該効果は頭打ちになることが確認された。
The present inventors conducted a transient heat transfer analysis using an analytical model in which the
なお、熱容量体11の膜厚が第3の主面2aに平行な面内において分布を有している場合には、熱容量体11による短絡耐量改善の効果は熱容量体11の膜厚の最小値が上記距離よりと同等としたときに最大となるため、当該最小値が熱容量体11の構成材料の熱伝導率に応じて決定されるのが好ましい。
In addition, when the film thickness of the
封止体12は、第1導体5において絶縁基板6と接合されている面の反対側に位置する面(下面)および外部端子9A,9Bの一部を除いたパワー半導体素子1、回路基板3、外部端子9、ワイヤ10、熱容量体11を覆うように設けられている。
The sealing
次に、図4を参照して、実施の形態1に係るパワーモジュール100の製造方法について説明する。
Next, with reference to FIG. 4, the manufacturing method of the
まず、回路基板3上に搭載されたパワー半導体素子1を準備する(S10)。パワー半導体素子1は、第1の主面1a上に電極2が形成されており、第2の主面1bが回路基板3の第2導体7と接合部材4を介して接合されている。回路基板3は、第1導体5と絶縁基板6とが接合されており、かつ絶縁基板6と第2導体7または第3導体8とが接合されている。
First, the
次に、電極2と第3導体8とを電気的に接続するためのワイヤ10を形成する(S20)。ワイヤ10は、超音波接合法などにより電極2と第3導体8とにそれぞれ接合される。これにより、第1接合部分10Aを有するワイヤ10が形成される。
Next, the
次に、電極2の第3の主面2a上に熱容量体11を形成する(S30)。熱容量体11を形成する方法は、熱容量体11の構成する材料に応じて任意に決めればよい。
Next, the
熱容量体11を構成する材料がはんだである場合には、たとえば超音波はんだこてを用いたはんだ付けにより、はんだを電極2およびワイヤ10に濡れ広がらせることができ、冷却することで熱容量体11を形成することができる。
When the material constituting the
また、熱容量体11を構成する材料がAgペーストである場合には、たとえばAgペースト材料を電極2の第3の主面2a上に滴下した後、高温に保持して樹脂を熱硬化(キュア)させることにより熱容量体11を形成することができる。
When the material constituting the
また、熱容量体11を構成する材料が焼結Agペーストである場合には、たとえば焼結Agペーストを電極2の第3の主面2a上に滴下した後、高温に保持して焼結Agペースト中の溶媒を揮発させてAg粒子を焼結させることにより熱容量体11を形成することができる。
When the material constituting the
いずれの場合も、電極2とワイヤ10との接合部を含む第3の主面2aの上記表面領域上に熱容量体11となるべき液状材料を供給した後、これを固化させることにより熱容量体11を形成する。熱容量体11の形成に際し、ワイヤ10は熱容量体11となるべき液状材料の接触を受けるが、該接触相手を液状材料としているためにワイヤ10が該接触により物理的なダメージを受けることを抑制することができる。なお、熱容量体11は、熱容量体11となるべき液状材料の塗布または滴下量、および塗布または滴下方法を制御することにより、第3の主面2aの全面上に容易に形成され得る。
In any case, after supplying the liquid material to be the
次に、封止体12を形成する(S40)。具体的には、熱容量体11が形成された封止対象材(パワー半導体素子1、電極2、回路基板3、外部端子9の一部、ワイヤ10、および熱容量体11を含む)を封止体12によって封止する。封止体12の形成は、たとえばトランスファモールド法により行われる。このようにして、実施の形態1に係るパワーモジュール100を得ることができる。
Next, the sealing
次に、実施の形態1に係るパワーモジュール100の作用効果について説明する。実施の形態1に係るパワーモジュール100は、第1の主面1aと第1の主面1aの反対側に位置する第2の主面1bとを有するパワー半導体素子1と、第1の主面1a上に形成されており、第3の主面2aを有する電極2と、パワー半導体素子1と電気的に接続されている導電部材としての第3導体8と、パワー半導体素子1と第3導体8とを電気的に接続している配線部としてのワイヤ10と、電極2の第3の主面2a上に形成されている熱容量体11とを備える。ワイヤ10は、一部分が第3の主面2a上において電極2と接合されており、熱容量体11は、電極2とワイヤ10との接合部を含む第3の主面2aの表面領域上に形成されている。
Next, functions and effects of the
このようにすれば、パワー半導体素子1の短絡時に生じる熱は電極2を介して熱容量体11に放熱され得る。このとき、電極2は厚膜化されて大きな熱容量を有している必要はない。つまり、パワーモジュール100は、従来の半導体装置(特にパワーモジュール)と比べ、パワー半導体素子1の短絡耐量が改善されており、かつ、製造コストが低減されている。
In this way, heat generated when the
また、実施の形態1に係るパワーモジュール100において、ワイヤ10の第1接合部分10Aは熱容量体11に埋設されている。このようにすれば、当該第1接合部分10Aにおいて電極2との接合部以外の他の領域すべてが熱容量体11と接触しているため、当該第1接合部分10Aの熱を熱容量体11に効果的に放熱させることができる。
In the
パワーモジュールにおいてワイヤと電極との接合部には、連続通電時に電流が集中することによってジュール熱が発生し、ホットスポットが形成される。これは、当該接合部の信頼性が損なわれる原因となる。これに対し、パワーモジュール100は、熱容量体11により当該第1接合部分10Aに生じた熱を効果的に面内方向に広げることで、ホットスポットを緩和し、電極2とワイヤ10との接合部の信頼性を向上させることができる。
In the power module, Joule heat is generated at the junction between the wire and the electrode due to current concentration during continuous energization, and a hot spot is formed. This causes the reliability of the joint portion to be impaired. On the other hand, the
また、実施の形態1に係るパワーモジュール100において、熱容量体11は電極2とワイヤ10との接合部を含む第3の主面2aの全面上に形成されている。つまり、熱容量体11は第3の主面2aの全面を覆っている。このようにすれば、電極2の第3の主面2aを介したパワー半導体素子1から熱容量体11への放熱効果を最大化することができ、パワー半導体素子1の短絡耐量をより効果的に改善することができる。
In the
また、実施の形態1に係るパワーモジュール100において、ワイヤ10はボンディングワイヤである。このようにすれば、ワイヤ10は、パワーモジュール100において回路配置が異なり、電極2と第3導体8との相対的な位置関係が異なる複数種のパワーモジュール100に対しても、容易に形成され得る。そのため、このようなワイヤ10を備えるパワーモジュール100は、パワー半導体素子1の短絡耐量を改善するためにその回路配置に応じた専用の配線部をそれぞれ準備する必要がなく、汎用のワイヤ10および同一材料からなる熱容量体11によって該短絡耐量が改善されている。つまり、上記パワーモジュール100は、短絡耐量が改善されているとともに回路設計の自由度が高くかつ製造コストが低い。
In the
また、実施の形態1に係るパワーモジュール100の製造方法において、熱容量体11はワイヤ10が接合されている電極2の第3の主面2a上に液状材料として供給され、その後該液状材料が固化されることにより形成される。そのため、ワイヤ10として汎用のボンディングワイヤを用いても、熱容量体11を形成する際にワイヤ10が物理的なダメージを受けることが防止されている。その結果、電極2とワイヤ10との接合部の信頼性を損なうことなく、パワー半導体素子1の短絡耐量が改善されたパワーモジュール100を低コストで製造することができる。
In the method for manufacturing the
(実施の形態2)
次に、図5および図6を参照して、実施の形態2に係るパワーモジュール100について説明する。図5は、実施の形態2に係るパワーモジュール100の断面図である。図6は、図5中の線分VI−VIから見た部分断面図である。実施の形態2に係るパワーモジュール100は、実施の形態1に係るパワーモジュール100と基本的に同様の構成を備えるが、ワイヤ10の一部分(第1接合部分10A)の表面の一部が熱容量体11から露出している点で異なる。
(Embodiment 2)
Next, the
ワイヤ10の第1接合部分10Aの表面において、第3の主面2aに接している領域以外の他の領域のうちの一部が熱容量体11から露出しており、その他は熱容量体11と接している。言い換えると、熱容量体11の膜厚(第3の主面2a上において膜厚分布があるときにはその最小値)は、ワイヤ10の第1接合部分10Aの第3の主面3aに垂直な方向における厚みよりも薄く、たとえばワイヤ10の線径よりも薄い。
On the surface of the first
このようにしても、電極2の第3の主面2a上において、ワイヤ10の第1接合部分10Aと接している領域以外の他の領域は熱容量体11と接しているため、電極2を介してパワー半導体素子1の短絡時に生じる熱を熱容量体11に放熱することができる。その結果、実施の形態2に係るパワーモジュール100は、実施の形態1に係るパワーモジュール100と同様の効果を奏することができる。
Even in this case, on the third
(実施の形態3)
次に、図7を参照して、実施の形態3に係るパワーモジュール100について説明する。図7は、実施の形態3に係るパワーモジュール100を説明するための部分斜視図であり、パワーモジュール100におけるパワー半導体素子1、電極2、ワイヤ10、および熱容量体11のみを示している。実施の形態3に係るパワーモジュール100は、実施の形態1に係るパワーモジュール100と基本的に同様の構成を備えるが、熱容量体11が電極2とワイヤ10との接合部を含む第3の主面2aの一部上に形成されている点で異なる。言い換えると、第3の主面2a上において電極2とワイヤ10との接合部が形成されていない領域の一部が熱容量体11から露出している点で異なる。
(Embodiment 3)
Next, a
熱容量体11は電極2の第3の主面2aを部分的に覆っている。第3の主面2a上において熱容量体11から露出している部分は、電極2の平面形状において外周部に形成されている。つまり、第3の主面2a上において熱容量体11から露出している部分は、第3の主面2a上において電極2とワイヤ10との接合部から最も離れた部分に位置している。
The
第3の主面2aを平面視したときに、熱容量体11は電極2の一部と重なるように形成されている。第3の主面2aを平面視したときの熱容量体11の平面形状は、たとえば円形状である。上記平面視したときの電極2の平面形状は、たとえば正方形状である。
The
このようにしても、実施の形態3に係るパワーモジュール100は、実施の形態1に係るパワーモジュール100と基本的に同様の構成を備えるため、実施の形態1に係るパワーモジュール100と同様の効果を奏することができる。
Even in this case, since the
実施の形態3における熱容量体11は、実施の形態1における熱容量体11と同様に任意の方法により形成され得るが、たとえばシリンジなどにより熱容量体11となるべき液状材料を電極2の中央位置から滴下することにより第3の主面2a上に供給し、その後該液状材料を固化することにより容易に形成され得る。つまり、実施の形態3に係るパワーモジュール100は、実施の形態1に係るパワーモジュール100と比べて同等またはそれ以上に容易に製造され得る。
The
このように、実施の形態3に係るパワーモジュール100は、パワー半導体素子1の短絡耐量が改善されているとともに、容易に製造され得る。なお、実施の形態3に係るパワーモジュール100は第3の主面2aの上記表面領域であって熱容量体11に覆われている領域の面積が実施の形態1に係るパワーモジュール100の上記表面領域の面積と比べて小さいため、熱容量体11による短絡耐量改善効果の大きさは実施の形態1に係るパワーモジュール100には及ばない。
As described above, the
なお、実施の形態3に係るパワーモジュール100において、ワイヤ10の一部分(第1接合部分10A)の表面の一部は熱容量体11から露出していてもよい。このようにすれば、実施の形態2に係るパワーモジュール100と基本的に同様の構成を備えるため、実施の形態2に係るパワーモジュール100と同様の効果を奏することができる。
In the
(実施の形態4)
次に、図8を参照して、実施の形態4に係るパワーモジュール100について説明する。図8は、実施の形態4に係るパワーモジュール100を説明するための部分斜視図であり、パワーモジュール100におけるパワー半導体素子1、電極2、ワイヤ10、および熱容量体11のみを示している。実施の形態4に係るパワーモジュール100は、実施の形態1に係るパワーモジュール100と基本的に同様の構成を備えるが、配線部がリボンワイヤ13である点で異なる。
(Embodiment 4)
Next, the
このようにしても、熱容量体11は、電極2とリボンワイヤ13との接合部を含む第3の主面2aの表面領域上に形成されており、第3の主面2a上において電極2と接合されているリボンワイヤ13の一部分(第1接合部分13A)が熱容量体11に埋設されている。そのため、実施の形態4に係るパワーモジュール100は、実施の形態1に係るパワーモジュール100と同様の効果を奏することができる。
Even in this case, the
なお、リボンワイヤ13の第1接合部分13Aの表面の一部は、熱容量体11から露出していてもよい。このようにすれば、実施の形態2に係るパワーモジュール100と同様の効果を奏することができる。
A part of the surface of the first
(実施の形態5)
次に、図9を参照して、実施の形態5に係るパワーモジュール100について説明する。図9は、実施の形態5に係るパワーモジュール100を説明するための部分斜視図であり、パワーモジュール100におけるパワー半導体素子1、電極2、ワイヤ10、および熱容量体11のみを示している。実施の形態5に係るパワーモジュール100は、実施の形態1に係るパワーモジュール100と基本的に同様の構成を備えるが、配線部が導線性材料からなり、熱容量体11から突出した部分を含む突出部材14である点で異なる。
(Embodiment 5)
Next, with reference to FIG. 9, the
熱容量体11は、電極2と突出部材14との接合部を含む第3の主面2aの表面領域上に形成されており、第3の主面2a上において電極2と接合されている突出部材14の一部分(第1接合部分14A)が熱容量体11に埋設されている。そのため、実施の形態5に係るパワーモジュール100は、実施の形態1に係るパワーモジュール100と同様の効果を奏することができる。
The
以上のように本発明の実施形態について説明を行なったが、上述の各実施形態の構成を適宜組み合わせることも当初から予定している。 Although the embodiments of the present invention have been described above, it is also planned from the beginning to combine the configurations of the above-described embodiments as appropriate.
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be thought that embodiment disclosed this time is an illustration and restrictive at no points. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
本発明は、短絡時に大電流が流れることにより急激に発熱するパワー半導体素子を備えるパワーモジュールに特に有利に適用される。 The present invention is particularly advantageously applied to a power module including a power semiconductor element that rapidly generates heat when a large current flows during a short circuit.
1 パワー半導体素子、1a 第1の主面、1b 第2の主面、2 電極、2a 第3の主面、3 回路基板、4 接合部材、5 第1導体、6 絶縁基板、7 第2導体、8 第3導体、9,9A,9B 外部端子、10 ワイヤ、10A,13A,14A 第1接合部分、10B 第2接合部分、11 熱容量体、12 封止体、13 リボンワイヤ、14 突出部材、100 パワーモジュール。
DESCRIPTION OF
Claims (8)
前記第1の主面上に形成されており、第3の主面を有する電極と、
前記パワー半導体素子と電気的に接続されている導電部材と、
前記パワー半導体素子と前記導電部材とを電気的に接続している配線部と、
前記電極の前記第3の主面上に形成されている熱容量体とを備え、
前記配線部は、一部分が前記第3の主面上において前記電極と接合されており、
前記熱容量体は、前記電極と前記配線部との接合部を含む前記第3の主面の表面領域上に形成されている、パワーモジュール。 A power semiconductor element having a first main surface and a second main surface located opposite to the first main surface;
An electrode formed on the first main surface and having a third main surface;
A conductive member electrically connected to the power semiconductor element;
A wiring portion that electrically connects the power semiconductor element and the conductive member;
A heat capacity body formed on the third main surface of the electrode,
The wiring portion is partly joined to the electrode on the third main surface,
The heat capacity body is a power module formed on a surface region of the third main surface including a joint portion between the electrode and the wiring portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015043728A JP2016163024A (en) | 2015-03-05 | 2015-03-05 | Power module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015043728A JP2016163024A (en) | 2015-03-05 | 2015-03-05 | Power module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016163024A true JP2016163024A (en) | 2016-09-05 |
Family
ID=56847587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015043728A Pending JP2016163024A (en) | 2015-03-05 | 2015-03-05 | Power module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016163024A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6410998B1 (en) * | 2017-04-12 | 2018-10-24 | 三菱電機株式会社 | Semiconductor module, semiconductor module manufacturing method, and power conversion device |
JP2021077661A (en) * | 2019-11-05 | 2021-05-20 | 三菱電機株式会社 | Semiconductor power module |
JP2021141237A (en) * | 2020-03-06 | 2021-09-16 | 三菱電機株式会社 | Semiconductor device |
WO2022219995A1 (en) * | 2021-04-12 | 2022-10-20 | ローム株式会社 | Semiconductor device |
WO2022220009A1 (en) * | 2021-04-12 | 2022-10-20 | ローム株式会社 | Semiconductor device |
WO2024128062A1 (en) * | 2022-12-15 | 2024-06-20 | ローム株式会社 | Semiconductor device |
JP7552014B2 (en) | 2019-03-15 | 2024-09-18 | 富士電機株式会社 | Semiconductor module and manufacturing method |
-
2015
- 2015-03-05 JP JP2015043728A patent/JP2016163024A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6410998B1 (en) * | 2017-04-12 | 2018-10-24 | 三菱電機株式会社 | Semiconductor module, semiconductor module manufacturing method, and power conversion device |
JP7552014B2 (en) | 2019-03-15 | 2024-09-18 | 富士電機株式会社 | Semiconductor module and manufacturing method |
JP2021077661A (en) * | 2019-11-05 | 2021-05-20 | 三菱電機株式会社 | Semiconductor power module |
JP2021141237A (en) * | 2020-03-06 | 2021-09-16 | 三菱電機株式会社 | Semiconductor device |
JP7334655B2 (en) | 2020-03-06 | 2023-08-29 | 三菱電機株式会社 | semiconductor equipment |
WO2022219995A1 (en) * | 2021-04-12 | 2022-10-20 | ローム株式会社 | Semiconductor device |
WO2022220009A1 (en) * | 2021-04-12 | 2022-10-20 | ローム株式会社 | Semiconductor device |
WO2024128062A1 (en) * | 2022-12-15 | 2024-06-20 | ローム株式会社 | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5975180B2 (en) | Semiconductor module | |
JP2016163024A (en) | Power module | |
US7816784B2 (en) | Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same | |
US8884426B2 (en) | Semiconductor device including cooler | |
CN104641459B (en) | Semiconductor device | |
JP6083109B2 (en) | Semiconductor device | |
JP6686691B2 (en) | Electronic device | |
JP6835238B2 (en) | Semiconductor devices and their manufacturing methods | |
KR20170086828A (en) | Clip -bonded semiconductor chip package using metal bump and the manufacturing method thereof | |
JP6790372B2 (en) | Semiconductor device | |
JP4491244B2 (en) | Power semiconductor device | |
KR101988064B1 (en) | Power semiconductor module and method for manufacturing a power semiconductor module | |
JP6244272B2 (en) | Semiconductor device | |
JP2017050441A (en) | Semiconductor device | |
US20150262917A1 (en) | Semiconductor device and method of manufacturing the same | |
CN108292642B (en) | Power semiconductor device | |
JP5869285B2 (en) | Semiconductor device | |
US10304751B2 (en) | Electronic sub-module including a leadframe and a semiconductor chip disposed on the leadframe | |
JP2006190728A (en) | Electric power semiconductor device | |
JP2003289129A (en) | Semiconductor device | |
JP2013008748A (en) | Semiconductor device | |
US11552065B2 (en) | Semiconductor device | |
JP4861200B2 (en) | Power module | |
JP2013051300A (en) | Semiconductor module | |
US11587879B2 (en) | Electronic apparatus and manufacturing method thereof |