JPWO2016125669A1 - Semiconductor module - Google Patents
Semiconductor module Download PDFInfo
- Publication number
- JPWO2016125669A1 JPWO2016125669A1 JP2016573311A JP2016573311A JPWO2016125669A1 JP WO2016125669 A1 JPWO2016125669 A1 JP WO2016125669A1 JP 2016573311 A JP2016573311 A JP 2016573311A JP 2016573311 A JP2016573311 A JP 2016573311A JP WO2016125669 A1 JPWO2016125669 A1 JP WO2016125669A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor module
- sealing resin
- insulating base
- semiconductor
- lead terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Inverter Devices (AREA)
Abstract
製造が容易で、接続不良による品質不良が起こりにくい半導体モジュールを提供する。半導体スイッチング素子1a〜1fと、リード端子52a〜53dとが封止樹脂8に封止され、封止樹脂8には、さらに、板状の絶縁基材6a〜6dが封止され、絶縁基材6a〜6dにはリード端子52a〜53dが接合され、絶縁基材6a〜6dが封止樹脂8内において、上下方向に間隔を空けて、少なくとも3層に分けて配置されることにより、リード端子52a〜53dも、封止樹脂内8において、上下方向に間隔を空けて、少なくとも3層に分けて配置されるようにした。Provided is a semiconductor module that is easy to manufacture and in which poor quality due to poor connection is unlikely to occur. The semiconductor switching elements 1a to 1f and the lead terminals 52a to 53d are sealed with a sealing resin 8, and the sealing resin 8 is further sealed with plate-shaped insulating base materials 6a to 6d. Lead terminals 52a to 53d are joined to 6a to 6d, and the insulating base materials 6a to 6d are arranged in at least three layers at intervals in the vertical direction in the sealing resin 8, so that the lead terminals are arranged. 52a to 53d are also arranged in at least three layers in the sealing resin 8 with a space in the vertical direction.
Description
本発明は、半導体モジュールに関し、さらに詳しくは、リード端子が絶縁基材に接合されたうえで、封止樹脂に封止された半導体モジュールに関する。 The present invention relates to a semiconductor module, and more particularly, to a semiconductor module sealed with a sealing resin after a lead terminal is bonded to an insulating substrate.
インバータ等の半導体モジュールが、車載機器、産業用機器等の電源に使用されている。 Semiconductor modules such as inverters are used as power sources for in-vehicle devices and industrial devices.
半導体モジュールは、特許文献1(特開2014−183078号公報)に開示されるように、複数の半導体スイッチング素子の組合せ、あるいは、複数のスイッチング素子と複数の還流ダイオードとの組合せで回路が構成される。また、半導体モジュールに、周辺回路の受動素子が組込まれる場合もある。 As disclosed in Patent Document 1 (Japanese Patent Application Laid-Open No. 2014-183078), the semiconductor module is configured by a combination of a plurality of semiconductor switching elements or a combination of a plurality of switching elements and a plurality of free-wheeling diodes. The In some cases, passive elements of peripheral circuits are incorporated in the semiconductor module.
図14(A)、(B)に、特許文献1に開示された半導体モジュール(半導体装置)500を示す。ただし、図14(A)は、後述する封止樹脂108および放熱板107aを省略して示した、半導体モジュール500の平面図である。また、図14(B)は、半導体モジュール500の断面図であり、図14(A)のX-X部分を示している。
14A and 14B show a semiconductor module (semiconductor device) 500 disclosed in
半導体モジュール500は、3相出力のインバータであり、3組の同一構成の回路Cir1、Cir2、Cir3が、並列に接続されている。
The
回路Cir1を例にとって説明する。なお、図14(B)は、半導体モジュール500の回路Cir1部分の断面を示している。
The circuit Cir1 will be described as an example. 14B shows a cross section of the circuit Cir1 portion of the
回路Cir1は、2個の半導体スイッチング素子(IGBT)101a、101bと、2個のダイオード102a、102bと、リード端子105a、105b、105c、105d、105eと、放熱板(ヒートシンク)107a、107bとで構成されている。
The circuit Cir1 includes two semiconductor switching elements (IGBT) 101a and 101b, two
具体的には、半導体スイッチング素子101aの一方の電源電極パッド(図示せず)が、はんだ104によりリード端子105aに接合され、他方の電源電極パッド(図示せず)が、はんだ104により放熱板107aに接合されている。また、半導体スイッチング素子101aの信号電極パッド(図示せず)が、ワイヤー103aによりリード端子105bにワイヤーボンディングされている。さらに、リード端子105aと放熱板107aとの間には、ダイオード102aが、半導体モジュール101aと並列に接続されている。
Specifically, one power electrode pad (not shown) of the
同様に、半導体スイッチング素子101bの一方の電源電極パッド(図示せず)が、はんだ104によりリード端子105aに接合され、他方の電源電極パッド(図示せず)が、はんだ104により放熱板107bに接合されている。また、半導体スイッチング素子101bの信号電極パッド(図示せず)が、ワイヤー103bによりリード端子105cにワイヤーボンディングされている。さらに、リード端子105aと放熱板107bとの間には、ダイオード102bが、半導体モジュール101bと並列に接続されている。
Similarly, one power electrode pad (not shown) of the
残りの2組の回路Cir2、Cir3も、上述した回路Cir1と同じ構造からなる。したがって、半導体モジュール500においては、放熱板107aと107bとの間に、3組の回路Cir1、Cir2、Cir3が、並列に接続されていることになる。そして、共通のリード端子として、放熱板107aにリード端子105dが、放熱板107bにリード端子105eが、それぞれ接続されている。
The remaining two sets of circuits Cir2 and Cir3 have the same structure as the circuit Cir1 described above. Therefore, in the
リード端子105dが接続された放熱板107aと、リード端子105eが接続された放熱板107bとの間に、3組の回路Cir1、Cir2、Cir3が並列に接続された構造体Sは、封止樹脂108に封止されている。封止樹脂108の側面からは、リード端子105a、105b、105c、105d、105eが導出されている。また、封止樹脂108の両主面には、放熱板107a、107bが露出されている。
A structure S in which three sets of circuits Cir1, Cir2, and Cir3 are connected in parallel between a
上述した半導体モジュール500においては、封止樹脂108から、多数のリード端子が外部に導出されている。すなわち、少なくとも、回路Cir1に接続されたリード端子105a、105b、105cと、回路Cir2に接続されたリード端子105a、105b、105cと、回路Cir3に接続されたリード端子105a、105b、105cと、共通のリード端子105d、105eが、それぞれ、封止樹脂108から外部に導出されている。
In the
しかしながら、多数のリード端子105a〜105eが固定されずに封止樹脂108内に配置された構造からなる半導体モジュール500は、製造が困難であるとともに、接続不良などの品質不良を起こしやすい。
However, the
すなわち、まず、半導体モジュール500の製造工程においては、半導体スイッチング素子101aの信号電極パッド(図示せず)とリード端子105bとの間をワイヤー103aによりワイヤーボンディングし、半導体スイッチング素子101bの信号電極パッド(図示せず)とリード端子105cとの間をワイヤー103bによりワイヤーボンディングするが、リード端子105b、105cが何かに固定されていないと、これらのワイヤーボンディングは困難であり、接続不良による品質不良も起こしやすい。
That is, first, in the manufacturing process of the
また、半導体モジュール500の製造工程における封止樹脂108の形成は、リード端子105dが接続された放熱板107aと、リード端子105eが接続された放熱板107bとの間に、3組の回路Cir1、Cir2、Cir3が並列に接続された構造体Sを、リード端子105a、105b、105c、105d、105eを外部に導出した状態で金型(図示せず)内に収容し、金型内に樹脂をトランスファーモールドして形成する方法が一般的である。
In addition, the
しかしながら、リード端子105a〜105eが固定されていないため、構造体Sを金型内に収容する作業は非常に困難である。
However, since the
また、リード端子105a〜105eが固定されていないため、金型内に樹脂をトランスファーモールドして封止樹脂108を形成する際に、リード端子105a〜105eが樹脂に押されて動いてしまい、ワイヤー103a、103bによるワイヤーボンディングが断線したり、はんだ104による接合が外れたりし、接続不良による品質不良が発生する虞があった。
In addition, since the
たとえば、ワイヤー103aによるリード端子105bと半導体スイッチング素子101aの信号電極パッドとの間のワイヤーボンディングや、ワイヤー103bによるリード端子105cと半導体スイッチング素子101bの信号電極パッドとの間のワイヤーボンディングが断線する虞があった。また、はんだ104による、リード端子105aと、半導体スイッチング素子101aの他方の電極パッド、半導体スイッチング素子101bの一方の電極パッド、ダイオード102a、102bとの接合が外れる虞があった。さらに、はんだ(図示せず)による、リード端子105dと放熱板107aとの接合や、リード端子105eと放熱板107bとの接合が外れる虞があった。
For example, wire bonding between the
以上のように、多数のリード端子105a〜105eが固定されずに封止樹脂108内に配置された構造からなる半導体モジュール500は、製造が困難であるとともに、接続不良などの品質不良を起こしやすかった。
As described above, the
本発明は、上述した従来の問題を解決するためになされたものであり、その手段として本発明の半導体モジュールは、少なくとも、複数の半導体スイッチング素子と、複数のリード端子とが、封止樹脂に封止され、封止樹脂には、さらに、複数の板状の絶縁基材が封止され、絶縁基材には、リード端子が接合され、絶縁基材が、封止樹脂内において、上下方向に間隔を空けて、少なくとも3層に分けて配置されることにより、リード端子も、封止樹脂内において、上下方向に間隔を空けて、少なくとも3層に分けて配置され、半導体スイッチング素子は、一方の主面に信号電極パッドと一方の電源電極パッドが形成され、他方の主面に他方の電源電極パッドが形成され、半導体スイッチング素子の両主面に形成された電源電極パッドは、直接または間接に、所定のリード端子に接合され、半導体スイッチング素子の一方の主面に形成された信号電極パッドは、ワイヤーにより、所定のリード端子にワイヤーボンディングされ、リード端子の少なくとも一部のものが、封止樹脂から外部に導出されるようにした。 The present invention has been made to solve the above-described conventional problems, and as a means thereof, the semiconductor module of the present invention includes at least a plurality of semiconductor switching elements and a plurality of lead terminals in a sealing resin. The sealing resin is further sealed with a plurality of plate-like insulating base materials, lead terminals are joined to the insulating base material, and the insulating base material is vertically moved in the sealing resin. The lead terminals are also arranged in at least three layers at intervals in the vertical direction in the sealing resin by being arranged in at least three layers with a gap therebetween, and the semiconductor switching element is The signal electrode pad and one power electrode pad are formed on one main surface, the other power electrode pad is formed on the other main surface, and the power electrode pads formed on both main surfaces of the semiconductor switching element are directly Alternatively, the signal electrode pad bonded to a predetermined lead terminal and formed on one main surface of the semiconductor switching element is wire-bonded to the predetermined lead terminal with a wire and is at least part of the lead terminal. Is led out from the sealing resin.
なお、絶縁基材に、両主面間を貫通した開口が形成され、その開口に、その絶縁基材に接合されたリード端子の少なくとも一部分が配置されていることが好ましい。この場合には、その開口部分において、その絶縁基材に接合されたリード端子と、その絶縁基材のリード端子が接合されていない主面の側に配置された部材、たとえば金属ブロックとの、はんだ等による接合を行うことができる。 In addition, it is preferable that an opening penetrating between both main surfaces is formed in the insulating base material, and at least a part of the lead terminal joined to the insulating base material is disposed in the opening. In this case, in the opening portion, a lead terminal joined to the insulating base material and a member arranged on the main surface side where the lead terminal of the insulating base material is not joined, for example, a metal block, Bonding with solder or the like can be performed.
また、絶縁基材がフィラーの含有された樹脂からなり、封止樹脂がフィラーの含有されていない樹脂からなるものとすることができる。あるいは、絶縁基材および封止樹脂がフィラーの含有された樹脂からなり、その封止樹脂のフィラーの含有体積率を、その絶縁基材のフィラーの含有体積率よりも低いものとすることができる。これらの場合には、絶縁基材を、フィラーが十分に含有された高い強度を備えた樹脂で形成し、封止樹脂を、流動性の高い、トランスファーモールドをしやすい樹脂で形成することができる。 The insulating base material may be made of a resin containing a filler, and the sealing resin may be made of a resin not containing a filler. Alternatively, the insulating base material and the sealing resin are made of a resin containing a filler, and the content volume ratio of the filler of the sealing resin can be lower than the content volume ratio of the filler of the insulating base material. . In these cases, the insulating base material can be formed of a resin having a high strength and containing a sufficient amount of filler, and the sealing resin can be formed of a resin having high fluidity and easy to transfer mold. .
また、絶縁基材がセラミックスからなり、リード端子が、少なくとも、セラミックスの構成成分と反応する活性な金属と、Agと、Cuとを含む合金を介して、絶縁基板に接合されたものとすることができる。この場合には、高い強度を備えた絶縁基板に、リード端子を強固に接合することができる。 In addition, the insulating base is made of ceramic, and the lead terminal is bonded to the insulating substrate through an alloy containing at least an active metal that reacts with the ceramic components, Ag, and Cu. Can do. In this case, the lead terminal can be firmly bonded to the insulating substrate having high strength.
また、少なくとも3層に分けて配置されたリード端子のうち、少なくとも1層に配置されたリード端子が、両主面において、異なる2枚の絶縁基材に接合されており、その2枚の絶縁基材の間に、封止樹脂が充填されたものとすることができる。上述のように、たとえば、絶縁基材をフィラーの含有された樹脂、封止樹脂をフィラーの含有されていない樹脂で形成した場合、あるいは、絶縁基材および封止樹脂をフィラーの含有された樹脂で形成するが、その絶縁基材のフィラーの含有体積率を、その封止樹脂のフィラーの含有体積率よりも高いものとした場合、絶縁基材の線膨張率と封止樹脂の線膨張率とが異なってしまう。すなわち、絶縁基材の線膨張率が、封止樹脂の線膨張率よりも小さくなってしまう。しかしながら、半導体モジュールは、半導体スイッチング素子が発熱するため、絶縁基材の線膨張率と封止樹脂の線膨張率とが異なると、両者の界面が剥離してしまう虞がある。そして、絶縁基材と封止樹脂との界面が剥離すると、ワイヤーボンディングが断線したり、はんだによる接合が外れたりし、接続不良による品質不良が発生する虞がある。しかしながら、リード端子を、両主面において、異なる2枚の絶縁基材に接合し、その2枚の絶縁基材の間に封止樹脂が充填すると、線膨張率の差による絶縁基材と封止樹脂との界面の剥離を抑制することができる。 In addition, among the lead terminals arranged in at least three layers, the lead terminals arranged in at least one layer are joined to two different insulating substrates on both main surfaces, and the two insulations The sealing resin can be filled between the substrates. As described above, for example, when the insulating base is formed of a resin containing a filler and the sealing resin is formed of a resin not containing a filler, or the insulating base and the sealing resin are resins containing a filler. However, if the volume fraction of filler in the insulating base material is higher than the volume fraction of filler in the sealing resin, the linear expansion coefficient of the insulating base material and the linear expansion coefficient of the sealing resin And will be different. That is, the linear expansion coefficient of the insulating base material is smaller than the linear expansion coefficient of the sealing resin. However, since the semiconductor switching element generates heat in the semiconductor module, if the linear expansion coefficient of the insulating base material and the linear expansion coefficient of the sealing resin are different, the interface between the two may be peeled off. If the interface between the insulating substrate and the sealing resin is peeled off, the wire bonding may be disconnected or the bonding by solder may be disconnected, resulting in a quality defect due to poor connection. However, if the lead terminal is bonded to two different insulating bases on both main surfaces and the sealing resin is filled between the two insulating bases, the lead terminal is sealed with the insulating base due to the difference in linear expansion coefficient. Separation of the interface with the stop resin can be suppressed.
また、少なくとも1個の半導体スイッチング素子の一方の主面に形成された電源電極パッドを、金属ブロックを介して、所定のリード端子に接合するようにしても良い。この場合には、半導体スイッチング素子とリード端子との間の距離を大きくすることができるため、ワイヤーによる半導体スイッチング素子の信号電極パッドと他のリード端子との間のワイヤーボンディングが容易になる。 Further, a power electrode pad formed on one main surface of at least one semiconductor switching element may be joined to a predetermined lead terminal via a metal block. In this case, since the distance between the semiconductor switching element and the lead terminal can be increased, wire bonding between the signal electrode pad of the semiconductor switching element and another lead terminal by a wire is facilitated.
また、封止樹脂の少なくとも一方の主面から、放熱板が露出されたものとしても良い。この場合には、半導体スイッチング素子の発熱を、効率良く拡散させることができる。 Further, the heat sink may be exposed from at least one main surface of the sealing resin. In this case, the heat generated by the semiconductor switching element can be diffused efficiently.
封止樹脂に、さらに受動素子を封止するようにしても良い。たとえば、受動素子として、半導体スイッチング素子と中間端子との間にシャント抵抗素子を挿入し封止樹脂に封止すれば、シャント抵抗素子の両電極間の電圧を監視することにより、半導体スイッチング素子の異常電流を検知することができる。あるいは、受動素子として、別回路系統に接続されたサーミスタ素子を封止樹脂に封止すれば、半導体スイッチング素子の異常発熱を検知することができる。 A passive element may be further sealed in the sealing resin. For example, as a passive element, if a shunt resistor element is inserted between a semiconductor switching element and an intermediate terminal and sealed with a sealing resin, the voltage between both electrodes of the shunt resistor element is monitored. Abnormal current can be detected. Alternatively, abnormal heat generation of the semiconductor switching element can be detected by sealing a thermistor element connected to another circuit system with a sealing resin as a passive element.
また、封止樹脂に、さらに還流ダイオードを封止するようにしても良い。 Further, the reflux diode may be further sealed in the sealing resin.
半導体モジュールは、たとえば、インバータとすることができる。 The semiconductor module can be an inverter, for example.
本発明の半導体モジュールは、リード端子が絶縁基材に接合されたうえで封止樹脂に封止されているので、製造が容易である。たとえば、リード端子にワイヤーボンディングする工程や、封止樹脂をトランスファーモールドにより形成する工程が容易である。 The semiconductor module of the present invention is easy to manufacture because the lead terminals are bonded to the insulating base material and then sealed with the sealing resin. For example, the process of wire bonding to the lead terminal and the process of forming the sealing resin by transfer molding are easy.
また、本発明の半導体モジュールは、リード端子が絶縁基材に接合されたうえで封止樹脂に封止されているので、製造工程において、ワイヤーボンディングの断線や、はんだ接合が外れることによる接続不良が起こりにくく、信頼性が高いものになっている。 In addition, since the semiconductor module of the present invention is sealed with the sealing resin after the lead terminals are bonded to the insulating base material, in the manufacturing process, the connection failure due to the disconnection of the wire bonding or the disconnection of the solder bonding Is less likely to occur and is highly reliable.
以下、図面とともに、本発明を実施するための形態について説明する。 Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
[第1実施形態]
図1(A)、(B)、図2、図3に、本発明の第1実施形態にかかる半導体モジュール100を示す。[First Embodiment]
1A, 1B, 2 and 3 show a
ただし、図1(A)は、半導体モジュール100の斜視図である。図1(B)は、半導体モジュール100の断面図であり、図1(A)のX-X部分を示している。なお、図1
(B)においては、後述する封止樹脂8の図示を省略して、その部分を破線で示している。 However, FIG. 1A is a perspective view of the
In (B), illustration of the sealing
図2は、半導体モジュール100の分解斜視図である。なお、図2においても、封止樹脂8の図示を省略している。図3は、半導体モジュール100の等価回路図である。
FIG. 2 is an exploded perspective view of the
半導体モジュール100はインバータである。
The
半導体モジュール100は、4枚の矩形、板状の絶縁基材6a、6b、6c6dを備える。絶縁基材6a〜6dは、たとえば、強度を高めるためのフィラーが充填されたエポキシ、ポリイミド等の樹脂からなる。
The
絶縁基材6aの中央部分には、両主面間を貫通して、矩形の開口7aが形成されている。絶縁基材6bの中央部分には、両主面間を貫通して、2つの矩形の開口7b、7cが形成されている。絶縁基材6cの中央部分には、両主面間を貫通して、矩形の開口7dが形成されている。絶縁基材6dの中央部分には、両主面間を貫通して、2つの矩形の開口7e、7fが形成されている。開口7a、7b、7d、7eの開口面積は、開口7c、7fの開口面積よりも大きい。絶縁基材6aの一方の主面(図2において上側の主面)には、L字形状で、板状のリード端子51aが固定されている。リード端子51aは、開口7aから、絶縁基材6aの他方の主面(図2において下側の主面)側に露出されている。
A
絶縁基材6bと絶縁基材6cとは、間に6本のリード端子52a、52b、52c、52d、52e、52fが固定されることにより一体化されている。リード端子52a、52b、52cの幅は、リード端子52d、52e、52fの幅よりも大きい。リード端子52a、52b、52cは、絶縁基材6bおよび6cの一方の辺に沿って、それぞれの一端が絶縁基材6bおよび6cから導出されるとともに、それぞれの他端が開口7bおよび7dから露出されて固定されている。リード端子52d、52e、52fは、絶縁基材6bおよび6cの他方の辺に沿って、それぞれの一端が絶縁基材6bおよび6cから導出されるとともに、それぞれの他端が開口7cから露出されて固定されている。
The insulating
絶縁基材6dの他方の主面(図2において下側の主面)には、L字形状で、板状のリード端子53aが固定されている。リード端子53aは、開口7eから、絶縁基材6dの一方の主面(図2において上側の主面)側に露出されている。さらに、絶縁基材6dの他方の主面には、3本のリード端子53b、53c、53dが固定されている。リード端子53b、53c、53dの幅は、リード端子52d、52e、52fの幅と同じ大きさである。リード端子53b、53c、53dは、絶縁基材6dの一方の辺に沿って、それぞれの一端が絶縁基材6dから導出されるとともに、それぞれの他端が開口7fから絶縁基材6dの一方の主面側に露出されて固定されている。
An L-shaped plate-
リード端子51a〜53dには、たとえば、Cu、Fe、Ni、Sn、Mg、Al、Cr、Zr等の金属が使用される。
For example, metals such as Cu, Fe, Ni, Sn, Mg, Al, Cr, and Zr are used for the
半導体モジュール100は、6個の半導体スイッチング素子1a、1b、1c、1d、1e、1fを備える。本実施形態においては、半導体スイッチング素子1a〜1fとしてMOSFETを使用した。半導体モジュール100は、半導体スイッチング素子1a〜1fにMOSFETを使用しているため、還流ダイオードを使用することなく、インバータが構成されている。
The
半導体スイッチング素子1a〜1fは、それぞれ、一方の主面(図2において上側の主面)に、一方の電源電極パッド(図示せず)と、信号電極パッド(図示しているが符号は付与していない)とが形成され、他方の主面(図2において下側の主面)に、他方の電源電極パッド(図示せず)が形成されている。
Each of the
半導体スイッチング素子1aは、はんだ4により、他方の電源電極パッドが、開口7b部分において、絶縁基材6bと6cとの間に固定されたリード端子52aに接合されている。
In the
半導体スイッチング素子1bは、はんだ4により、他方の電源電極パッドが、開口7b部分において、絶縁基材6bと6cとの間に固定されたリード端子52bに接合されている。
In the
半導体スイッチング素子1cは、はんだ4により、他方の電源電極パッドが、開口7b部分において、絶縁基材6bと6cとの間に固定されたリード端子52cに接合されている。
In the
半導体スイッチング素子1d、1e、1fは、それぞれ、はんだ4により、開口7e部分において、絶縁基材6dに固定されたリード端子53aに接合されている。
The
また、半導体スイッチング素子1aの信号電極パッドは、ワイヤー3aにより、開口7c部分において、絶縁基材6bと6cとの間に固定されたリード端子52dにワイヤーボンディングされている。
The signal electrode pad of the
半導体スイッチング素子1bの信号電極パッドは、ワイヤー3bにより、開口7c部分において、絶縁基材6bと6cとの間に固定されたリード端子52eにワイヤーボンディングされている。
The signal electrode pad of the
半導体スイッチング素子1cの信号電極パッドは、ワイヤー3cにより、開口7c部分において、絶縁基材6bと6cとの間に固定されたリード端子52fにワイヤーボンディングされている。
The signal electrode pad of the
半導体スイッチング素子1dの信号電極パッドは、ワイヤー3dにより、開口7f部分において、絶縁基材6dに固定されたリード端子53bにワイヤーボンディングされている。
The signal electrode pad of the
半導体スイッチング素子1eの信号電極パッドは、ワイヤー3eにより、開口7f部分において、絶縁基材6dに固定されたリード端子53cにワイヤーボンディングされている。
The signal electrode pad of the
半導体スイッチング素子1fの信号電極パッドは、ワイヤー3fにより、開口7f部分において、絶縁基材6dに固定されたリード端子53dにワイヤーボンディングされている。
The signal electrode pad of the
ワイヤー3a〜3fには、たとえば、Al、Au、Cu等の金属が使用される。
For the
また、半導体スイッチング素子1aの一方の電源電極パッドに、はんだ4により、直方体の金属ブロック2aが接合されている。
Further, a rectangular
半導体スイッチング素子1bの一方の電源電極パッドに、はんだ4により、直方体の金属ブロック2bが接合されている。
A rectangular
半導体スイッチング素子1cの一方の電源電極パッドに、はんだ4により、直方体の金属ブロック2cが接合されている。
A rectangular
半導体スイッチング素子1dの一方の電源電極パッドに、はんだ4により、直方体の金属ブロック2dが接合されている。
A rectangular
半導体スイッチング素子1eの一方の電源電極パッドに、はんだ4により、直方体の金属ブロック2eが接合されている。
A
半導体スイッチング素子1fの一方の電源電極パッドに、はんだ4により、直方体の金属ブロック2fが接合されている。
A rectangular
金属ブロック2a〜2fには、たとえば、Cu、Al、Fe、Ag等の金属が使用される。
For example, metals such as Cu, Al, Fe, and Ag are used for the
そして、金属ブロック2a、2b、2cが、はんだ4により、開口7a部分において、絶縁基材6aに固定されたリード端子51aに接合されている。
The
金属ブロック2dが、はんだ4により、開口7d部分において、絶縁基材6bと6cの間に固定されたリード端子52aに接合されている。
The
金属ブロック2eが、はんだ4により、開口7d部分において、絶縁基材6bと6cの間に固定されたリード端子52bに接合されている。
The
金属ブロック2fが、はんだ4により、開口7d部分において、絶縁基材6bと6cの間に固定されたリード端子52cに接合されている。
The
この結果、半導体スイッチング素子1a〜1f、金属ブロック2a〜2f、リード端子51a〜53d、絶縁基材6a〜6d等が一体化され、構造体Sが形成される。構造体Sは、側面からリード端子51a〜53dを外部に導出させて、封止樹脂8内に封止されている。封止樹脂8には、たとえば、エポキシ、ポリイミド等が使用される。
As a result, the
封止樹脂8は、後述するように、トランスファーモールドにより形成されるため、高い流動性が求められる。したがって、封止樹脂8には、フィラーが含有されないか、あるいは、含有されるとしても、封止樹脂8のフィラーの含有体積率は、絶縁基材6a〜6dに使用した樹脂のフィラーの含有体積率よりも低く設定される。
Since the sealing
なお、半導体モジュール100においては、絶縁基材6bと絶縁基材6cとの間にも、封止樹脂8が充填されている。この構造は、絶縁基材6b、6cと、封止樹脂8との界面の剥離を防止する機能を有する。
In the
上述のように、絶縁基材6a〜6dに使用する樹脂には、強度を高めるためにフィラーが充填されている。これに対し、封止樹脂8に使用する樹脂には、流動性が求められるため、フィラーが含有されないか、あるいは、含有されるとしても、そのフィラーの含有体積率は、絶縁基材6a〜6dに使用した樹脂のフィラーの含有体積率よりも低く設定される。この結果、絶縁基材6a〜6dの線膨張率と、封止樹脂8の線膨張率とに差が発生してしまう。たとえば、絶縁基材6a〜6dの線膨張率は10〜15ppm/℃程度になり、封止樹脂8の線膨張率は20ppm/℃以上になる。
As described above, the resin used for the insulating
しかしながら、絶縁基材6a〜6dの線膨張率と、封止樹脂8の線膨張率とに差があると、絶縁基材6a〜6dと封止樹脂8との界面の剥離の原因になる場合がある。すなわち、半導体モジュール100は、半導体スイッチング素子1a〜1fが高い熱を発生させるため、封止樹脂8は内部ほど高温になる。
However, if there is a difference between the linear expansion coefficient of the insulating
このとき、図4(A)に示すように、封止樹脂8の内部に、厚みの大きい絶縁基材6xを封止していると、封止樹脂8と絶縁基材6xとの体積変位差により、大きな界面応力が発生し、絶縁基材6xが封止樹脂8から剥離してしまう。
At this time, as shown in FIG. 4A, if a thick
そこで、半導体モジュール100では、図4(B)に示すように、絶縁基材6xを、厚みの小さい2枚の絶縁基材6b、6cに分け、絶縁基材6bと6cとの間に封止樹脂8を充填するようにした。この結果、封止樹脂8と絶縁基材6b、6cとの体積変位差が小さくなり、界面応力が小さくなるため、絶縁基材6b、6cが封止樹脂8から剥離することが防止される。絶縁基材6b、6cと封止樹脂8との界面が剥離すると、ワイヤーボンディング3a〜3fが断線したり、はんだ4による接合が外れたりし、接続不良の原因となるが、半導体モジュール100においてはそのような虞がない。以上の構造からなる、本発明の第1実施形態にかかる半導体モジュール100は、図3に示す等価回路を備えたインバータを構成している。半導体モジュール100は、リード端子53aがP側端子に該当し、リード端子51aがN側端子に該当する。また、リード端子52a、52b、52cが、それぞれ、中間端子に該当する。また、リード端子52d、52e、52f、53b、53c、53dが、それぞれ、ゲート端子に該当する。
Therefore, in the
第1実施形態にかかる半導体モジュール100は、たとえば、図5〜10に示す方法で製造することができる。なお、図5〜10は斜視図である。
The
まず、図5に示すように、絶縁基材6a〜6dと、リード端子51a〜53dとを準備する。絶縁基材6aには、予め開口7aが形成されている。絶縁基材6bには、予め開口7b、7cが形成されている。絶縁基材6dには、予め開口7dが形成されている。絶縁基材6dには、予め開口7e、7fが形成されている。
First, as shown in FIG. 5, insulating
続いて、リード端子51a〜53dを、絶縁基材6a〜6dに固定する。固定は、たとえば、接着剤によりおこなう。固定後の状態を、図6に示す。
Subsequently, the
次に、半導体スイッチング素子1a〜1fを準備する。続いて、図7に示すように、半導体スイッチング素子1a〜1fの他方の電源電極パッド(図7において各半導体スイッチング素子1a〜1fの下側の主面に形成されている)を、はんだ(図示せず)により、リード端子52a〜52cおよび53aに接合する。より詳細には、開口7b部分において、半導体スイッチング素子1aの他方の電源電極パッドをリード端子52aに、半導体スイッチング素子1bの他方の電源電極パッドをリード端子52bに、半導体スイッチング素子1cの他方の電源電極パッドをリード端子52cに、それぞれ接合する。また、開口7e部分において、半導体スイッチング素子1d〜1fの他方の電源電極パッドを、リード端子53aに、それぞれ接合する。
Next, the
なお、本工程においては、予めリード端子52a〜52cが絶縁基材6b、6cに固定され、リード端子53aが絶縁基材6dに固定されているため、リード端子が固定されずに個々に配置されている場合よりも、半導体スイッチング素子1a〜1fのリード端子52a〜52c、53aへの接合が容易になっている。すなわち、半導体モジュール100は、従来のものより製造が容易になっている。
In this step, since the
次に、金属ブロック2a〜2fを準備する。続いて、図8に示すように、半導体スイッチング素子1a〜1fの一方の電源電極パッド(図8において各半導体スイッチング素子1a〜1fの上側の主面に形成されている)に、はんだ(図示せず)により、金属ブロック2a〜2fを接合する。より詳細には、半導体スイッチング素子1aの一方の電源電極パッドに金属ブロック2aを、半導体スイッチング素子1bの一方の電源電極パッドに金属ブロック2bを、半導体スイッチング素子1cの一方の電源電極パッドに金属ブロック2cを、半導体スイッチング素子1dの一方の電源電極パッドに金属ブロック2dを、半導体スイッチング素子1eの一方の電源電極パッドに金属ブロック2eを、半導体スイッチング素子1fの一方の電源電極パッドに金属ブロック2fを、それぞれ接合する。
Next, the
次に、図9に示すように、半導体スイッチング素子1a〜1fの信号電極パッド(図示しているが符号は付与していない)と、リード端子52d〜52fおよび53b〜53dとを、ワイヤー3a〜3fにより、ワイヤーボンディングする。より詳細には、開口7c部分において、半導体スイッチング素子1aの信号電極パッドとリード端子52dとをワイヤー3aにより、半導体スイッチング素子1bの信号電極パッドとリード端子52eとをワイヤー3bにより、半導体スイッチング素子1cの信号電極パッドとリード端子52fとをワイヤー3cにより、それぞれ、ワイヤーボンディングする。また、開口7f部分において、半導体スイッチング素子1dの信号電極パッドとリード端子53bとをワイヤー3dにより、半導体スイッチング素子1eの信号電極パッドとリード端子53cとをワイヤー3eにより、半導体スイッチング素子1fの信号電極パッドとリード端子53dとをワイヤー3fにより、それぞれ、ワイヤーボンディングする。
Next, as shown in FIG. 9, the signal electrode pads (not shown but provided with reference numerals) of the
なお、本工程においては、予めリード端子52a〜52fが絶縁基材6b、6cに固定され、リード端子53a〜53dが絶縁基材6dに固定されているため、リード端子が固定されずに個々に配置されるとともに、そのようなリード端子に半導体スイッチング素子が接合されている場合よりも、ワイヤー3a〜3fのワイヤーボンディングが容易になっている。すなわち、半導体モジュール100は、従来のものより製造が容易になっている。
In this process, the
次に、図10に示すように、金属ブロック2a〜2fと、リード端子51aおよび52a〜52cとを、はんだ(図示せず)により接合する。より詳細には、開口7b部分において、金属ブロック2a〜2cとリード端子51aとを、それぞれ接合する。また、開口7bおよび7d部分において、金属ブロック2dとリード端子52aとを、金属ブロック2eとリード端子52bとを、金属ブロック2fとリード端子52cとを、それぞれ接合する。この結果、リード端子51a〜53dが固定された絶縁基材6a〜6dと、半導体スイッチング素子1a〜1f、金属ブロック2a〜2f等が一体化され、構造体Sが形成される。
Next, as shown in FIG. 10, the
なお、本工程においては、予めリード端子52a〜52cが絶縁基材6b、6cに固定されているため、リード端子が固定されずに個々に配置されている場合よりも、金属ブロック2d〜2fとリード端子52a〜52cとの、はんだによる接合が容易になっている。すなわち、半導体モジュール100は、従来のものより製造が容易になっている。
In addition, in this process, since the
次に、図示しないが、構造体Sを、リード端子51a〜53dを外部に導出させて、金型内に収容する。続いて、金型内に樹脂をトランスファーモールドして、封止樹脂8を形成し、リード端子51a〜53dを外部に導出させて、構造体Sを封止樹脂8内に封止して、第1実施形態にかかる半導体モジュール100を完成させる。
Next, although not shown, the structure S is accommodated in a mold with the
なお、本工程においては、予めリード端子51aが絶縁基材6aに固定され、リード端子52a〜52fが絶縁基材6b、6cに固定され、リード端子53a〜53dが絶縁基材6dに固定されているため、これらを金型内に収容するのが容易になっている。また、絶縁基材6a〜6dに固定されることにより、リード端子51a〜53dは、金型内に樹脂をトランスファーモールドする際に、樹脂に押されて動くことが抑制されており、ワイヤーボンディングが断線したり、はんだによる接合が外れたりすることが抑制されている。すなわち、半導体モジュール100は、従来のものより製造が容易かつ信頼性の高いものになっている。
In this step, the
[第2実施形態]
図11に、第2実施形態にかかる半導体モジュール200を示す。ただし、図11は、半導体モジュール200の断面図である。図1〜3に示した第1実施形態にかかる半導体モジュール100では、半導体スイッチング素子1a〜1sにMOSFETを使用した。そのため、半導体モジュール100では、還流ダイオードを使用することなく、インバータが構成された。[Second Embodiment]
FIG. 11 shows a
これに対し、第2実施形態にかかる半導体モジュール200では、半導体スイッチング素子1a〜1sにIGBT(Insulated Gate Bipolar Transistor;絶縁ゲートバイポー
ラトランジスタ)を使用した。したがって、半導体モジュール200には、6個のダイオード9a〜9fが使用されている(図11において、ダイオード9c、9fのみを図示)。On the other hand, in the
図11に示すように、半導体モジュール200では、絶縁基材6aに、リード端子51s、51tが固定されている。また、絶縁基材6bと6cとの間に、リード端子52s、52tが固定されている。さらに、絶縁基材6dに、リード端子53s、53t、53uが固定されている。
As shown in FIG. 11, in the
そして、リード端子51tと52sとの間に、金属ブロック2cが固定された半導体スイッチング素子(IGBT)1cが挿入されている。なお、半導体スイッチング素子1cの信号電極パッド(図示せず)は、ワイヤー3cにより、リード端子52tにワイヤーボンディングされている。
A semiconductor switching element (IGBT) 1c to which the
同様に、リード端子52sと53tとの間に、金属ブロック2fが固定された半導体スイッチング素子(IGBT)1fが挿入されている。なお、半導体スイッチング素子1fの信号電極パッド(図示せず)は、ワイヤー3fにより、リード端子53uにワイヤーボンディングされている。
Similarly, a semiconductor switching element (IGBT) 1f having a
そして、リード端子51sと52sとの間に、はんだ4により金属ブロック12cが固定されたダイオード9cが挿入されている。
A
同様に、リード端子52sと53sとの間に、はんだ4により金属ブロック12fが固定されたダイオード9fが挿入されている。
Similarly, a diode 9f having a metal block 12f fixed by
以上のように、半導体モジュール200においては、半導体スイッチング素子1a〜1sにIGBTを使用し、さらにダイオード9a〜9fを使用して、インバータが構成されている。
As described above, in the
[第3実施形態]
第3実施形態にかかる半導体モジュール300を、図12に示す。ただし、図12は、半導体モジュール300の断面図である。[Third Embodiment]
A
第3実施形態にかかる半導体モジュール300は、図1〜3に示した第1実施形態にかかる半導体モジュール100に、放熱板10a、10bを追加した。
In the
具体的には、半導体モジュール100のリード端子51aの絶縁基材6aが固定されていない側の主面に、新たに絶縁基材6fを固定し、絶縁基材6fに放熱板10aを固定した。放熱板10aは、封止樹脂8の上側の主面から外部に露出されている。
Specifically, the insulating
同様に、半導体モジュール100のリード端子53a、53dの絶縁基材6dが固定されていない側の主面に、新たに絶縁基材6gを固定し、絶縁基材6gに放熱板10bを固定した。放熱板10bは、封止樹脂8の下側の主面から外部に露出されている。
Similarly, the insulating
半導体モジュール300の他の構成は、半導体モジュール100の構成と同じにした。
The other configuration of the
半導体モジュール300のように、放熱板10a、10bを設けると、スイッチング素子1a〜1fが発生させる熱を、効率良く放散させることができる。
If the
[第4実施形態]
第4実施形態にかかる半導体モジュール400を、図13(A)、(B)に示す。ただし、図13(A)は、半導体モジュール400の断面図である。図13(B)は、半導体モジュール400の等価回路図である。[Fourth Embodiment]
A
第4実施形態にかかる半導体モジュール400は、図1〜3に示した第1実施形態にかかる半導体モジュール100に、3個のシャント抵抗素子20を追加した。
具体的には、半導体モジュール400は、図13(A)に示すように、シャント抵抗素子20が追加されている。In the
Specifically, as shown in FIG. 13A, the
半導体モジュール400は、シャント抵抗素子20を追加するために、第1実施形態にかかる半導体モジュール100において絶縁基材6bと6cとの間に固定されていた1本のリード端子52cを短くするとともに、リード端子52cと52fとの間に、新たにリード端子52gを固定している。
In order to add the
そして、底面に1対の電極パッドが形成されたシャント抵抗素子20を用意し、はんだ4により、一方の電極パッドをリード端子52cに、他方の電極パッドをリード端子52gに接合している。
Then, a
なお、半導体スイッング素子1cの他方の電源電極パッド(図示せず)は、第1実施形態 にかかる半導体モジュール100において接合されていたリード端子52cに代えて、リード端子52gに接合されている。
The other power electrode pad (not shown) of the
あと2個のシャント抵抗素子20も、同様の方法により、半導体モジュール400に追加されている。
The other two
半導体モジュール400は、図13(B)に示す等価回路を備えている。すなわち、半導体スイッチング素子1aと1dの接続点と、中間端子であるリード端子52aとの間に、シャント抵抗素子20が挿入されている。また、半導体スイッチング素子1bと1eの接続点と、中間端子であるリード端子52bとの間に、シャント抵抗素子20が挿入されている。また、半導体スイッチング素子1cと1fの接続点と、中間端子であるリード端子52cとの間に、シャント抵抗素子20が挿入されている。
The
半導体モジュール400は、各シャント抵抗素子20の両電源極パッド間の電圧を監視することにより、異常電流の発生を検出することができる。
The
[第5実施形態]
第5実施形態にかかる半導体モジュール500は、第1実施形態にかかる半導体モジュール100の構成要素の材質に一部変更を加えた。構造そのものには変更がないので、半導体モジュール100を説明した図1、図2を援用して半導体モジュール500を説明する。[Fifth Embodiment]
In the
半導体モジュール100では、絶縁基材6a〜6dに、フィラーが充填されたエポキシ、ポリイミド等の樹脂を用いた。半導体モジュール500では、これに代えて、絶縁基材6a〜6dにセラミックスを用いた。より具体的には、絶縁基材6a〜6dを構成するセラミックスに、たとえば、窒化珪素、窒化アルミニウム、アルミナなどを主成分とするセラミックスを用いた。
In the
また、半導体モジュール100では、リード端子51a、52a〜52f、53a〜53dの絶縁基材6a〜6dへの接合に接着剤を用いた。半導体モジュール500では、これに代えて、この部分の接合に、少なくとも、セラミックスの構成成分と反応する活性な金属と、Agと、Cuとを含む合金(図示せず)を用いた。本実施形態においては、具体的には、セラミックスの構成成分と反応する活性な金属として、合金にTiを含有させた。ただし、セラミックに含まれる成分と反応する活性な金属はTiには限定されず、Zrなど、他の金属であっても良い。なお、セラミックスの構成成分と反応する活性な金属と、Agと、Cuとを含む合金は、活性金属ロウ材と呼ばれる場合がある。
Further, in the
セラミックスの構成成分と反応する活性な金属と、Agと、Cuとを含む合金には、必要に応じて、融点を調整するために、Ti、Zn、Sn、In、Ni、Mn、Cdなどから選ばれる金属が、1種または複数種、添加される場合がある。なお、本実施形態においては、セラミックに含まれる成分と反応する活性成分として添加されたTiは、融点を調整する役割も果たしている。 For alloys containing active metals that react with ceramic constituents, Ag, and Cu, Ti, Zn, Sn, In, Ni, Mn, Cd, etc. are used to adjust the melting point as necessary. One or more selected metals may be added. In the present embodiment, Ti added as an active component that reacts with components contained in the ceramic also plays a role of adjusting the melting point.
なお、合金にTiを添加する場合には、Tiの添加量は、合金の全重量に対して3重量%以下であることが好ましい。Tiの含有量が3重量%を超えると、合金自体が脆化する虞があるからである。本実施形態においては、合金6の配合比率を、Ag60〜80重量%、Cu20〜40重量%、Ti1〜3重量%とした。
In addition, when adding Ti to an alloy, it is preferable that the addition amount of Ti is 3 weight% or less with respect to the total weight of an alloy. This is because if the Ti content exceeds 3% by weight, the alloy itself may become brittle. In this embodiment, the compounding ratio of the alloy 6 was set to
半導体モジュール500の他の構成は、半導体モジュール100と同じにした。
Other configurations of the
リード端子51a、52a〜52f、53a〜53dの絶縁基材6a〜6dへの接合は、予め、リード端子51a、52a〜52f、53a〜53dに活性金属ロウ材からなるペーストを塗布しておき、その塗布面を絶縁基材6a〜6dへ当接させて、その活性金属ロウ材の融点以上の温度で熱処理することによりおこなうことができる。
For joining the
セラミックスの構成成分と反応する活性な金属と、Agと、Cuとを含む合金は、リード端子51a、52a〜52f、53a〜53dを絶縁基材6a〜6dへ強固に接合する。たとえば、絶縁基材6a〜6dに窒化珪素を用い、リード端子51a、52a〜52f、53a〜53dにCuを用い、両者を、Tiが添加されたAgとCuとを含む合金によって接合した場合、合金の絶縁基板(窒化珪素基板)6a〜6dの近傍には、TiNや、MNが形成される(ただしMはSi、Cu、Tiの合金)。すなわち、合金の絶縁基板6a〜6d近傍のTiの濃度が、合金のその他の部分のTiの濃度よりも高くなっている。この結果、リード端子2a〜2eと絶縁基板6a〜6dとは、高い強度で接合されている。
An alloy containing an active metal that reacts with the components of the ceramic, Ag, and Cu firmly joins the
また、セラミックスの構成成分と反応する活性な金属と、Agと、Cuとを含む合金は、一般に、接着剤よりも熱伝導率が高い。そのため、半導体モジュール500は、半導体スイッチング素子1a〜1fが発生させた熱を、リード端子51a、52a〜52f、53a〜53dを経由し、更に絶縁基材6a〜6dを経由して、より効率的に放散させることがきる。
In addition, an alloy containing an active metal that reacts with a component of ceramic, Ag, and Cu generally has a higher thermal conductivity than an adhesive. Therefore, the
以上のように、第5実施形態にかかる半導体モジュール500は、高い強度を備えたセラミックスからなる絶縁基材6a〜6dに、リード端子51a、52a〜52f、53a〜53dが、セラミックスの構成成分と反応する活性な金属と、Agと、Cuとを含む合金を介して強固に接合されているため、高い強度を備えている。また、放熱性においても優れている。
As described above, in the
以上、本発明の第1〜5実施形態にかかる半導体モジュール100〜500の構造、および製造方法の一例について説明した。しかしながら、本発明がこれらの内容に限定されることはなく、発明の趣旨に沿って、種々の変更を加えることができる。
The structure of the
たとえば、本発明の半導体モジュールの回路構成は任意であり、半導体モジュール100〜500の等価回路には限定されない。たとえば、半導体モジュール400では、受動素子としてシャント抵抗素子20を封止樹脂8内に追加して封止しているが、これに代えて、異常発熱の監視をするためのサーミスタ素子を封止樹脂8内に封止するようにしても良い。
For example, the circuit configuration of the semiconductor module of the present invention is arbitrary, and is not limited to the equivalent circuit of the
1a、1b、1c、1d、1e、1f・・・半導体スイッチング素子
2a、2b、2c、2d、2e、2f・・・金属ブロック
3a、3b、3c、3d、3e、3f・・・ワイヤー
4・・・はんだ
51a、51s、51t、52a、52b、52c、52d、52e、52f、52g、52s、52t、53a、53b、53c、53d、53s、53t、53u・・・リード端子
6a、6b、6c、6d、6f、6g・・・絶縁基材
8・・・封止樹脂
9a、9b・・・ダイオード
10a、10b・・・放熱板
20・・・シャント抵抗素子
100、200、300、400、500・・・半導体モジュール 1a, 1b, 1c, 1d, 1e, 1f...
Claims (11)
前記封止樹脂には、さらに、複数の板状の絶縁基材が封止され、
前記絶縁基材には、前記リード端子が接合され、
前記絶縁基材が、前記封止樹脂内において、上下方向に間隔を空けて、少なくとも3層に分けて配置されることにより、前記リード端子も、前記封止樹脂内において、上下方向に間隔を空けて、少なくとも3層に分けて配置され、
前記半導体スイッチング素子は、一方の主面に信号電極パッドと一方の電源電極パッドが形成され、他方の主面に他方の電源電極パッドが形成され、
前記半導体スイッチング素子の両主面に形成された電源電極パッドは、直接または間接に、所定の前記リード端子に接合され、
前記半導体スイッチング素子の一方の主面に形成された信号電極パッドは、ワイヤーにより、所定の前記リード端子にワイヤーボンディングされ、
前記リード端子の少なくとも一部のものが、前記封止樹脂から外部に導出されている半導体モジュール。At least a plurality of semiconductor switching elements and a plurality of lead terminals are semiconductor modules sealed with a sealing resin,
In the sealing resin, a plurality of plate-like insulating base materials are further sealed,
The lead terminal is joined to the insulating base material,
The insulating base material is arranged in at least three layers with an interval in the vertical direction in the sealing resin, so that the lead terminals are also spaced in the vertical direction in the sealing resin. Vacant, arranged in at least three layers,
In the semiconductor switching element, a signal electrode pad and one power electrode pad are formed on one main surface, and the other power electrode pad is formed on the other main surface.
The power supply electrode pads formed on both main surfaces of the semiconductor switching element are directly or indirectly bonded to the predetermined lead terminal,
The signal electrode pad formed on one main surface of the semiconductor switching element is wire-bonded to the predetermined lead terminal by a wire,
A semiconductor module in which at least a part of the lead terminals is led out from the sealing resin.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015018713 | 2015-02-02 | ||
JP2015018713 | 2015-02-02 | ||
PCT/JP2016/052445 WO2016125669A1 (en) | 2015-02-02 | 2016-01-28 | Semiconductor module |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016125669A1 true JPWO2016125669A1 (en) | 2017-10-12 |
JP6447842B2 JP6447842B2 (en) | 2019-01-09 |
Family
ID=56564017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016573311A Active JP6447842B2 (en) | 2015-02-02 | 2016-01-28 | Semiconductor module |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6447842B2 (en) |
WO (1) | WO2016125669A1 (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004193405A (en) * | 2002-12-12 | 2004-07-08 | Mitsubishi Electric Corp | Semiconductor power module |
JP2007059860A (en) * | 2004-11-30 | 2007-03-08 | Toshiba Corp | Semiconductor package and semiconductor module |
JP2009252838A (en) * | 2008-04-02 | 2009-10-29 | Mitsubishi Electric Corp | Semiconductor device |
WO2009150875A1 (en) * | 2008-06-12 | 2009-12-17 | 株式会社安川電機 | Power module and control method therefore |
JP2012164697A (en) * | 2011-02-03 | 2012-08-30 | Mitsubishi Electric Corp | Power module for electric power, and semiconductor device for electric power |
JP2013030710A (en) * | 2011-07-29 | 2013-02-07 | Sanyo Electric Co Ltd | Semiconductor module |
WO2013038749A1 (en) * | 2011-09-15 | 2013-03-21 | 住友電気工業株式会社 | Electrode terminal with wiring sheet, wiring structure body, semiconductor device, and method of manufacturing said semiconductor device |
JP2014154613A (en) * | 2013-02-06 | 2014-08-25 | Mitsubishi Electric Corp | Semiconductor device and manufacturing method of the same |
-
2016
- 2016-01-28 JP JP2016573311A patent/JP6447842B2/en active Active
- 2016-01-28 WO PCT/JP2016/052445 patent/WO2016125669A1/en active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004193405A (en) * | 2002-12-12 | 2004-07-08 | Mitsubishi Electric Corp | Semiconductor power module |
JP2007059860A (en) * | 2004-11-30 | 2007-03-08 | Toshiba Corp | Semiconductor package and semiconductor module |
JP2009252838A (en) * | 2008-04-02 | 2009-10-29 | Mitsubishi Electric Corp | Semiconductor device |
WO2009150875A1 (en) * | 2008-06-12 | 2009-12-17 | 株式会社安川電機 | Power module and control method therefore |
JP2012164697A (en) * | 2011-02-03 | 2012-08-30 | Mitsubishi Electric Corp | Power module for electric power, and semiconductor device for electric power |
JP2013030710A (en) * | 2011-07-29 | 2013-02-07 | Sanyo Electric Co Ltd | Semiconductor module |
WO2013038749A1 (en) * | 2011-09-15 | 2013-03-21 | 住友電気工業株式会社 | Electrode terminal with wiring sheet, wiring structure body, semiconductor device, and method of manufacturing said semiconductor device |
JP2014154613A (en) * | 2013-02-06 | 2014-08-25 | Mitsubishi Electric Corp | Semiconductor device and manufacturing method of the same |
Also Published As
Publication number | Publication date |
---|---|
WO2016125669A1 (en) | 2016-08-11 |
JP6447842B2 (en) | 2019-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10510640B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP4438489B2 (en) | Semiconductor device | |
KR20170073618A (en) | Substrate with cooler for power modules and method for producing same | |
JP2006134990A (en) | Semiconductor apparatus | |
JP2011114176A (en) | Power semiconductor device | |
WO2017217369A1 (en) | Power semiconductor device | |
JP6261642B2 (en) | Power semiconductor device | |
WO2018181727A1 (en) | Semiconductor device and manufacturing method therefor, and power conversion device | |
JP2019216214A (en) | Semiconductor device, lead frame and method of manufacturing semiconductor device | |
WO2014021077A1 (en) | Multilayer substrate and power module using multilayer substrate | |
JP2017123360A (en) | Semiconductor module | |
JP6380561B2 (en) | Semiconductor module | |
JP5267021B2 (en) | Semiconductor device and inverter circuit using the same | |
JP2017135183A (en) | Semiconductor device | |
JP2016152385A (en) | Substrate for power module and power module | |
JP6447842B2 (en) | Semiconductor module | |
JP2014072314A (en) | Semiconductor device and semiconductor device manufacturing method | |
JP6972174B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
JP2015026667A (en) | Semiconductor module | |
WO2016125673A1 (en) | Semiconductor module and power control unit | |
JP2014143342A (en) | Semiconductor module and manufacturing method of the same | |
JP7183722B2 (en) | Board solder and semiconductor device manufacturing method | |
US11264348B2 (en) | Semiconductor device having an ultrasonic bonding portion provided between a substrate and a semiconductor chip | |
JP6794734B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
JP2013161996A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6447842 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |