JPWO2016027628A1

JPWO2016027628A1 - 電子部品の製造方法

Info

Publication number: JPWO2016027628A1
Application number: JP2016543884A
Authority: JP
Inventors: 秀彦佐々木; 敏夫萩
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2014-08-18
Filing date: 2015-07-28
Publication date: 2017-04-27
Anticipated expiration: 2035-07-28
Also published as: WO2016027628A1; JP6380540B2

Abstract

前の工程において作製された電子部品要素のパラメータを測定するパラメータ測定工程と、フォトレジスト塗布工程と、直接描画方式を用いるフォトレジスト露光工程と、フォトレジスト現像工程と、を含み、フォトレジスト露光工程は、パラメータ測定工程で得られたパラメータに基づき、パラメータのばらつきを減じるように補正されたパターンデータを作製し、そのパターンデータを用いてパターン露光を行う。

Description

本発明は、フォトレジスト塗布工程と、フォトレジスト露光工程と、フォトレジスト現像工程と、を含む電子部品の製造方法に関し、更に詳しくは、フォトレジスト露光工程においてパターン形状を補正することにより、高い特性精度の電子部品を高い歩留まりで製造することができる電子部品の製造方法に関する。

従来から、一般的に、半導体デバイス等の電子部品は、フォトリソグラフィー工程、成膜工程、エッチング工程等を必要に応じて繰り返し、所望の回路パターンを半導体等の基板上に形成することによって製造されている。

図１０（ａ）〜図１０（ｃ）、および図１１（ａ）〜図１１（ｃ）に、一般的な電子部品の製造方法として、半導体デバイス２００の製造方法を示す。

まず、図１０（ａ）に示すように、基板１０１に導電膜１０４Ａを成膜し、続いて導電膜１０４Ａにフォトレジスト１０５を塗布する。

基板１０１は、半導体部１０２と絶縁体部１０３とを備えている。
フォトレジスト１０５には、この製造方法では、ポジ型のものを使用している。なお、ポジ型のフォトレジストに代えて、ネガ型のフォトレジストを使用することもできる。ただし、この場合には、露光に用いるフォトマスクのパターン形状を、後述するものから反転させることが必要になる。

次に、図１０（ｂ）に示すように、フォトマスク１０６を用いて、フォトレジスト１０５を所定のパターン形状に露光する。

次に、図１０（ｃ）に示すように、フォトレジスト１０５を現像する。
次に、図１１（ａ）に示すように、フォトレジスト１０５を用いて、導電膜１０４Ａをエッチングする。この結果、導電膜１０４Ａからゲート電極１０４が形成される。

続いて、図１１（ｂ）に示すように、フォトレジスト１０５を用いて、イオンインプランテーションを行う。この結果、半導体部１０２に能動層１０２ａが形成される。

次に、図１１（ｃ）に示すように、フォトレジスト１０５を除去する。
この後、更に、一般的なフォトリソグラフィー工程、成膜工程、エッチング工程等を繰り返して、半導体デバイス２００を完成させる。

この従来の製造方法においては、図１０（ｂ）に示すフォトレジスト露光工程において、フォトマスク１０６を用いて、フォトレジスト１０５を所定のパターン形状に露光している。

ところで、これまで、フォトレジストの露光は、ステッパーと呼ばれる縮小投影露光装置を用いておこなうことが多かった。一般に、半導体デバイスの製造工程においては、１つのウエハに数百個、あるいはそれ以上の個数の素子が製造されるが、縮小投影露光装置は、ウエハ上のフォトレジストを複数の領域に区分し、ウエハをずらしながら、フォトレジストの各領域を順番に露光する。

しかしながら、フォトマスクを使用するこの方法では、フォトマスクが予め所定のパターン形状に作製されているため、途中でパターン形状を補正することができなかった。

これに対し、近年、半導体デバイス等の微細化に対応するため、電子ビーム露光やＤＭＤ（ＤｉｇｉｔａｌＭｉｃｒｏｍｉｒｒｏｒＤｅｖｉｃｅ）投影露光に代表される、フォトマスクを使用しない直接描画方式による露光も行われている。

電子ビーム露光は、電子銃から発せられた電子線を、電子レンズやアパーチャー、デフレクタ等を通し、微細に制御しながらフォトレジストを所望のパターン形状に露光する。

ＤＭＤ投影露光は、多数枚（例えば数十万枚）の微小なマイクロミラーを備えたＤＭＤを用い、ＤＭＤの個々のマイクロミラーの傾きを制御しながら、光源から光をＤＭＤに照射し、ＤＭＤから反射した光をフォーカスレンズを介してウエハ（フォトレジスト）に照射して露光する。

いずれの方法も、フォトマスクを使用することなく、フォトレジストを所望のパターン形状に露光（直接描画方式による露光）することができる。

直接描画方式による露光の場合、フォトマスクを使用しないため、フォトレジストを露光するパターン形状を変更することが可能である。

例えば、特開２００２−４０６７０号公報（特許文献１）には、上述したＤＭＤの一種であるＤＬＰ（ＤｅｇｉｔａｌＬｉｇｈｔＰｒｏｃｅｓｓｉｎｇ）素子を利用し、直接描画方式によりフォトレジストを露光する方式を適用した、圧電基板上への電極形成方法が開示されている。この圧電基板上への電極形成方法では、予め個々の圧電基板の材料特性を測定しておき、この特性に応じて、フォトレジストへの露光パターンを補正することが行われている。

特開２００２−４０６７０号公報

しかしながら、半導体デバイス等の高性能化に伴い回路の微細化が進み、加工ばらつきがデバイスの特性に大きく影響を与えるようになり、製品の歩留まりに大きく関係するようになってきている。

このため、歩留まりを基準以上に維持するためには、前述の特許文献１に開示されているような、基板の特性をその基板を使った製品の製造に反映させて補正するだけでは不十分であり、その製品の製造工程において発生した加工ばらつきを、その製品のその後の製造工程にフィードバックさせ、補正を行うことにより、要求されたデバイス特性を満たすことが求められている。

本発明は上述した課題を解決するためになされたものであり、その手段として本発明の電子部品の製造方法は、前の工程において作製された電子部品要素のパラメータを測定するパラメータ測定工程と、フォトレジスト塗布工程と、直接描画方式を用いるフォトレジスト露光工程と、フォトレジスト現像工程と、を含み、フォトレジスト露光工程は、パラメータ測定工程で得られたパラメータに基づき、パラメータのばらつきを減じるように補正されたパターンデータを作製し、そのパターンデータを用いてパターン露光を行うようにした。

本発明においては、フォトレジスト露光工程が、直接描画方式により行われるため、露光パターン形状の補正を容易に行うことができる。

また、本発明においては、製造される電子部品を、例えば、第１電極と、層間絶縁膜と、第２電極とが積層されたＭＩＭ型キャパシタを含むものとし、パラメータ測定工程で測定されるパラメータを、層間絶縁膜の膜厚とし、フォトレジスト露光工程で、第２電極を形成するためのパターン形状を補正することができる。この場合には、パラメータ測定工程で測定された層間絶縁膜の膜厚が、予め定められた値よりも小さい場合には、フォトレジスト露光工程において第２電極の形状が予め定められた値よりも小さくなるようにパターン形状の大きさを補正し、パラメータ測定工程で測定された層間絶縁膜の膜厚が予め定められた値よりも大きい場合には、フォトレジスト露光工程において第２電極の形状が予め定められた値よりも大きくなるようにパターン形状の大きさを補正することにより、ＭＩＭ型キャパシタの静電容量の大きさを厳格に規定値の範囲内に維持することができる。

また、本発明においては、製造される電子部品を、例えば、振動部と、振動部上に形成され振動部を振動させるための励振部を有する振動子を含むものとし、パラメータ測定工程で測定されるパラメータを、振動部の厚みとし、フォトレジスト露光工程で、振動部の形状を特定するためのパターン形状を補正することができる。

また、本発明においては、１個のウエハに複数個の電子部品を製造することとし、パラメータ測定工程は、ウエハを複数の領域に区分し、区分ごとに電子部品要素のパラメータを測定し、フォトレジスト露光工程は、区分ごとにパターン形状を補正するようにしても良い。この場合には、ウエハの区分ごとに、フォトレジスト露光工程のパターン形状を補正することができる。すなわち、ウエハの面内で連続的にデバイス特性の補正を行うことができる。したがって、製造される電子部品の特性精度をより高くすることができる。例えば、ウエハの各電子部品（１個の電子部品）が形成される区分ごとに電子部品要素のパラメータを測定し、その区分ごとに、フォトレジスト露光工程のパターン形状を補正するようにしても良い。

本発明によれば、パラメータ測定工程で得られたパラメータに基づき、フォトレジスト露光工程においてパターン形状を補正するので、高い特性精度の電子部品を高い歩留まりで製造することができる。

図１（ａ）〜（ｄ）は、それぞれ、本発明の実施形態１に係る製造方法において施される工程を示す断面図である。図２（ａ）〜（ｄ）は、図１（ｄ）の続きであり、それぞれ、本発明の実施形態１に係る製造方法において施される工程を示す断面図である。図３は、本発明の実施形態２に係る振動装置を示す斜視図である。図４は、図３に示すＩＶ−ＩＶ線に沿った断面図である。図５（ａ）〜（ｄ）は、本発明の実施形態２に係る製造方法において施される工程を示す断面図である。図６（ａ）〜（ｃ）は、図５（ｄ）の続きであり、本発明の実施形態２に係る製造方法において施される工程を示す図である。図７（ａ），（ｂ）は、図６（ｃ）の続きであり、本発明の実施形態２に係る製造方法において施される工程を示す図である。図８（ａ），（ｂ）は、図７（ｂ）の続きであり、本発明の実施形態２に係る製造方法において施される工程を示す図である。図９は、図８（ａ）においてフォトレジストがパターニングされた状態を示す平面図である。図１０（ａ）〜（ｃ）は、それぞれ、従来の製造方法において施される工程を示す断面図である。図１１（ａ）〜（ｃ）は、図１０（ｃ）の続きであり、それぞれ、従来の製造方法において施される工程を示す断面図である。

以下、図面を参照しながら、本発明を実施するための形態について説明する。
（実施形態１）
図１（ａ）〜図１（ｄ）、および図２（ａ）〜図２（ｄ）に、本発明の電子部品の製造方法の実施形態１に係る、ＭＩＭ型キャパシタ８を含む電子部品１００の製造方法を示す。

なお、本実施形態においては、基板１として直径１５０ｍｍφのウエハを用意し、そのウエハに、ＭＩＭ型キャパシタ８を含む電子部品１００を７０００個形成する。ただし、以下においては、便宜上、そのうちの１個の電子部品１００のＭＩＭ型キャパシタ８部分を中心に説明する。

まず、図１（ａ）に示すように、基板１上に絶縁膜２を成膜する。基板１の材質、種類は任意である。また、絶縁膜２の材質、膜厚、形成方法等も任意である。ただし、絶縁膜２の材質としては、例えば、ＳｉＯ_２、ＳｉＮ、Ａｌ_２Ｏ_３等を用いることができる。また、絶縁膜２の形成方法としては、例えば、スパッタリング、ＣＶＤ等を用いることができる。

次に、同じく図１（ａ）に示すように、絶縁膜２上に、所定の形状からなる導電膜３を形成する。導電膜３の材質、膜厚、形成方法等は任意である。ただし、材質としては、例えば、Ｔｉ、Ａｌ、Ｔａ、Ａｕ、Ｃｕ、Ｗ等を用いることができる。導電膜３は、その一部分が、ＭＩＭ型キャパシタ８の第１電極１３を構成する。

次に、図１（ｂ）に示すように、絶縁膜２及び第１電極１３（導電膜３）上に、絶縁膜４を形成する。絶縁膜４の材質、形成方法等は、例えば、絶縁膜２の材質、形成方法等と同一にすることができる。ただし、絶縁膜４の一部分は、ＭＩＭ型キャパシタの容量を形成する層間絶縁膜１４を構成するため、絶縁膜４の膜厚については、別途、厳格な値が定められる。

次に、図示しないが、本発明の特徴的な工程であるパラメータ測定工程として、ＭＩＭ型キャパシタ８の層間絶縁膜１４（絶縁膜４）の膜厚面内分布を測定する。すなわち、本実施形態においては、それよりも前の工程において作製された電子部品要素のパラメータとして、層間絶縁膜１４（絶縁膜４）の膜厚を測定する。膜厚の測定は、例えば、光学式膜厚計を使用しておこなう。

上述の通り、本実施形態においては、１個のウエハに、ＭＩＭ型キャパシタ８を含む電子部品１００を７０００個形成する。ＭＩＭ型キャパシタ８の層間絶縁膜１４（絶縁膜４）は、加工ばらつき等により膜厚がばらつく場合がある。この膜厚のばらつきは、ウエハ間で発生する場合もあるが、１個のウエハ内においても領域ごとに発生する場合がある。

そこで、本実施形態においては、１個のウエハを複数の領域に区分し、区分ごとに層間絶縁膜１４（絶縁膜４）の膜厚を測定し、後述するフォトレジスト露光工程において、区分ごとに露光されるフォトレジストのパターン形状を補正する。なお、上記区分を、ウエハの各電子部品の各ＭＩＭ型キャパシタ８が形成される領域ごとに設定すれば、ＭＩＭ型キャパシタ８ごとにフォトレジストのパターン形状の補正をすることができ、ＭＩＭ型キャパシタ８の特性精度を格段に向上させることができる。

ところで、ＭＩＭ型キャパシタに蓄えられる電気量Ｑ（Ｃ）は、Ｑ＝ＣＶで表される。ここにＣは静電容量（Ｆ）である。Ｖは電圧（Ｖ）である。

そして、コンデンサの静電容量Ｃ（Ｆ）は、Ｃ＝εＳ／ｄで表される。ここにεは層間絶縁膜１４の誘電率である。Ｓは層間絶縁膜１４を挟んで対向する第１電極１３と後述する第２電極１５との対向面積（ｍ^２）である。ｄは層間絶縁膜１４の膜厚（ｍ）である。

したがって、コンデンサの静電容量Ｃを予め定められた規定値に保つためには、層間絶縁膜１４の膜厚の加工ばらつきに応じて、第２電極１５の大きさを補正し、第１電極１３と第２電極１５との対向面積Ｓを補正すれば良い。具体的には、層間絶縁膜１４の膜厚が予め定められた規定値よりも小さい場合には、第２電極１５の大きさを小さくして、第１電極１３と第２電極１５との対向面積Ｓを小さくすれば良い。逆に、層間絶縁膜１４の膜厚が予め定められた規定値よりも大きい場合には、第２電極１５の大きさを大きくして、第１電極１３と第２電極１５との対向面積Ｓを大きくすれば良い。

なお、上述の通り、キャパシタの静電容量Ｃは、第１電極と第２電極との対向面積Ｓに比例し、層間絶縁膜の膜厚ｄに反比例する。したがって、静電容量Ｃが大きいキャパシタを省スペースで形成するためには、第１電極と第２電極との対向面積Ｓをあまり大きくすることはできず、層間絶縁膜の膜厚ｄを小さくしなければならなかった。そのため、層間絶縁膜の膜厚ｄに加工ばらつきがあると、静電容量Ｃが大きくばらついてしまい、規定値の範囲から容易に外れてしまいやすかった。すなわち、層間絶縁膜の膜厚ｄの加工ばらつきが、ＭＩＭ型キャパシタの歩留まりの低下の大きな原因になっていた。本発明は、このような問題を解決するのに寄与するものである。

次に、図１（ｃ）に示すように、絶縁膜４（層間絶縁膜１４）上に、導電膜５を形成する。導電膜５の材質、膜厚、形成方法等は、例えば、導電膜３の材質、膜厚、形成方法等と同一にすることができる。この導電膜５は、後述するように、エッチングされてＭＩＭ型キャパシタの第２電極１５になる。

次に、図１（ｄ）に示すように、導電膜５上に、フォトレジスト６を形成する。フォトレジスト６の材質、膜厚、形成方法等は任意である。また、フォトレジスト６が、ポジ型であるか、ネガ型であるかも任意である。なお、フォトレジスト６は、後述するように、導電膜５をエッチングするため使用される。

次に、図２（ａ）に示すように、フォトマスクを使用しない直接描画方式により、フォトレジスト６を所望のパターン形状に露光する。

具体的には、以下のような補正工程を行う。
まず、測定することにより得られた層間絶縁膜１４（絶縁膜４）の膜厚に基づいて、膜厚のばらつきによる静電容量のばらつきが小さくなるように、第２電極１５のパターンを補正するための、ＤＭＤパターンデータを作製する。そして、該パターンデータを用いてパターン露光を行う。この工程により、層間絶縁膜１４（絶縁膜４）の膜厚ばらつきに拠らない静電容量を有するＭＩＭ型キャパシタ８を得ることができる。

この工程は、本発明の特徴的な工程であるフォトレジスト露光工程であり、上述したパラメータ測定工程において得られた、前記区分ごとの層間絶縁膜１４（絶縁膜４）の膜厚に応じて、区分ごとに露光されるパターン形状を補正しながら行う。上述した通り、各区分において、層間絶縁膜１４（絶縁膜４）の膜厚が予め定められた規定値よりも小さい場合には、第２電極１５の大きさが小さくなるように、層間絶縁膜１４（絶縁膜４）の膜厚が予め定められた規定値よりも大きい場合には、第２電極１５の大きさが大きくなるように、露光されるパターン形状を補正する。

なお、フォトレジスト露光工程は、直接描画方式の露光装置７を用いて行う。露光装置７の詳細は任意であるが、例えば、光源７ａと、ＤＭＤ７ｂとフォーカスレンズ７ｃとを備える。ＤＭＤ７ｂは、多数枚（例えば数十万枚）の微小なマイクロミラーを備え、それらの傾きをそれぞれ電子制御することにより、所望の露光パターン形状を造り出すことができる。

次に、図２（ｂ）に示すように、フォトレジスト６を現像する。
次に、図２（ｃ）に示すように、フォトレジスト６を用いて、導電膜５をエッチングし、ＭＩＭ型キャパシタ８の第２電極１５を形成する。

なお、本実施形態においては、まず導電膜５を形成し、次にフォトレジスト６を用いて導電膜５をエッチングすることによりＭＩＭ型キャパシタ８の第２電極１５を形成しているが、これに代えて、フォトレジスト６に形成されるパターン形状を反転させておき、リフトオフ工程によりＭＩＭ型キャパシタ８の第２電極１５を形成することも可能である。

次に、図２（ｄ）に示すように、フォトレジスト６を除去し、ＭＩＭ型キャパシタ８を完成させる。ＭＩＭ型キャパシタ８は、層間絶縁膜１４の膜厚の加工ばらつきに基づいて、第２電極１５のパターン形状を補正しているため、規定値の範囲内の適正な静電容量特性を備えている。

この後、図示しないが、更に、必要に応じて、成膜工程、フォトリソグラフィー工程、エッチング工程、ウエハのカット工程等を実施して、第１電極１３、層間絶縁膜１４、第２電極１５からなるＭＩＭ型キャパシタ８を含む電子部品１００を完成させる。

以上、本発明の実施形態に係る電子部品１００の製造方法について説明した。
しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更を加えることができる。

例えば、上述した実施形態では、ＭＩＭ型キャパシタ８を内部に含んだ電子部品１００の製造方法を示したが、本発明によって製造される電子部品の種類は任意であり、これには限定されない。例えば、半導体デバイスや圧電デバイス等であっても良い。

また、上述した実施形態では、パラメータ測定工程でＭＩＭ型キャパシタの層間絶縁膜１４の膜厚を測定し、フォトレジスト露光工程で、導電膜５をエッチングして第２電極１５を形成するためのフォトレジスト６のパターン形状を補正しているが、パラメータ測定工程で測定される電子部品要素のパラメータや、フォトレジスト露光工程で補正されるフォトレジストが何を形成するために使用されるフォトレジストであるか等も任意であり、上述した内容には限定されない。

（実施形態２）
本実施形態においては、電子部品が振動装置を含むものを例示して、電子部品の製造方法について説明する。

図３は、本発明の実施形態２に係る振動装置を示す斜視図である。図４は、図３に示すＩＶ−ＩＶ線に沿った断面図である。図３および図４を参照して、本実施形態に係る振動装置４０について説明する。

図３および図４に示すように、振動装置４０は、支持部２０と、振動腕３０ａ，３０ｂ，３０ｃとを備える共振型振動子である。振動腕３０ａ，３０ｂ，３０ｃの基端は、支持部２０に接続されている。

振動腕３０ａ，３０ｂ，３０ｃは、支持部２０から延出するように設けられている。振動腕３０ａ，３０ｂ，３０ｃは、片持ち梁構造を有する。振動腕３０ａ，３０ｂ，３０ｃの先端は、自由端となる。したがって、振動腕３０ａ，３０ｂ，３０ｃは、振動可能に構成されている。

振動腕３０ａ，３０ｂ，３０ｃが並ぶ方向における支持部２０の両端には、振動腕３０ａ，３０ｂ，３０ｃと平行に延びるように側枠５０，６０が接続されている。支持部２０および側枠５０，６０は、フォトリソ法等によって一体に形成されている。

図４に示すように、振動腕３０ａ，３０ｂ，３０ｃは、酸化ケイ素膜３２、振動部としてのＳｉ層３１、酸化ケイ素膜３３、および励振部３４により構成されている。酸化ケイ素膜３２、Ｓｉ層３１、酸化ケイ素膜３３、および励振部３４は、この順で積層されている。

Ｓｉ層３１は、たとえば縮退半導体であるｎ型Ｓｉ半導体によって構成されている。ｎ型ドーパントのドーピング濃度は、１×１０^１９／ｃｍ^３以上である。上記ｎ型ドーパントとしては、Ｐ、ＡｓまたはＳｂなどの第１５元素を採用することができる。

Ｓｉ層３１は、酸化ケイ素膜３２と酸化ケイ素膜３３とによって挟まれている。Ｓｉ層３１の下面には酸化ケイ素膜３２が設けられている。Ｓｉ層３１の上面には酸化ケイ素膜３３が設けられている。酸化ケイ素膜３２および酸化ケイ素膜３３は、たとえばＳｉＯ_２によって構成される。

なお、酸化ケイ素膜３２および酸化ケイ素膜３３は、ＳｉＯ_２に限定されず、ＳｉａＯｂ（ａ、ｂは整数）の適宜の組成を有する酸化ケイ素材料により構成することができる。また、酸化ケイ素膜３２と酸化ケイ素膜３３とは、省略されていてもよい。

酸化ケイ素膜３３の上方には、励振部３４が設けられている。励振部３４は、第１電極３６、圧電薄膜３５、および第２電極３７を有する。第１電極３６、圧電薄膜３５、および第２電極３７は、この順で積層されている。第１電極３６および第２電極３７は、圧電薄膜３５を挟むように設けられている。

また、酸化ケイ素膜３３の上面には、圧電薄膜３５ａが設けられている。さらに、第２電極３７を覆うように、圧電薄膜３５の上面に圧電薄膜３５ｂが設けられている。圧電薄膜３５ａは、シード層として機能する。圧電薄膜３５ｂは、保護層として機能する。圧電薄膜３５ａ，３５ｂは、励振部３４を構成するものではなく、省略されていてもよい。

圧電薄膜３５を構成する圧電材料は、特に限定されないが、バルク波を利用した振動装置では、Ｑ値が高いことが好ましい。このため、電気機械結合係数ｋ^２は小さいが、Ｑ値が高い、ＡｌＮが好適に用いられる。

もっとも、ＺｎＯ，Ｓｃ置換ＡｌＮ、ＰＺＴ、ＫＮＮなどを用いてもよい。Ｓｃ置換ＡｌＮ膜（ＳｃＡｌＮ）は、ＳｃとＡｌの原子濃度を１００ａｔ％から５０ａｔ％程度であることが好ましい。

ＳｃＡｌＮは、ＡｌＮよりも電気機械結合係数ｋ^２が大きく、ＰＺＴやＫＮＮよりも機械的なＱｍが大きいため、共振型振動子に適用することで以下の利点がある。共振型振動子の用途として発振器がある。たとえば、ＴＣＸＯ（温度補償型発振器）では、内蔵する温度センサの信号を、振動子と直列接続された可変容量素子にフィードバックし、可変容量素子の容量値を変化させる。それによって、発振周波数を調整することができる。この際、圧電薄膜としてＡｌＮの代わりにＳｃＡｌＮを用いると、共振型振動子の比帯域が広がる。これにより、発振周波数の調整範囲を広げることができる。

同様にＳｃＡｌＮをＶＣＸＯ（電圧制御発振器）に用いる場合は、発振周波数の調整範囲が広がるため、共振型振動子の初期の周波数ばらつきを可変容量素子で調整することができ、周波数調整工程のコストが大幅に削減される。

第１電極３６および第２電極３７は、Ｍｏ、Ｒｕ、Ｐｔ、Ｔｉ、Ｃｒ、Ａｌ、Ｃｕ、Ａｇ、またはこれらの合金などの適宜の金属により形成することができる。

圧電薄膜３５は、厚み方向に分極している。このため、第１電極３６および第２電極３７間に交番電界を印加することにより、励振部３４が圧電効果により励振される。その結果、振動腕３０ａ，３０ｂ，３０ｃは、上下方向に屈曲振動する。

中央に位置する振動腕３０ｂと、その両側に位置する振動腕３０ａ，３０ｃとは、逆位相で上下方向に屈曲振動する。これは、振動腕３０ａ，３０ｃに印加される交番電界の位相と、振動腕３０ｂに印加される交番電界の位相とを逆位相とすることにより達成し得る。あるいは、圧電薄膜３５における分極方向を、中央に位置する振動腕３０ｂと、その両側に位置する振動腕３０ａ，３０ｃとで逆方向としてもよい。

側枠５０，６０は、酸化ケイ素膜２２、Ｓｉ基板２１、酸化ケイ素膜３２、Ｓｉ層３１、酸化ケイ素膜３３、および圧電薄膜３５が積層されることにより構成されている。支持部２０も側枠５０，６０同様に構成されている。

Ｓｉ基板２１の上面には、凹部２１ａが形成されている。振動腕３０ａ，３０ｂ，３０ｃは、凹部２１ａの上方に配置されている。Ｓｉ基板２１は、支持部２０及び側枠５０，６０の一部を構成する支持基板である。酸化ケイ素膜２２は、保護膜であり、Ｓｉ基板２１の下面に設けられている。

図５（ａ）〜（ｄ）は、本発明の実施形態２に係る製造方法において施される工程を示す断面図である。図６（ａ）〜（ｃ）は、図５（ｄ）の続きであり、本発明の実施形態に係る製造方法において施される工程を示す図である。図７（ａ），（ｂ）は、図６（ｃ）の続きであり、本発明の実施形態２に係る製造方法において施される工程を示す図である。図８（ａ），（ｂ）は、図７（ｂ）の続きであり、本発明の実施形態２に係る製造方法において施される工程を示す図である。

図５（ａ）〜（ｄ）、図６（ａ）〜（ｃ）、図７（ａ），（ｂ）、および図８（ａ），（ｂ）を参照して、電子部品としての振動装置４０の製造方法について説明する。

まず、図５（ａ）に示すように、Ｓｉ基板２１を用意する。Ｓｉ基板２１の上面にエッチングにより凹部２１ａを形成する。凹部２１ａの深さは１０μｍ〜３０μｍ程度とすればよい。

次に、図５（ｂ）に示すように、ドーピング濃度が１×１０^１９／ｃｍ^３以上でＰがドープされたＳｉ層３１を用意し、Ｓｉ層３１の上面及び下面に酸化ケイ素膜３２，３３Ａを形成する。酸化ケイ素膜３２，３３Ａは熱酸化法により形成する。熱酸化法により形成された酸化ケイ素膜はＱ値の劣化が生じ難いため好ましい。酸化ケイ素膜３２，３３Ａの厚みは、０．４μｍとする。

続いて、図５（ｃ）に示すように、Ｓｉ基板２１上に、酸化ケイ素膜３２，３３Ａが形成されているＳｉ層３１を積層する。積層に際しては、Ｓｉ基板２１の凹部２１ａが設けられている側の面に、酸化ケイ素膜３２を接触させる。

次に、図５（ｄ）に示すように、研磨により、酸化ケイ素膜３３Ａを除去し、さらにＳｉ層３１の厚みを薄くする。それによって、Ｓｉ層３１の厚みを、１０μｍ程度とする。

続いて、図示しないが、本発明の特徴的な工程であるパラメータ測定工程として、Ｓｉ層３１の膜厚面内分布を測定する。すなわち、本実施形態においては、それよりも前の工程において作製された電子部品要素のパラメータとして、振動部としてのＳｉ層３１の膜厚を測定する。膜厚測定は、たとえば、光学式膜厚系を使用して行なう。

本実施形態においては、１個のウエハに、振動装置４０を含む電子部品１００をたとえば、数千個形成する。振動装置４０のＳｉ層３１は、加工ばらつき等により膜厚がばらつく場合がある。この膜厚のばらつきは、ウエハ間で発生する場合もあるが、１個のウエハ内においても領域ごとに発生する場合がある。

そこで、本実施形態においては、１個のウエハを複数の領域に区分し、区分ごとにＳｉ層３１の膜厚を測定し、後述するフォトレジスト露光工程において、区分ごとに露光されるフォトレジストのパターン形状を補正する。

なお、上記区分を、ウエハの各電子部品の各振動装置４０が形成される領域ごとに設定すれば、振動装置４０毎にフォトレジストのパターン形状の補正をすることができ、振動装置４０の特性精度を格段に向上させることができる。

ところで、振動装置４０が有する振動腕３０ａ，３０ｂ，３０ｃの共振周波数ｆｒは、下記数式（１）により示される。

このため、複数の振動装置４０間で共振周波数ｆｒを予め定められた規定値に保つためには、Ｓｉ層３１の膜厚のばらつきに応じて、振動腕３０ａ，３０ｂ，３０ｃの長さを補正すればよい。

具体的には、Ｓｉ層３１の膜厚が予め定められた規定値よりも小さい場合には、振動腕３０ａ，３０ｂ，３０ｃの長さを短くする。逆に、Ｓｉ層３１の膜厚が予め定められた規定値よりも大きい場合には、振動腕３０ａ，３０ｂ，３０ｃの長さを長くする。なお、振動腕３０ａ，３０ｂ，３０ｃの長さを補正する方法については、図８（ａ），（ｂ）および図９を用いて、後述する。

振動腕３０ａ，３０ｂ，３０ｃの長さを補正しない場合には、Ｓｉ層３１の膜厚分布に応じて、複数の振動装置４０間で共振周波数ｆｒが大きくばらついてしまい、規定値の範囲から容易に外れてしまい易かった。すなわち、Ｓｉ層３１の膜厚のばらつきが、振動装置４０の歩留りの低下の大きな原因となっていた。本発明は、このような問題を解決するのに寄与するものである。

次に、図６（ａ）に示すように、熱酸化法により、Ｓｉ層３１の上面に酸化ケイ素膜３３を形成するとともに、Ｓｉ基板２１の下面に酸化ケイ素膜２２を形成する。酸化ケイ素膜３３の厚みは０．４μｍとする。

続いて、図６（ｂ）に示すように、酸化ケイ素膜３３の上面に、３０ｎｍ〜１００ｎｍ程度の厚みでＡｌＮからなる圧電薄膜３５ａを形成した後に、圧電薄膜３５ａの上面に第１電極３６を形成する。第１電極３６は、Ｍｏからなる第１の層とＡｌからなる第２の層とが積層された積層電極である。圧電薄膜３５ａはシード層であり、圧電薄膜３５ａが設けられていることにより、第１電極３６におけるＭｏからなる第１の層が高い配向性で形成される。

次に、図６（ｃ）に示すように、圧電薄膜３５ａと第１電極３６との上面にＡｌＮからなる圧電薄膜３５を形成した後に、圧電薄膜３５の上面に第２電極３７を形成する。第２電極３７は、Ｍｏからなる第１の層とＡｌからなる第２の層とが積層された積層電極である。第１電極３６と第２電極３７とは、例えば、スパッタリング法を用いたリフトオフ・プロセスにより形成する。

続いて、図７（ａ）に示すように、圧電薄膜３５と第２電極３７との上面に、３０ｎｍ〜１００ｎｍ程度の厚みでＡｌＮからなる圧電薄膜３５ｂを形成する。

次に、図示しないが、フォトレジスト塗布工程にて、圧電薄膜３５ｂ上にフォトレジスト７０を塗布する。フォトレジスト７０の材質、膜厚、形成方法等は任意である。また、フォトレジスト７０が、ポジ型であるか、ネガ型であるかも任意である。なお、フォトレジスト７０は、後述するように、圧電薄膜３５ｂ，３５，３５ａ、酸化ケイ素膜３３、Ｓｉ層３１および酸化ケイ素膜３２をエッチングするために使用される。

次に、図７（ｂ）に示すように、フォトマスクを使用しない直接描画方式により、フォトレジスト７０を所望のパターン形状に露光する。

具体的には、以下のような補正工程を行う。
まず、測定することにより得られたＳｉ層３１の膜厚に基づいて、膜厚のばらつきによる共振周波数ｆｒのばらつきが小さくなるように、振動腕３０ａ，３０ｂ，３０ｃの長さを補正するためのＤＭＤパターンデータを作製する。そして、該パターンデータを用いてパターン露光を行う。

この工程は、本発明の特徴的な工程であるフォトレジスト露光工程であり、上述したパラメータ測定工程において得られた、前記区分ごとのＳｉ層３１の膜厚に応じて、区分ごとに露光されるパターン形状を補正しながら行う。上述した通り、各区分において、Ｓｉ層３１の膜厚が予め定められた規定値よりも小さい場合には、振動腕３０ａ，３０ｂ，３０ｃの長さが短くなるように、露光されるパターン形状を補正する。一方、Ｓｉ層３１の膜厚が予め定められた規定値よりも大きい場合には、振動腕３０ａ，３０ｂ，３０ｃの長さが長くなるように、露光されるパターン形状を補正する。

次に、図８（ａ）に示すように、現像工程にてフォトレジスト７０を現像する。これにより、フォトレジスト７０が所望の形状にパーニングされる。図９は、図８（ａ）においてフォトレジストがパターニングされた状態を示す平面図である。

図９に示すように、フォトレジスト７０は、支持部２０、側枠５０，６０および振動腕３０ａ，３０ｂ，３０ｃに対応する部分を覆うようにパターンニングされている。上述のように露光されるパターン形状を補正することにより、フォトレジスト７０のうち振動腕３０ａ，３０ｂ，３０ｃに対応する部分における基端から先端までの長さを調整することができる。

続いて、図８（ｂ）に示すように、所望の形状にパターンニングされたフォトレジスト７０を用いて、ドライエッチングまたはウェットエッチングにより、所定の長さを有する振動腕３０ａ，３０ｂ，３０ｃおよび側枠５０，６０が形成されるとともに、振動装置４０が製造される。

以上のように、本実施形態においては、Ｓｉ層の厚みを測定し、測定された厚みに応じて、振動装置４０が形成される領域ごとに、露光されるパターン形状を補正して、所望の形状にフォトレジスト７０をパターニングすることにより、振動腕３０ａ，３０ｂ，３０ｃの長さを調整することができる。これにより、振動装置４０間の共振周波数ｆｒのばらつきを抑制させることができ、特性精度を格段に向上させることができる。この結果、振動装置４０の歩留りの低下を抑制することができる。

上述した実施形態２においては、振動装置４０が形成される領域ごとに、露光されるパターン形状を補正する場合を例示して説明したが、これに限定されず、一つの振動装置４０が形成される領域内にて、Ｓｉ層の厚みに応じて、各振動腕３０ａ，３０ｂ，３０ｃの長さが異なるように露光されるパターン形状を補正してもよい。

以上、本発明の実施の形態について説明したが、今回開示された実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

１基板、２，４絶縁膜、５導電膜、６レジスト、７直接描画方式の露光装置、８ＭＩＭ型キャパシタ、１３第１電極（導電膜３から形成されたもの）、１４層間絶縁膜（絶縁膜４から形成されたもの）、１５第２電極（導電膜５から形成されたもの）、２０支持部、２１基板、２１ａ凹部、２２酸化ケイ素膜、３０ａ，３０ｂ，３０ｃ振動腕、３１Ｓｉ層、３２，３３，３３Ａ酸化ケイ素膜、３４励振部、３５，３５ａ，３５ｂ圧電薄膜、３６第１電極、３７第２電極、４０振動装置、５０，６０側枠、１００電子部品、１０１基板、１０２半導体部、１０２ａ能動層、１０３絶縁体部、１０４ゲート電極、１０４Ａ導電体、１０６フォトマスク、２００半導体デバイス。

Claims

前の工程において作製された電子部品要素のパラメータを測定するパラメータ測定工程と、
フォトレジスト塗布工程と、
直接描画方式を用いるフォトレジスト露光工程と、
フォトレジスト現像工程と、を含み、
前記フォトレジスト露光工程は、前記パラメータ測定工程で得られたパラメータに基づき、前記パラメータのばらつきを減じるように補正されたパターンデータを作製し、前記パターンデータを用いてパターン露光を行う、電子部品の製造方法。
前記電子部品が、第１電極と、層間絶縁膜と、第２電極とが積層されたＭＩＭ型キャパシタを含み、
前記パラメータ測定工程で測定されるパラメータが、前記層間絶縁膜の膜厚であり、
前記フォトレジスト露光工程で補正されるパターン形状が、前記第２電極を形成するためのパターン形状である、請求項１に記載された電子部品の製造方法。
前記フォトレジスト露光工程は、
前記パラメータ測定工程で測定された前記層間絶縁膜の前記膜厚が、予め定められた値よりも小さい場合には、前記第２電極の形状が予め定められた値よりも小さくなるように、前記パターン形状の大きさを補正し、
前記パラメータ測定工程で測定された前記層間絶縁膜の前記膜厚が、予め定められた値よりも大きい場合には、前記第２電極の形状が予め定められた値よりも大きくなるように、前記パターン形状の大きさを補正する、請求項２に記載された電子部品の製造方法。
前記電子部品が、振動部と、前記振動部上に形成され前記振動部を振動させるための励振部を有する振動子を含み、
前記パラメータ測定工程で測定されるパラメータが、前記振動部の厚みであり、
前記フォトレジスト露光工程で補正されるパターン形状が、前記振動部の形状を特定するためのパターン形状である、請求項１に記載された電子部品の製造方法。
１個のウエハに複数個の前記電子部品を形成することとし、
前記パラメータ測定工程は、前記ウエハを複数の領域に区分し、区分ごとに前記電子部品要素のパラメータを測定し、
前記フォトレジスト露光工程は、前記区分ごとに前記パターン形状を補正する、請求項１ないし４のいずれか１項に記載された電子部品の製造方法。