JPWO2016009836A1 - 比較回路、固体撮像装置、および電子機器 - Google Patents

比較回路、固体撮像装置、および電子機器 Download PDF

Info

Publication number
JPWO2016009836A1
JPWO2016009836A1 JP2016534362A JP2016534362A JPWO2016009836A1 JP WO2016009836 A1 JPWO2016009836 A1 JP WO2016009836A1 JP 2016534362 A JP2016534362 A JP 2016534362A JP 2016534362 A JP2016534362 A JP 2016534362A JP WO2016009836 A1 JPWO2016009836 A1 JP WO2016009836A1
Authority
JP
Japan
Prior art keywords
comparison
amplification stage
output
unit
comparison circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016534362A
Other languages
English (en)
Other versions
JP6384546B2 (ja
Inventor
晃司 小川
晃司 小川
祐輔 大池
祐輔 大池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2016009836A1 publication Critical patent/JPWO2016009836A1/ja
Application granted granted Critical
Publication of JP6384546B2 publication Critical patent/JP6384546B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本技術は、フレームレートの向上を図ることができるようにする比較回路、固体撮像装置、および電子機器に関する。比較器は、アナログ信号と参照信号とを比較し、増幅段は、比較部の出力を増幅し、出力遷移速度が正転と反転とで異なるようになされ、スイッチ回路は、出力遷移速度がより高速な遷移方向で増幅段が動作するように、比較器による比較動作前の所定期間に、増幅段の入力ノードまたは出力ノードを所定電圧に固定する。本技術は、CMOSイメージセンサのA/D変換部に設けられる比較回路に適用することができる。

Description

本技術は、比較回路、固体撮像装置、および電子機器に関し、特に、フレームレートの向上を図ることができるようにする比較回路、固体撮像装置、および電子機器に関する。
一般的なイメージセンサにおいては、単位画素の受光部（例えばフォトダイオード）に蓄積された電荷が画素信号として読み出され、A/D（Analog/Digital）変換される。このA/D変換の変換精度を、参照電圧の傾きを切り替えることで実現するようにした固体撮像装置が知られている（例えば、特許文献１参照）。
特許文献１の構成においては、２つのA/D変換回路が同一の画素列に接続され、２つの参照電圧生成部から、異なる傾きの参照電圧Vref1，Vref2がA/D変換回路それぞれに入力されることで、２種類の階調精度でA/D変換が行われる。
しかしながら、特許文献１の構成では、２つのA/D変換回路が設けられることで、回路面積や消費電力が従来の構成の２倍になってしまう。そこで、A/D変換回路を１つとし、判定部に画素信号の大小を判定させ、その判定結果によって２種類の異なる傾きの参照電圧Vref1，Vref2のいずれかを選択させる構成が提案されている。
但し、判定部における比較精度（オフセット誤差）と、A/D変換回路の比較器における比較精度（オフセット誤差）とが異なるため、例えば、判定部において、入射光が低照度で、画素信号の振幅が小さいと判定されたにもかかわらず、オフセット誤差によってA/D変換回路の比較器においては、参照電圧の電圧範囲外となり、出力画像が破綻するおそれがあった。そこで、参照電圧を、その誤差分マージンをもった電圧範囲で供給する必要があった。
これに対して、A/D変換回路の比較器を、判定部における比較にも用いるようにして、その比較結果によって階調精度を選択するようにした構成が提案されている（例えば、特許文献２参照）。
特許文献２の構成によれば、判定部における比較精度（オフセット誤差）に起因する参照電圧の電圧範囲のマージンを削減し、A/D変換の高速化または消費電力の低減を図り、A/D変換の誤差の発生を抑制することができる。
特開２０１１−４１０９１号公報 特開２０１３−２５１６７７号公報
しかしながら、特許文献２の構成においては、判定部における比較と、A/D変換回路における比較とで、比較結果の出力遷移方向が異なる場合がある。比較器において、出力遷移方向が正転または反転のいずれか一方に最適化されている場合、他方の出力遷移方向では遅延を生じてしまい、結果として、フレームレートの低下を招くおそれがあった。
本技術は、このような状況に鑑みてなされたものであり、フレームレートの向上を図ることができるようにするものである。
本技術の一側面の比較回路は、アナログ信号と参照信号とを比較する比較器と、前記比較部の出力を増幅し、出力遷移速度が正転と反転とで異なる増幅段と、出力遷移速度がより高速な遷移方向で前記増幅段が動作するように、前記比較器による比較動作前の所定期間に、前記増幅段の入力ノードまたは出力ノードを所定電圧に固定するスイッチ回路とを備える。
前記スイッチ回路には、前記アナログ信号または前記参照信号の静定に要する前記所定期間に、前記増幅段の入力ノードを、前記増幅段の閾値電圧を基準として、出力遷移速度がより高速な遷移方向で前記増幅段が動作する側の前記所定電圧に固定させることができる。
前記スイッチ回路には、前記アナログ信号または前記参照信号の静定後に、前記増幅段の入力ノードを前記所定電圧から解放させることができる。
前記スイッチ回路には、前記増幅段の入力の静定に要する前記所定期間に、前記増幅段の出力ノードを、出力遷移速度がより高速な遷移方向で前記増幅段が動作する前記所定電圧に固定させることができる。
前記スイッチ回路には、前記増幅段の入力の静定後に、前記増幅段の出力ノードを前記所定電圧から解放させることができる。
前記アナログ信号は、単位画素から出力された画素信号とすることができる。
本技術の一側面の固体撮像装置は、複数の画素を有する画素アレイ部と、前記画素から出力されるアナログ信号と参照信号とを比較する比較器と、前記比較部の出力を増幅し、出力遷移速度が正転と反転とで異なる増幅段と、出力遷移速度がより高速な遷移方向で前記増幅段が動作するように、前記比較器による比較動作前の所定期間に、前記増幅段の入力ノードまたは出力ノードを所定電圧に固定するスイッチ回路とを有する比較回路と、前記比較回路による前記アナログ信号と１以上の前記参照信号との比較結果に応じて、互いに異なる階調精度の複数の前記参照信号のうちのいずれか１つを選択する選択部と、前記選択部による選択結果に応じて、前記比較回路に供給する前記参照信号を切り替える切替部と、前記比較回路による、前記アナログ信号と、前記切替部の切り替え制御により前記比較回路に供給された前記参照信号との比較結果の変化タイミングを計測する計測部とを備える。
本技術の一側面の電子機器は、複数の画素を有する画素アレイ部と、前記画素から出力されるアナログ信号と参照信号とを比較する比較器と、前記比較部の出力を増幅し、出力遷移速度が正転と反転とで異なる増幅段と、出力遷移速度がより高速な遷移方向で前記増幅段が動作するように、前記比較器による比較動作前の所定期間に、前記増幅段の入力ノードまたは出力ノードを所定電圧に固定するスイッチ回路とを有する比較回路と、前記比較回路による前記アナログ信号と１以上の前記参照信号との比較結果に応じて、互いに異なる階調精度の複数の前記参照信号のうちのいずれか１つを選択する選択部と、前記選択部による選択結果に応じて、前記比較回路に供給する前記参照信号を切り替える切替部と、前記比較回路による、前記アナログ信号と、前記切替部の切り替え制御により前記比較回路に供給された前記参照信号との比較結果の変化タイミングを計測する計測部とを有する固体撮像装置を備える。
本技術の一側面においては、出力遷移速度がより高速な遷移方向で増幅段が動作するように、比較器による比較動作前の所定期間に、増幅段の入力ノードまたは出力ノードが所定電圧に固定される。
本技術の一側面によれば、フレームレートの向上を図ることが可能となる。
CMOSイメージセンサの構成例を示すブロック図である。 CMOSイメージセンサの動作を説明するタイミングチャートである。 CMOSイメージセンサの動作を説明するタイミングチャートである。 従来の比較回路の構成例を示す回路図である。 従来の比較回路の動作について説明するタイミングチャートである。 照度と画素信号レベルとの関係を示す図である。 本技術の比較回路の構成例を示すブロック図である。 本技術の比較回路の構成例を示す回路図である。 本技術の比較回路の動作について説明するタイミングチャートである。 本技術の比較回路の構成例を示すブロック図である。 本技術の比較回路の構成例を示す回路図である。 本技術の比較回路の動作について説明するタイミングチャートである。 電子機器の構成例を示すブロック図である。
以下、本技術の実施の形態について図を参照して説明する。
＜CMOSイメージセンサの構成例＞
図１は、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサの主な構成例を示す図である。図１に示されるCMOSイメージセンサ１００は、本技術が適用される固体撮像装置の一例であり、本技術が、他の構成のイメージセンサにも適用されるようにしてもよい。
図１に示されるように、CMOSイメージセンサ１００は、画素アレイ１１１と、A/D変換部１１２とを有する。CMOSイメージセンサ１００は、画素アレイ１１１において入射された光を光電変換し、得られたアナログ信号をA/D変換部１１２によりA/D変換し、入射光に対応するデジタルデータを出力する。
画素アレイ１１１は、光電変換素子を有する単位画素１４１が、行列状に配置されて構成される。なお、図１においては、一部の単位画素のみ示され、画素数は任意とされる。もちろん、行数および列数も任意とされる。
A/D変換部１１２は、画素アレイ１１１の各列に対して設けられたカラムA/D変換部１５１を有する。カラムA/D変換部１５１は、その対応する列の各単位画素から読み出されるアナログの画素信号VxをA/D変換する。
図１においては、画素アレイ１１１の左から１列目に対応するカラムA/D変換部１５１−１、左から２列目に対応するカラムA/D変換部１５１−２、および、左から３列目に対応するカラムA/D変換部１５１−３のみが示されている。実際には、A/D変換部１１２は、画素アレイ１１１の全ての画素列について、それぞれに対応するカラムA/D変換部１５１を有する。各カラムA/D変換部を互いに区別して説明する必要がない場合、単にカラムA/D変換部１５１という。
なお、カラムA/D変換部１５１の数は、画素アレイ１１１の列数と一致しなくてもよい。例えば、１のカラムA/D変換部１５１が、画素アレイ１１１の複数列の画素信号VxをA/D変換するようにしてもよい。例えば、カラムA/D変換部１５１が、対応する各列の画素信号VxのA/D変換処理を、時分割で行うようにしてもよい。
また、CMOSイメージセンサ１００は、A/D変換制御部１１０、制御タイミング発生部１２１、画素走査部１２２、水平走査部１２３、参照電圧発生部１３１、および参照電圧発生部１３２を有する。
制御タイミング発生部１２１は、A/D変換制御部１１０、A/D変換部１１２、画素走査部１２２、水平走査部１２３、参照電圧発生部１３１、および参照電圧発生部１３２にクロック信号を供給する等して、各処理部の動作のタイミングを制御する。
画素走査部１２２は、画素アレイ１１１の各単位画素１４１に対して、その動作を制御する制御信号を供給する。水平走査部１２３は、各カラムA/D変換部１５１から供給されるデジタルデータを単位画素の行毎に順次出力する。
A/D変換制御部１１０は、各カラムA/D変換部１５１の動作を制御する。参照電圧発生部１３１は、参照電圧Vref1を各カラムA/D変換部１５１に供給する。参照電圧発生部１３２は、参照電圧Vref1と異なる参照電圧Vref2を各カラムA/D変換部１５１に供給する。
ここで、A/D変換部１１２の各カラムA/D変換部１５１は、制御タイミング発生部１２１により制御されたタイミングで動作する。
カラムA/D変換部１５１は、切替部１６１、比較部１６２、選択部１６３、およびタイミング計測部１６４を有する。なお、図１においては、カラムA/D変換部１５１−３の構成を示しているが、カラムA/D変換部１５１−１やカラムA/D変換部１５１−２を含む、全てのカラムA/D変換部１５１は、それぞれ、カラムA/D変換部１５１−３と同様の構成を有する。
切替部１６１は、参照電圧発生部１３１と比較部１６２との間に設けられ、選択部１６３から供給される制御信号SWR1により、両者の接続・切断（オン・オフ）が制御されるスイッチを有する。また、切替部１６１は、参照電圧発生部１３２と比較部１６２との間に設けられ、選択部１６３から供給される制御信号SWR2により、両者の接続・切断（オン・オフ）が制御されるスイッチを有する。つまり、切替部１６１は、参照電圧発生部１３１から供給される参照電圧Vref1と、参照電圧発生部１３２から供給される参照電圧Vref2のうち、選択部１６３により選択された方を比較部１６２に供給する。
比較部１６２は、単位画素１４１から読み出されたアナログの画素信号Vxの電圧と、切替部１６１から供給される参照電圧（Vref1またはVref2）とを比較する。比較部１６２は、その比較結果Vcoを、選択部１６３およびタイミング計測部１６４に供給する。
比較部１６２は、画素信号VxをA/D変換するために、所定の電圧幅を走査する参照電圧と、画素信号Vxの電圧とを比較する。また、比較部１６２は、画素信号VxをA/D変換する際の階調精度を決定するために、所定の大きさの参照電圧（所定判定値）と、画素信号Vxとを比較する。
このように、画素信号VxをA/D変換する際の比較と、階調精度を決定する際の比較とが、１つの比較部１６２により行われる。したがって、カラムA/D変換部１５１は、参照電圧の電圧範囲に必要なマージンを低減させることができ、A/D変換の高速化または低消費電力化を実現することができる。
選択部１６３は、A/D変換制御部１１０の制御に従って、比較部１６２に供給する参照電圧の選択を行う。選択部１６３には、A/D変換制御部１１０から制御信号ADPおよび制御信号SWSQが供給される。選択部１６３は、それらの値に基づくタイミングで、参照電圧Vref1および参照電圧Vref2のいずれか一方を、比較部１６２から供給される比較結果Vcoに基づいて選択する。選択部１６３は、切替部１６１がその選択した参照電圧を比較部１６２に供給するように、制御信号SWR1および制御信号SWR2の値を決定し、それらを切替部１６１に供給する。
タイミング計測部１６４は、カウンタを有し、そのカウンタによって、比較部１６２において比較が開始されてから比較結果Vcoの値が変わるタイミングまでの時間をカウントする。タイミング計測部１６４は、そのカウント値（すなわち、比較部１６２において比較が開始されてから比較結果Vcoの値が変わるタイミングまでの時間の長さ）を、画素信号Vxのデジタルデータとして水平走査部１２３に供給する。
なお、タイミング計測部１６４は、アップカウントとダウンカウントの両方を行うことができるカウンタを有する。したがって、タイミング計測部１６４は、画素出力のばらつき成分である第１アナログ信号と参照電圧との比較のカウント値と、ばらつき成分に信号成分を加えた第２アナログ信号と参照電圧との比較のカウント値との減算を、カウント動作により実現することができる。つまり、タイミング計測部１６４は、この減算を容易に行うことができる。また、タイミング計測部１６４は、この減算をデジタル領域において行うことができるので、回路規模や消費電力の増大を抑制することができる。
＜CMOSイメージセンサの動作＞
次に、CMOSイメージセンサの動作について説明する。
図２は、入射光輝度が低い場合、すなわち第２アナログ信号の振幅が小さい場合の、A/D変換の様子の例を示すタイミングチャートである。なお、ここでは、ある単位画素１４１から読み出された画素信号Vxに対するA/D変換処理についての各動作タイミングについて説明する。
時刻T0において、ある単位画素１４１からの画素信号Vxの読み出しが開始されると、時刻T1において、第１アナログ信号（ばらつき成分ΔV）の読み出しが開始される。
時刻T2において、参照電圧発生部１３１は、参照電圧Vref1の電圧走査を開始する。参照電圧発生部１３１は、参照電圧Vref1について、設定された階調精度D1（例えば60uV/LSB）の刻みで、電圧を大きい方から小さい方に向かう方向（比較方向）に走査する（つまり、暗い方から明るい方に走査する）。この走査は、時刻T4まで継続されるものとする。
時刻T0乃至時刻T4の間、制御信号SWSQはＨレベル、制御信号ADPはＬレベル、制御信号Φfbは、Ｌレベルに設定される。つまり、選択部１６３は、参照電圧Vref1を選択し、切替部１６１は、参照電圧発生部１３１が生成した参照電圧Vref1を比較部１６２に供給させる。
この参照電圧Vref1が走査する時刻T2乃至時刻T4の間、比較部１６２は、画素信号Vx（第１アナログ信号）と参照電圧Vref1との比較を行う。タイミング計測部１６４は、時刻T2からカウンタクロックのカウントを開始する。このカウントは、画素信号Vx（第１アナログ信号）と参照電圧Vref1との比較結果Vcoが変化するまで、または、時刻T4になるまで継続される。
時刻T4より前の時刻T3において、この比較結果Vcoが変化したとする。この場合、タイミング計測部１６４は、時刻T3においてカウントを終了する。タイミング計測部１６４は、このカウント値をデジタル出力Do1として出力する。つまり、デジタル出力Do1は、ΔVのデジタル値となる。
参照電圧Vref1と第１アナログ信号との比較が終了すると、次に、参照電圧Vref2と第１アナログ信号との比較が行われる。時刻T4において、制御信号SWSQがＬレベルに切り替えられ、切替部１６１により、参照電圧発生部１３２により発生された参照電圧Vref2が比較部１６２に供給されるようになる。
比較結果Vcoの値が遷移するまで待機した後、時刻T5において、参照電圧発生部１３２は、参照電圧Vref2の電圧走査を開始する。参照電圧発生部１３２は、参照電圧Vref2について、階調精度D1と異なる階調精度D2（例えば240uV/LSB）の刻みで、電圧を大きい方から小さい方に向かう方向（比較方向）に走査する（つまり、暗い方から明るい方に走査する）。この走査は、時刻T7まで継続されるものとする。
その間、比較部１６２は、画素信号Vx（第１アナログ信号）と参照電圧Vref2との比較を行う。タイミング計測部１６４は、時刻T5からカウンタクロックのカウントを開始する。このカウントは、画素信号Vx（第１アナログ信号）と参照電圧Vref2との比較結果Vcoが変化するまで、または、時刻T7になるまで継続される。
時刻T7より前の時刻T6において、この比較結果Vcoが変化したとする。この場合、タイミング計測部１６４は、時刻T6においてカウントを終了する。タイミング計測部１６４は、このカウント値をデジタル出力Do2として出力する。つまり、デジタル出力Do2は、ΔVのデジタル値となる。
参照電圧Vref1および参照電圧Vref2と第１アナログ信号との比較が終了すると、次に、参照電圧と第２アナログ信号との比較が行われる。時刻T4において、制御信号SWSQがＬレベルに切り替えられ、切替部１６１により、参照電圧発生部１３２により発生された参照電圧Vref2が比較部１６２に供給されるようになる。
以上のように、カラムA/D変換部１５１は、第１アナログ信号に対して、参照電圧Vref1および参照電圧Vref2によるA/D変換を順次実行する。参照電圧の電圧走査により、画素信号Vxと参照電圧Vrefが一致したタイミングで比較結果Vcoは変化し、そのタイミングを計測することで電圧値をデジタル値として取得することが可能となる。タイミングの計測には、例えばカウンタ回路を用いることができる。カウンタクロック数をカウントし、比較結果Vcoが変化したタイミングで停止することで、その時間、すなわち比較結果Vcoが変化するまでに参照電圧が走査した電圧幅をデジタル値として記録する。
参照電圧Vref1による変換結果と、参照電圧Vref2による変換結果をそれぞれデジタル出力Do1，Do2に保持する。ここで得られたデジタル値は、第1アナログ信号の値であるため、画素をリセットした値、すなわち、ばらつき成分ΔVの値となる。もちろん、デジタル出力Do1，Do2は同じ第１アナログ信号をA/D変換しているが、階調精度が異なるため、デジタル値の大きさは異なる。
次いで、カラムA/D変換部１５１は、時刻T7乃至時刻T8において、参照電圧Vref1を、第２アナログ信号に対する参照電圧Vref1の最大振幅以下の所定判定値に設定し、第２アナログ信号と比較する。
この比較は、A/D変換で用いた比較部１６２を用いて行われる。得られた比較結果Vcoは、時刻T8において、制御信号Φfbのパルスによって、選択部１６３が有するラッチ回路にラッチされ、信号SWFBとして取り込まれる。
この比較結果に基づいて、第２アナログ信号と比較する参照電圧が選択される。図２の例の場合、第２アナログ信号の振幅が小さいため、第２アナログ信号は、参照電圧Vref1と比較される。図２の例の場合、時刻T8における取り込みにより、Ｌレベルであった信号SWFBがＨレベルに遷移する。
比較結果Vcoが取り込まれると、制御信号ADPがＨレベルに遷移され、信号SWFBに基づいて、比較部１６２に供給する参照電圧の選択が行われるようになる。図２の例の場合、信号SWFBがＨレベルになるので、制御信号SWR1がＨレベルになり、制御信号SWR2がＬレベルになる。上述したように、参照電圧Vref1が選択される。
比較結果Vcoの値が遷移するまで待機した後、時刻T9において、参照電圧発生部１３１は、参照電圧Vref1の電圧走査を開始する。参照電圧発生部１３１は、参照電圧Vref1について、階調精度D1の刻みで、電圧を大きい方から小さい方に向かう方向（比較方向）に走査する（つまり、暗い方から明るい方に走査する）。この走査は、時刻T11まで継続されるものとする。
その間、比較部１６２は、画素信号Vx（第２アナログ信号）と参照電圧Vref1との比較を行う。タイミング計測部１６４は、時刻T9からカウンタクロックのカウントを開始する。このカウントは、画素信号Vx（第２アナログ信号）と参照電圧Vref1との比較結果Vcoが変化するまで、または、時刻T11になるまで継続される。
時刻T11より前の時刻T10において、この比較結果Vcoが変化したとする。この場合、タイミング計測部１６４は、時刻T10においてカウントを終了する。タイミング計測部１６４は、このカウント値をデジタル出力Do1として出力する。
第２アナログ信号はばらつき成分ΔVと信号成分Vsigを含むため、カラムA/D変換部１５１は、第２アナログ信号をA/D変換し、そのデジタル値から、先に求めた第１アナログ信号のデジタル値を減算することで、信号成分Vsigに相当するデジタル値を取得することができる。
なお、時刻T9乃至時刻T11の間、参照電圧発生部１３２も、参照電圧Vref2を、階調精度D2の刻みで、大きい方から小さい方に向かう方向（比較方向）に走査する（つまり、暗い方から明るい方に走査する）。ただし、図２の場合、第２アナログ信号の振幅が小さいので、参照電圧Vref2は、切替部１６１の制御により、比較部１６２へは供給されない（第２アナログ信号と比較されない）。
次に、図３のタイミングチャートを参照して、入射光輝度が高い場合、すなわち第２アナログ信号の振幅が大きい場合のA/D変換の様子について説明する。
図３の場合も、第１アナログ信号と参照電圧との比較は、図２の場合と同様に行われる。つまり、第1アナログ信号に対して、各参照電圧（Vref1およびVref2）が順次比較される。
また、第２アナログ信号に対する最大振幅以下の所定判定値に設定された参照電圧Vref1と、第２アナログ信号との比較も、図２の場合と同様に行われる。つまり、時刻T0乃至時刻T8の処理は、図２の場合と同様に行われる。
但し、図３の例の場合、第２アナログ信号の振幅が大きいため、第２アナログ信号は、参照電圧Vref2と比較される。図３の例の場合、信号SWFBは、時刻T8後もＬレベルのままとされる。
＜従来の比較回路の構成例＞
ここで、図４の回路図を参照して、比較部１６２に対応する一般的な比較回路の構成例について説明する。
図４に示される比較回路においては、４つのMOSトランジスタM1乃至M4を有する差動入力回路（Nch）からなる比較器に、ゲインをかせぐために、MOSトランジスタM5および定電流源を有するソース接地回路からなる増幅段が、ノードVcoにより接続されている。
比較器の＋入力（MOSトランジスタM1側）には、参照電圧Vrefまたは所定判定値が入力され、−入力（MOSトランジスタM2側）には、画素信号Vxが入力される。画素信号Vxと参照電圧Vrefの大小関係が逆転すると、比較結果Vcoが一方から他方に遷移し、さらに増幅段により増幅され、出力OUTとして出力される。
比較部１６２においては、出力OUTの遷移結果により、画素信号Vxと、参照電圧Vrefまたは所定判定値との比較が行われる。
＜判定期間における動作の詳細＞
次に、図５のタイミングチャートを参照して、図４の比較回路を用いた場合の、図３のタイミングチャートの時刻T7乃至T8（判定期間）における参照電圧（所定判定値）と画素信号Vx（第２アナログ信号）との比較（判定）動作の詳細について説明する。
図５のタイミングチャートにおいて、時刻t1，t2，t3は、それぞれ、画素信号の読み出し開始タイミング、境界照度A2の画素信号Vxと参照電圧Vrefとが交差するタイミング、比較結果としての出力OUTのラッチ終了のタイミングを示している。なお、時刻t1乃至t2は画素信号の静定に必要な時間とされ、時刻t2乃至t3は、比較回路の遷移遅延時間とされる。
境界照度A2は、時刻t2において、画素信号Vxが高照度であるか、または低照度であるかの境界となる画素信号Vxの照度とされ、図６に示されるように、境界照度A2より低い照度を低照度A1、境界照度A2より高い照度を高照度A3ということとする。なお、時刻t2に至るまでの時間は、比較回路の設計により決められる。
画素信号Vxが低照度A1の場合、振幅が小さく、画素信号Vxが参照電圧Vrefと交差しないため、比較結果VcoはＬから遷移せず、出力OUTも遷移しない。
画素信号Vxが境界照度A2の場合、上述した通り、時刻t2において画素信号Vxが参照電圧Vrefと交差し、比較結果VcoはＬから立ち上がり始め、これに追従して出力OUTも立ち下がり始める。
画素信号Vxが高照度A3の場合、時刻t2より前の時刻t2’において画素信号Vxが参照電圧Vrefと交差し、比較結果VcoはＬから立ち上がり始め、これに追従して出力OUTも立ち下がり始める。
このように、高照度A3の画素信号Vxは、境界照度A2の画素信号Vxと比べて振幅が大きいため、画素信号Vxが境界照度A2の場合より早く比較結果Vcoが反転し、出力OUTの遷移が確定する。
ここで、判定期間において正しい判定結果を得るためには、時刻t3は、出力OUTの遷移の確定が時間的に最も遅い、境界照度A2の場合に合わせて設定される必要がある。
ところで、図１０のタイミングチャートに示されるように、時刻T7乃至T8における判定期間と、時刻T9乃至T11におけるA/D変換が行われる期間とでは、比較結果Vcoの出力遷移方向が異なっている。図４に示されるような比較回路において、出力遷移方向が正転または反転のいずれか一方に最適化されている場合、他方の出力遷移方向では遅延を生じてしまう。
具体的には、図４の比較回路において、ＨからＬへの遷移は、増幅段の定電流源に流れる電流により律速される。そのため、図５のタイミングチャートの時刻t2乃至t3の比較回路の遷移遅延時間が長くなり、フレームレートの低下を招くおそれがあった。
そこで、以下においては、遷移遅延時間を短縮し、フレームレートの向上を図るようにした比較回路の構成について説明する。
＜本技術の比較回路の構成例＞
図７は、本技術を適用した比較回路の構成例を示すブロック図である。図７に示される比較回路は、図１のCMOSイメージセンサの比較部１６２として構成される。
図７に示されるように、比較部１６２は、比較器２１１、増幅段２１２、およびスイッチ回路２１３から構成される。
比較器２１１は、アナログ信号として入力される画素信号Vxと、参照信号Vref（所定判定値）とを比較し、その比較結果Vcoを増幅段２１２に出力する。
増幅段２１２は、比較器２１１から出力された比較結果Vcoを増幅し、出力OUTとして出力する。増幅段２１２は、出力遷移速度が正転と反転とで異なるように設計されている。例えば、増幅段２１２は、出力OUTの遷移方向が、ＨからＬより、ＬからＨの方が速くなるように設計されている。
スイッチ回路２１３は、例えば、制御タイミング発生部１２１から供給される制御信号SWに応じて、出力遷移速度がより高速な遷移方向で増幅段２１２が動作するように、比較器２１１による比較動作前の所定期間に、増幅段２１２の入力ノード（Vco）を所定電圧Vaに固定するように動作する。
図８は、図７の比較回路１６２の構成例を示す回路図である。
比較回路１６２において、比較器２１１は、４つのMOSトランジスタM1乃至M4を有する差動入力回路（Nch）から構成され、増幅段２１２は、MOSトランジスタM5および定電流源を有するソース接地回路（Pch）から構成される。
比較器２１１の＋入力（MOSトランジスタM1側）には、参照電圧Vrefが入力され、−入力（MOSトランジスタM2側）には、画素信号Vxが入力される。
増幅段２１２は、A/D変換における参照電圧と画素信号との比較動作がより高速になるように、参照電圧に対して電圧の低い側から、参照電圧と画素信号とが交差する方向に、出力遷移方向が最適化されている。
また、比較回路１６２において、スイッチ回路２１３は、増幅段２１２の入力ノードを電源電圧VDDに短絡するＰ型MOSトランジスタM6から構成される。スイッチ回路２１３を構成するトランジスタM6のゲートには、制御信号SWを反転したパルスxSWが入力される。
＜比較回路の動作例＞
次に、図９のタイミングチャートを参照して、図７および図８の比較回路（比較部１６２）を用いた場合の、図３のタイミングチャートの時刻T7乃至T8（判定期間）における参照電圧（所定判定値）と画素信号Vxとの比較（判定）動作の詳細について説明する。
図５のタイミングチャートと同様、図９のタイミングチャートにおいても、時刻t1，t2，t3は、それぞれ、画素信号の読み出し開始タイミング、境界照度A2の画素信号Vxと参照電圧Vrefとが交差するタイミング、比較結果としての出力OUTのラッチ終了のタイミングを示している。
また、図９のタイミングチャートには、図５のタイミングチャートと同様に、低照度A1の場合、境界照度A2の場合、高照度A3の場合の画素信号Vxが示されている。
図９の例では、スイッチ回路２１３は、画素信号Vxまたは参照信号Vrefの静定に要する期間に、増幅段２１２の入力ノード（Vco）を、増幅段２１２（MOSトランジスタM6）の閾値電圧を基準として、出力遷移速度がより高速な遷移方向で増幅段２１２が動作する側の所定電圧Va（=VDD）に固定し、画素信号Vxまたは参照信号Vrefの静定後に、増幅段２１２の入力ノード（Vco）を所定電圧Va（=VDD）から解放するように動作する。
具体的には、まず、時刻t1より前に、制御信号SWが立ち上がることで、比較結果VcoがＨ（所定電圧Va（=VDD））に、出力OUTがＬに固定される。
次に、時刻t2において、制御信号SWが立ち下がることで、その時点での画素信号Vxと参照電圧Vrefとの関係に応じて、比較結果Vcoおよび出力OUTが遷移する。
すなわち、画素信号Vxが境界照度A2の場合および高照度A3の場合、比較結果VcoはＨから遷移せず、出力OUTもＬから遷移しない。
一方、画素信号Vxが低照度A1の場合、比較結果VcoはＨから立ち下がり始め、これに追従して出力OUTはＬから立ち上がり始める。すなわち、出力OUTは、ＬからＨに遷移する。
図８の比較回路において、この遷移方向、すなわちＬからＨへの遷移は、増幅段２１２の定電流源に流れる電流により律速されない高速な遷移方向である。これにより、図９のタイミングチャートの時刻t3におけるラッチ終了のタイミングを早めることができ、時刻t2乃至t3の比較回路の遷移遅延時間が短縮されるので、フレームレートの向上を図ることが可能となる。
＜本技術の比較回路の他の構成例＞
図１０は、本技術を適用した比較回路（比較部１６２）の他の構成例を示すブロック図である。
図１０に示されるように、比較部１６２は、比較器２２１、増幅段２２２、およびスイッチ回路２２３から構成される。
なお、図１０において、比較器２２１および増幅段２２２は、図７における比較器２１１および増幅段２１２のそれぞれと同様にして構成されるので、その説明は省略する。
スイッチ回路２２３は、例えば、制御タイミング発生部１２１から供給される制御信号SWに応じて、出力遷移速度がより高速な遷移方向で増幅段２２２が動作するように、比較器２２１による比較動作前の所定期間に、増幅段２２２の出力ノード（OUT）を所定電圧Vaに固定するように動作する。
図１１は、図１０の比較回路１６２の構成例を示す回路図である。
なお、図１１においても、比較器２２１および増幅段２２２は、図８における比較器２１１および増幅段２１２のそれぞれと同様にして構成されるので、その説明は省略する。
また、比較回路１６２において、スイッチ回路２２３は、増幅段２２２の入力ノードをグラウンド（GND）に短絡するＮ型MOSトランジスタM7から構成される。スイッチ回路２２３を構成するトランジスタM7のゲートには、制御信号SWが入力される。
＜比較回路の動作例＞
次に、図１２のタイミングチャートを参照して、図１０および図１１の比較回路（比較部１６２）を用いた場合の、図３のタイミングチャートの時刻T7乃至T8（判定期間）における参照電圧（所定判定値）と画素信号Vxとの比較（判定）動作の詳細について説明する。
図５のタイミングチャートと同様、図１２のタイミングチャートにおいても、時刻t1，t2，t3は、それぞれ、画素信号の読み出し開始タイミング、境界照度A2の画素信号Vxと参照電圧Vrefとが交差するタイミング、比較結果としての出力OUTのラッチ終了のタイミングを示している。
また、図１２のタイミングチャートには、図５のタイミングチャートと同様に、低照度A1の場合、境界照度A2の場合、高照度A3の場合の画素信号Vxが示されている。
図１２の例では、スイッチ回路２２３は、増幅段の入力（比較結果Vco）の静定に要する期間に、増幅段２２２の出力ノード（OUT）を、出力遷移速度がより高速な遷移方向で増幅段２２２が動作する側の所定電圧Va（=GND）に固定し、増幅段の入力（比較結果Vco）の静定後に、増幅段２２２の出力ノード（OUT）を所定電圧Va（=GND）から解放するように動作する。
具体的には、まず、時刻t1より前に、制御信号SWが立ち上がることで、出力OUTがＬ（所定電圧Va（=GND））に固定される。
画素信号Vxが高照度A3の場合、時刻t2’において、比較結果VcoはＬから立ち上がり始め、画素信号Vxが境界照度A2の場合、時刻t2において、比較結果VcoはＬから立ち上がり始める。
増幅段２２２の入力、すなわち比較結果Vcoの静定が時間的に最も遅い、境界照度A2の場合の画素信号Vxが、時刻t2’’において完全に立ち上がるものとすると、時刻t2’’において、制御信号SWが立ち下がることで、その時点での比較結果Vcoと増幅段２２２（MOSトランジスタM7）の閾値電圧との関係に応じて、出力OUTが遷移する。
すなわち、画素信号Vxが境界照度A2の場合および高照度A3の場合、出力OUTはＬから遷移しない。
一方、画素信号Vxが低照度A1の場合、出力OUTはＬから立ち上がり始める。すなわち、出力OUTは、ＬからＨに遷移する。
図１１の比較回路において、この遷移方向、すなわちＬからＨへの遷移は、増幅段２２２の定電流源に流れる電流により律速されない高速な遷移方向である。これにより、図１２のタイミングチャートの時刻t3におけるラッチ終了のタイミングを早めることができ、時刻t2乃至t3の比較回路の遷移遅延時間が短縮されるので、フレームレートの向上を図ることが可能となる。
以上のように、A/D変換時の遷移方向に最適化され、他方の遷移が遅い増幅段を用いた比較回路であっても、A/D変換とは異なるレベル判定の動作を、最適化された遷移方向で行わせることができる。
＜電子機器の構成例＞
次に、図１３を参照して、本技術を適用した電子機器の構成例について説明する。
図１３に示される電子機器３００は、光学レンズ３０１、シャッタ装置３０２、固体撮像装置３０３、駆動回路３０４、および信号処理回路３０５を備えている。図１３においては、固体撮像装置３０３として、上述した実施の形態のCMOSイメージセンサ１００を電子機器（例えばデジタルスチルカメラ）に設けた場合の構成を示す。
光学レンズ３０１は、被写体からの像光（入射光）を固体撮像装置３０３の撮像面上に結像させる。これにより、固体撮像装置３０３内に一定期間信号電荷が蓄積される。シャッタ装置３０２は、固体撮像装置３０３に対する光照射期間および遮光期間を制御する。
駆動回路３０４は、固体撮像装置３０３の信号転送動作およびシャッタ装置３０２のシャッタ動作を制御する駆動信号を供給する。駆動回路３０４から供給される駆動信号（タイミング信号）により、固体撮像装置３０３は信号転送を行う。信号処理回路３０５は、固体撮像装置３０３から出力された信号に対して各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶されたり、モニタに出力される。
さらに、電子機器３００は、光学レンズ３０１をその光軸方向に駆動するレンズ駆動部（図示せず）を備えている。レンズ駆動部は、光学レンズ３０１とともに、焦点の調節を行うフォーカス機構を構成している。そして、電子機器３００においては、図示せぬシステムコントローラにより、フォーカス機構の制御や、上述した各構成要素の制御等、種々の制御が行われる。
本技術の実施の形態の電子機器３００においては、固体撮像装置３０３において、フレームレートの向上を図ることができるため、結果として画像の品質を高めることができるようになる。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
さらに、本技術は以下のような構成をとることができる。
（１）
アナログ信号と参照信号とを比較する比較器と、
前記比較部の出力を増幅し、出力遷移速度が正転と反転とで異なる増幅段と、
出力遷移速度がより高速な遷移方向で前記増幅段が動作するように、前記比較器による比較動作前の所定期間に、前記増幅段の入力ノードまたは出力ノードを所定電圧に固定するスイッチ回路と
を備える比較回路。
（２）
前記スイッチ回路は、前記アナログ信号または前記参照信号の静定に要する前記所定期間に、前記増幅段の入力ノードを、前記増幅段の閾値電圧を基準として、出力遷移速度がより高速な遷移方向で前記増幅段が動作する側の前記所定電圧に固定する
（１）に記載の比較回路。
（３）
前記スイッチ回路は、前記アナログ信号または前記参照信号の静定後に、前記増幅段の入力ノードを前記所定電圧から解放する
（２）に記載の比較回路。
（４）
前記スイッチ回路は、前記増幅段の入力の静定に要する前記所定期間に、前記増幅段の出力ノードを、出力遷移速度がより高速な遷移方向で前記増幅段が動作する前記所定電圧に固定する
（１）に記載の比較回路。
（５）
前記スイッチ回路は、前記増幅段の入力の静定後に、前記増幅段の出力ノードを前記所定電圧から解放する
（４）に記載の比較回路。
（６）
前記アナログ信号は、単位画素から出力された画素信号である
（１）乃至（５）のいずれかに記載の比較回路。
（７）
複数の画素を有する画素アレイ部と、
前記画素から出力されるアナログ信号と参照信号とを比較する比較器と、前記比較部の出力を増幅し、出力遷移速度が正転と反転とで異なる増幅段と、出力遷移速度がより高速な遷移方向で前記増幅段が動作するように、前記比較器による比較動作前の所定期間に、前記増幅段の入力ノードまたは出力ノードを所定電圧に固定するスイッチ回路とを有する比較回路と、
前記比較回路による前記アナログ信号と１以上の前記参照信号との比較結果に応じて、互いに異なる階調精度の複数の前記参照信号のうちのいずれか１つを選択する選択部と、
前記選択部による選択結果に応じて、前記比較回路に供給する前記参照信号を切り替える切替部と、
前記比較回路による、前記アナログ信号と、前記切替部の切り替え制御により前記比較回路に供給された前記参照信号との比較結果の変化タイミングを計測する計測部と
を備える固体撮像装置。
（８）
複数の画素を有する画素アレイ部と、
前記画素から出力されるアナログ信号と参照信号とを比較する比較器と、前記比較部の出力を増幅し、出力遷移速度が正転と反転とで異なる増幅段と、出力遷移速度がより高速な遷移方向で前記増幅段が動作するように、前記比較器による比較動作前の所定期間に、前記増幅段の入力ノードまたは出力ノードを所定電圧に固定するスイッチ回路とを有する比較回路と、
前記比較回路による前記アナログ信号と１以上の前記参照信号との比較結果に応じて、互いに異なる階調精度の複数の前記参照信号のうちのいずれか１つを選択する選択部と、
前記選択部による選択結果に応じて、前記比較回路に供給する前記参照信号を切り替える切替部と、
前記比較回路による、前記アナログ信号と、前記切替部の切り替え制御により前記比較回路に供給された前記参照信号との比較結果の変化タイミングを計測する計測部とを有する固体撮像装置
を備える電子機器。
１００ CMOSイメージセンサ， １１２ A/D変換部， １５１ カラムA/D変換部， １６２ 比較部， ２１１ 比較器， ２１２ 増幅段， ２１３ スイッチ回路， ２２１ 比較器， ２２２ 増幅段， ２２３ スイッチ回路， ３００ 電子機器， ３０３ 固体撮像装置

Claims (8)

  1. アナログ信号と参照信号とを比較する比較器と、
    前記比較部の出力を増幅し、出力遷移速度が正転と反転とで異なる増幅段と、
    出力遷移速度がより高速な遷移方向で前記増幅段が動作するように、前記比較器による比較動作前の所定期間に、前記増幅段の入力ノードまたは出力ノードを所定電圧に固定するスイッチ回路と
    を備える比較回路。
  2. 前記スイッチ回路は、前記アナログ信号または前記参照信号の静定に要する前記所定期間に、前記増幅段の入力ノードを、前記増幅段の閾値電圧を基準として、出力遷移速度がより高速な遷移方向で前記増幅段が動作する側の前記所定電圧に固定する
    請求項１に記載の比較回路。
  3. 前記スイッチ回路は、前記アナログ信号または前記参照信号の静定後に、前記増幅段の入力ノードを前記所定電圧から解放する
    請求項２に記載の比較回路。
  4. 前記スイッチ回路は、前記増幅段の入力の静定に要する前記所定期間に、前記増幅段の出力ノードを、出力遷移速度がより高速な遷移方向で前記増幅段が動作する前記所定電圧に固定する
    請求項１に記載の比較回路。
  5. 前記スイッチ回路は、前記増幅段の入力の静定後に、前記増幅段の出力ノードを前記所定電圧から解放する
    請求項４に記載の比較回路。
  6. 前記アナログ信号は、単位画素から出力された画素信号である
    請求項１に記載の比較回路。
  7. 複数の画素を有する画素アレイ部と、
    前記画素から出力されるアナログ信号と参照信号とを比較する比較器と、前記比較部の出力を増幅し、出力遷移速度が正転と反転とで異なる増幅段と、出力遷移速度がより高速な遷移方向で前記増幅段が動作するように、前記比較器による比較動作前の所定期間に、前記増幅段の入力ノードまたは出力ノードを所定電圧に固定するスイッチ回路とを有する比較回路と、
    前記比較回路による前記アナログ信号と１以上の前記参照信号との比較結果に応じて、互いに異なる階調精度の複数の前記参照信号のうちのいずれか１つを選択する選択部と、
    前記選択部による選択結果に応じて、前記比較回路に供給する前記参照信号を切り替える切替部と、
    前記比較回路による、前記アナログ信号と、前記切替部の切り替え制御により前記比較回路に供給された前記参照信号との比較結果の変化タイミングを計測する計測部と
    を備える固体撮像装置。
  8. 複数の画素を有する画素アレイ部と、
    前記画素から出力されるアナログ信号と参照信号とを比較する比較器と、前記比較部の出力を増幅し、出力遷移速度が正転と反転とで異なる増幅段と、出力遷移速度がより高速な遷移方向で前記増幅段が動作するように、前記比較器による比較動作前の所定期間に、前記増幅段の入力ノードまたは出力ノードを所定電圧に固定するスイッチ回路とを有する比較回路と、
    前記比較回路による前記アナログ信号と１以上の前記参照信号との比較結果に応じて、互いに異なる階調精度の複数の前記参照信号のうちのいずれか１つを選択する選択部と、
    前記選択部による選択結果に応じて、前記比較回路に供給する前記参照信号を切り替える切替部と、
    前記比較回路による、前記アナログ信号と、前記切替部の切り替え制御により前記比較回路に供給された前記参照信号との比較結果の変化タイミングを計測する計測部とを有する固体撮像装置
    を備える電子機器。
JP2016534362A 2014-07-15 2015-07-01 固体撮像装置および電子機器 Active JP6384546B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014144772 2014-07-15
JP2014144772 2014-07-15
PCT/JP2015/068966 WO2016009836A1 (ja) 2014-07-15 2015-07-01 比較回路、固体撮像装置、および電子機器

Publications (2)

Publication Number Publication Date
JPWO2016009836A1 true JPWO2016009836A1 (ja) 2017-05-25
JP6384546B2 JP6384546B2 (ja) 2018-09-05

Family

ID=55078334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016534362A Active JP6384546B2 (ja) 2014-07-15 2015-07-01 固体撮像装置および電子機器

Country Status (3)

Country Link
US (4) US10009566B2 (ja)
JP (1) JP6384546B2 (ja)
WO (1) WO2016009836A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113194273A (zh) * 2016-08-22 2021-07-30 索尼半导体解决方案公司 固态摄像装置、用于驱动固态摄像装置的方法和电子设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10580809B2 (en) * 2016-12-07 2020-03-03 Stmicroelectronics (Grenoble 2) Sas Image sensor with improved settling time
CN111355492B (zh) * 2018-12-21 2023-03-24 瑞昱半导体股份有限公司 比较器及模拟数字转换电路
US20230156363A1 (en) * 2021-11-18 2023-05-18 Samsung Electronics Co., Ltd. Amplifier, analog-to-digital converter including the same, image sensing device, and signal processing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011041091A (ja) * 2009-08-13 2011-02-24 Canon Inc 固体撮像素子及び撮像システム
WO2013076919A1 (ja) * 2011-11-25 2013-05-30 パナソニック株式会社 固体撮像装置及びそれを備える撮像装置
JP2013251677A (ja) * 2012-05-31 2013-12-12 Sony Corp 信号処理装置および方法、撮像素子、並びに、撮像装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4900200B2 (ja) * 2007-11-15 2012-03-21 ソニー株式会社 固体撮像素子、およびカメラシステム
JP5251778B2 (ja) * 2009-08-03 2013-07-31 ソニー株式会社 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および電子機器
JP2011259305A (ja) * 2010-06-10 2011-12-22 Toshiba Corp 固体撮像装置
KR101926606B1 (ko) * 2012-02-06 2019-03-07 삼성전자 주식회사 이미지 센서 및 이를 이용한 이미지 처리 장치
KR20140104169A (ko) * 2013-02-20 2014-08-28 삼성전자주식회사 이미지 센서 및 이를 포함하는 컴퓨팅 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011041091A (ja) * 2009-08-13 2011-02-24 Canon Inc 固体撮像素子及び撮像システム
WO2013076919A1 (ja) * 2011-11-25 2013-05-30 パナソニック株式会社 固体撮像装置及びそれを備える撮像装置
JP2013251677A (ja) * 2012-05-31 2013-12-12 Sony Corp 信号処理装置および方法、撮像素子、並びに、撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113194273A (zh) * 2016-08-22 2021-07-30 索尼半导体解决方案公司 固态摄像装置、用于驱动固态摄像装置的方法和电子设备
CN113194273B (zh) * 2016-08-22 2023-06-20 索尼半导体解决方案公司 固态摄像装置、用于驱动固态摄像装置的方法和电子设备

Also Published As

Publication number Publication date
US10009566B2 (en) 2018-06-26
US20180270437A1 (en) 2018-09-20
WO2016009836A1 (ja) 2016-01-21
US10531036B2 (en) 2020-01-07
US20200084406A1 (en) 2020-03-12
JP6384546B2 (ja) 2018-09-05
US20170201703A1 (en) 2017-07-13
US11025853B2 (en) 2021-06-01
US20190052826A1 (en) 2019-02-14
US10154223B2 (en) 2018-12-11

Similar Documents

Publication Publication Date Title
KR101340183B1 (ko) 고체 촬상 장치, 고체 촬상 장치를 구동하는 방법 및카메라
JP4442515B2 (ja) 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置
US9584748B2 (en) Solid-state imaging apparatus and imaging device
US7786921B2 (en) Data processing method, data processing apparatus, semiconductor device, and electronic apparatus
US7755686B2 (en) Physical quantity distribution detecting apparatus and imaging apparatus
JP4720310B2 (ja) 固体撮像装置、固体撮像装置におけるａｄ変換方法および撮像装置
JP4379504B2 (ja) 固体撮像素子、およびカメラシステム
JP5066996B2 (ja) 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
US11025853B2 (en) Comparator circuit, solid-state imaging apparatus, and electronic device
TWI615031B (zh) 信號處理裝置及方法、攝像元件與攝像裝置
JP2007036916A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US20110205386A1 (en) Solid-state imaging device and camera system
JP6272085B2 (ja) 撮像装置及びその制御方法、プログラム、記憶媒体
US20170230599A1 (en) Solid state image sensor and electronic apparatus
US10811448B2 (en) Solid-state imaging device
JP4636174B2 (ja) アナログデジタル変換装置及びアナログデジタル変換方法、並びに撮像装置及びその駆動方法、並びにカメラ
WO2015111371A1 (ja) 固体撮像装置及び撮像装置
JP4535182B2 (ja) アナログデジタル変換器及びアナログデジタル変換方法、並びに撮像装置及びその駆動方法
JP6112871B2 (ja) 撮像素子及び撮像装置
US11558575B2 (en) Analog-to-digital converter having reference signal, image sensor, and image capturing apparatus
JP2011171889A (ja) 固体撮像素子及び撮像機器
JP2010028624A (ja) アナログデジタル変換器及びアナログデジタル変換方法、並びに撮像装置及びその駆動方法
WO2015111370A1 (ja) 固体撮像装置及び撮像装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180511

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180511

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180511

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180723

R151 Written notification of patent or utility model registration

Ref document number: 6384546

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151