JPWO2015178106A1 - 電源装置の回路 - Google Patents

Abstract

共振用リアクトルのピーク電流を小さくすることを課題とする。直流電源と、直流電源に接続されている第１の整流素子と、第１の整流素子にアノードが接続されている第２の整流素子と、第２の整流素子に一端が接続されている第１の共振用コンデンサと、第２の整流素子と直流電源に接続されている第２の共振用コンデンサと、第２の整流素子にアノードが接続されている第３の整流素子と、第３の整流素子と第１の共振用コンデンサに接続されている共振用リアクトルと、直流電源と第３の整流素子に接続されているスイッチング素子と、第３の整流素子に接続されている出力リアクトルと、直流電源と出力リアクトルに接続されている出力コンデンサと、第１の共振用コンデンサと直流電源に接続されている出力整流素子と、スイッチング素子にゲート信号を送信する制御回路と、を備えている電源装置。

Description

本発明は電源装置に関わり、特にスイッチング損失が少ない電源装置に関するものである。

電子機器等の電源回路には、直流電源の電圧とは異なる電圧の直流出力を負荷に供給するチョッパ型ＤＣ−ＤＣコンバータが広く使用されている（例えば特許文献１〜４）。チョッパ型ＤＣ−ＤＣコンバータは、まず直流電源からの直流電力を、直接、スイッチング素子の開閉動作により断続し、高周波電力に変換する。この高周波電力は、リアクトル及び出力コンデンサにより平滑化され、再度、直流電力に変換される。具体的には、直流電源と、トランジスタと、出力ダイオードと、リアクトルと、出力コンデンサと、制御回路とを備えている降圧チョッパ型ＤＣ−ＤＣコンバータが提案されている（例えば特許文献１）。

降圧チョッパ型ＤＣ−ＤＣコンバータにおいて、トランジスタは、コレクタ端子（一方の主端子）が直流電源の正極端子（一端）に接続されたスイッチング素子として動作する。出力ダイオードは、トランジスタのエミッタ端子（他方の主端子）と直流電源の負極端子（他端）とに接続された帰還用の出力整流素子として動作する。リアクトルは、一端がトランジスタ及び出力ダイオードの接続点に接続されている。出力コンデンサは、リアクトルの他端と直流電源の負極端子とに接続されている。負荷は、出力コンデンサと並列に接続されている。制御回路は、トランジスタのベース端子に制御パルス信号を付与してトランジスタを開閉制御する。

降圧チョッパ型ＤＣ−ＤＣコンバータは、トランジスタを開閉制御することにより、直流電源の電圧よりも低い電圧の直流出力を負荷に供給することができる。トランジスタのターンオン時又はターンオフ時には、トランジスタのコレクタ−エミッタ間電圧波形（ＶCE）とトランジスタのコレクタ電流波形（ＩＣ）の重複部分に基づく大きなスイッチング損失が発生する。トランジスタのコレクタ−エミッタ間電圧波形（ＶCE）及びトランジスタのコレクタ電流波形（ＩＣ）の立上りは急峻であるため、スパイク状のサージ電圧（Ｖsr）、サージ電流（Ｉsr）及びノイズが発生する。

これらのサージおよびノイズを低減するために、直流電源と、スイッチング素子と、出力整流素子と、リアクトルと、出力コンデンサと、共振用リアクトルと、第１の整流素子と、第１の共振用コンデンサと、第２の整流素子と、第２の共振用コンデンサと、第３の整流素子とを備えているチョッパ型ＤＣ−ＤＣコンバータが提案されている（例えば特許文献１）。負荷は、出力コンデンサと並列に接続されている。直流電源は、交流電源の交流電圧を直流電圧に変換する整流回路から構成されている。スイッチング素子は、直流電源の一端に一方の主端子が接続されている。出力整流素子は、スイッチング素子の他方の主端子と直流電源の他端とに接続されている。リアクトルは、スイッチング素子及び出力整流素子の接続点に一端が接続されている。

出力コンデンサは、リアクトルの他端と直流電源の他端とに接続されている。共振用リアクトルは、スイッチング素子と出力整流素子及びリアクトルの接続点とに接続されている。第１の整流素子は、スイッチング素子及び共振用リアクトルの接続点に一端が接続されている。第１の共振用コンデンサは、共振用リアクトル及び出力整流素子の接続点に一端が接続されている。第２の整流素子は、第１の共振用コンデンサの他端と直流電源の他端とに接続されている。第２の共振用コンデンサは、第１の整流素子の他端と直流電源の一端とに接続されている。第３の整流素子は、第１の整流素子の他端と第１の共振用コンデンサの他端とに接続されている。

このチョッパ型ＤＣ−ＤＣコンバータは、スイッチング素子を開閉制御することにより直流電源の電圧より低い電圧の直流出力を負荷に供給する。スイッチング素子のオフ時に第１の共振用コンデンサが放電される。このとき、第２の共振用コンデンサは正弦波状に充電され、スイッチング素子のオン時に第２の共振用コンデンサが放電される。第１の共振用コンデンサ及び第２の共振用コンデンサと共振用リアクトルとが共振してスイッチング素子に共振電流が流れる。スイッチング素子がオン状態からオフ状態となると、第１の整流素子が順バイアスされ、スイッチング素子に流れる電流は直ちに第２の共振用コンデンサに流れる電流に切り替わる。

第１の共振用コンデンサが放電されると共に第２の共振用コンデンサが正弦波状に充電される。これにより、スイッチング素子の両端の電圧が０Ｖから正弦波状に上昇するので、スイッチング素子のターンオフ時にゼロ電圧スイッチングが達成され、ターンオフ時のスイッチング損失が減少する。スイッチング素子がオフ状態からオン状態となると、第２の共振用コンデンサが放電される。第１の共振用コンデンサ及び第２の共振用コンデンサと共振用リアクトルとが共振してスイッチング素子に共振電流が流れる。

スイッチング素子の電流は０から直線的に増加するので、スイッチング素子のターンオン時にゼロ電流スイッチングが達成され、ターンオン時のスイッチング損失を低減することができる。スイッチング素子の開閉動作時のスイッチング損失が減少すると共に、第１の共振用コンデンサ、第２の共振用コンデンサ及び共振用リアクトルの共振作用によりスパイク状のサージ電圧及びサージ電流も減少する。

更に、スイッチング素子のターンオン時に共振用リアクトルの自己誘導作用により出力整流素子の電流が緩やかに減少するので、スイッチング素子のターンオン時に出力整流素子に流れる逆方向のリカバリ電流が減少する。この結果、限流用リアクトルが不要となり部品点数を削減できると共に、スイッチング素子のターンオン時に出力整流素子のリカバリ特性によるスイッチング損失やノイズをより低減することができる。

特許第３０５５１２１号公報 特開平８−３０８２１９号公報 特開平１０−１４６０４８号公報 特開２００１−３０９６４７号公報

以上説明したように、チョッパ型ＤＣ−ＤＣコンバータ電源装置では、スイッチング素子がオンした際に共振用リアクトルに直流電源から流れる電流と共振用コンデンサから流れる電流が同時に流れる。共振用リアクトルのピーク電流が大きいので、共振用リアクトルには大電流を流しても飽和しない大型のリアクトルが使われている。そこで、本発明では共振用リアクトルのピーク電流を小さくして、共振用リアクトルに小型のリアクトルを使用できるような回路を提案することを目的とする。

本発明による電源装置は、正極端子と負極端子を有する直流電源と、直流電源の負極端子にアノードが接続されている第１の整流素子と、第１の整流素子のカソードにアノードが接続されている第２の整流素子と、第２の整流素子のアノードに一端が接続されている第１の共振用コンデンサと、第２の整流素子のカソードと直流電源の正極端子に接続されている第２の共振用コンデンサと、第２の整流素子のカソードにアノードが接続されている第３の整流素子と、第３の整流素子のカソードと第１の共振用コンデンサの他端に接続されている共振用リアクトルと、第１の主端子が直流電源の正極端子に接続され、第２の主端子が第３の整流素子のカソードに接続されているスイッチング素子と、第３の整流素子のカソードに一端が接続されている出力リアクトルと、直流電源の負極端子と出力リアクトルの他端に接続されている出力コンデンサと、カソードが第１の共振用コンデンサの他端に接続され、アノードが直流電源の負極端子に接続されている出力整流素子と、スイッチング素子の制御端子にゲート信号を送信する制御回路と、を備えている。

本実施の形態に係わる電源装置では、共振用リアクトルのピーク電流が小さくなるため、共振用リアクトルに小型のリアクトルを使用することができる。

本発明の実施の形態１による電源装置を示す回路図である。 本発明の実施の形態１と２による電源装置の動作波形を示す図である。 本発明の実施の形態２による電源装置を示す回路図である。 本発明の実施の形態３による電源装置を示す回路図である。 本発明の実施の形態３と４によるゲート信号の入力波形を示す図である。 本発明の実施の形態４による電源装置を示す回路図である。 本発明の実施の形態５によるゲート信号を生成する方法を示す図である。 本発明の実施の形態５によるゲート信号の入力波形を示す図である。 本発明の実施の形態６によるゲート信号を生成する方法を示す図である。 本発明の実施の形態７による電源装置を示す回路図である。

以下に本発明にかかる電源装置の実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の既述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。

実施の形態１．
実施の形態１による電源装置の回路図を図１に示す。実施の形態１による電源装置１００は、直流電源１と、スイッチング素子２と、出力リアクトル４と、出力コンデンサ５と、制御回路７と、共振用リアクトル１０と、第１の共振用コンデンサ８と、第２の共振用コンデンサ１４と、第１の整流素子１２と、第２の整流素子１６と、第３の整流素子１１と、出力整流素子３とを備えている。直流電源１は、交流電源の交流電圧を直流電圧（Ｖin）に変換する整流回路から構成されていて、正極端子１ａと負極端子１ｂを有する。スイッチング素子２は、第１の主端子２ａと、第２の主端子２ｂと、制御端子２ｃとを有している。第１の整流素子１２と、第２の整流素子１６と、第３の整流素子１１と、出力整流素子３は、それぞれアノード（Ａ）とカソード（Ｋ）を有している。出力リアクトル４は、負荷６の正極側に配置されているが負極側に配置されていても同様の効果を奏する。

スイッチング素子２は、直流電源１の一端（正極端子１ａ）に一方の主端子（第１の主端子２ａ）が接続されている。また、スイッチング素子２は、第３の整流素子１１のカソードに他方の主端子（第２の主端子２ｂ）が接続されている。出力整流素子３は、カソードが共振用リアクトル１０及び第１の共振用コンデンサ８の接続点に、アノードが直流電源１の他端（負極端子１ｂ）に、それぞれ接続されている。出力リアクトル４は、スイッチング素子２の第２の主端子２ｂ及び第３の整流素子１１のカソードの接続点に一端が接続されている。出力コンデンサ５は、出力リアクトル４の他端と直流電源１の他端（負極端子１ｂ）とに接続されている。負荷６は、出力コンデンサ５と並列に接続されている。制御回路７が、スイッチング素子２を開閉制御することにより、電源装置１００は、直流電源１の電圧より低い電圧の直流出力を負荷６に供給する。

共振用リアクトル１０の一端は、スイッチング素子２の第２の主端子２ｂ、出力リアクトル４の一端、及び第３の整流素子１１のカソードとの接続点に接続されている。また、共振用リアクトル１０の他端は、第１の共振用コンデンサ８の他端と出力整流素子３のカソードとの接続点に接続されている。第３の整流素子１１は、スイッチング素子２及び共振用リアクトル１０の接続点に一端（カソード）が接続されている。第１の整流素子１２は、第１の共振用コンデンサ８の一端と直流電源１の他端（負極端子１ｂ）とに接続されている。第１の共振用コンデンサ８の他端は、共振用リアクトル１０及び出力整流素子３のカソードとの接続点に接続されている。第２の共振用コンデンサ１４は、第３の整流素子１１の他端（アノード）と直流電源１の一端（正極端子１ａ）とに接続されている。第２の整流素子１６は、カソードが第３の整流素子１１の他端（アノード）に、アノードが第１の共振用コンデンサ８の一端に、それぞれ接続されている。

制御回路７は負荷６に加わる電位差をセンシングしている。このセンシングした電圧をもとに、制御回路７は演算を行い、所望のオンデューティでスイッチング素子２のゲート信号を出力する。また、制御回路７は、直流電源１の電圧、負荷６の電圧、出力リアクトル４の電流など電源装置１００の任意の箇所をセンシングして、それらをもとに制御回路７は演算を行い、所望のオンデューティでスイッチング素子２にゲート信号を送信することが可能である。制御回路７が所望のオンデューティでスイッチング素子２の制御端子２ｃにゲート信号を送信することにより、電源装置１００は一定の電圧を負荷６に供給することができる。

次に図２に示す動作波形に従って電源装置１００の動作について説明する。制御回路７がスイッチング素子２に送信するゲート信号は、時間ｔ１に立下り、時間ｔ４に立上がる。時間ｔ１のタイミングでスイッチング素子２がオンからオフに切り替わっている。スイッチング素子２のオフ時に第１の共振用コンデンサ８が放電されると共に第２の共振用コンデンサ１４が充電される。スイッチング素子２のオン時に第２の共振用コンデンサ１４が放電されると共に第１の共振用コンデンサ８及び第２の共振用コンデンサ１４と共振用リアクトル１０とが共振してスイッチング素子２に共振電流が流れる。時間ｔ１から時間ｔ２の期間で以下の２つの経路で電流が流れる。
電流経路１：（直流電源１）→（第２の共振用コンデンサ１４）→（第３の整流素子１１）→（出力リアクトル４）→（出力コンデンサ５もしくは負荷６）→（直流電源１） 電流経路２：（第１の共振用コンデンサ８）→（共振用リアクトル１０）→（出力リアクトル４）→（出力コンデンサ５もしくは負荷６）→（第１の整流素子１２）→（第１の共振用コンデンサ８）

スイッチング素子２では、電圧のグラフに示されている通り、時間ｔ１でＺＶＳ（Zero Voltage Switching）が成立している。この期間で第２の共振用コンデンサ１４は電圧Ｖｉｎに充電され、第１の共振用コンデンサ８は放電される。時間ｔ２のタイミングで第２の共振用コンデンサ１４は電圧Ｖｉｎに達して、電流経路が変化する。時間ｔ２から時間ｔ３の期間では以下の２つの経路で電流が流れる。なお、ＺＶＳは、ハードスイッチング方式による急峻な電圧の立ち上がりを、緩やかになるよう制限した状態を指す。
電流経路２：（第１の共振用コンデンサ８）→（共振用リアクトル１０）→（出力リアクトル４）→（出力コンデンサ５もしくは負荷６）→（第１の整流素子１２）→（第１の共振用コンデンサ８）
電流経路３：（第１の整流素子１２）→（第２の整流素子１６）→（第３の整流素子１１）→（出力リアクトル４）→（出力コンデンサ５もしくは負荷６）→（第１の整流素子１２）

時間ｔ２から時間ｔ３の期間で第１の共振用コンデンサ８は放電される。時間ｔ３のタイミングで第１の共振用コンデンサ８の電圧が０Ｖに達して、電流経路が変化する。時間ｔ３から時間ｔ４の期間では以下の経路で電流が流れる。出力整流素子３では、電圧のグラフに示されている通り、時間ｔ３でＺＶＳが成立している。
電流経路４：（出力整流素子３）→（共振用リアクトル１０）→（出力リアクトル４）→（出力コンデンサ５もしくは負荷６）→（出力整流素子３）

時間ｔ４のタイミングでスイッチング素子２がオフからオンに切り替わっている。時間ｔ４から時間ｔ５の期間で以下の２つの経路で電流が流れる。スイッチング素子２では、電流のグラフに示されている通り、時間ｔ４でＺＣＳ（Zero Current Switching）が成立している。なお、ＺＣＳは、ハードスイッチング方式による急峻な電流の立ち上がりを、緩やかになるよう制限した状態を指す。
電流経路５：（直流電源１）→（スイッチング素子２）→（出力リアクトル４）→（出力コンデンサ５もしくは負荷６）→（直流電源１）
電流経路４：（出力整流素子３）→（共振用リアクトル１０）→（出力リアクトル４）→（出力コンデンサ５もしくは負荷６）→（出力整流素子３）

出力整流素子３に流れる電流が０Ａになったときに電流経路が変化する。時間ｔ５から時間ｔ６の期間で以下の２つの経路で電流が流れる。
電流経路５：（直流電源１）→（スイッチング素子２）→（出力リアクトル４）→（出力コンデンサ５もしくは負荷６）→（直流電源１）
電流経路６：（第２の共振用コンデンサ１４）→（スイッチング素子２）→（共振用リアクトル１０）→（第１の共振用コンデンサ８）→（第２の整流素子１６）→（第２の共振用コンデンサ１４）

出力整流素子３では、電流のグラフと電圧のグラフに示されている通り、時間ｔ５でＺＶＳとＺＣＳが成立している。この期間の電流経路６は共振電流となり、第２の共振用コンデンサ１４が放電されて、第１の共振用コンデンサ８が充電される。第２の共振用コンデンサ１４の容量をＣ１、第１の共振用コンデンサ８の容量をＣ２とすると、第１の共振用コンデンサ８の出力電圧は√（Ｃ１／Ｃ２）＊Ｖinとなる。時間ｔ６においては、出力整流素子３の電圧は（１＋√（Ｃ１／Ｃ２））＊Ｖinとなる。

出力整流素子３の耐圧を下げるためには、第１の共振用コンデンサ８の容量（Ｃ２）を第２の共振用コンデンサ１４の容量（Ｃ１）より大きくする方法も考えられる。第２の共振用コンデンサ１４の電圧が０Ｖになったときに電流経路が変化する。時間ｔ６から時間ｔ１の期間では以下の経路で電流が流れる。
電流経路５：（直流電源１）→（スイッチング素子２）→（出力リアクトル４）→（出力コンデンサ５もしくは負荷６）→（直流電源１）

共振用リアクトル１０は、スイッチング素子２及び出力リアクトル４の接続点と出力整流素子３のカソードに接続されている。第３の整流素子１１は、スイッチング素子２及び共振用リアクトル１０の接続点に一端（カソード）が接続されている。第１の整流素子１２は、カソードが第１の共振用コンデンサ８の一端に、アノードが直流電源１の他端（負極端子１ｂ）に、それぞれ接続されている。第１の共振用コンデンサ８は、共振用リアクトル１０及び出力整流素子３の接続点に他端が接続されている。第２の共振用コンデンサ１４は、第３の整流素子１１の他端（アノード）と直流電源１の一端（正極端子１ａ）とに接続されている。第２の整流素子１６は、カソードが第３の整流素子１１の他端（アノード）に、カソードが第１の共振用コンデンサ８の一端に、それぞれ接続されている。

実施の形態１による電源装置では、スイッチング素子２のオフ時に第１の共振用コンデンサ８が放電されると共に第２の共振用コンデンサ１４が充電される。スイッチング素子２のオン時に第２の共振用コンデンサ１４が放電されると共に第１の共振用コンデンサ８及び第２の共振用コンデンサ１４と共振用リアクトル１０とが共振してスイッチング素子２に共振電流が流れる。このようにして、電源装置１００では、チョッパ型ＤＣ―ＤＣコンバータとしての回路特性を失わずに、スイッチング素子２がオンした際に共振用リアクトル１０に第２の共振用コンデンサ１４から流れる電流が流れる。本実施の形態に係わる電源装置１００では、共振用リアクトル１０に直流電源１から流れる電流が流れないために共振用リアクトル１０のピーク電流は少なくなり、共振用リアクトル１０に小型のリアクトルを使用できる。

また、この発明によれば、限流用リアクトル等の大形かつ大重量部品を不要にして部品点数を削減できると共にスイッチング損失やノイズ等を低減できる。低損失かつ低ノイズの電源装置は、小形、軽量、低コストで実現が可能である。さらに、出力整流素子３として逆回復時間の長い一般の整流用ダイオードも使用可能であるので、必ずしも逆回復時間の短いファーストリカバリダイオード（ＦＲＤ）を使用する必要がない。使用電気部品の制限を受けないという利点を維持したまま、スイッチング素子２がオン時に共振用リアクトル１０には、第１の共振用コンデンサ８及び第２の共振用コンデンサ１４と共振用リアクトル１０との共振電流のみが流れる。共振用リアクトル１０には直流電源１から流れる電流が流れないため、小型のリアクトルが適している。

実施の形態２．
実施の形態２で説明する回路図は図３に示す。共振用リアクトル１０の一端は、スイッチング素子２の第２の主端子２ｂ、出力リアクトル４の一端、及び第３の整流素子１１のカソードに接続されている。第１の整流素子１２は、カソードが第１の共振用コンデンサ８の一端に、アノードが直流電源１の他端（負極端子１ｂ）に、それぞれ接続されている。共振用リアクトル１０の他端は、第１の共振用コンデンサ８の他端と出力整流素子３のカソードに接続されている。第３の整流素子１１は、スイッチング素子２及び共振用リアクトル１０の接続点に一端（カソード）が接続されている。第１の共振用コンデンサ８は、共振用リアクトル１０及び出力整流素子３の接続点に他端が接続されている。第２の共振用コンデンサ１４は、第３の整流素子１１の他端（アノード）と直流電源１の一端（正極端子１ａ）とに接続されている。

第２の整流素子１６は、カソードが第３の整流素子１１の他端（アノード）に、アノードが第１の共振用コンデンサ８の一端に、それぞれ接続されている。第４の整流素子１５は、アノードが直流電源１の一端（負極端子１ｂ）に接続され、カソードが第３の整流素子１１のカソードに、それぞれ接続されている。これにより実施の形態１の電流経路３は以下に示す電流経路３Ａに変わる。
電流経路３Ａ：（第４の整流素子１５）→（出力リアクトル４）→（出力コンデンサ５もしくは負荷６）→（第４の整流素子１５）

実施の形態２による回路は、基本的な動作は実施の形態１による回路と同じである。実施の形態１との違いは、第４の整流素子１５が共振用リアクトル１０と出力整流素子３の直列回路と並列に接続されていることである。本実施の形態による電源装置によれば、第４の整流素子１５を接続したことにより、電流経路３Ａを流れる整流素子の数が実施の形態１（電流経路３）より減るために実施の形態１の効果に加えて、損失がさらに低減される。なお、出力リアクトル４は、負荷６の正極側に配置されているが負極側に配置されていても同様の効果を奏する。

実施の形態３．
実施の形態３で説明する回路図は図４に示す。実施の形態３による回路は、基本的な動作は実施の形態１による回路と同じである。実施の形態１との違いは、出力整流素子３がスイッチング素子９に変更されていることである。スイッチング素子９は、第１の主端子９ａと、第２の主端子９ｂと、制御端子９ｃとを有している。第１の共振用コンデンサ８の一端には、第１の整流素子１２のカソードが接続されている。スイッチング素子９は、第１の主端子９ａが第１の共振用コンデンサ８の他端に、第２の主端子９ｂが直流電源１の一端（負極端子１ｂ）に、それぞれ接続されている。これにより実施の形態１の電流経路４が以下に示す電流経路４Ａに変わる。スイッチング素子９に関する電流と電圧のグラフは、図２に示した出力整流素子３に関する電流と電圧のグラフに等しい。なお、出力リアクトル４は、負荷６の正極側に配置されているが負極側に配置されていても同様の効果を奏する。
電流経路４Ａ：（スイッチング素子９）→（共振用リアクトル１０）→（出力リアクトル４）→（出力コンデンサ５もしくは負荷６）→（スイッチング素子９）

図５は、スイッチング素子（第１のスイッチング素子）２とスイッチング素子（第２のスイッチング素子）９に加えられるゲート信号の動作波形を示す。制御回路７はスイッチング素子２の制御端子２ｃに第１ゲート信号を送信する。同様に制御回路７はスイッチング素子９の制御端子９ｃに第２ゲート信号を送信する。第１ゲート信号と第２ゲート信号は、相補的な関係にある。スイッチング素子９のオンは、第１の共振用コンデンサ８が完全に放電してスイッチング素子９に電流が流れ始めたタイミングで行う。ただしデッドタイムtd1が必要である。スイッチング素子９のオフは、スイッチング素子２がオンするタイミングで行う。ただしデッドタイムtd2が必要である。制御回路７は電流経路４Ａの電流が流れている期間にスイッチング素子９をオン状態にする。そうすることにより同期整流となり、実施の形態１の効果に加えて整流素子を使用するときより損失を低減することができる。

実施の形態４．
実施の形態４で説明する回路図は図６に示す。実施の形態４による回路は、実施の形態２に示した第４の整流素子１５と実施の形態３に示したスイッチング素子９の両方を適用した回路である。スイッチング素子２には、第１ゲート信号が、制御端子２ｃに送信される（図５参照）。同様にスイッチング素子９には、第２ゲート信号が、制御端子９ｃに送信される（図５参照）。第４の整流素子１５は、アノードが直流電源１の一端（負極端子１ｂ）に接続され、カソードが第３の整流素子１１のカソードに、それぞれ接続されている。効果も実施の形態２と実施の形態３の両方の効果が得られる。なお、出力リアクトル４は、負荷６の正極側に配置されているが負極側に配置されていても同様の効果を奏する。

実施の形態５
実施の形態５による電源装置の回路図は、実施の形態３による回路図（図４を参照）と基本的に同じである。本実施の形態で使用する制御回路７の構成を図７に示す。制御回路７は、スイッチング素子（第１のスイッチング素子）２に加えられる第１ゲート信号とスイッチング素子（第２のスイッチング素子）９に加えられる第２ゲート信号を出力する。制御回路７は、デッドタイム演算部１７と、ゲート信号生成部１８と、デューティ演算部１９から構成されている。実施の形態３との違いは、本実施の形態では制御回路７がデッドタイムtd3（第１のデッドタイム）とデッドタイムtd4（第２のデッドタイム）を計算するデッドタイム演算部１７を保有していることである。

図８は、スイッチング素子２に加えられる第１ゲート信号とスイッチング素子９に加えられる第２ゲート信号の動作波形を示している。第１のスイッチング素子（スイッチング素子２）と第２のスイッチング素子（スイッチング素子９）の両方がオフである期間をデッドタイムと定義している。デッドタイムtd3は時間ｔ１（第１ゲート信号の立下り時間）から時間ｔ３（第２ゲート信号の立上り時間）までの間に設ける。デッドタイムtd4は時間ｔ４（第２ゲート信号の立下り時間）から時間ｔ５（第１ゲート信号の立上り時間）までの間に設ける。デッドタイムtd3とデッドタイムtd4は、スイッチング素子２とスイッチング素子９が同時オンとならないための最小時間を確保している。スイッチング素子２とスイッチング素子９が同時オンになると、直流電源１が短絡状態となる。

デッドタイムtd3は、第２の共振用コンデンサ１４が充電されて直流電源１の電圧となり、第１の共振用コンデンサ８が放電されて０Ｖとなり、かつスイッチング素子９に電流が流れ始めるタイミングでスイッチング素子９がオンするように設定する。設定すべきデッドタイムtd3の大きさは、直流電源１の電圧と、負荷６に加わる電位差と、出力リアクトル４の電流によって、変更する必要がある。デッドタイム演算部１７は、直流電源１の電圧（Ｖin）と負荷６に加わる電位差（Ｖout）および負荷電流（Ｉout）をインプットして、デッドタイムtd3を決定する。デューティ演算部１９は、直流電源１の電圧（Ｖin）と負荷６に加わる電位差（Ｖout）をインプットとしてスイッチング素子２のデューティを決定する。デッドタイムtd3およびデッドタイムtd4は、出力リアクトル４に流れる電流が大きいほど、または負荷６（或いは出力コンデンサ５）の両端電圧が小さいほど、または直流電源１の電圧が小さいほど、短くなる。

ゲート信号生成部１８は、デッドタイムtd3とデッドタイムtd4とスイッチング素子２のデューティをインプットとして、第１ゲート信号および第２ゲート信号を生成して出力する。これによって、制御回路７は、直流電源１の電圧、負荷６に加わる電位差、出力リアクトル４の電流の何れかまたは全ての変動が大きい系においても、瞬時に最適なデッドタイムtd3を計算して、ゲート信号を決定する。スイッチング素子９のボディーダイオードを導通する期間がなくなるため、ボディーダイオードの導通抵抗がスイッチング素子９のオン抵抗と比較して大きいデバイスを選択した場合に同期整流により損失低減効果が大きくなる。

実施の形態６
実施の形態６による電源装置の回路図は、実施の形態５による回路図（図４を参照）と基本的に同じである。本実施の形態で使用する制御回路７の構成を図９に示す。制御回路７は、コンデンサ放電検出部２０とゲート信号生成部１８と割り込み処理２１を備えている。実施の形態５と異なり、本実施の形態ではデッドタイム演算部を持ち合わせていない。第１の共振用コンデンサ８の電圧を検出して、第２のスイッチング素子をオンするタイミングを決定する。例えば、第１の共振用コンデンサ８の検出電圧（Ｖc８）がプラスの値から０Ｖとなったタイミングをコンデンサ放電検出部２０で検出し、割り込み処理２１にて第２ゲート信号にオンの指令を割り込ませる。この時、第１のスイッチング素子に加えられる第１ゲート信号と第２のスイッチング素子に加えられる第２ゲート信号は短絡を防ぐために必要な最小のデッドタイム以上となるように制限しておく。これによって実施の形態５と同様に、スイッチング素子９のボディーダイオードを導通する期間がなくなり、同期整流により損失低減効果が最大となる。

実施の形態７
実施の形態７による電源装置の回路図を図１０に示す。本実施の形態による電源装置１００は、直流電源１と、スイッチング素子２と、出力リアクトル４と、出力コンデンサ５と、制御回路７と、共振用リアクトル１０と、第１の共振用コンデンサ８と、第２の共振用コンデンサ１４と、第１の整流素子１２と、第２の整流素子１６と、第３の整流素子１１と、出力整流素子３とを備えている。直流電源１は、交流電源の交流電圧を直流電圧（Ｖin）に変換する整流回路から構成されていて、正極端子１ａと負極端子１ｂを有する。

スイッチング素子（第１のスイッチング素子）２は、第１の主端子２ａと、第２の主端子２ｂと、制御端子２ｃとを有している。スイッチング素子（第２のスイッチング素子）２２は、第１の主端子２２ａと、第２の主端子２２ｂと、制御端子２２ｃとを有している。第１の整流素子１２と、第２の整流素子１６と、第３の整流素子１１と、出力整流素子３は、それぞれアノード（Ａ）とカソード（Ｋ）を有している。出力リアクトル４は、負荷６の正極側に配置されているが負極側に配置されていても同様の効果を奏する。第１のスイッチング素子２は、直流電源１の一端（正極端子１ａ）に一方の主端子（第１の主端子２ａ）が接続されている。

また、スイッチング素子２は、スイッチング素子２２の一方の主端子（第２の主端子２２ｂ）に他方の主端子（第２の主端子２ｂ）が接続されている。出力整流素子３は、カソードが共振用リアクトル１０及び第１の共振用コンデンサ８の接続点に、アノードが直流電源１の他端（負極端子１ｂ）に、それぞれ接続されている。出力リアクトル４は、スイッチング素子２の第２の主端子２ｂ及びスイッチング素子２２の第２の主端子２２ｂの接続点に一端が接続されている。出力コンデンサ５は、出力リアクトル４の他端と直流電源１の他端（負極端子１ｂ）とに接続されている。負荷６は、出力コンデンサ５と並列に接続されている。

制御回路７が、スイッチング素子２を開閉制御することにより、電源装置１００は、直流電源１の電圧より低い電圧の直流出力を負荷６に供給する。共振用リアクトル１０の一端は、スイッチング素子２の第２の主端子２ｂ、出力リアクトル４の一端、及びスイッチング素子２２の第２の主端子２２ｂとの接続点に接続されている。共振用リアクトル１０の他端は、第１の共振用コンデンサ８の他端と出力整流素子３のカソードとの接続点に接続されている。第３の整流素子１１のカソードは、スイッチング素子２２の他方の主端子（第１の主端子２２ａ）が接続されている。

第１の整流素子１２は、カソードが第１の共振用コンデンサ８の一端に、アノードが直流電源１の他端（負極端子１ｂ）に接続されている。第１の共振用コンデンサ８の他端は、共振用リアクトル１０及び出力整流素子３のカソードとの接続点に接続されている。第２の共振用コンデンサ１４は、第３の整流素子１１の他端（アノード）と直流電源１の一端（正極端子１ａ）とに接続されている。第２の整流素子１６は、カソードが第３の整流素子１１の他端（アノード）に、アノードが第１の共振用コンデンサ８の一端に、それぞれ接続されている。

制御回路７は負荷６に加わる電位差をセンシングしている。このセンシングした電圧をもとに、制御回路７は演算を行い、所望のオンデューティでスイッチング素子２に加えられる第１ゲート信号を出力する。また、制御回路７は、直流電源１の電圧、負荷６に加わる電位差、出力リアクトル４の電流など電源装置１００の任意の箇所をセンシングしている。それらをもとに制御回路７は演算を行い、所望のオンデューティでスイッチング素子２２に第２ゲート信号を出力する。スイッチング素子２２は、制御回路７から第２ゲート信号を受信する。第２ゲート信号は、センシングした出力リアクトル４の電流が規定電流値以上の場合はスイッチング素子２２を常時オンの状態に、ある規定電流値未満の場合はスイッチング素子２２を常時オフの状態にする。

スイッチング素子２２が常時オンの場合は、実施の形態１と同じ回路動作となる。常時オフの場合は第２の共振用コンデンサ１４を充電する経路がないため、（第２の共振用コンデンサ１４）→（スイッチング素子２）→（共振用リアクトル１０）→（第１の共振用コンデンサ８）→（第２の整流素子１６）→（第２の共振用コンデンサ１４）を回る共振動作がおこらないため、スイッチング損失低減効果は無くなるが共振時の損失を除去することが可能である。

したがって、スイッチング素子２２の常時オンと常時オフを切り替える規定の電流値は、常時オンの場合と常時オフの場合の全体の損失を比較して大小の関係が逆転する出力リアクトル４の電流値に設定するとよい。これによって、制御回路７が、所望のオンデューティでスイッチング素子２の制御端子２ｃに第１ゲート信号を送信し、かつ出力リアクトル４の電流値に応じてスイッチング素子２２の制御端子２２ｃに加えられる第２ゲート信号のオン／オフの送信を切り替えることにより、電源装置１００は一定の電圧を負荷６に供給し、実施の形態１と比較して出力リアクトル４の電流が小さい場合にも、さらなる損失低減効果を得られる。

出力リアクトル４の定格電流が大きい場合は、出力リアクトルの電流が流れるスイッチング素子２と出力整流素子３の実装場所は充分に離して配置する。共振用リアクトル１０の設置スペースが確保される。また共振用リアクトル１０を長尺配線の寄生インダクタンス成分で代用しても良い。これによりスイッチング素子２と出力整流素子３から発生する熱の熱干渉を防ぐことが可能であり、かつ配線インダクタンスを利用することによる部品点数の削減に繋がる。

なお、本発明は、その発明の範囲内において、実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

１ 直流電源、１ａ 正極端子、１ｂ 負極端子、２ スイッチング素子、２ａ 第１の主端子、２ｂ 第２の主端子、２ｃ 制御端子、３ 出力整流素子、４ 出力リアクトル、５ 出力コンデンサ、６ 負荷、７ 制御回路、８ 第１の共振用コンデンサ、９ スイッチング素子、９ａ 第１の主端子、９ｂ 第２の主端子、９ｃ 制御端子、１０ 共振用リアクトル、１１ 第３の整流素子、１２ 第１の整流素子、１４ 第２の共振用コンデンサ、１５ 第４の整流素子、１６ 第２の整流素子、１７ デッドタイム演算部、１８ ゲート信号生成部、１９ デューティ演算部、２０ コンデンサ放電検出部、２１ 割り込み処理、２２ スイッチング素子、１００ 電源装置。

本発明は電源装置の回路に関わり、特にスイッチング損失が少ない電源装置の回路に関するものである。

本発明による電源装置の回路は、直流電源の負極端子にアノードが接続される第１の整流素子と、第１の整流素子のカソードにアノードが接続されている第２の整流素子と、第２の整流素子のアノードに一端が接続されている第１のコンデンサと、第２の整流素子のカソードと直流電源の正極端子に接続される第２のコンデンサと、第２の整流素子のカソードにアノードが接続されている第３の整流素子と、第３の整流素子のカソードと第１のコンデンサの他端に接続されている共振用リアクトルと、第１の主端子が直流電源の正極端子に接続され、第２の主端子が第３の整流素子のカソードに接続されているスイッチング素子と、第３の整流素子のカソードに一端が接続されている出力リアクトルと、一端が直流電源の負極端子と接続され、他端が出力リアクトルの他端に接続されている出力コンデンサと、カソードが第１のコンデンサの他端に接続され、アノードが直流電源の負極端子に接続される出力整流素子と、スイッチング素子の制御端子にゲート信号を送信する制御回路と、を備えている。

Claims (9)

1. 正極端子と負極端子を有する直流電源と、
   前記直流電源の負極端子にアノードが接続されている第１の整流素子と、
   前記第１の整流素子のカソードにアノードが接続されている第２の整流素子と、
   前記第２の整流素子のアノードに一端が接続されている第１の共振用コンデンサと、
   前記第２の整流素子のカソードと前記直流電源の正極端子に接続されている第２の共振用コンデンサと、
   前記第２の整流素子のカソードにアノードが接続されている第３の整流素子と、
   前記第３の整流素子のカソードと前記第１の共振用コンデンサの他端に接続されている共振用リアクトルと、
   第１の主端子が前記直流電源の正極端子に接続され、第２の主端子が前記第３の整流素子のカソードに接続されているスイッチング素子と、
   前記第３の整流素子のカソードに一端が接続されている出力リアクトルと、
   前記直流電源の負極端子と前記出力リアクトルの他端に接続されている出力コンデンサと、
   カソードが前記第１の共振用コンデンサの他端に接続され、アノードが前記直流電源の負極端子に接続されている出力整流素子と、
   前記スイッチング素子の制御端子にゲート信号を送信する制御回路と、を備えている電源装置。
2. アノードが前記直流電源の負極端子に接続され、カソードが前記第３の整流素子のカソードに接続されている第４の整流素子を備えていることを特徴と請求項１に記載の電源装置。
3. 正極端子と負極端子を有する直流電源と、
   前記直流電源の負極端子にアノードが接続されている第１の整流素子と、
   前記第１の整流素子のカソードにアノードが接続されている第２の整流素子と、
   前記第２の整流素子のアノードに一端が接続されている第１の共振用コンデンサと、
   前記第２の整流素子のカソードと前記直流電源の正極端子に接続されている第２の共振用コンデンサと、
   前記第２の整流素子のカソードにアノードが接続されている第３の整流素子と、
   前記第３の整流素子のカソードと前記第１の共振用コンデンサの他端に接続されている共振用リアクトルと、
   第１の主端子が前記直流電源の正極端子に接続され、第２の主端子が前記第３の整流素子のカソードに接続されている第１のスイッチング素子と、
   前記第３の整流素子のカソードに一端が接続されている出力リアクトルと、
   前記直流電源の負極端子と前記出力リアクトルの他端に接続されている出力コンデンサと、
   第１の主端子が前記第１の共振用コンデンサの他端に接続され、第２の主端子が前記直流電源の負極端子に接続されている第２のスイッチング素子と、
   前記第１のスイッチング素子の制御端子に第１ゲート信号を送信し、前記第２のスイッチング素子の制御端子には前記第１ゲート信号とは逆位相の第２ゲート信号を送信する制御回路と、を備えている電源装置。
4. アノードが前記直流電源の負極端子に接続され、カソードが前記第３の整流素子のカソードに接続されている第４の整流素子を備えていることを特徴と請求項３に記載の電源装置。
5. 前記第１ゲート信号の立下り時間と前記第２ゲート信号の立上り時間の間に、第１のデッドタイムが設けられ、前記第２ゲート信号の立下り時間と前記第１ゲート信号の立上り時間の間に、第２のデッドタイムが設けられていることを特徴と請求項３または４に記載の電源装置。
6. 前記第１のデッドタイムおよび前記第２のデッドタイムは、前記出力リアクトルに流れる電流が大きいほど、または前記出力コンデンサの両端電圧が小さいほど、または前記直流電源の電圧が小さいほど、短いことを特徴と請求項５に記載の電源装置。
7. 前記第２ゲート信号は、前記第１の共振用コンデンサの検出電圧が立下ったタイミングにオンすることを特徴と請求項３または４に記載の電源装置。
8. 正極端子と負極端子を有する直流電源と、
   前記直流電源の負極端子にアノードが接続されている第１の整流素子と、
   前記第１の整流素子のカソードにアノードが接続されている第２の整流素子と、
   前記第２の整流素子のアノードに一端が接続されている第１の共振用コンデンサと、
   前記第２の整流素子のカソードと前記直流電源の正極端子に接続されている第２の共振用コンデンサと、
   前記第２の整流素子のカソードにアノードが接続されている第３の整流素子と、
   前記第１の共振用コンデンサの他端に一端が接続されている共振用リアクトルと、
   第１の主端子が前記直流電源の正極端子に接続され、第２の主端子が前記共振用リアクトルの他端に接続されている第１のスイッチング素子と、
   第１の主端子が前記第３の整流素子のカソードに接続され、第２の主端子が前記第１のスイッチング素子の第２の主端子に接続されている第２のスイッチング素子と、
   カソードが前記第１の共振用コンデンサの他端に接続され、アノードが前記直流電源の負極端子に接続されている出力整流素子と、
   前記第２のスイッチング素子の第２の主端子に一端が接続されている出力リアクトルと、
   前記直流電源の負極端子と前記出力リアクトルの他端に接続されている出力コンデンサと、
   前記第１のスイッチング素子の制御端子に第１ゲート信号を送信し、前記第２のスイッチング素子の制御端子には前記第１ゲート信号とは逆位相の第２ゲート信号を送信する制御回路と、を備えている電源装置。
9. 前記共振用リアクトルは、寄生リアクタンスからなることを特徴とする請求項１から８のいずれか１項に記載の電源装置。

Images