JPWO2015122135A1 - 窒化物半導体デバイス - Google Patents

窒化物半導体デバイス Download PDF

Info

Publication number
JPWO2015122135A1
JPWO2015122135A1 JP2015562718A JP2015562718A JPWO2015122135A1 JP WO2015122135 A1 JPWO2015122135 A1 JP WO2015122135A1 JP 2015562718 A JP2015562718 A JP 2015562718A JP 2015562718 A JP2015562718 A JP 2015562718A JP WO2015122135 A1 JPWO2015122135 A1 JP WO2015122135A1
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
semiconductor layer
opening
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015562718A
Other languages
English (en)
Other versions
JP6511645B2 (ja
Inventor
柴田　大輔
大輔 柴田
田中　健一郎
健一郎 田中
石田　昌宏
昌宏 石田
慎一 好田
慎一 好田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2015122135A1 publication Critical patent/JPWO2015122135A1/ja
Application granted granted Critical
Publication of JP6511645B2 publication Critical patent/JP6511645B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本開示に係る窒化物半導体デバイスは、基板（１）と、基板（１）上に形成された、Ｃ面を主面とする第１の窒化物半導体層（２）と、第１の窒化物半導体層（２）上に形成された、ｐ型の導電性を有する第２の窒化物半導体層（３）と、第２の窒化物半導体層（３）に形成され、第１の窒化物半導体層（２）にまで達する第１の開口部（８）とを備えている。さらに、第２の窒化物半導体層（３）の第１の開口部（８）を覆うように形成された、第３の窒化物半導体層（６）と、第１の開口部（８）の領域を含むように第３の窒化物半導体層（６）上に形成された第１の電極（１０）と、基板（１）の裏面に形成された第２の電極（１２）とを備えている。そして、第１の開口部（８）の側壁においてＣ面と平行な方向の第３の窒化物半導体層（６）の層厚Ｇｘが、第１の開口部（８）の外側の平坦部におけるＣ面と垂直な方向の第３の窒化物半導体層（６）の層厚Ｇｙよりも厚い。

Description

本発明は、例えばテレビ他の民生機器の電源回路等で用いられるパワートランジスタに適用できる窒化物半導体デバイスに関するものである。
ＧａＮに代表される窒化物半導体はＧａＮ及びＡｌＮのバンドギャップがそれぞれ室温で３．４ｅＶ、６．２ｅＶと大きいワイドギャップ半導体であり、絶縁破壊電界が大きく、電子の飽和ドリフト速度がＧａＡｓなどの化合物半導体あるいはＳｉ半導体などに比べて大きいという特長を有している。このため、高出力化・高耐圧化に有利な窒化物半導体を用いたパワートランジスタの研究開発が現在活発に行われている。
また、ＡｌＧａＮ／ＧａＮへテロ構造においてＣ面（（０００１）面）上にて自発分極及びピエゾ分極によりヘテロ界面に高濃度の２次元電子ガス（２ＤＥＧ：２ Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）が生じ、アンドープ時においても１×１０13ｃｍ-2以上のシートキャリア濃度が得られる特徴がある。
なお、上記ＡｌＧａＮとは、３元混晶ＡｌxＧａ1-xＮ（ｘはある値、但し０≦ｘ≦１）のことを表す。以下、多元混晶はそれぞれの構成元素記号の配列、例えばＡｌＩｎＮ、ＧａＩｎＮ等でもって略記される。例えば、窒化物半導体ＡｌxＧａ1-x-yＩｎyＮ（ｘ、ｙはある値、但し０≦ｘ≦１、０≦ｙ≦１）はＡｌＧａＩｎＮと略記される。
図１９は従来例における電界効果トランジスタの断面図である。同図において、導電性ＳｉＣ基板１０１上にＡｌＧａＮバッファ層１０２（層厚０．５μｍ）、ＧａＮドリフト層１０３（層厚は４μｍ）、ｐ−ＧａＮバリア層１０４（層厚０．５μｍ）、ＡｌＧａＮキャップ層１０５（層厚０．３μｍ）がこの順に形成されている。前記キャップ層１０５上にはドリフト層１０３にまで達する開口部が形成され、再成長によってＧａＮ電子走行層１０６（層厚５０ｎｍ）、ＡｌＮ中間層１０７（層厚２ｎｍ）、ＡｌＧａＮ電子供給層１０８（層厚３０ｎｍ）がこの順で形成されている。Ｎｉゲート電極１０９は、前記開口部の側面を覆うように形成して、Ｔｉ／Ａｌソース電極１１０は平坦部のＡｌＧａＮ電子供給層１０８上に形成する。ドレイン電極１１１はＳｉＣ基板１０１の裏面に形成する構造となっている。ドレイン電流は基板裏面側のドレイン電極１１１からＧａＮドリフト層１０３を通って表面側のソース電極１１０へ流れ、開口部側壁に形成されたＡｌＧａＮ／ＧａＮへテロ界面に発生した２次元電子ガス（２ＤＥＧ）のチャネルをゲート電圧によって開閉することを特徴とする縦型トランジスタである。
特開２００６−２８６９４２号公報
本開示に係る窒化物半導体デバイスは、基板と、基板上に形成された、Ｃ面を主面とする第１の窒化物半導体層と、第１の窒化物半導体層上に形成された、ｐ型の導電性を有する第２の窒化物半導体層と、第２の窒化物半導体層に形成され、第１の窒化物半導体層にまで達する第１の開口部とを備えている。さらに、第２の窒化物半導体層の第１の開口部を覆うように形成された、窒化物半導体よりなる第３の窒化物半導体層と、第１の開口部の領域を含むように第３の窒化物半導体層上に形成された第１の電極と、基板の裏面に形成された第２の電極とを備えている。そして、第１の開口部の側壁においてＣ面と平行な方向の第３の窒化物半導体層の層厚Ｇｘが、第１の開口部の外側の平坦部におけるＣ面と垂直な方向の第３の窒化物半導体層の層厚Ｇｙよりも厚いものである。
この構成によれば、開口部の側壁の第３の窒化物半導体層とｐ型の導電性を有する第２の窒化物半導体層との距離を遠ざけて第３の窒化物半導体層のキャリア濃度の低下を抑制することができる。これにより、窒化物半導体デバイスのオン抵抗を低減することが可能になる。
本開示に係る窒化物半導体デバイスは、第１の電極から離れた位置で、かつ第３の窒化物半導体層の上に形成された第３の電極をさらに備える。
本開示に係る窒化物半導体デバイスは、さらに第３の窒化物半導体層の上に窒化物半導体よりなる第４の窒化物半導体層が形成され、第１の開口部の側壁においてＣ面と平行な方向の第４の窒化物半導体層の層厚Ａｘが、第１の開口部の外側の平坦部におけるＣ面と垂直な方向の第４の窒化物半導体層の層厚Ａｙよりも厚いことが好ましい。
この好ましい構成によれば、第１の開口部の側壁の第４の窒化物半導体層のＡｌ組成を平坦部に比べて低減できる。これにより、窒化物半導体デバイスの閾値を増大させる、すなわちノーマリオフ動作をさせることが可能になる。
本開示に係る窒化物半導体デバイスは、さらにＧｘ／ＧｙがＡｘ／Ａｙより大きいことが好ましい。
この好ましい構成によれば、ｐ型の導電性を有する第２の半導体層から第１の開口部の側壁の第３の窒化物半導体層を遠ざけつつ、第１の開口部の側壁の第４の窒化物半導体層のＡｌ組成が極端に低下することを抑制できる。これにより、窒化物半導体デバイスのオン抵抗を低減することが可能になる。
本開示に係る窒化物半導体デバイスは、さらに第１の電極と第３の窒化物半導体層との間にｐ型の導電性を有する第５の窒化物半導体層を挿入したことが好ましい。
この好ましい構成によれば、第３の窒化物半導体層のポテンシャルが、ｐ型の導電性を有する第５の窒化物半導体層によって持ち上げられるため、第１の電極下のキャリア濃度を低減することができ、ノーマリオフ動作が可能になる。
本開示に係る窒化物半導体デバイスは、さらに第１の電極の端部、または第５の窒化物半導体層の端部が第１の開口部の外側に位置することが好ましい。
この好ましい構成によれば、窒化物半導体デバイスである電界効果トランジスタの閾値を第１の開口部の側壁だけでなく平坦部でも決めることが可能になる。
本開示に係る窒化物半導体デバイスは、さらに第３の窒化物半導体層から第２の窒化物半導体層にまで達する第２の開口部を有し、第３の電極は、第２の開口部に形成されていることが好ましい。
本開示に係る窒化物半導体デバイスは、さらに第２の窒化物半導体層と第３の窒化物半導体層との間に、アンドープの窒化物半導体よりなる第４の半導体層を有することが好ましい。
本開示に係る窒化物半導体デバイスは、さらに第４の半導体層は２層よりなり、第２の窒化物半導体層に近い側の層のバンドギャップが第３の窒化物半導体層に近い側の層のバンドギャップよりも小さいことが好ましい。
本開示に係る窒化物半導体デバイスは、第２の窒化物半導体層の上に形成された、絶縁性もしくは半絶縁性である、窒化物半導体層よりなるブロック層と、第３の窒化物半導体層よりバンドギャップが大きい第４の窒化物半導体層と、を備えている。そして、第３の窒化物半導体層は、ブロック層の上に形成され、第１の開口部は、ブロック層から第１の窒化物半導体層にまで達するものである。
この構成により、寄生的に内在するバイポーラトランジスタを排除することができるので、窒化物半導体が本来有する高絶縁破壊強度により、窒化物半導体デバイスについて高耐圧特性を得ることができる。
本開示に係る窒化物半導体デバイスにおいて、ブロック層は、Ｃが３×１０17ｃｍ-3以上添加されたＧａＮ層であることが好ましい。
本開示に係る窒化物半導体デバイスにおいて、ブロック層は、Ｆｅ、Ｍｇ、Ｂのいずれか１つ以上が注入されているＧａＮ層であることが好ましい。
本開示に係る窒化物半導体デバイスは、第１の開口部とは異なる位置で、かつ第４の窒化物半導体層から第２の窒化物半導体層に達する第２の開口部を有することが好ましい。
本開示に係る窒化物半導体デバイスにおいて、さらに第１の電極と第４の窒化物半導体層との間にｐ型の導電性を有する第５の窒化物半導体層が設けられることが好ましい。この好ましい構成によれば、チャネルのポテンシャルが第５の窒化物半導体層によって持ち上げられるため、第１の電極下のキャリア濃度を低減することができ、窒化物半導体デバイスのノーマリオフ動作が可能になる。
本開示に係る窒化物半導体デバイスは、第２の開口部に、第１の電極とは異なり、かつオーミック特性を有する第３の電極を有することが好ましい。
本開示に係る窒化物半導体デバイスにおいて、第２の開口部の直下には第２の窒化物半導体層が形成され、第１の開口部においてはブロック層と第１の窒化物半導体層とが接することが好ましい。
本開示の窒化物半導体デバイスによれば、低オン抵抗を有する優れた窒化物半導体デバイスを提供することが可能となる。
図１は、第１の実施の形態における電界効果トランジスタの断面図である。 図２は、第１の実施の形態における電界効果トランジスタ全体の上面図である。 図３は、第１の実施の形態における電界効果トランジスタにかかるオフ特性を比較した図である。 図４（ａ）は、サンプルＡの電界効果トランジスタにかかる絶縁破壊時の電流密度プロファイル（シミュレーション）を示す図であり、図４（ｂ）は、サンプルＢの電界効果トランジスタにかかる絶縁破壊時の電流密度プロファイル（シミュレーション）を示す図である。 図５は、第１の実施の形態の第１変形例における電界効果トランジスタの断面図である。 図６は、第１の実施の形態の第３変形例における電界効果トランジスタの断面図である。 図７は、第１の実施の形態の第４変形例における電界効果トランジスタの断面図である。 図８は、第１の実施の形態の第５変形例における電界効果トランジスタの断面図である。 図９は、第１の実施の形態の第７変形例における電界効果トランジスタの電極配置の概略を示す上面図である。 図１０は、第２の実施の形態における電界効果トランジスタの断面図である。 図１１は、第２の実施の形態の第１変形例における電界効果トランジスタの断面図である。 図１２は、第２の実施の形態の第３変形例における電界効果トランジスタの断面図である。 図１３は、第２の実施の形態の第４変形例における電界効果トランジスタの断面図である。 図１４は、第３の実施の形態における窒化物半導体デバイスの断面図である。 図１５は、第３の実施の形態の第１変形例における窒化物半導体デバイスの断面図である。 図１６は、第４の実施の形態における窒化物半導体デバイスの断面図である。 図１７は、第４の実施の形態の第１変形例における窒化物半導体デバイスの断面図である。 図１８は、第５の実施の形態における窒化物半導体デバイスの断面図である。 従来の電界効果トランジスタの断面図である。
まず、従来技術における課題について述べる。
一般的に縦型トランジスタの結晶成長は成長するＧａＮ結晶のＣ面が基板面と平行になるように行う。前述の従来例の縦型トランジスタでは結晶方位に関する記載がないが、仮にＧａＮ結晶のＣ面が基板面と平行とするならば、平坦部のＡｌＧａＮ／ＧａＮへテロ接合界面の２ＤＥＧチャネルに比べてゲート開口部側壁のＡｌＧａＮ／ＧａＮへテロ接合界面の２ＤＥＧのキャリア濃度の方が少なくなる。これは、ＡｌＧａＮ／ＧａＮへテロ接合界面に発生するピエゾ分極に起因するもので、ＧａＮ結晶のＣ面が最も分極量が大きく、Ｃ面に垂直なａ面やｍ面は分極が発生しないことによる。つまり、ヘテロ接合面がＣ面に対して傾くにつれて２ＤＥＧのキャリア濃度は低下する。
また、前述の従来例の縦型トランジスタでは電子走行層の層厚の横方向と縦方向に関する記載がないが、図面からは電子走行層の層厚は平坦部とゲート開口部側壁で同じになっている。このような構成では開口側壁部の２ＤＥＧはｐ−ＧａＮバリア層との距離が近いため、平坦部の２ＤＥＧに比べてよりチャネルを狭窄されやすい。
上記の理由で、従来の縦型電界効果トランジスタでは開口部側壁の２ＤＥＧのキャリア濃度が大きく低下し、オン抵抗が増加してしまうという問題があった。
本開示は上記の課題に鑑み、窒化物半導体デバイスの縦型電界効果トランジスタにおいて、低オン抵抗を有する窒化物半導体デバイスを提供する。
また、従来の縦型トランジスタには、ＧａＮドリフト層とｐ型ＧａＮバリア層と再成長で形成されたチャネル層（２次元電子ガス）のｎｐｎ構造がソース電極とドレイン電極の間に寄生的に内在している。このｎｐｎ構造は寄生バイポーラトランジスタになりデバイスに悪影響を及ぼす。特に、デバイスのオフ時にはｐ型ＧａＮバリア層に電流が流れるとこの寄生バイポーラトランジスタがオンしてしまい、縦型トランジスタのドレイン−ソース間が短絡して本来の縦型トランジスタの耐圧が得られない。
上記の理由で、従来の縦型電界効果トランジスタでは寄生ｎｐｎバイポーラトランジスタが原因で本来の縦型トランジスタが持つ高耐圧特性を得られないという問題があった。
本開示は上記の課題に鑑み、窒化物半導体デバイスの縦型電界効果トランジスタにおいて、高耐圧を有する窒化物半導体デバイスを提供する。
以下、本開示の発明に係る実施の形態について、図面を参照しながら説明する。
（第１の実施の形態）
第１の実施の形態における電界効果トランジスタの断面図を図１に示す。図１に示すように本発明の電界効果トランジスタは、以下の構成を有している。主面をＣ面（（０００１）面）とする厚さが３００μｍの、キャリア濃度が１×１０18ｃｍ-3のｎ型ＧａＮよりなる基板１の上に厚さが８μｍ、キャリア濃度が１×１０16ｃｍ-3のｎ型ＧａＮよりなるドリフト層２、厚さが４００ｎｍ、キャリア濃度が１×１０17ｃｍ-3のｐ型ＧａＮよりなる第１下地層３、厚さが２００ｎｍのアンドープＧａＮよりなる第２下地層４、厚さが２０ｎｍのアンドープＡｌ0.2Ｇａ0.8Ｎよりなる第３下地層５が順次形成されている。また、第３下地層５の表面側より第３下地層５、第２下地層４、第１下地層３を貫通してドリフト層２に達するゲート開口部８が形成され、ゲート開口部８を被覆するように結晶再成長により、厚さが１００ｎｍのアンドープＧａＮよりなる第１再成長層６、厚さが１ｎｍのアンドープＡｌＮよりなり第２再成長層、厚さが５０ｎｍのアンドープＡｌ0.2Ｇａ0.8Ｎよりなる第３再成長層７が順次形成されている。さらに、第３再成長層７の上にはＰｄよりなるゲート電極１０が形成され、ゲート電極１０を挟むようにして第３再成長層７、第２再成長層、第１再成長層６、第３下地層５、第２下地層４を貫通し第１下地層３に達する第２開口部１５が形成され、この第２開口部１５を埋めるようにＴｉとＡｕとからなるソース電極１１が形成され、基板１の裏面にはＴｉとＡｌとからなるドレイン電極１２が形成されている。なお、図１において第２再成長層は層厚が薄いので図示していない。
なお、基板１より結晶成長してできる各半導体層の主面は、Ｃ面である。
第１再成長層６と第２再成長層との界面には２次元電子ガス層９が形成され、この２次元電子ガス層９は電界効果トランジスタの電子走行層（チャネル層）を形成している。ここで、２次元電子ガス層９のうち基板１の主面に対し傾きを有する部分が生じるが、当該部分を傾斜キャリア領域９ａと称することにする。
なお、第１再成長層６、第２再成長層および第３再成長層７は互いに主面および傾斜面を平行としている。
また、上記各半導体層について、ｎ型の導電型はＳｉを添加することによりなされ、ｐ型の導電型はＭｇを添加することによりなされる。
ゲート電極１０は第３再成長層７に対しショットキー接触をし、ソース電極１１は２次元電子ガス層に対しオーミック接触をする。また、ドレイン電極１２は基板１とオーミック接触をする。
本開示の電界効果トランジスタに関する各半導体層の構成について、以下の表１に記す。
ゲート開口部８の開口幅をＸａ、ゲート開口部８の底部の幅をＸｂ、第１再成長層６を形成したときのゲート電極１０の直下の底面の幅をＸｃとすると、Ｘａ＝６．４μｍ、Ｘｂ＝５μｍ、Ｘｃ＝２μｍとなる。また、ゲート開口部８の側面の、主面とのなす角をθとすると、θ＝４５度である。
また、ゲート電極１０の幅（＜１−１００＞方向に沿った幅、いわゆるゲート長）をＸｇａｔｅとしたとき、Ｘｇａｔｅ＝７μｍである。
なお、電界効果トランジスタを構成する各半導体層は有機金属気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ、以下ＭＯＶＰＥと称する）によって形成される。また、ゲート開口部８はドライエッチングにより形成されている。特にゲート開口部８を形成した後において、第１再成長層６、第２再成長層および第３再成長層７に関するＭＯＶＰＥの条件を記すと、表２のようになる。
なお、表２においてＴＭＧはトリメチルガリウムを表し、ＴＭＡはトリメチルアルミニウムを表す。また、ｓｃｃｍ、ｓｌｍとは標準状態（０℃、１気圧）に換算したときの１分あたりに流れるガスの流量の単位のことであり、１ｓｃｃｍとは１分間に１ｃｍ3のガスが流れる流量であり、１ｓｌｍとは１分間に１リットルのガスが流れる流量である。
（ａ）電界効果トランジスタの配列について
本開示の電界効果トランジスタの配列について図２を用いて説明する。図２は、本開示の電界効果トランジスタの素子配置について説明した図であり、図２の（ａ）が電界効果トランジスタの素子全体の電極側から見たときの図であり、図２の（ｂ）が単位セル３０の構成を示した図である。
本開示の電界効果トランジスタは、図２の（ａ）に示すように六角形状の単位セル３０を複数個最密に配置した構成であり、ソース電極１１の中心を結ぶ図形が六角形状となっている。図２の（ｂ）に示すように、ゲート電極１０はソース電極１１を取り囲むように配置されている。なお、図２の（ｂ）について第２開口部１５は六角形状を有する、第２開口部１５の側面は、｛１−１００｝面である。ここで、｛１−１００｝面とは、（１−１００）面およびそれと等価な面を総称して示したものである。
図２の（ａ）に示すように、ゲート電極１０はゲートパッド１６に導通し、破線で領域が示されているソースパッド１７はゲート電極１０の上に形成された絶縁層（図示せず）の上に形成されている。絶縁層には穴（図示せず）が設けられ、ソース電極１１とソースパッド１７とが当該穴を介して導通している。
なお、図１に示す断面図は、図２の（ａ）において線分Ａ−Ｂを含みかつ基板１の主面に垂直な面で切った断面図である。
なお、上記図２においては単位セル３０として六角形セルの場合を説明したが、単位セル３０の形状は円形でも四角形でも三角形でも可能である。
また、単位セル３０の配置については、六角形状の最密配置に限られず、例えば直線状の配置や円状の配置も可能である。
（ｂ）第１再成長層６に関する検討
第１再成長層６について＜１−１００＞方向における厚みをＧｘ、＜０００１＞方向（基板１の主面に垂直な方向）の厚みをＧｙとしたとき、本開示の電界効果トランジスタにおいてはＧｘ＝１．５μｍ、Ｇｙ＝０．１μｍであるので、
であることは明らかである。このようにすることにより、ゲート開口部８の側壁８ａに面して形成される傾斜キャリア領域９ａと第１下地層３との間の距離を長くして傾斜キャリア領域９ａのシートキャリア濃度の低下を抑えることができる。その結果、２次元電子ガス層９の抵抗を低減させることができて電界効果トランジスタのオン抵抗を低減させることができる。
この電界効果トランジスタのオン抵抗を低減させることができるメカニズムについて、以下に詳細を説明する。
基板１はＣ面を主面としているので、基板１の上に形成された、ＩＩＩ族窒化物半導体よりなる各半導体層は極性を有することになる。第３再成長層７および第２再成長層と第１再成長層６との間においては格子定数の違いにより歪が生じることになり、当該歪により特に第２再成長層と第１再成長層６との間において自発分極およびピエゾ分極による分極電荷が生じることになる。この分極電荷により２次元電子ガス層９においてシートキャリア濃度を大きくすることができるのである。
一方、分極の方向は＜０００１＞方向に平行であるので、分極電荷密度はＣ面において最大となる。第２再成長層と第１再成長層６との界面は、ゲート電極１０をはさむ２つのソース電極１１の間においてＣ面に対し傾斜面を有することになる。Ｃ面に対し傾斜面を有する場合、当該傾斜面における分極電荷密度はＣ面における分極電荷密度と比べて小さくなる。第２再成長層と第１再成長層６との界面がＣ面より傾斜して分極電荷密度が減少することにより、傾斜キャリア領域９ａにおいては電子のシートキャリア濃度が下がることになる。
また、第１下地層３はｐ型であり、第１下地層３からは２次元電子ガス層９へ向けて空乏層が広がることになる。２次元電子ガス層９のシートキャリア濃度が小さいほど当該空乏層の影響を受け、２次元電子ガス層９の抵抗が増加する。
本開示にかかる電界効果トランジスタは、数式（数１）となるようにＧｘとＧｙの値を決めることにより、傾斜キャリア領域９ａと第１下地層３との間の距離が長くなることで、第１下地層３と傾斜キャリア領域９ａとの間の距離が長くなり、傾斜キャリア領域９ａに対する空乏層の広がりの影響を小さくしている。このようにすることにより、２次元電子ガス層９の抵抗を小さくすることができる。
また、ソース電極１１にはｐ型のＧａＮよりなる第１下地層３とコンタクトをとるための第２開口部１５を設けるが、平坦部における第１再成長層６の層厚が薄いほうがゲート開口部８の深さを浅くすることができる。ゲート開口部８の深さが浅い方がプロセス時間を短縮でき、後に形成するソース電極１１のカバレッジも良好になる。
（ｃ）第３再成長層７に関する検討
ゲート開口部８の上に第１再成長層６、第２再成長層、第３再成長層７が結晶成長するにつれてゲート開口部８上に形成される凹部の幅は小さくなる。
一般に、ゲート開口部８の上に第３再成長層７を結晶成長するにあたり、ゲート開口部８の側壁８ａにおける結晶成長速度と主面方向の結晶成長速度とは異なり、結晶成長速度が小さいほどＡｌの取り込まれ率が大きくなるので第３再成長層７のＡｌ組成が大きくなる。
第３再成長層７のＡｌ組成が大きいほど第３再成長層７と第１再成長層６との間の格子定数差が大きくなって分極が大きくなり、２次元電子ガス層９のシートキャリア濃度が増大する。そのため、２次元電子ガス層９の抵抗が小さくなる。
上記（ｂ）での検討によって２次元電子ガス層９のうち傾斜キャリア領域９ａにおけるシートキャリア濃度が小さくなることがわかったので、傾斜キャリア領域９ａにおいてシートキャリア濃度を増加させるためには、ゲート開口部８の側壁８ａにおける結晶成長速度を主面方向の結晶成長速度より小さくし、この側壁８ａに対向する第３再成長層７のＡｌ組成を大きくすればよい。
第３再成長層７について＜１−１００＞方向における厚みをＡｘ、＜０００１＞方向（基板１の主面に垂直な方向）の厚みをＡｙとしたとき、上記知見をふまえ本開示の電界効果トランジスタにおいてはＡｘ＝６０ｎｍ、Ａｙ＝５０ｎｍとし、
としている。このようにすることにより、傾斜キャリア領域９ａにおいてシートキャリア濃度が増加し、その結果、２次元電子ガス層９の抵抗を低減させることができて電界効果トランジスタのオン抵抗を低減させることができる。
また、本開示の他の特徴は、第２下地層４として半絶縁性のＧａＮを用いたことである。この第２下地層４は、ブロック層として機能する。すなわち、第２下地層４が半絶縁性を示すことにより、第２下地層４を介して電流が流れることはなく、ドリフト層２、第１下地層３と２次元電子ガス層９とによって形成されていた寄生のｎｐｎバイポーラ構造が形成されないため寄生バイポーラ構造の誤動作による耐圧低下が発生しない。従って、縦型トランジスタの高耐圧化を実現することができるのである。
なお、第２下地層４は絶縁層もしくは半絶縁層であればどのような材料を用いてもよく、例えばＣ（炭素）を３×１０17ｃｍ-3以上、さらに好ましくは１×１０18ｃｍ-3以上に添加したＧａＮ層を用いればよい。また、ＧａＮ層に限らず、ＡｌＮ層、ＡｌＧａＮ層、ＩｎＧａＮ層、ＩｎＡｌＧａＮ層を用いることもできる。なお、第２下地層４に含まれるＳｉやＯ（酸素）の濃度はＣの濃度と比べて低くするのが好ましく、例えば５×１０16ｃｍ-3以下、さらに好ましくは２×１０16ｃｍ-3以下であることが好ましい。
また、第２下地層４についてはＭｇやＦｅ、Ｂなどのイオン注入で形成してもよい。高抵抗化できるイオン種であれば上記以外のイオン種でも同様の効果が得られる。
図３は、上記図１に示す本発明の窒化物半導体デバイスである電界効果トランジスタ（サンプルＡ）と、図１に示す窒化物半導体デバイスにおいて第２下地層４を用いなかった場合、すなわち第１下地層３と第３下地層５とが接する電界効果トランジスタ（サンプルＢ）とについてゲート電圧を０Ｖとしたときのドレイン・ソース間電圧（Ｖｄｓ）とドレイン・ソース間電流（Ｉｄｓ）との関係を示す図である。なお、図３について、縦軸は対数グラフであり、例えば１．０Ｅ−８とあるのは１×１０-8を表す（すなわち、Ｅは１０のべき乗を表す）。
図３によると、サンプルＡではＶｄｓが９００Ｖを超えてもＩｄｓが１×１０-8Ａ／ｍｍ程度であるのに対し、サンプルＢではＶｄｓが小さな値でもＩｄｓが１×１０-2Ａ／ｍｍよりも大きくなった。このことから、サンプルＡはサンプルＢと比べて大幅にリーク電流が小さい、すなわち大幅に耐圧が向上していることがわかる。
図４は、サンプルＡとサンプルＢとについて絶縁破壊電圧時の電流密度プロファイルをシミュレーションによって求めた図である。図４（ａ）はサンプルＡに関する電流密度プロファイルを示す図であり、図４（ｂ）はサンプルＢに関する電流密度プロファイルを示す図である。なお、サンプルＡの絶縁破壊耐圧は９５０Ｖであり、サンプルＢは１８０Ｖである。
図４（ａ），（ｂ）より、サンプルＢについてはｎｐｎ寄生構造を通じて電流が流れていることがわかる。これは、寄生のバイポーラトランジスタが動作して電流が流れていることを示している。一方、サンプルＡにおいて電流はｐｎダイオードを流れており、寄生のバイポーラトランジスタが排除できていることを示している。従って、デバイスシミュレーションにおいても本発明の縦型トランジスタが高耐圧特性を実現できることを確認できた。
（第１変形例）
第１の実施の形態に係る電界効果トランジスタの変形例について以下に説明する。
当該変形例の１つ（第１変形例）に係る電界効果トランジスタの断面図を図５に示す。図５に示すように本変形例の電界効果トランジスタは、第３再成長層７とゲート電極１０との間にｐ型半導体層１３を設けた構成である。ｐ型半導体層１３は厚さが１００ｎｍで、キャリア濃度が１×１０17ｃｍ-3のＭｇドープｐ型Ａｌ0.2Ｇａ0.8Ｎよりなる。また、ｐ型半導体層１３の＜１−１００＞方向に沿った幅をＸｐとすると、Ｘｐ＝７μｍである。他の構成については、上記第１の実施の形態に示す電界効果トランジスタに同じである。
この構成により、ｐ型半導体層１３によってチャネル部分の伝導帯端ポテンシャルが持ち上がるため、閾値を増大させることができ、電界効果トランジスタのノーマリオフ化を実現することができる。
（第２変形例）
第１の実施の形態に係る電界効果トランジスタの第２変形例は、上記第１変形例に係る電界効果トランジスタ（図５）におけるｐ型半導体層１３の代わりに窒化珪素（ＳｉＮ）よりなる絶縁膜を設けた構成である。なお、Ｘａ、Ｘｂ、Ｘｃ、Ｇｘ、Ｇｙ、Ａｘ、Ａｙは上記第１の実施の形態に同じである。
この構成によれば、絶縁膜によってチャネル部分の伝導帯端ポテンシャルが持ち上がるため、閾値を増大させることができる。
なお、絶縁膜としてＳｉＮ以外に二酸化珪素（ＳｉＯ2）や酸窒化珪素（ＳｉＯＮ）を用いることができる。
（第３変形例）
第１の実施の形態に係る電界効果トランジスタの第３変形例は、図６に示すように、上記第１変形例に係る電界効果トランジスタ（図５）におけるｐ型ＧａＮよりなる第１下地層３をソース電極１１直下に限定して設け、その他の部分を半絶縁性のＧａＮよりなる第２下地層４を設けた構成である。なお、Ｘａ、Ｘｂ、Ｘｃ、Ｇｘ、Ｇｙ、Ａｘ、Ａｙは上記第１の実施の形態に同じである。
このようにしても上記第１変形例と同様の効果が得られる。
なお、第２下地層４は絶縁層もしくは半絶縁層であればどのような材料を用いてもよく、例えばＣ（炭素）を３×１０17ｃｍ-3以上、さらに好ましくは１×１０18ｃｍ-3以上に添加したＧａＮ層を用いればよい。また、ＧａＮ層に限らず、ＡｌＮ層、ＡｌＧａＮ層、ＩｎＧａＮ層、ＩｎＡｌＧａＮ層を用いることもできる。なお、第２下地層４に含まれるＳｉやＯ（酸素）の濃度はＣの濃度と比べて低くするのが好ましく、例えば５×１０16ｃｍ-3以下、さらに好ましくは２×１０16ｃｍ-3以下であることが好ましい。
また、第２下地層４についてはＭｇやＦｅ、Ｂなどのイオン注入で形成してもよい。高抵抗化できるイオン種であれば上記以外のイオン種でも同様の効果が得られる。
（第４変形例）
第１の実施の形態に係る電界効果トランジスタの第４変形例の断面図を図７に示す。当該電界効果トランジスタは、図１に示す電界効果トランジスタに対し、図４に示すようにゲート電極１０をゲート開口部８の内側に配置した構成であり、Ｘｇａｔｅ＝３μｍである。なお、Ｘａ、Ｘｂ、Ｘｃ、Ｇｘ、Ｇｙ、Ａｘ、Ａｙは上記第１の実施の形態に同じである。
このようにすることで、電界効果トランジスタについてゲート電極１０に電圧を印加することによって制御する、チャネルである２次元電子ガス層９の領域をゲート開口部８の底面近傍に限定することができるので、電界効果トランジスタのピンチオフ電圧をより安定にすることができる。
（第５変形例）
第１の実施の形態に係る電界効果トランジスタの第５変形例の断面図を図８に示す。当該電界効果トランジスタは、第１変形例（図５）に示す電界効果トランジスタに対し、図８に示すようにゲート電極１０とｐ型半導体層１３とをゲート開口部８の内側に配置した構成である。ここで、Ｘｐ＝３μｍとし、Ｘｇａｔｅ＝２μｍとしている。なお、Ｘａ、Ｘｂ、Ｘｃ、Ｇｘ、Ｇｙ、Ａｘ、Ａｙは上記第１の実施の形態に同じである。
この構成によれば、上記第４変形例（図７）に係る電界効果トランジスタと同様、電界効果トランジスタについてゲート電極１０に電圧を印加することによって制御する、チャネルである２次元電子ガス層９の領域をゲート開口部８の底面近傍に限定することができるので、電界効果トランジスタのピンチオフ電圧をより安定にすることができる。
（第６変形例）
第１の実施の形態に係る電界効果トランジスタの第６変形例は、上記第５変形例に係る電界効果トランジスタ（図８）におけるｐ型半導体層１３の代わりに窒化珪素（ＳｉＮ）よりなる絶縁膜を設けた構成である。なお、Ｘａ、Ｘｂ、Ｘｃ、Ｇｘ、Ｇｙ、Ａｘ、Ａｙは上記第１の実施の形態に同じである。
この構成によれば、上記第４変形例（図７）に係る電界効果トランジスタと同様、電界効果トランジスタについてゲート電極１０に電圧を印加することによって制御する、チャネルである２次元電子ガス層９の域をゲート開口部８の底面近傍に限定することができるので、電界効果トランジスタのピンチオフ電圧をより安定にすることができる。また、この構成によれば、絶縁膜によってチャネル部分の伝導帯端ポテンシャルが持ち上がるため、閾値を増大させることができる。
なお、絶縁膜としてＳｉＮ以外に二酸化珪素（ＳｉＯ2）や酸窒化珪素（ＳｉＯＮ）を用いることができる。
なお、Ｍｇがチャネル付近にまで拡散するとチャネルである２次元電子ガス層９のキャリア濃度が低下してオン抵抗が増大する。そこで上記第１の実施の形態において第３下地層５を設け、この第３下地層５を第１下地層３からチャネルへのＭｇの拡散を抑制する拡散防止層として作用させた。この第３下地層５については例えばＩｎＡｌＮやＩｎＡｌＧａＮも拡散防止層として用いることが可能である。
また、第１下地層３について、第１の実施の形態においてはアンドープを想定しているが、ｎ型ドープをすることも可能である。ｎ型ドープをすることで、第３下地層５からの空乏層が上方に伸びにくくなるため、チャネルが狭窄されにくくなりオン抵抗を低減することが可能になる。
また、第１の実施の形態において電界効果トランジスタを作製するにあたり横方向成長を促進する結晶成長条件を用い、基板１と垂直方向よりも基板１と平行方向の結晶成長速度を向上させてもよい。
（第７変形例）
第１の実施の形態に係る電界効果トランジスタの第７変形例は、上記図２に示す電界効果トランジスタの配列の代わりに、いわゆるフィンガー構造の配列にした例である。
図９は、本変形例の電界効果トランジスタの素子配置について説明した図であり、図９の（ａ）が電界効果トランジスタの素子全体を示す図であり、図９の（ｂ）が素子の電極配置を示す図である。この図９の（ｂ）の電極配置を有する構造は、いわゆるフィンガー構造である。
本変形例にかかる電界効果トランジスタは、ソース電極１１が第２開口部１５の代わりに溝状のコンタクトホール１８に充填されるように設けられている。また、ゲート電極１０およびソース電極１１は、互いに平行に設けられており、ゲート電極１０およびソース電極１１の長手方向は、＜１１−２０＞方向である。
図９に示すように、ゲート電極１０はゲートパッド１６に導通し、破線で領域が示されているソースパッド１７はゲート電極１０の上に形成された絶縁層（図示せず）の上に形成されている。絶縁層には穴（図示せず）が設けられ、ソース電極１１とソースパッド１７とが当該穴を介して導通している。
なお、電界効果トランジスタの素子配列は、上記図２および図９に示す配列に限らず、直線状の配列も、円状の配列も可能である。
（第２の実施の形態）
本開示に係る発明の第２の実施の形態における電界効果トランジスタの断面図を図１０に示す。この実施の形態に示す本開示の電界効果トランジスタと第１の実施の形態における電界効果トランジスタとの相違点は、ゲート開口部８の幅が第１の実施の形態における電界効果トランジスタのゲート開口部８の幅よりも大きいことである。具体的には、第２の実施の形態における電界効果トランジスタのゲート開口部８の開口幅をＸａ、ゲート開口部８の底部の幅をＸｂとすると、Ｘａ＝６．４μｍ、Ｘｂ＝５μｍとなる。このようにしたとき、Ｇｘ〜３μｍ、Ｇｙ＝０．１μｍとなる。すなわち、
である。なお、第１再成長層６および第２再成長層の表面は底の浅いくぼみがわずかに残るものの、ほぼ平坦になる。
その他の構成については、第１の実施の形態にて示した構成に同じである。
このようにすることにより、ゲート開口部８の側壁８ａに面して形成される傾斜キャリア領域９ａと第１下地層３との間の距離を長くして傾斜キャリア領域９ａのシートキャリア濃度の低下を抑えることができる。また、第１再成長層６と第２再成長層との間に形成される界面について、主面と傾斜をなす面の主面に対する角度がゲート開口部８の側面の主面とのなす角であるθよりも小さくなる。したがって、第１再成長層６と第２再成長層との間に形成される界面に生じる２次元電子ガス層９、特に傾斜キャリア領域９ａの濃度の低下を抑えることができる。その結果、２次元電子ガス層９の抵抗を低減させることができて電界効果トランジスタのオン抵抗を低減させることができる。
なお、電界効果トランジスタを構成する各半導体層はＭＯＶＰＥにより形成される。また、ゲート開口部８はドライエッチングにより形成されている。特にゲート開口部８を形成した後において、第１再成長層６、第２再成長層および第３再成長層７に関するＭＯＶＰＥの条件を記すと、表３のようになる。
なお、表３においてＴＭＧはトリメチルガリウムを表し、ＴＭＡはトリメチルアルミニウムを表す。また、ｓｃｃｍ、ｓｌｍとは標準状態（０℃、１気圧）に換算したときの１分あたりに流れるガスの流量の単位のことであり、１ｓｃｃｍとは１分間に１ｃｍ3のガスが流れる流量であり、１ｓｌｍとは１分間に１リットルのガスが流れる流量である。
ＭＯＶＰＥにおいて、第１の実施形態との相違点は、成長時間である。本実施の形態においては再成長時間を延長することにより基板１の主面に沿って結晶成長が進むこと、すなわち横方向成長が促進され、第１再成長層６と第２再成長層との間に形成される界面について、主面と傾斜をなす面の主面に対する角度がゲート開口部８の側面の主面とのなす角であるθよりも小さくすることができる。
（第１変形例）
第２の実施の形態に係る電界効果トランジスタの変形例について以下に説明する。
当該変形例の１つ（第１変形例）に係る電界効果トランジスタの断面図を図１１に示す。図１１に示すように本変形例の電界効果トランジスタは、第３再成長層７とゲート電極１０との間にｐ型半導体層１３を設けた構成である。ｐ型半導体層１３は厚さが１００ｎｍで、キャリア濃度が１×１０17ｃｍ-3のＭｇドープｐ型Ａｌ0.2Ｇａ0.8Ｎよりなる。また、ゲート電極１０についてはＸｇａｔｅ＝７μｍであり、ｐ型半導体層１３の＜１−１００＞方向に沿った幅をＸｐとすると、Ｘｐ＝５μｍである。他の構成については、上記第２の実施の形態に示す電界効果トランジスタに同じである。
この構成により、ｐ型半導体層１３によってチャネル部分の伝導帯端ポテンシャルが持ち上がるため、閾値を増大させることができ電界効果トランジスタのノーマリオフ化を実現することができる。
（第２変形例）
本開示の第２の実施の形態に係る電界効果トランジスタの第２変形例は、上記第１変形例に係る電界効果トランジスタ（図１１）におけるｐ型半導体層１３の代わりに窒化珪素（ＳｉＮ）よりなる絶縁膜を設けた構成である。
この構成によれば、絶縁膜によってチャネル部分の伝導帯端ポテンシャルが持ち上がるため、閾値を増大させることができる。
なお、絶縁膜としてＳｉＮ以外に二酸化珪素（ＳｉＯ2）や酸窒化珪素（ＳｉＯＮ）を用いることができる。
（第３変形例）
本開示の第２の実施の形態に係る電界効果トランジスタの第３変形例の断面図を図１２に示す。当該電界効果トランジスタは、第２の実施の形態に係る電界効果トランジスタに対し、図１２に示すようにゲート電極１０をゲート開口部８の内側に配置した構成であり、Ｘｇａｔｅ＝５μｍである。なお、Ｘａ、Ｘｂ、Ｘｃは上記第２の実施の形態に同じである。
このようにすることで、電界効果トランジスタについてゲート電極１０に電圧を印加することによって制御する、チャネルである２次元電子ガス層９の領域をゲート開口部８の底面近傍に限定することができるので、電界効果トランジスタのピンチオフ電圧をより安定にすることができる。
（第４変形例）
本開示の第２の実施の形態に係る電界効果トランジスタの第４変形例の断面図を図１３に示す。当該電界効果トランジスタは、第１変形例（図１１）に示す電界効果トランジスタに対し、図１３に示すようにゲート電極１０とｐ型半導体層１３とをゲート開口部８の内側に配置した構成である。ここで、Ｘｐ＝５μｍとし、Ｘｇａｔｅ＝３μｍとしている。なお、Ｘａ、Ｘｂ、Ｘｃは上記第２の実施の形態に同じである。
この構成によれば、上記第３変形例（図１２）に係る電界効果トランジスタと同様、電界効果トランジスタについてゲート電極１０に電圧を印加することによって制御する、チャネルである２次元電子ガス層９の領域をゲート開口部８の底面近傍に限定することができるので、電界効果トランジスタのピンチオフ電圧をより安定にすることができる。
（第５変形例）
本発明の第２の実施の形態に係る電界効果トランジスタの第５変形例は、上記第４変形例に係る電界効果トランジスタ（図１３）におけるｐ型半導体層１３の代わりに窒化珪素（ＳｉＮ）よりなる絶縁膜を設けた構成である。
この構成によれば、上記変形例３（図１２）に係る電界効果トランジスタと同様、電界効果トランジスタについてゲート電極１０に電圧を印加することによって制御するチャネルである２次元電子ガス層９の領域をゲート開口部８の底面近傍に限定することができるので、電界効果トランジスタのピンチオフ電圧をより安定にすることができる。また、この構成によれば、絶縁膜によってチャネル部分の伝導帯端ポテンシャルが持ち上がるため、閾値を増大させることができる。
なお、絶縁膜としてＳｉＮ以外に二酸化珪素（ＳｉＯ2）や酸窒化珪素（ＳｉＯＮ）を用いることができる。
なお、第３下地層５を設け、この第３下地層５を第１下地層３からチャネルへのＭｇの拡散を抑制する拡散防止層として作用させたことについては、第１の実施の形態と同様である。この第３下地層５については例えばＩｎＡｌＮやＩｎＡｌＧａＮも拡散防止層として用いることが可能である。
また、第１下地層３について、第１の実施の形態においてはアンドープを想定しているが、ｎ型ドープをすることも可能である。ｎ型ドープをすることで、第３下地層５からの空乏層が上方に伸びにくくなるため、チャネルが狭窄されにくくなりオン抵抗を低減することが可能になる。
なお、この第２の実施の形態において、電界効果トランジスタの素子配置について図２や図６に示す配置が可能であることはいうまでもない。
なお、上記第１の実施の形態および第２の実施の形態において、各半導体層の組成や層厚は表１に限定されず、本開示にかかる発明の思想に基づいて適宜選択することができる。
また、上記第１の実施の形態および第２の実施の形態において、第１再成長層６、第２再成長層、第３再成長層７の原料ガスやガス流量、結晶成長温度は表２に限られず、組成の変更等により適宜変更することができる。
ゲート開口部８の側面の主面とのなす角をθとしたとき、上記第１および第２の実施の形態においてはθ＝４５度としたが、この角度に限定されない。なお、Ｇｘ＞Ｇｙを考慮したとき、より大きなＧｘを得るためにはθ≦４５度が好ましい。
（第３の実施の形態）
本発明の第３の実施の形態における窒化物半導体デバイスの断面図を図１４に示す。本実施形態は第１の実施形態のトランジスタをダイオードに変更したものである。図１４に示すように、本実施の形態の窒化物半導体デバイスでは、主面をＣ面（（０００１）面）とする３００μｍ厚のｎ+型ＧａＮよりなる基板１の上に、８μｍ厚のｎ型ＧａＮよりなるドリフト層２、４００ｎｍ厚のｐ型ＧａＮよりなる第１下地層３、２００ｎｍ厚のアンドープＡｌ0.2Ｇａ0.8Ｎよりなる第２下地層４がこの順に形成されている。そして、第２下地層４の上に各ＧａＮ系半導体層を貫通してドリフト層２にまで達する第１開口部１４が形成されている。ドリフト層２にはＳｉが添加されており、ドナー濃度は例えば１×１０16ｃｍ-3としている。また、第１下地層３にはＭｇが添加されており、アクセプタ濃度は例えば１×１０19ｃｍ-3としている。
第１開口部１４を被覆するように再成長により形成された１００ｎｍ厚のアンドープＧａＮよりなる第１再成長層６、図示しない１ｎｍ厚のアンドープＡｌＮよりなる第２再成長層、５０ｎｍ厚のアンドープＡｌ0.2Ｇａ0.8Ｎよりなる第３再成長層７がこの順に形成されている。
第１再成長層６と第２再成長層との界面には２次元電子ガス層９が形成され、この２次元電子ガス層９は窒化物半導体デバイスの電子走行層（チャネル層）を形成している。
第３再成長層７を形成した後、第１開口部１４から離れて第３再成長層７上に第１下地層３にまで達する第２開口部１５を形成する。そして、第１開口部１４、および、第２開口部１５を覆うようにＰｄよりなるアノード電極２０が形成されており、第２開口部１５においては２次元電子ガス層９とアノード電極２０は電気的に接触している。
なお、基板１の上に形成される各半導体層の主面は、Ｃ面である。
ここで、窒化物半導体装置の層構造を以下の表４にまとめる。
第１開口部１４の開口幅をＸａ、第１開口部１４の底部の幅をＸｂ、第１再成長層６を形成したときのアノード電極２０の直下の底面の幅をＸｃとすると、Ｘａ＝６．４μｍ、Ｘｂ＝５μｍ、Ｘｃ＝２μｍとなる。また、第１開口部１４の側面の、主面とのなす角をθとすると、θ＝４５度である。
なお、ダイオードを構成する各半導体層は有機金属気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ、以下ＭＯＶＰＥと称する）によって形成される。また、第１開口部１４、第２開口部１５はドライエッチングにより形成されている。特に第１開口部１４を形成した後において、第１再成長層６、第２再成長層および第３再成長層７に関するＭＯＶＰＥの条件を記すと、表５のようになる。
なお、表５においてＴＭＧはトリメチルガリウムを表し、ＴＭＡはトリメチルアルミニウムを表す。また、ｓｃｃｍ、ｓｌｍとは標準状態（０℃、１気圧）に換算したときの１分あたりに流れるガスの流量の単位のことであり、１ｓｃｃｍとは１分間に１ｃｍ3のガスが流れる流量であり、１ｓｌｍとは１分間に１リットルのガスが流れる流量である。
本発明の特徴は、二次元電子ガスを利用したショットキーダイオードとバルク層を利用したＰＮダイオードが並列に接続されたダイオードにおいてブロック層を挿入し、ｎｐｎの寄生バイポーラ構造を排除した点にある。これにより、寄生バイポーラ構造の誤動作による耐圧低下を抑制し、ダイオードの高耐圧化が実現できる。
第１再成長層６について＜１−１００＞方向における厚みをＧｘ、＜０００１＞方向（基板１の主面に垂直な方向）の厚みをＧｙとしたとき、本開示のダイオードにおいてはＦｘ＝１．５μｍ、Ｆｙ＝０．１μｍであるので、
であることは明らかである。このようにすることにより、第１開口部１４の側壁に面して形成される２次元電子ガス層９の傾斜キャリア領域と第１下地層３との間の距離を長くして傾斜キャリア領域のシートキャリア濃度の低下を抑えることができ、その結果、２次元電子ガス層９の抵抗を低減させることができ、窒化物半導体デバイスのチャネルの抵抗を低減させることができる。
本開示にかかるダイオードは、数式（数４）となるようにＦｘとＦｙの値を決めることにより、傾斜キャリア領域と第１下地層３との間の距離が長くなることで、第１下地層３と傾斜キャリア領域との間の距離が長くなり、傾斜キャリア領域９ａに対する空乏層の広がりの影響を小さくしている。このようにすることにより、２次元電子ガス層９の抵抗を小さくすることができる。
また、アノード電極２０にはｐ型のＧａＮよりなる第１下地層３とコンタクトをとるための第２開口部１５を設けるが、平坦部における第１再成長層６の層厚が薄いほうが第１開口部１４の深さおよび第２開口部１５の深さを浅くすることができる。第１開口部１４の深さが浅い方がプロセス時間を短縮でき、アノード電極２０のカバレッジも良好になる。
第１開口部１４の上に第１再成長層６、第２再成長層、第３再成長層７が結晶成長するにつれて第１開口部１４の上に形成される凹部の幅は小さくなる。
一般に、第１開口部１４の上に第３再成長層７を結晶成長するにあたり、第１開口部１４の側壁における結晶成長速度と主面方向の結晶成長速度とは異なり、結晶成長速度が小さいほどＡｌの取り込まれ率が大きくなるので第３再成長層７のＡｌ組成が大きくなる。
第３再成長層７のＡｌ組成が大きいほど第３再成長層７と第１再成長層６との間の格子定数差が大きくなって分極が大きくなり、２次元電子ガス層９のシートキャリア濃度が増大する。そのため、２次元電子ガス層９の抵抗が小さくなる。
上記の検討によって２次元電子ガス層９のうち傾斜キャリア領域におけるシートキャリア濃度が小さくなることがわかったので、傾斜キャリア領域においてシートキャリア濃度を増加させるためには、第１開口部１４の側壁における結晶成長速度を主面方向の結晶成長速度より小さくし、この側壁に対向する第３再成長層７のＡｌ組成を大きくすればよい。
第３再成長層７について＜１−１００＞方向における厚みをＢｘ、＜０００１＞方向（基板１の主面に垂直な方向）の厚みをＢｙとしたとき、上記知見をふまえ本開示のダイオードにおいてはＢｘ＝６０ｎｍ、Ｂｙ＝５０ｎｍとし、
としている。このようにすることにより、傾斜キャリア領域においてシートキャリア濃度が増加し、その結果、２次元電子ガス層９の抵抗を低減させることができて窒化物半導体デバイスについてアノード電極２０にバイアスを印加したときの抵抗すなわちオン抵抗を低減することができる。
（第１変形例）
本発明の第３の実施の形態における窒化物半導体デバイスの第１変形例に関する断面図を図１５に示す。
図１５に示す窒化物半導体デバイスと図１４に示す窒化物半導体デバイスとの違いは、アノード電極２０と第３再成長層７と間に、厚さが２００ｎｍのｐ型ＧａＮよりなる第４再成長層２２を設けたことである。その他の構成については、図１４に示す窒化物半導体デバイスと同様である。
この構成により、アノード電極２０にかかる電圧が０Ｖすなわちゼロバイアスのとき、２次元電子ガス層９は第４再成長層２２より伸びる空乏層により空乏化され、アノード電極２０と２次元電子ガス層９が接触している部分のリーク電流を低減することができる。
（第４の実施の形態）
本発明の第４の実施の形態における窒化物半導体デバイスの断面図を図１６に示す。この窒化物半導体はダイオードである。これは第３の実施の形態において第１再成長層６の（０００１）面に沿う方向の層厚が非常に大きい場合と考えることができる。第１再成長層６の成長時間を十分に長くすることで第１開口部１４を第１再成長層６により埋め込まれ、第１再成長層６がほぼ平坦になっている。
なお、第１再成長層６の層厚は、第１開口部１４において０．３μｍである。
なお、第１再成長層６以外の各半導体層の層厚、および各電極の条件は、表４に示すとおりである。
この構成により、第１再成長層６と第２再成長層との間に形成される２次元電子ガス層９をほぼ平坦に、かつＣ面に平行にすることができ、２次元電子ガス層９のシートキャリア濃度の減少を抑えることができる。
また、上記構成により、電界集中を極力避けたいショットキー接合部をより電界集中の少ない箇所へ移動できる。これにより、窒化物半導体デバイスの高耐圧化が可能になる。
（第１変形例）
本発明の第４の実施の形態における窒化物半導体デバイスの第１変形例に関する断面図を図１７に示す。
図１７に示す窒化物半導体デバイスと図１４に示す窒化物半導体デバイスとの違いは、アノード電極２０と第３再成長層７と間に、厚さが２００ｎｍのｐ型ＡｌＧａＮよりなる第４再成長層２２を設けたことである。その他の構成については、図１６に示す窒化物半導体デバイスと同様である。
この構成により、アノード電極２０にかかる電圧が０Ｖすなわちゼロバイアスのとき、２次元電子ガス層９は第４再成長層２２より伸びる空乏層により空乏化され、アノード電極２０と２次元電子ガス層９が接触している部分のリーク電流を低減することができる。
なお、第１再成長層６の層厚は、第１開口部１４において１μｍである。
なお、第１再成長層６以外の各半導体層の層厚、および各電極の条件は、表１に示すとおりである。
この構成により、第１再成長層６と第２再成長層との間に形成される２次元電子ガス層９をほぼ平坦に、かつＣ面に平行にすることができ、２次元電子ガス層９のシートキャリア濃度の減少を抑えることができる。
また、上記構成により、電界集中を極力避けたいショットキー接合部をより電界集中の少ない箇所へ移動できる。これにより、窒化物半導体デバイスの高耐圧化が可能になる。
また、この構成により、アノード電極２０にかかる電圧が０Ｖすなわちゼロバイアスのとき、２次元電子ガス層９は第４再成長層２２より伸びる空乏層により空乏化され、アノード電極２０と２次元電子ガス層９が接触している部分のリーク電流を低減することができる。
（第５の実施の形態）
第３の実施の形態、および第４の実施の形態ではチャネルは１つであったが、ここでは複数のチャネルを有する窒化物半導体デバイスについて説明する。なお、この半導体デバイスは、ダイオードである。
本実施の形態の窒化物半導体デバイスの断面図を図１８に示す。本実施の形態の窒化物半導体デバイスでは、基板１の上に、８μｍ厚のドリフト層２、４００ｎｍ厚の第１下地層３、２００ｎｍ厚の第２下地層４がこの順に形成されており、上記第２下地層４の上に各ＧａＮ系半導体層を貫通して上記ドリフト層２にまで達する第１開口部１４が形成されている。ドリフト層２にはＳｉが添加されており、ドナー濃度は例えば１×１０16ｃｍ-3としている。また、第１下地層３にはＭｇが添加されており、アクセプタ濃度は例えば１×１０19ｃｍ-3としている。
第１開口部１４を被覆するように再成長により形成された１００ｎｍ厚のアンドープＧａＮよりなる第１再成長層６、図示しない１ｎｍ厚のアンドープＡｌＮよりなる１ｎｍ厚の第２再成長層、５０ｎｍ厚のアンドープＡｌ0.2Ｇａ0.8Ｎよりなる第３再成長層７を１周期として、これを複数周期この順に形成されている。図１８では２周期（チャネル数２）の場合のダイオードを示している。
第１再成長層６と第２再成長層との界面には２次元電子ガス層９が形成され、この２次元電子ガス層９は窒化物半導体デバイスの電子走行層（チャネル層）を形成している。
第３再成長層７を形成した後、第１開口部１４から離れて第３再成長層７上に第１下地層３にまで達する第２開口部１５を形成する。そして、第１開口部１４、および、第２開口部１５を覆うようにＰｄよりなるアノード電極２０が形成されており、第２開口部１５においては２次元電子ガス層９とアノード電極２０は電気的に接触している。
なお、基板１の上に形成される各半導体層の主面は、Ｃ面である。
チャネルを複数周期形成した後、第１開口部１４から離れて第３再成長層７上に第１下地層３にまで達する第２開口部１５を形成する。そして、第１開口部１４、および、第２開口部１５を覆うようにＰｄよりなるアノード電極２０が形成されており、第２開口部１５においては２次元電子ガス層９とアノード電極２０は電気的に接触している。
なお、基板１の上に形成される各半導体層の主面は、Ｃ面である。
なお、アノード電極２０の材料にはｎ型窒化物半導体に対してショットキー接触となるような材料であればどんな材料でもよく、例えばＮｉ、Ａｕ、ＷＳｉなどを含む材料を使うことができる。
ここでは第２開口部１５は第１下地層３にまで達する場合について記載しており、こうすることで第１下地層３の電位をアノード電極２０の電位に固定し動作を安定化することができるためより好ましい。しかし、必ずしも第２開口部１５は第１下地層３に達する必要はなく、すべての２次元電子ガス層９とアノード電極２０が電気的に接触する深さであればよい。
カソード電極２１はＴｉとＡｕとの積層体よりなり、基板１の裏面側にＴｉ、Ａｌの順（Ｔｉ／Ａｌ）に形成され、基板１に対しオーミック接触をする。なお、カソード電極２１の電極材料はｎ型に対してオーミック接触となる材料であれば何でもよく、例えばＴｉ／Ａｕが挙げられる。
本構成では２次元電子ガス層９のチャネルを複数形成することができるため、チャネルが１つのダイオードに比べてさらにチャネルの抵抗を低減することが可能になる。
本発明の窒化物半導体デバイスは、民生機器の電源回路等で用いられるパワーデバイスとして有用である。
１ 基板
２ ドリフト層
３ 第１下地層
４ 第２下地層
５ 第３下地層
６ 第１再成長層
７ 第３再成長層
８ ゲート開口部
８ａ 側壁
９ ２次元電子ガス層
９ａ 傾斜キャリア領域
１０ ゲート電極
１１ ソース電極
１２ ドレイン電極
１３ ｐ型半導体層
１４ 第１開口部
１５ 第２開口部
１６ ゲートパッド
１７ ソースパッド
１８ コンタクトホール
２０ アノード電極
２１ カソード電極
２２ 第４再成長層
３０ 単位セル

Claims (16)

  1. 基板と、
    前記基板上に形成された、Ｃ面を主面とする第１の窒化物半導体層と、
    前記第１の窒化物半導体層上に形成された、ｐ型の導電性を有する第２の窒化物半導体層と、
    前記第２の窒化物半導体層に形成され、前記第１の窒化物半導体層にまで達する第１の開口部と、
    前記第２の窒化物半導体層の前記第１の開口部を覆うように形成された、窒化物半導体よりなる第３の窒化物半導体層と、
    前記第１の開口部の領域を含むように前記第３の窒化物半導体層の上に形成された第１の電極と、
    前記基板の裏面に形成された第２の電極とを備え、
    前記第１の開口部の側壁においてＣ面と平行な方向の前記第３の窒化物半導体層の層厚Ｇｘが、前記第１の開口部の外側の平坦部におけるＣ面と垂直な方向の前記第３の窒化物半導体層の層厚Ｇｙよりも厚いことを特徴とする窒化物半導体デバイス。
  2. 前記第１の電極から離れた位置で、かつ前記第３の窒化物半導体層の上に形成された第３の電極をさらに備えることを特徴とする請求項１記載の窒化物半導体デバイス。
  3. 前記第３の窒化物半導体層の上に第４の窒化物半導体層が形成され、
    前記第１の開口部の側壁においてＣ面と平行な方向の前記第４の窒化物半導体層の層厚Ａｘが、前記第１の開口部外側の平坦部におけるＣ面と垂直な方向の前記第４の窒化物半導体層の層厚Ａｙよりも厚いことを特徴とする請求項１または２に記載の窒化物半導体デバイス。
  4. Ｇｘ／ＧｙがＡｘ／Ａｙより大きいことを特徴とする請求項３に記載の窒化物半導体デバイス。
  5. 前記第１の電極と前記第３の窒化物半導体層との間にｐ型の導電性を有する第５の窒化物半導体層を挿入したことを特徴とする請求項１〜４のいずれか１項に記載の窒化物半導体デバイス。
  6. 前記第１の電極の端部、または前記第５の窒化物半導体層の端部が前記第１の開口部の外側に位置することを特徴とする請求項１〜５のいずれか１項に記載の窒化物半導体デバイス。
  7. 前記第３の窒化物半導体層から前記第２の窒化物半導体層にまで達する第２の開口部を有し、前記第３の電極は、前記第２の開口部に形成されていることを特徴とする請求項２〜６のいずれか１項に記載の窒化物半導体デバイス。
  8. 前記第２の窒化物半導体層と前記第３の窒化物半導体層との間に、アンドープの窒化物半導体よりなる第４の半導体層を有することを特徴とする請求項１〜７のいずれか１項に記載の窒化物半導体デバイス。
  9. 前記第４の半導体層は２層よりなり、前記第２の窒化物半導体層に近い側の層のバンドギャップが前記第３の窒化物半導体層に近い側の層のバンドギャップよりも小さいことを特徴とする請求項８に記載の窒化物半導体デバイス。
  10. 前記第２の窒化物半導体層の上に形成された、絶縁性もしくは半絶縁性である、窒化物半導体層よりなるブロック層と、
    前記第３の窒化物半導体層よりバンドギャップが大きい第４の窒化物半導体層と、を備え、
    前記第３の窒化物半導体層は、前記ブロック層の上に形成され、
    前記第１の開口部は、前記ブロック層から前記第１の窒化物半導体層にまで達することを特徴とする請求項１に記載の窒化物半導体デバイス。
  11. 前記ブロック層は、Ｃが３×１０17ｃｍ-3以上添加されたＧａＮ層であることを特徴とする請求項１０に記載の窒化物半導体デバイス。
  12. 前記ブロック層は、Ｆｅ、Ｍｇ、Ｂのいずれか１つ以上が注入されているＧａＮ層であることを特徴とする請求項１０に記載の窒化物半導体デバイス。
  13. 前記第１の開口部とは異なる位置で、かつ前記第４の窒化物半導体層から前記第２の窒化物半導体層に達する第２の開口部を有することを特徴とする請求項１０〜１２のいずれか１項に記載の窒化物半導体デバイス。
  14. 前記第１の電極と前記第４の窒化物半導体層との間にｐ型の導電性を有する第５の窒化物半導体層が設けられることを特徴とする請求項１０〜１３にいずれか１項に記載の窒化物半導体デバイス。
  15. 前記第２の開口部に、前記第１の電極とは異なり、かつオーミック特性を有する第３の電極を有することを特徴とする請求項１３または１４に記載の窒化物半導体デバイス。
  16. 前記第２の開口部の直下には前記第２の窒化物半導体層が形成され、前記第１の開口部においては前記ブロック層と前記第１の窒化物半導体層とが接することを特徴とする請求項１３または１４に記載の窒化物半導体デバイス。
JP2015562718A 2014-02-13 2015-01-29 窒化物半導体デバイス Active JP6511645B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014025356 2014-02-13
JP2014025356 2014-02-13
JP2014071476 2014-03-31
JP2014071476 2014-03-31
PCT/JP2015/000386 WO2015122135A1 (ja) 2014-02-13 2015-01-29 窒化物半導体デバイス

Publications (2)

Publication Number Publication Date
JPWO2015122135A1 true JPWO2015122135A1 (ja) 2017-03-30
JP6511645B2 JP6511645B2 (ja) 2019-05-15

Family

ID=53799888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015562718A Active JP6511645B2 (ja) 2014-02-13 2015-01-29 窒化物半導体デバイス

Country Status (3)

Country Link
US (1) US10050138B2 (ja)
JP (1) JP6511645B2 (ja)
WO (1) WO2015122135A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240478B2 (en) * 2014-04-16 2016-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. 3D UTB transistor using 2D material channels
JP6685278B2 (ja) * 2015-03-11 2020-04-22 パナソニック株式会社 窒化物半導体装置
JP6575304B2 (ja) * 2015-10-30 2019-09-18 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP6755892B2 (ja) * 2016-02-08 2020-09-16 パナソニック株式会社 半導体装置
WO2017138505A1 (ja) 2016-02-12 2017-08-17 パナソニック株式会社 半導体装置
CN106409901B (zh) * 2016-10-27 2019-10-11 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
US20200044068A1 (en) * 2017-03-31 2020-02-06 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
WO2018223387A1 (zh) * 2017-06-09 2018-12-13 苏州晶湛半导体有限公司 一种增强型开关器件及其制造方法
TW201911583A (zh) * 2017-07-26 2019-03-16 新唐科技股份有限公司 異質接面蕭特基二極體元件
DE102017215296A1 (de) * 2017-09-01 2019-03-07 Robert Bosch Gmbh Feldeffekttransistor und Verfahren zur Herstellung eines Feldeffekttransistors
JP2019075433A (ja) * 2017-10-13 2019-05-16 株式会社豊田中央研究所 半導体装置およびその製造方法
JP7017579B2 (ja) * 2017-11-16 2022-02-08 パナソニック株式会社 窒化物半導体装置
JP2019169572A (ja) * 2018-03-22 2019-10-03 株式会社東芝 半導体装置及びその製造方法
JP7157138B2 (ja) * 2018-03-22 2022-10-19 パナソニックホールディングス株式会社 窒化物半導体装置
JP7303807B2 (ja) * 2018-07-17 2023-07-05 パナソニックホールディングス株式会社 窒化物半導体装置
JP7361723B2 (ja) * 2018-12-27 2023-10-16 パナソニックホールディングス株式会社 窒化物半導体装置
WO2021070469A1 (ja) * 2019-10-09 2021-04-15 パナソニック株式会社 窒化物半導体デバイス
JPWO2021079686A1 (ja) * 2019-10-24 2021-04-29
US11848371B2 (en) * 2020-07-02 2023-12-19 Xerox Corporation Polarization controlled transistor
WO2022181100A1 (ja) * 2021-02-24 2022-09-01 パナソニックホールディングス株式会社 窒化物半導体装置
CN115810663A (zh) * 2021-09-14 2023-03-17 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
DE102023200115A1 (de) 2023-01-10 2024-07-11 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikales Halbleiterbauelement, insbesondere vertikaler Transistor, mit minimierten Source-Drain-Leckageströmen

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068981A (ja) * 2001-08-29 2003-03-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2011155221A (ja) * 2010-01-28 2011-08-11 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2011222765A (ja) * 2010-04-09 2011-11-04 Sumitomo Electric Ind Ltd 窒化物電子デバイス、窒化物電子デバイスを作製する方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855981B2 (en) 2001-08-29 2005-02-15 Denso Corporation Silicon carbide power device having protective diode
JP4916671B2 (ja) 2005-03-31 2012-04-18 住友電工デバイス・イノベーション株式会社 半導体装置
JP5697012B2 (ja) * 2009-03-31 2015-04-08 古河電気工業株式会社 溝の形成方法、および電界効果トランジスタの製造方法
WO2012137309A1 (ja) * 2011-04-05 2012-10-11 住友電気工業株式会社 窒化物電子デバイスを作製する方法
US20140203329A1 (en) * 2011-06-03 2014-07-24 Summitomo Electric Industries, Ltd. Nitride electronic device and method for fabricating nitride electronic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068981A (ja) * 2001-08-29 2003-03-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2011155221A (ja) * 2010-01-28 2011-08-11 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2011222765A (ja) * 2010-04-09 2011-11-04 Sumitomo Electric Ind Ltd 窒化物電子デバイス、窒化物電子デバイスを作製する方法

Also Published As

Publication number Publication date
US10050138B2 (en) 2018-08-14
US20160329421A1 (en) 2016-11-10
WO2015122135A1 (ja) 2015-08-20
JP6511645B2 (ja) 2019-05-15

Similar Documents

Publication Publication Date Title
JP6511645B2 (ja) 窒化物半導体デバイス
US10529841B2 (en) Field effect transistor
US10043896B2 (en) III-Nitride transistor including a III-N depleting layer
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
JP5611653B2 (ja) 窒化物半導体素子
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
US20140110759A1 (en) Semiconductor device
US9401403B2 (en) Nitride semiconductor structure
US7728354B2 (en) Semiconductor device
US20110272740A1 (en) Field effect transistor and method of manufacturing the same
JPWO2017138505A1 (ja) 半導体装置
JP5997234B2 (ja) 半導体装置、電界効果トランジスタおよび電子装置
US8564021B2 (en) Semiconductor device and its manufacturing method
US20150263155A1 (en) Semiconductor device
JPWO2007069601A1 (ja) 電界効果トランジスタ
US20200388702A1 (en) Field effect transistor including gradually varying composition channel
US20160211357A1 (en) Semiconductor device
JP5721782B2 (ja) 半導体装置
JP6314316B2 (ja) 窒化物半導体デバイス
JP7361723B2 (ja) 窒化物半導体装置
JP2011108712A (ja) 窒化物半導体装置
JP2019192795A (ja) 高電子移動度トランジスタ
JP2015005671A (ja) ダイオード
WO2023112374A1 (ja) 窒化物半導体デバイス
JP2013183034A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190311

R151 Written notification of patent or utility model registration

Ref document number: 6511645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151