JPWO2015118598A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JPWO2015118598A1
JPWO2015118598A1 JP2015560865A JP2015560865A JPWO2015118598A1 JP WO2015118598 A1 JPWO2015118598 A1 JP WO2015118598A1 JP 2015560865 A JP2015560865 A JP 2015560865A JP 2015560865 A JP2015560865 A JP 2015560865A JP WO2015118598 A1 JPWO2015118598 A1 JP WO2015118598A1
Authority
JP
Japan
Prior art keywords
line
light emitting
organic
voltage
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015560865A
Other languages
English (en)
Other versions
JP6248269B2 (ja
Inventor
晋也 小野
晋也 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of JPWO2015118598A1 publication Critical patent/JPWO2015118598A1/ja
Application granted granted Critical
Publication of JP6248269B2 publication Critical patent/JP6248269B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

本開示に係る有機ＥＬ表示装置（１）は、複数の画素（３）を有する有機ＥＬ表示装置であって、薄膜トランジスタアレイ装置（２）と、薄膜トランジスタアレイ装置（２）の上方に設けられた発光層（５２）と、発光層（５２）を複数のライン状に区画する複数のバンク（３ａ）と、薄膜トランジスタアレイ装置（２）に設けられ複数の画素（３）へ予め定められた電圧を供給するための複数の電源線（８）とを備え、複数の画素（３）の各々は、ライン状に区画された発光層（５２）の一部を含み供給された電流に応じて発光する有機ＥＬ素子（５）と、有機ＥＬ素子（５）に電流を供給する駆動トランジスタと、駆動トランジスタの閾値電圧を保持するための保持容量とを有し、複数の電源線（８）の各々は、上面視において、複数のバンク（３ａ）と交差するように配置されている。

Description

本発明は、表示装置に関する。
電流駆動型の発光素子を用いた表示装置として、有機エレクトロルミネッセンス（ＥＬ）素子を用いた表示装置が知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置に必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。
例えば、特許文献１には、アクティブマトリクス型の表示装置における電源配線を改善して、画素の高精細化を図る構成が開示されている。
特開２００８−６５１９９号公報
しかしながら、このような表示装置では、表示ムラが発生する虞がある。
そこで、本開示は、表示ムラを抑制できる表示装置を提供する。
本開示に係る表示装置の一態様は、複数の画素を有する表示装置であって、回路基板と、回路基板の上方に設けられた発光層と、発光層を複数のライン状に区画する複数の第１隔壁と、回路基板に設けられ、複数の画素へ予め定められた電圧を供給するための複数の電源線とを備え、複数の画素の各々は、ライン状に区画された発光層の一部を含み、供給された電流に応じて発光する発光素子と、発光素子に電流を供給する駆動トランジスタと、駆動トランジスタの閾値電圧を保持するための保持容量とを有し、複数の電源線の各々は、上面視において、複数の第１隔壁と交差するように配置されている。
本開示における表示装置は、表示ムラを抑制できる。
図１は、実施の形態１に係る有機ＥＬ表示装置の一部切り欠き斜視図である。 図２は、実施の形態１に係る有機ＥＬ表示装置のバンクの例を示す斜視図である。 図３は、実施の形態１における画素の構造を示す断面図である。 図４は、実施の形態１に係る有機ＥＬ表示装置における画素回路の構成を示す電気回路図である。 図５は、実施の形態１に係る有機ＥＬ表示装置における画素回路の動作を示すタイミングチャートである。 図６は、図５に示すＶｔｈ検出期間における画素回路の状態を示す説明図である。 図７は、図５に示す発光期間における画素回路の状態を示す説明図である。 図８は、実施の形態１に係る有機ＥＬ表示装置における、電源線（ＶＲＥＦ線）及びバンクの配置を示す図である。 図９は、実施の形態１に係る有機ＥＬ表示装置における、第１ＲＥＳＥＴ線の配置の他の例を示す図である。 図１０は、実施の形態１に係る有機ＥＬ表示装置における、第１ＲＥＳＥＴ線の配置のさらに他の例を示す図である。 図１１は、実施の形態１の変形例に係る有機ＥＬ表示装置における画素回路の構成を示す電気回路図である。 図１２は、実施の形態１の変形例に係る有機ＥＬ表示装置における、電源線（ＤＡＴＡ線）及びバンクの配置を示す図である。 図１３は、実施の形態２において、図５に示すＶｔｈ検出期間における画素回路の状態を示す説明図である。 図１４は、実施の形態２における駆動トランジスタのＩ−Ｖ特性を示すグラフである。 図１５は、実施の形態２に係る有機ＥＬ表示装置における、電源線（ＶＤＤ線）及びバンクの配置を示す図である。 図１６は、実施の形態３において、図５に示すＥＬリセット期間における画素回路の状態を示す説明図である。 図１７は、実施の形態３に係る有機ＥＬ表示装置における、電源線（ＶＲＳＴ線）及びバンクの配置を示す図である。 図１８は、他の変形例に係る有機ＥＬ表示装置のバンクの例を示す斜視図である。 図１９は、他の変形例に係る有機ＥＬ表示装置における、電源線（例えば、ＶＲＥＦ線）及びバンクの配置を示す図である。 図２０は、他の変形例に係る有機ＥＬ表示装置における、電源線（例えば、ＶＲＥＦ線）及びバンクの配置を示す図である。 図２１は、本開示の表示装置を内蔵した薄型フラットＴＶの外観図である。
（本開示に至った知見）
実施の形態を説明する前に、まず、本開示に至った知見について説明する。
有機ＥＬ素子を有する表示装置では、インクジェット法等の湿式製膜法を用いて、有機ＥＬ素子の発光層が形成される場合がある。このようなインクジェット法による発光層の形成は、例えば、複数のライン状に形成された隔壁（バンクとも言う）の間に位置する画素行（又は画素列）に対して有機半導体材料溶液が滴下されることにより形成されている。よって、表示装置は、隣り合う２つの隔壁によって区画されたライン状の発光層を複数個有することになる。
このライン状に区画された発光層の膜厚は、形成時に滴下された有機半導体材料溶液の量および濃度および乾燥条件によってバラつく虞がある。例えば、発光層が隔壁によって画素行（又は画素列）ごとに区画された場合、同一の画素行（又は同一の画素列）に形成された発光層の膜厚は略同一となるが、互いに異なる画素行（又は画素列）に形成された発光層の膜厚は異なる虞がある。
つまり、インクジェット法等の湿式製膜法により形成されたライン状の発光層を複数個有する表示装置では、ライン毎に発光層の膜厚が異なる虞がある。
本発明者は、このようなライン毎の発光層の膜厚のバラつきにより、表示ムラが発生するという知見を見出した。そこで、本発明者は、ライン毎の発光層の膜厚のバラつきによる表示ムラを抑制できる発明を創作するに至った。
すなわち、本開示に係る表示装置の一態様は、複数の画素を有する表示装置であって、回路基板と、回路基板の上方に設けられた発光層と、発光層を複数のライン状に区画する複数の第１隔壁と、回路基板に設けられ、複数の画素へ予め定められた電圧を供給するための複数の電源線とを備え、複数の画素の各々は、ライン状に区画された発光層の一部を含み、供給された電流に応じて発光する発光素子と、発光素子に電流を供給する駆動トランジスタと、駆動トランジスタの閾値電圧を保持するための保持容量とを有し、複数の電源線の各々は、上面視において、複数の第１隔壁と交差するように配置されている。
このように、上面視において、複数の電源線の各々が複数の第１隔壁と交差するように配置されていることにより、各電源線は、複数のライン状に区画された発光層のうち複数ラインの発光層を含む複数の発光素子と電気的に接続された状態となる。したがって、各電源線には、負荷として、複数ラインの発光層を含む複数の発光素子の容量成分が接続されているとみなせる。よって、ライン毎に発光層の膜厚が異なっている場合であっても、各電源線の負荷は、特定のラインの発光層の膜厚には依存しにくくなる。その結果、複数の電源線の電圧降下量にバラつきが生じにくくなる。ここで、複数の電源線の電圧降下量にバラつきが生じている場合には、複数の第１隔壁に対応するスジ状の模様が表示される虞がある。したがって、本開示に係る表示装置は、複数の電源線の電圧降下量にバラつきが生じにくくなることにより、当該スジ状の模様の表示を抑制できる。つまり、表示ムラを抑制できる。
また、表示装置は、さらに、複数の第１隔壁と交差するように配置され、複数の第１隔壁とともに発光層を格子状に区画する複数の第２隔壁を備え、複数の第１隔壁は、複数の第２隔壁より上方へ突出してもよい。
これにより、簡素な製造プロセスで、格子の開口に発光層を形成することができる。
また、発光素子は、さらに、回路基板の上方に設けられ、ライン状に区画された発光層の一部を介して互いに対向するように設けられた陽極及び陰極を含み、発光層は、正孔注入層、正孔輸送層、有機発光層、電子輸送層、及び、電子注入層が、この順に陽極側から順に積層されていてもよい。
また、正孔注入層、正孔輸送層、有機発光層、電子輸送層、及び、電子注入層のうち少なくとも１つは、印刷により形成されていてもよい。
ここで、印刷により形成された層は、複数のライン状に区画された発光層のライン毎に、当該層の厚みがバラつく虞がある。つまり、発光層が有する、正孔注入層、正孔輸送層、有機発光層、電子輸送層、及び、電子注入層のうち少なくとも１つの層が印刷により形成されている場合には、複数のライン状に区画された発光層のライン毎に、発光層の厚みがバラつく虞がある。そこで、複数の電源線の各々が複数の第１隔壁と交差するように配置されていることにより、発光層のうち少なくとも１つの層が印刷により形成されている場合であっても、表示ムラを抑制できる。
また、複数の電源線の各々は、上面視において、複数の第１隔壁に直交するように配置されていてもよい。
また、保持容量は、第１電極が駆動トランジスタのゲートと電気的に接続され、第２電極が駆動トランジスタのソース及び発光素子の陽極と電気的に接続され、表示装置は、複数の画素の各々における閾値電圧を検出するための基準となる基準電圧を供給するための複数の基準電圧電源線と、駆動トランジスタのドレインと電気的に接続され、複数の画素の各々における発光素子を発光させる電流を供給するための複数の正電源線とを備え、複数の画素の各々は、さらに、基準電圧電源線と保持容量の第１電極との導通及び非導通を切り換える第１スイッチを有し、複数の基準電圧電源線及び複数の正電源線の少なくとも一方は、複数の電源線であってもよい。
ここで、駆動トランジスタの閾値電圧検出時、基準電圧電源線及び正電源線には、当該閾値電圧を検出するための閾値検出電流の少なくとも一部の電流が流れるので、電圧降下が発生する。基準電圧電源線に発生した電圧降下は、発光時に画素に流れる電流に影響を及ぼす。また、正電源線に発生した電圧降下は、駆動トランジスタの閾値電圧の検出結果に影響を及ぼす。よって、複数の基準電圧電源線間に電圧降下量のバラつきが発生した場合、及び、複数の正電源線間に電圧降下量のバラつきが発生した場合は、いずれも表示ムラが生じる。そこで、複数の基準電圧電源線及び複数の正電源線の少なくとも一方の各々が複数の第１隔壁と交差するように配置されていることにより、当該少なくとも一方の電圧降下量のバラつきを抑制できる。よって、表示ムラを抑制できる。
また、表示装置は、複数の基準電圧電源線として、複数の画素の輝度を決定する信号電圧、及び、基準電圧を供給するための複数の信号線を備えてもよい。
このように、信号線によって基準電圧を供給するための基準電圧電源線を代用するので、配線数を削減することができる。よって、レイアウト設計が容易になる。
また、保持容量は、第１電極が駆動トランジスタのゲートと電気的に接続され、第２電極が駆動トランジスタのソース及び発光素子の陽極と電気的に接続され、表示装置は、複数の画素の各々における発光素子に保持された電圧をリセットするためのリセット電圧を供給するための複数のリセット電源線と、駆動トランジスタのドレインと電気的に接続され、複数の画素の各々における発光素子を発光させる電流を供給するための複数の正電源線とを備え、複数の画素の各々は、さらに、リセット電源線と保持容量の第２電極及び発光素子の陽極との導通及び非導通を切り換える第２スイッチを有し、複数のリセット電源線及び複数の正電源線の少なくとも一方は、複数の電源線であってもよい。
ここで、駆動トランジスタの閾値電圧を検出するために発光素子の容量成分に蓄積された電荷をリセットする際に、リセット電源線には、当該電荷による電流が流れるので、電圧降下が発生する。リセット電源線に発生した電圧降下は、駆動トランジスタの閾値電圧の検出結果に影響を及ぼす。よって、複数のリセット電源線に電圧降下量のバラつきが発生した場合は、表示ムラが生じる。また、上述したように、複数の正電源線間に電圧降下量のバラつきが発生した場合にも、表示ムラが生じる。そこで、複数のリセット電源線及び複数の正電源線の少なくとも一方の各々が複数の第１隔壁と交差するように配置されていることにより、当該少なくとも一方の電圧降下量のバラつきを抑制できる。よって、表示ムラを抑制できる。
以下、本開示に係る表示装置の一態様について、図面を参照しながら具体的に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
なお、発明者らは、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。例えば、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、以下の各図は、模式図であり、必ずしも厳密に図示したものではない。
（実施の形態１）
本実施の形態に係る有機ＥＬ表示装置は、本開示に係る表示装置の一態様であって、複数の電源線の各々が、上面視において、発光層をライン状に区画する複数のバンクと交差するように配置されている。以下、本実施の形態に係る有機ＥＬ表示装置について、具体的に説明する。
［有機ＥＬ表示装置］
まず、実施の形態１に係る有機ＥＬ表示装置１の構成について、図１〜図３を用いて説明する。図１は、実施の形態１に係る有機ＥＬ表示装置の一部切り欠き斜視図である。図２は、実施の形態１に係る有機ＥＬ表示装置のバンクの例を示す斜視図である。なお、図１では、陽極５１及び発光層５２が全面に亘って図示されているが、具体的には、陽極５１は画素３毎に分離され、発光層５２はライン状に区画されている。また、以下では、説明の便宜のため、Ｚ軸方向を上下方向として示しており、Ｚ軸方向プラス側を上側として説明している箇所があるが、実際の使用態様において、Ｚ軸方向が上下方向になるとは限らない。
図１に示すように、有機ＥＬ表示装置１は、下層より、複数個の薄膜トランジスタが配置された薄膜トランジスタアレイ装置（回路基板）２と、下部電極である陽極５１、有機材料からなる有機発光層を含む発光層５２及び透明な上部電極である陰極５３からなる有機ＥＬ素子５（発光素子）との積層構造により構成される。具体的には、有機ＥＬ表示装置１は、薄膜トランジスタアレイ装置２と、薄膜トランジスタアレイ装置２の上方に設けられた発光層５２と、発光層５２を複数のライン状に区画する複数のバンク３ａ（第１隔壁）と、薄膜トランジスタアレイ装置２に設けられ、複数の画素３へ予め定められた電圧を供給するための複数の電源線８とを備える。
薄膜トランジスタアレイ装置２には複数の画素３がマトリクス状に配置されており、各画素３は、ライン状に区画された発光層５２の一部を含み、さらに画素回路４が設けられている。この複数の画素３は、各々が各色の画素（赤色の画素３Ｒ、緑色の画素３Ｇ、青色の画素３Ｂ）のいずれかに対応する。なお、画素３Ｒ、３Ｇ、３Ｂは、表示色が異なることを除いて同一の構成であるので、以降、画素３Ｒ、３Ｇ、３Ｂを特に区別せず、単に画素３として説明する場合がある。
有機ＥＬ素子５は、複数の画素３のそれぞれに対応して形成されており、各画素３に設けられた画素回路４によって各有機ＥＬ素子５の発光の制御が行われる。有機ＥＬ素子５は、複数の薄膜トランジスタを覆うように形成された層間絶縁膜（平坦化膜）の上に形成される。
また、有機ＥＬ素子５は、一対の電極である陽極５１と陰極５３との間に発光層５２が配置された構成となっており、発光層５２は、有機材料からなる有機発光層を含む。この発光層５２の具体的な構成については、後述する。
各画素３は、それぞれの画素回路４によって駆動制御される。また、薄膜トランジスタアレイ装置２には、画素３の行方向（Ｘ軸と平行な方向）に沿って配置される複数のＳＣＡＮ線（走査線）６と、ＳＣＡＮ線６と交差するように画素３の列方向（Ｙ軸と平行な方向）に沿って配置される複数のＤＡＴＡ線（信号線）７と、複数の電源線８（本実施の形態では後述するＶＲＥＦ線）とが形成されている。各画素３は、例えば直交するＳＣＡＮ線６とＤＡＴＡ線７とによって区画されている。なお、画素回路４の具体的な構成については、後述する。
複数の電源線８は、複数の画素３へ予め定められた電圧を供給するための配線である。この複数の電源線８の各々は、上面視において（Ｚ軸方向プラス側から視て）、複数のバンク３ａと交差するように配置されている。例えば、複数の電源線８の各々は、上面視において、複数のバンク３ａと直交するように配置されている。
なお、複数の画素３へ予め定められた電圧を供給するための配線としては、例えば、後述するＶＲＥＦ線、ＶＤＤ線、ＶＳＳ線、及び、ＶＲＳＴ線等が挙げられるが、本実施の形態では、電源線８としてＶＲＥＦ線を例に、以下説明する。つまり、本実施の形態では、ＶＲＥＦ線以外の電源線であるＶＤＤ線、ＶＳＳ線、及び、ＶＲＳＴ線は、上面視において（Ｚ軸方向プラス側から視て）、複数のバンク３ａと平行に配置されていてもよい。
［画素］
ここで、画素３の具体的な構成について、図３を用いて詳述する。図３は、本実施の形態における画素３の構造を示す断面図である。
同図及び図１に示すように、画素３は、下層より、複数個の薄膜トランジスタが配置された薄膜トランジスタアレイ装置（回路基板）２と、下部電極である陽極５１、有機材料からなる有機発光層を含む発光層５２及び透明な上部電極である陰極５３からなる有機ＥＬ素子５との積層構造により構成される。なお、図１では、図示を省略していたが、画素３は、有機ＥＬ素子５の陰極５３の上に積層された透明封止膜９を備える。
薄膜トランジスタアレイ装置２は、下層より、基板２０１と、当該基板２０１上に形成された駆動回路層２０２とを備える。
基板２０１は、複数の画素３が行列状に配置される板状の部材であり、例えば、ガラス基板である。なお、基板２０１は、樹脂からなるフレキシブル基板などを用いることも可能である。なお、図３に示したようなトップエミッション構造の場合には、基板２０１は透明である必要はないので、非透明の基板、例えば、シリコン基板や金属板を用いることもできる。
駆動回路層２０２は、有機ＥＬ素子５の発光の制御を行う画素回路４が形成されている。駆動回路層２０２に形成されている画素回路４としては、具体的には、有機ＥＬ素子５に電流を供給するための駆動トランジスタである薄膜トランジスタ等が含まれる。この駆動回路層２０２は、平坦化膜により、その上面の平担性が確保されている。
有機ＥＬ素子５は、同図ならびに図１及び図２に示すように、下部電極である陽極５１、少なくとも有機材料からなる有機発光層を含む発光層５２、及び、透明な上部電極である陰極５３からなる有機ＥＬ素子５との積層構造により構成される。
陽極５１は、駆動回路層２０２の平坦化膜の表面上に積層され、陰極５３に対して正の電圧を発光層５２に印加する電極であり、画素３毎に設けられている。この陽極５１と対応する画素回路４とは、コンタクトホール及び中継電極を介して電気的に接続されている。陽極５１を構成する陽極材料としては、例えば、反射率の高い金属であるＡｌ、Ａｇ、またはそれらの合金が好ましい。また、陽極５１の厚さは、例えば、１００〜３００ｎｍである。
発光層５２は、正孔注入層５２１と、正孔輸送層５２２と、有機発光層５２３と、電子輸送層５２４と、電子注入層５２５とを備える。この発光層５２は、ライン状に形成された複数のバンク３ａによって区画されることにより、上面視において（Ｚ軸方向プラス側から視て）、ライン状（短冊形状）に区画されている。
ここで、「発光層５２が区画される」とは、発光層５２を構成する複数の層（正孔注入層５２１と、正孔輸送層５２２と、有機発光層５２３と、電子輸送層５２４と、電子注入層５２５）の各々が上面視において必ずしも分離されていなくてもよく、当該発光層５２を構成する複数の層のうち少なくとも有機発光層５２３が上面視において分離されていることを意味する。つまり、正孔注入層５２１と、正孔輸送層５２２と、電子輸送層５２４と、電子注入層５２５との少なくとも１つは、分離されていなくてもよい。つまり、「発光層５２が区画される」とは、例えば、当該発光層５２の色を決定する有機発光層５２３が分離されていればよい。
発光層５２が画素３の行方向に沿って区画されることにより、ライン状に区画された発光層５２は、同一行の複数の画素３に対応するように配置されている。よって、各画素３の有機ＥＬ素子５は、ライン状に区画された発光層５２の一部を含む。
例えば、同一行には同色の画素３が配置されている。よって、ライン状に区画された発光層５２の各々は、画素３の各色に対応して配置されている。つまり、区画された発光層５２のうち一の発光層５２は、赤色の画素３（画素３Ｒ）に対応し、区画された発光層５２のうち他の一の発光層５２は、緑色の画素３（画素３Ｇ）に対応する。すなわち、区画された発光層５２のうち発光層５２は、例えば、同一行（同色）の複数の画素３の複数の陽極５１を覆うように配置されている。
言い換えると、バンク３ａは、発光層５２を複数のライン状に区画する。例えば、バンク３ａは、複数の画素３を色ごとに区画するように、隣り合う異なる色の画素３の間に形成されている。
具体的には、バンク３ａは、陽極５１の表面上に形成され、例えば、インクジェット法等の湿式製膜法を用いて形成される正孔注入層５２１、正孔輸送層５２２、有機発光層５２３、もしくは、電子輸送層５２４を所定の領域に形成する隔壁としての機能を有する。バンク３ａに用いられる材料は、無機物質および有機物質のいずれであってもよいが、高い撥液性と厚膜（高さ）が同時に求められるため、一般的に有機物質の方がより好ましく用いることができる。このような材料の例としては、フッ素を含有するポリイミド、ポリアクリルなどの樹脂が挙げられる。バンク３ａの厚さは、例えば、１００〜３０００ｎｍ程度である。
正孔注入層５２１は、陽極５１の表面上に形成され、正孔を安定的に、又は正孔の生成を補助して、有機発光層５２３へ正孔を注入する機能を有する。これにより、発光層５２の駆動電圧が低電圧化され、正孔注入の安定化により素子が長寿命化される。正孔注入層５２１の材料としては、例えばＰＥＤＯＴ（ポリエチレンジオキシチオフェン）などを用いることができる。また、正孔注入層５２１の膜厚は、例えば、１０ｎｍ〜１００ｎｍ程度にすることが好ましい。
正孔輸送層５２２は、正孔注入層５２１の表面上に形成され、正孔注入層５２１から注入された正孔を有機発光層５２３内へ効率良く輸送し、有機発光層５２３と正孔注入層５２１との界面での励起子の失活防止をし、さらには電子をブロックする機能を有する。正孔輸送層５２２としては、低分子有機材料だけでなく、インクジェット法等の湿式製膜法で製膜できる発光性の高分子有機材料も適用される。また、正孔輸送層５２２の厚さは、例えば、５〜５０ｎｍ程度である。
なお、正孔輸送層５２２は、その隣接層である正孔注入層５２１や有機発光層５２３の材料により、省略される場合がある。
有機発光層５２３は、正孔輸送層５２２の表面上に形成され、正孔と電子が注入され再結合されることにより励起状態が生成され発光する機能を有する。有機発光層５２３としては、低分子有機材料だけでなく、インクジェット法等の湿式製膜法で製膜できる発光性の高分子有機材料も適用される。高分子有機材料の特徴としては、デバイス構造が簡単であること、膜の信頼性に優れ、低電圧駆動のデバイスであることも挙げることができる。芳香環または縮合環のような共役系を持った高分子あるいはπ共役系高分子は蛍光性を有することから、有機発光層５２３を構成する高分子有機材料として用いることができる。有機発光層５２３を構成する高分子発光材料としては、例えば、ポリフェニレンビニレン（ＰＰＶ）またはその誘導体（ＰＰＶ誘導体）、ポリフルオレン（ＰＦＯ）またはその誘導体（ＰＦＯ誘導体）、ポリスピロフルオレン誘導体などを挙げることができる。また、ポリチオフェンまたはその誘導体を用いることも可能である。有機発光層５２３の厚さは、例えば、１０〜１００ｎｍ程度である。
電子輸送層５２４は、有機発光層５２３の表面上に形成され、電子注入層５２５から注入された電子を有機発光層５２３内へ効率良く輸送し、有機発光層５２３と電子注入層５２５との界面での励起子の失活防止をし、さらには電子をブロックする機能を有する。電子輸送層５２４を構成する材料としては、例えば、ニトロ置換フルオレノン誘導体、チオピランジオキサイド誘導体、ジフェキノン誘導体、ペリレンテトラカルボキシル誘導体、アントラキノジメタン誘導体、フレオレニリデンメタン誘導体、アントロン誘導体、オキサジアゾール誘導体、ペリノン誘導体、キノリン錯体誘導体などが挙げられる。また、電子輸送層５２４の厚さは、例えば、０．５〜５０ｎｍ程度である。
電子注入層５２５は、有機発光層５２３の上に形成され、有機発光層５２３への電子注入の障壁を低減し発光層５２の駆動電圧を低電圧化すること、励起子失活を抑制する機能を有する。これにより、電子注入を安定化し素子を長寿命化すること、また正孔注入層５２１から注入される正孔量とバランスされた電子量を注入することで発光層で発生する光子の生成効率を向上させることが可能となる。電子注入層５２５は、特に限定されるものではないが、好ましくはバリウム、アルミニウム、フタロシアニン、フッ化リチウム、さらに、バリウム−アルミニウム積層体などからなる。電子注入層５２５の厚さは、例えば、２〜５０ｎｍ程度である。
陰極５３は、電子注入層５２５の表面上に積層され、陽極５１に対して負の電圧を発光層５２に印加し、電子を素子内（特に有機発光層５２３）に注入する機能を有する。陰極５３としては、特に限定されるものではないが、透過率の高い物質および構造を用いることが好ましい。これにより、発光効率が高いトップエミッション型の有機ＥＬ素子を実現することができる。陰極５３の構成としては、特に限定されるものではないが、金属酸化物層もしくは薄膜金属層が用いられる。この金属酸化物層としては、特に限定されるものではないが、インジウム錫酸化物（以下、ＩＴＯと記す）、あるいはインジウム亜鉛酸化物（以下、ＩＺＯと記す）からなる層が用いられる。薄膜金属層としては、Ａｌ、Ａｇ、Ｍｇ等の単層膜もしくは積層膜もしくは共蒸着膜である。また、これら陰極５３の厚さは、例えば、５〜２００ｎｍ程度である。
透明封止膜９は、陰極５３の表面上に形成され、水分から素子を保護する機能を有する。また、透明封止膜３１０は、透明であることが要求される。透明封止膜９は、例えば、ＳｉＮ、ＳｉＯＮ、または有機膜からなる。また、透明封止膜９の厚さは、例えば、２０〜５０００ｎｍ程度である。
以上説明した画素３の構造により、有機ＥＬ表示装置１は、トップエミッション型のアクティブマトリクス型表示装置としての機能を有する。また、各画素３Ｒ、３Ｇ、３Ｂは、バンク３ａによって色ごとに区画されている。このバンク３ａは、例えば、複数の突条によって、ライン状に形成されている。そして、この隣り合う突条で挟まれる部分が、画素３Ｒ、３Ｇ、３Ｂの色に一対一で対応している。
［画素回路］
次に、画素３における画素回路４について、図４〜図６を用いて詳細に説明する。
＜回路構成＞
まず、画素回路４の構成について、図４を用いて説明する。図４は、実施の形態１に係る有機ＥＬ表示装置１における画素回路４の構成を示す電気回路図である。
画素回路４は、上述したように、有機ＥＬ素子５の発光を制御する回路である。この画素回路４は、駆動トランジスタＱｄと、トランジスタＱｓｃａｎと、トランジスタＱｒｅｆ（第１スイッチ）と、トランジスタＱｒｓｔ（第２スイッチ）と、トランジスタＱｅｎｂと、有機ＥＬ素子５と、保持容量Ｃｓとを備えている。また、画素回路４には、ＳＣＡＮ線６と、ＤＡＴＡ線７と、ＶＲＥＦ線８３（基準電圧電源線）と、ＶＤＤ線８１（正電源線）と、ＶＳＳ線８２（負電源線）と、ＶＲＳＴ線８４（リセット電源線）と、ＥＮＡＢＬＥ線９１と、第１ＲＥＳＥＴ線９２と、第２ＲＥＳＥＴ線９３とが接続されている。
ＶＲＥＦ線８３は、駆動トランジスタＱｄの閾値電圧を検出するための基準となる基準電圧ＶＲＥＦを供給するための電源線である。電圧ＶＤＤを供給するためのＶＤＤ線８１は、有機ＥＬ素子５を発光させる電流を供給するための電源線である。電圧ＶＳＳを供給するためのＶＳＳ線８２は、有機ＥＬ素子５の陰極５３に接続された電源線である。電圧ＶＲＳＴを供給するためのＶＲＳＴ線８４は、有機ＥＬ素子５および保持容量Ｃｓの電圧をリセットするための電源線である。
有機ＥＬ素子５は、駆動トランジスタＱｄから供給される電流量に応じた発光量で発光する。有機ＥＬ素子５は、陰極５３がＶＳＳ線８２に接続され、陽極５１が駆動トランジスタＱｄのソースに接続されている。ここで、ＶＳＳ線８２に供給されている電圧ＶＳＳは、例えば０Ｖである。
駆動トランジスタＱｄは、有機ＥＬ素子５への電流の供給量を制御する電圧駆動の駆動素子であり、有機ＥＬ素子５に電流（画素電流）を流すことで有機ＥＬ素子５を発光させる。具体的には、駆動トランジスタＱｄは、ゲートが保持容量Ｃｓの第１電極に接続され、ソースが保持容量Ｃｓの第２電極および有機ＥＬ素子５の陽極５１に接続されている。
駆動トランジスタＱｄは、トランジスタＱｒｅｆがオフ状態（非導通状態）にされてＶＲＥＦ線８３と保持容量Ｃｓの第１電極とが非導通で、かつ、トランジスタＱｅｎｂがオン状態（導通状態）にされてＶＤＤ線８１とドレインとが導通した場合に、ＤＡＴＡ信号電圧ＶＤＡＴＡ（信号電圧）に応じた電流である画素電流を有機ＥＬ素子５に流すことにより、有機ＥＬ素子５を発光させる。ここで、ＶＤＤ線８１に供給されている電圧ＶＤＤは、例えば２０Ｖである。これにより、駆動トランジスタＱｄは、ゲートに供給されたＤＡＴＡ信号電圧ＶＤＡＴＡを、そのＤＡＴＡ信号電圧ＶＤＡＴＡに対応した画素電流に変換し、変換された画素電流を有機ＥＬ素子５に供給する。
さらに、駆動トランジスタＱｄの閾値電圧は、ＴＦＴ基板形成時の初期的な分布や経時的な閾値電圧シフトによって画素回路４毎にバラつくことがある。このバラつきによる影響は、閾値電圧補償動作によって抑制することができる。この閾値電圧補償動作は、画素回路４のそれぞれにおける保持容量Ｃｓに、対応する駆動トランジスタＱｄの閾値電圧に相当する電圧にＤＡＴＡ信号電圧ＶＤＡＴＡに対応した電圧を加算した電圧を設定する動作である。
保持容量Ｃｓは、駆動トランジスタＱｄの閾値電圧を保持し、さらに、保持した閾値電圧とＤＡＴＡ線７から供給されるＤＡＴＡ信号電圧ＶＤＡＴＡとによって、駆動トランジスタＱｄの閾値電圧が補償されたＤＡＴＡ信号電圧ＶＤＡＴＡを保持する。具体的には、保持容量Ｃｓの第２電極は、駆動トランジスタＱｄのソース（ＶＳＳ線８２側）と有機ＥＬ素子５の陽極５１とが接続されたノードに接続されている。保持容量Ｃｓの第１電極は、駆動トランジスタＱｄのゲートに接続されている。また、保持容量Ｃｓの第１電極は、トランジスタＱｒｅｆを介してＶＲＥＦ線８３と接続されている。
トランジスタＱｓｃａｎは、ＤＡＴＡ信号電圧ＶＤＡＴＡを供給するためのＤＡＴＡ線７と保持容量Ｃｓの第１電極との導通および非導通を切り換える。具体的には、トランジスタＱｓｃａｎは、ドレインおよびソースの一方がＤＡＴＡ線７に接続され、ドレインおよびソースの他方が保持容量Ｃｓの第１電極に接続され、ゲートがＳＣＡＮ線６に接続されているスイッチングトランジスタである。換言すると、トランジスタＱｓｃａｎは、ＤＡＴＡ線７を介して供給されたＤＡＴＡ信号電圧ＶＤＡＴＡに応じた電圧を保持容量Ｃｓに書き込むための機能を有する。
トランジスタＱｒｅｆは、基準電圧ＶＲＥＦを供給するＶＲＥＦ線８３と保持容量Ｃｓの第１電極との導通および非導通を切り換える。具体的には、トランジスタＱｒｅｆは、ドレインおよびソースの一方がＶＲＥＦ線８３に接続され、ドレインおよびソースの他方が保持容量Ｃｓの第１電極に接続され、ゲートが第１ＲＥＳＥＴ線９２に接続されているスイッチングトランジスタである。換言すると、トランジスタＱｒｅｆは、保持容量Ｃｓの第１電極（駆動トランジスタＱｄのゲート）に対して基準電圧（ＶＲＥＦ）を与える機能を有する。
トランジスタＱｒｓｔは、保持容量Ｃｓの第２電極とＶＲＳＴ線８４との導通および非導通を切り換える。具体的には、トランジスタＱｒｓｔは、ドレインおよびソースの一方がＶＲＳＴ線８４に接続され、ドレインおよびソースの他方が有機ＥＬ素子５の陽極５１および保持容量Ｃｓの第２電極に接続され、ゲートが第２ＲＥＳＥＴ線９３に接続されているスイッチングトランジスタである。換言すると、トランジスタＱｒｓｔは、有機ＥＬ素子５の陽極５１および保持容量Ｃｓの第２電極（駆動トランジスタＱｄのソース）に対してリセット電圧（ＶＲＳＴ）を与える機能を有する。
トランジスタＱｅｎｂは、ＶＤＤ線８１と駆動トランジスタＱｄのドレインとの導通および非導通を切り換える。具体的には、トランジスタＱｅｎｂは、ドレインおよびソースの一方がＶＤＤ線８１（ＶＤＤ）に接続され、ドレインおよびソースの他方が駆動トランジスタＱｄのドレインに接続され、ゲートがＥＮＡＢＬＥ線９１に接続されているスイッチングトランジスタである。
以上説明した画素回路４の構成により、有機ＥＬ表示装置１は、駆動トランジスタＱｄの経時的な閾値電圧シフトを補償して表示することができる。
なお、画素回路４を構成するトランジスタＱｓｃａｎ、Ｑｒｅｆ、Ｑｒｓｔ、Ｑｅｎｂとはｎ型ＴＦＴとして、以下では説明を行うが、それに限られない。トランジスタＱｓｃａｎ、Ｑｒｅｆ、Ｑｒｓｔ、Ｑｅｎｂは、ｐ型ＴＦＴであってもよい。また、トランジスタＱｓｃａｎ、Ｑｒｅｆ、Ｑｒｓｔ、Ｑｅｎｂにおいて、ｎ型ＴＦＴとｐ型ＴＦＴとが混在して用いられてもよい。
また、ＶＲＥＦ線８３の電圧ＶＲＥＦとＶＲＳＴ線８４の電圧ＶＲＳＴとの電位差は駆動トランジスタＱｄの最大閾値電圧よりも大きな電圧に設定される。
また、ＶＲＥＦ線８３の電圧ＶＲＥＦ及びＶＲＳＴ線８４の電圧ＶＲＳＴは、有機ＥＬ素子５に画素電流が流れないように、次のように設定されている。
電圧ＶＲＳＴ＜電圧ＶＳＳ＋（有機ＥＬ素子５の順方向電流閾値電圧）、
（ＶＲＥＦ線８３の電圧ＶＲＥＦ）＜電圧ＶＳＳ＋（有機ＥＬ素子５の順方向電流閾値電圧）＋（駆動トランジスタＱｄの閾値電圧）
ここで、電圧ＶＳＳは、上述したように、ＶＳＳ線８２の電圧である。
＜動作＞
次に、上述のように構成された画素回路４の動作について、図５を用いて説明する。図５は、実施の形態１に係る有機ＥＬ表示装置における画素回路の動作を示すタイミングチャートである。具体的には、同図には上から順に、ＳＣＡＮ線６に印加されるＳＣＮＡ信号、ＥＮＡＢＬＥ線９１に印加されるＥＮＡＢＬＥ信号、第１ＲＥＳＥＴ線９２に印加されるＲＥＳＥＴ１信号、及び、第２ＲＥＳＥＴ線９３に印加されるＲＥＳＥＴ２信号が示されている。
＜時刻ｔ１０〜ｔ１１：ＥＬリセット期間＞
図５に示す時刻ｔ１０〜ｔ１１のＥＬリセット期間では、ＲＥＳＥＴ２信号の電圧レベルのみがＨＩＧＨとなることにより、トランジスタＱｒｓｔのみが導通状態となる。
これにより、有機ＥＬ素子５の容量成分ＣＥＬに保持された電荷をリセットすることができる。つまり、駆動トランジスタＱｄのソース電圧がＶＲＳＴ線８４の電圧ＶＲＳＴに速やかに設定される。
＜時刻ｔ１１〜ｔ１２：Ｃｓリセット期間＞
次に、時刻ｔ１１において、ＲＥＳＥＴ１信号の電圧レベルがＬＯＷからＨＩＧＨに変化する。すなわち、時刻ｔ１１において、トランジスタＱｒｅｆが導通状態（オン状態）となる。これにより、時刻ｔ１２までの時刻において、保持容量Ｃｓに保持された電荷をリセットすることができる。つまり、駆動トランジスタＱｄのゲート電圧がＶＲＥＦ線８３の電圧ＶＲＥＦに設定される。
なお図５のタイミングチャートでは、時刻ｔ１０にＲＥＳＥＴ２信号が立上り時刻ｔ１１にＲＥＳＥＴ１信号が立上っているが、時刻ｔ１１にＲＥＳＥＴ２信号が立上り時刻ｔ１０にＲＥＳＥＴ１信号が立上っても、時刻ｔ１２までの時刻において、保持容量Ｃｓに保持された電荷をリセットすることができる。
ここで、時刻ｔ１２（Ｃｓリセット期間の終了時刻）における駆動トランジスタＱｄのゲート・ソース間電圧は、Ｃｓリセット期間の後で行われる閾値電圧補償動作を行うのに必要な初期ドレイン電流を確保できる初期電圧に設定されることが必要である。つまり、初期電圧は、駆動トランジスタＱｄの閾値電圧Ｖｔｈよりも高く、かつ、有機ＥＬ素子５を発光させない電圧であることが必要である。そのため、ＶＲＥＦ線８３の電圧ＶＲＥＦとＶＲＳＴ線８４の電圧ＶＲＳＴとの電位差は、駆動トランジスタＱｄの最大閾値電圧よりも大きな電圧に設定される。また、電圧ＶＲＥＦ及び電圧ＶＲＳＴは、有機ＥＬ素子５の順方向電流閾値電圧をＶＥＬとすると、有機ＥＬ素子５に電流が流れないように次の２つの式を満たす電圧に設定される。
ＶＲＳＴ＜ＶＳＳ＋ＶＥＬ
ＶＲＥＦ＜ＶＳＳ＋ＶＥＬ＋Ｖｔｈ
その後、時刻ｔ１２において、ＲＥＳＥＴ２信号の電圧レベルがＨＩＧＨからＬＯＷに変化することにより、トランジスタＱｒｓｔが非導通状態（オフ状態）となる。
＜時刻ｔ１３〜ｔ１４：Ｖｔｈ検出期間＞
次に、時刻ｔ１３において、ＥＮＡＢＬＥ信号の電圧レベルがＬＯＷからＨＩＧＨに変化する。すなわち、時刻ｔ１３において、トランジスタＱｅｎｂが導通状態（オン状態）となる。これにより、駆動トランジスタＱｄのドレイン側からソース側に向かって閾値検出電流ｉｐｒｏｇが流れ始める。つまり、時刻ｔ１３において駆動トランジスタＱｄの負荷となっている、保持容量Ｃｓ、及び、有機ＥＬ素子５の容量成分ＣＥＬに対する充電が開始される。このように容量成分ＣＥＬが充電されるにしたがって、駆動トランジスタＱｄのソース電圧が次第に上昇する。具体的には、駆動トランジスタＱｄのソース電圧は、当該駆動トランジスタＱｄのゲート・ソース間電圧が当該駆動トランジスタＱｄの閾値電圧Ｖｔｈとなるまで上昇する。
その後、時刻ｔ１４において、ＥＮＡＢＬＥ信号の電圧レベルがＨＩＧＨからＬＯＷに変化することにより、トランジスタＱｅｎｂが非導通状態（オフ状態）となり、閾値検出電流ｉｐｒｏｇの供給が停止される。
さらにその後、時刻ｔ１４〜ｔ１５の期間において、ＲＥＳＥＴ１信号の電圧レベルがＨＩＧＨからＬＯＷに変化することにより、トランジスタＱｒｅｆが非導通状態（オフ状態）となり、保持容量Ｃｓには、時刻ｔ１５時点における駆動トランジスタＱｄのゲート・ソース間電圧が保持される。
なお図５のタイミングチャートでは、時刻ｔ１４にＥＮＡＢＬＥ信号が立下り時刻ｔ１４〜ｔ１５の期間にＲＥＳＥＴ１信号が立下っているが、時刻ｔ１４にＲＥＳＥＴ１信号が立下り時刻ｔ１４〜ｔ１５の期間にＥＮＡＢＬＥ信号が立下っても、保持容量Ｃｓには、時刻ｔ１５時点における駆動トランジスタＱｄのゲート・ソース間電圧を保持することができる。
＜時刻ｔ１５〜ｔ１６：書き込み期間＞
次に、時刻ｔ１５において、ＳＣＡＮ信号の電圧レベルがＬＯＷからＨＩＧＨに変化することにより、トランジスタＱｓｃａｎが導通状態（オン状態）となる。これにより、保持容量の第１電極には、ＤＡＴＡ線７から供給されるＤＡＴＡ信号電圧ＶＤＡＴＡ（信号電圧）が印加される。
その後、時刻ｔ１６において、ＳＣＡＮ信号の電圧レベルがＨＩＧＨからＬＯＷに変化することにより、トランジスタＱｓｃａｎが非導通状態（オフ状態）となる。これにより、保持容量Ｃｓには、Ｖｔｈ検出期間で保持された駆動トランジスタＱｄの閾値電圧Ｖｔｈに加えて、ＤＡＴＡ信号電圧ＶＤＡＴＡとＶＲＥＦ線８３の電圧ＶＲＥＦとの電位差が、（有機ＥＬ素子５の容量成分ＣＥＬの容量ＣＥＬ）／（有機ＥＬ素子５の容量ＣＥＬ＋保持容量Ｃｓの容量Ｃｓ）倍されて、保持される。
＜時刻ｔ１７以降：発光期間＞
次に、時刻ｔ１７において、ＥＮＡＢＬＥ信号の電圧レベルがＬＯＷからＨＩＧＨに変化することにより、トランジスタＱｅｎｂが導通状態（オン状態）となる。これにより、駆動トランジスタＱｄは、保持容量Ｃｓで保持された電圧に応じて有機ＥＬ素子５に画素電流を供給する。よって、有機ＥＬ素子５が発光する。
以上のような動作によって、画素回路４は、ＤＡＴＡ信号電圧ＶＤＡＴＡに応じた輝度で発光することができる。
［電源線（ＶＲＥＦ線）の電圧に有機ＥＬ素子の容量成分が与える影響］
ここで、本発明者は、電源線８が、図２に示したバンク３ａと略平行に配置されている場合には、バンク３ａに対応するスジ状の模様が表示される虞があることを見出した。そこで、本実施の形態に係る有機ＥＬ表示装置１では、上面視において（Ｚ軸方向プラス側から視て）、電源線８をバンク３ａと交差するように配置している。
まず、上述したバンク３ａに対応するスジ状の模様が表示される要因として本発明者が見出した知見について、図６及び図７を用いて説明する。図６は、図５に示すＶｔｈ検出期間における画素回路４の状態を示す説明図であり、図７は、図５に示す発光期間における画素回路４の状態を示す説明図である。
＜Ｖｔｈ検出期間における画素回路の状態＞
図６に示すように、閾値検出電流ｉｐｒｏｇによって保持容量Ｃｓが充電されることにより、当該保持容量Ｃｓを介して、駆動トランジスタＱｄのソースからＶＲＥＦ線８３に向かって電流ｉｒｅｆが流れる。同様に、閾値検出電流ｉｐｒｏｇによって容量成分ＣＥＬが充電されることにより、当該容量成分ＣＥＬを介して、駆動トランジスタＱｄのソースからＶＳＳ線８２に向かって電流ｉｓｓが流れる。
ここで、電流ｉｒｅｆが流れ込むＶＲＥＦ線８３には、当該ＶＲＥＦ線８３の配線抵抗による電圧ドロップ（電圧降下）が生じる。この電圧ドロップは、有機ＥＬ表示装置１の表示画面に影響を及ぼす虞がある。例えば、有機ＥＬ表示装置１においてＶＲＥＦ線８３のレイアウトは、同層に形成された他の配線及び電極等のレイアウトによって制約される。したがって、ＶＲＥＦ線８３は無視できない程度の大きさの配線抵抗を有する。つまり、ＶＲＥＦ線８３に電流が流れた場合には、当該ＶＲＥＦ線８３の配線抵抗による電圧ドロップ（電圧降下）が無視できない程度の大きさとなり、有機ＥＬ表示装置１の表示画面に影響を及ぼす虞がある。
具体的には、Ｖｔｈ検出期間において、各画素回路４に対してＶＲＥＦ線８３から供給される電圧ＶＲＥＦは、複数の画素回路４の外部に設けられた電源部からＶＲＥＦ線８３へ供給された電圧ＶＲＥＦ０よりも高くなる。つまり、Ｖｔｈ検出期間において、ＶＲＥＦ線８３には電圧降下が発生する。また、この発生した電圧降下の大きさは有機ＥＬ素子５の容量成分ＣＥＬに依存する。なぜならば、ＶＲＥＦ線８３で発生する電圧降下量は、容量値ＣＥＬを有する有機ＥＬ素子５の容量成分ＣＥＬへの充電電流に依存するからである。言い換えると、電圧ＶＲＥＦは、有機ＥＬ素子５の容量成分ＣＥＬに対する依存性を有する。
以下、ＶＲＥＦが有機ＥＬ素子５の容量成分ＣＥＬに対して依存性を有する理由について、式１〜式５を用いて説明する。
まず、駆動トランジスタＱｄのゲート・ソース間電圧をＶｇｓ、当該駆動トランジスタＱｄの閾値電圧をＶｔｈとすると、Ｖｔｈ検出期間において駆動トランジスタＱｄが供給する閾値検出電流ｉｐｒｏｇは、次のように表される。
Figure 2015118598
ここで、βは、駆動トランジスタＱｄの移動度μ、ゲート絶縁膜容量Ｃｏｘ、チャネル長Ｌ、チャネル幅Ｗに依存して決まる係数であり、次の式２で表される。
β＝（Ｗ／Ｌ）・μ・Ｃｏｘ ・・・（式２）
また、駆動トランジスタＱｄのソース電圧をＶｓとすると、閾値検出電流ｉｐｒｏｇは次の式３でも表される。
Figure 2015118598
すなわち、式１及び式３から、Ｖｔｈ検出期間において駆動トランジスタＱｄのソースからＶＲＥＦ線８３へ流れ込む電流ｉｒｅｆは、次の式４で表される。
Figure 2015118598
つまり、ＶＲＥＦ線８３へ流れ込む電流ｉｒｅｆは、有機ＥＬ素子５の容量成分ＣＥＬの容量値ＣＥＬの影響を受けることが判る。
よって、ＶＲＥＦ線８３の配線抵抗のうち各画素３に対応する配線抵抗をＲ、複数の画素回路４の外部から各ＶＲＥＦ線８３に供給される電圧をＶＲＥＦ０とすると、ＶＲＥＦ線８３から各画素回路４へ供給される電圧ＶＲＥＦは、次の式５で表される。
Figure 2015118598
すなわち、ＶＲＥＦ線８３から各画素回路４へ供給される電圧ＶＲＥＦは、有機ＥＬ素子５の容量成分ＣＥＬの容量値ＣＥＬの影響を受ける。つまり、式４に示したように、ＶＲＥＦ線８３へ流れ込む電流ｉｒｅｆが容量成分ＣＥＬの容量値ＣＥＬの影響を受けるので、電圧ＶＲＥＦも容量成分ＣＥＬの容量値ＣＥＬの影響を受ける。言い換えると、電圧ＶＲＥＦは、有機ＥＬ素子５の容量成分ＣＥＬに対する依存性を有する。
ここで、上述したように、駆動トランジスタＱｄのソース電圧Ｖｓは、Ｖｔｈ検出期間において有機ＥＬ素子５の容量成分ＣＥＬが充電されるにしたがって上昇する。また、当該期間において駆動トランジスタＱｄのゲート電圧ＶＳであるＶＲＥＦは、上記の式５で表されたように有機ＥＬ素子５の容量成分ＣＥＬに対する依存性を有する。
したがって、Ｖｔｈ検出期間の開始時刻ｔ１３からの経過時間をｔ、当該開始時刻ｔ１３における駆動トランジスタＱｄのゲート・ソース間電圧をＶｇｓ（０）とすると、Ｖｔｈ検出期間の開始時刻ｔ１３からｔ時間経過した時刻における駆動トランジスタＱｄのゲート・ソース間電圧Ｖｇｓ（ｔ）は、次の式６で表される。
Figure 2015118598
よって、Ｖｔｈ検出期間の開始時刻ｔ１３からｔ時間経過した時刻における駆動トランジスタＱｄのソースからＶＲＥＦ線８３に流れ込む電流ｉｒｅｆ（ｔ）は、次の式７で表される。
Figure 2015118598
つまり、上述の式４で説明したｉｒｅｆは、具体的には式７で表される。すなわち、電流ｉｒｅｆ（ｔ）は有機ＥＬ素子５の容量成分ＣＥＬに依存する。したがって、上記の式５と併せて、Ｖｔｈ検出期間におけるＶＲＥＦ線８３から画素回路４に対して供給される電圧ＶＲＥＦは、有機ＥＬ素子５の容量成分ＣＥＬ、及び、Ｖｔｈ検出期間の開始時点からの経過時間に依存することが判る。
上述したように、Ｖｔｈ検出期間の終了時点（時刻ｔ１５）では、ＲＥＳＥＴ１信号の電圧レベルがＨＩＧＨからＬＯＷに変化することにより、トランジスタＱｒｅｆが非導通状態（オフ状態）となる。よって、当該終了時刻において、保持容量Ｃｓの第１電極の電圧は、Ｖｔｈ検出期間の終了時点におけるＶＲＥＦ線８３の電圧ＶＲＥＦとなる。すなわち、当該終了時刻における保持容量Ｃｓの第１電極の電圧は、有機ＥＬ素子５の容量成分ＣＥＬ、及び、Ｖｔｈ検出期間の開始時点からの経過時間に依存する電圧となる。
なお、Ｖｔｈ検出期間の開始時点から十分に時間が経過している場合には、ＶＲＥＦ線８３に流れ込む電流ｉｒｅｆが実質的にゼロとなることにより、理論上はＶＲＥＦ＝ＶＲ ＥＦ０となる。しかしながら、実際には、当該ｉｒｅｆが実質的にゼロとなる程度までＶｔｈ期間を確保することは困難であるため、ＶＲＥＦ線８３が有する配線抵抗によってＶ ＲＥＦ≠ＶＲＥＦ０となっている。
＜書込み期間完了時における画素回路の状態＞
以上説明したように、Ｖｔｈ検出期間の終了時点におけるＶＲＥＦ線８３の電圧ＶＲＥ Ｆ、すなわち保持容量Ｃｓの第１電極の電圧が、有機ＥＬ素子５の容量成分ＣＥＬ、及び、Ｖｔｈ検出期間の開始時点からの経過時間に依存する電圧である。よって、発光期間の画素電流ｉｐｉｘも当該容量成分ＣＥＬ及び当該経過時間に依存する電圧となる。つまり、有機ＥＬ素子５の輝度が、当該容量成分ＣＥＬ及び当該経過時間に依存する。以下、有機ＥＬ素子５の輝度がこのように依存する理由について、具体的に説明する。
まず、上述した書込み期間の完了時点における画素回路４の状態について、図７を用いて説明する。
図７に示すように、保持容量Ｃｓには、Ｖｔｈ検出期間で保持された駆動トランジスタＱｄの閾値電圧Ｖｔｈに加えて、ＤＡＴＡ信号電圧ＶＤＡＴＡとＶＲＥＦ線８３の電圧Ｖ ＲＥＦとの電位差が、（有機ＥＬ素子５の容量成分ＣＥＬの容量ＣＥＬ）／（有機ＥＬ素子５の容量ＣＥＬ＋保持容量Ｃｓの容量Ｃｓ）倍されて、保持されている。
すなわち、駆動トランジスタＱｄのゲート電圧Ｖｇ、及び、ソース電圧Ｖｓは、次の式８及び式９で表される。
Ｖｇ＝ＶＤＡＴＡ ・・・（式８）
Figure 2015118598
よって、駆動トランジスタＱｄのゲート・ソース間電圧Ｖｇｓが次の式１０で表されるので、発光期間の画素電流ｉｐｉｘは式１１で表される。
Figure 2015118598
Figure 2015118598
つまり、発光期間に有機ＥＬ素子５に流れる画素電流ｉｐｉｘは、ＶＲＥＦ線８３の電圧ＶＲＥＦに依存する。具体的には、画素電流ｉｐｉｘは、ＤＡＴＡ信号電圧ＶＤＡＴＡが保持容量Ｃｓの第１電極に印加される前の、当該電極の電圧であるＶＲＥＦに依存する。
ここで、上述したように、Ｖｔｈ検出時のＶＲＥＦ線８３の電圧ＶＲＥＦは、有機ＥＬ素子５の容量成分ＣＥＬの容量値ＣＥＬ、及び、Ｖｔｈ検出期間の開始時点からの経過時間に依存している。つまり、Ｖｔｈ検出期間後の当該電圧ＶＲＥＦは、有機ＥＬ素子５の容量成分ＣＥＬの容量値ＣＥＬ、及び、Ｖｔｈ検出期間の時間に依存する。したがって、発光期間に有機ＥＬ素子５に流れる画素電流ｉｐｉｘも、Ｖｔｈ検出期間後の電圧ＶＲＥ Ｆと同様に、有機ＥＬ素子５の容量成分ＣＥＬの容量値ＣＥＬ、及び、Ｖｔｈ検出期間の時間に依存する。つまり、画素３の輝度は、有機ＥＬ素子５の容量成分ＣＥＬ、及び、Ｖｔｈ検出期間の時間に依存する。式１１により、特にＶＤＡＴＡ−ＶＲＥＦの値が小さい低階調領域で、有機ＥＬ素子５の容量成分ＣＥＬの容量値ＣＥＬのムラに起因したＶＲＥＦ線８３の電圧ＶＲＥＦのバラつきに伴う、表示ムラが顕著となることが明確である。
本発明者は、当該輝度に影響を及ぼす、有機ＥＬ素子５の容量成分ＣＥＬ、及び、Ｖｔｈ検出期間の時間のうち、有機ＥＬ素子５の容量成分ＣＥＬが、上述したバンク３ａに対応するスジ状の模様が表示される主な要因であることを見出した。以下、有機ＥＬ素子５の容量成分ＣＥＬによってスジ状の模様が表示される理由について説明する。
有機ＥＬ素子５の容量成分ＣＥＬは、図２に示すように、当該有機ＥＬ素子５の陽極５１と陰極５３とで挟まれた発光層５２の膜厚によって決定される。具体的には、当該膜厚が厚いほど、容量成分ＣＥＬの容量値ＣＥＬが大きくなる。
ここで、発光層５２は、当該発光層５２が有する複数の層（正孔注入層５２１、正孔輸送層５２２、有機発光層５２３、電子輸送層５２４、電子注入層５２５）のうち、少なくとも１つの層（本実施の形態では、正孔輸送層５２２、有機発光層５２３、及び、電子輸送層５２４）が、例えばインクジェット法等の湿式製膜法を用いて形成されている。つまり、発光層５２のうち少なくとも１つの層は、隣り合うバンク３ａの間に位置する画素行又は画素列に対して有機半導体材料溶液が滴下されることにより形成されている。
なお、以下、各バンク３ａは画素３の行方向（Ｘ軸と平行な方向）に延びて配置され、発光層５２は複数のバンク３ａによって画素行ごとに区画されているとして説明するが、本開示はこれに限らない。例えば、各バンク３ａは画素３の列方向（Ｙ軸と平行な方向）に延びて配置され、発光層５２は複数のバンク３ａによって画素列ごとに区画されていてもよい。
よって、有機ＥＬ表示装置１は、隣り合う２つのバンク３ａによって区画されたライン状の発光層５２を複数個有する。このライン状に区画された発光層５２の膜厚は、形成時に滴下された有機半導体材料溶液の量および濃度および乾燥条件によってバラつく虞がある。例えば、発光層５２がバンク３ａによって画素行ごとに区画された場合、同一の画素行に形成された発光層５２の膜厚は略同一となるが、互いに異なる画素行に形成された発光層５２の膜厚は異なる虞がある。すなわち、同一の画素列の画素３であっても、画素３毎に発光層５２の膜厚がバラつく虞がある。
よって、ライン状に区画された発光層５２のうち、同一のラインの発光層５２に対応する複数の画素３（例えば、同一の画素行の画素３）において、各画素３の有機ＥＬ素子５は、実質的に同一の容量成分を有する。つまり、同一のラインの発光層５２に対応する複数の画素３の画素回路４は、容量値ＣＥＬが実質的に同一の容量成分ＣＥＬを有する。
これに対し、ライン状に区画された発光層５２のうち、互いに異なるラインの発光層５２に対応する複数の画素３（例えば、同一の画素列の画素３）において、各画素３の有機ＥＬ素子５は、互いに異なる容量成分を有する虞がある。つまり、互いに異なるラインの発光層５２に対応する複数の画素３の画素回路４は、容量値ＣＥＬが互いに異なる容量成分ＣＥＬを有する虞がある。すなわち、同一の画素列の画素３であっても、画素３毎に容量値ＣＥＬがバラつく虞がある。
したがって、ＶＲＥＦ線８３がバンク３ａと平行に配置されている場合には、以下のような問題が発生する。
具体的には、当該平行に配置されている場合には、ＶＲＥＦ線８３と接続されている複数の画素３（例えば、同一行の画素３）は、容量値ＣＥＬが実質的に同一の容量成分ＣＥＬを有する。つまり、各ＶＲＥＦ線８３に接続されている複数の画素３の輝度は、容量値ＣＥＬが実質的に同一の複数の容量成分ＣＥＬに依存する。
ここで、上述したように、ライン状に区画された発光層５２のうち、互いに異なるラインの発光層５２に対応する複数の画素３（例えば、同一の画素列の画素３）は、容量値Ｃ ＥＬが互いに異なる容量成分ＣＥＬを有する虞がある。よって、複数のＶＲＥＦ線８３のうち一のＶＲＥＦ線８３と接続されている複数の画素３（例えば、一の行の画素３）の各々の容量成分ＣＥＬと、他の一のＶＲＥＦ線８３と接続されている複数の画素３（例えば、他の一の行の画素３）の各々の容量成分ＣＥＬとは、互いに異なる虞がある。つまり、一のＶＲＥＦ線８３に接続されている複数の画素３の輝度は、一の容量値ＣＥＬの容量成分ＣＥＬに依存し、他のＶＲＥＦ線８３に接続されている複数の画素３の輝度は、一の容量値ＣＥＬとは異なる他の容量値ＣＥＬの容量成分ＣＥＬに依存する。
すなわち、Ｖｔｈ検出期間における複数のＶＲＥＦ線８３の電圧降下量は、各ＶＲＥＦ線８３が接続された複数の画素３（例えば、同一行の複数の画素）の容量成分ＣＥＬに依存する。つまり、一のＶＲＥＦ線８３の電圧降下量は、複数のバンク３ａで区画された複数のライン状の発光層５２のうち一のライン状の発光層５２の膜厚に依存し、他のＶＲＥＦ線８３の電圧降下量は、当該複数のライン状の発光層５２のうち他のライン状の発光層５２の膜厚に依存する。よって、複数のライン状の発光層５２の膜厚のバラつきに応じて、各々のＶＲＥＦ線８３の電圧降下量にバラつきが生じる。
その結果、表示装置において発光期間に流れる画素電流ｉｐｉｘも、ライン状に区画された発光層５２のライン毎の膜厚に依存するバラつきが生じる。つまり、表示装置において特に低階調を表示した際に、複数のバンク３ａに対応するスジ状の模様が表示される。
以上のように、駆動トランジスタＱｄの閾値電圧検出期間（Ｖｔｈ検出期間）において、ＶＲＥＦ線８３には、閾値電圧を検出するための閾値検出電流ｉｐｒｏｇの一部の電流であるｉｒｅｆが流れる。よって、ＶＲＥＦ線８３がバンク３ａと平行に配置されている場合、ＶＲＥＦ線８３は、複数のライン状に区画された発光層５２のうち同一ラインの発光層５２を含む複数の有機ＥＬ素子５と電気的に接続された状態となる。したがって、各ＶＲＥＦ線８３には、負荷として、同一ラインの発光層５２を含む複数の有機ＥＬ素子５の容量成分ＣＥＬが接続されているとみなせる。これにより、ライン毎に発光層５２の膜厚が異なっている場合には、各ＶＲＥＦ線８３の負荷は、対応するラインの発光層５２の膜厚に依存する。その結果、各ＶＲＥＦ線８３の電圧降下量は、当該ＶＲＥＦ線８３が対応するラインの発光層５２の膜厚に依存してしまい、複数のＶＲＥＦ線８３の電圧降下量にバラつきが生じる。
ここで、上述したように、発光期間において画素３に流れる画素電流ｉｐｉｘは、ＶＲＥＦ線８３の電圧に依存する。よって、複数のＶＲＥＦ線８３の電圧降下量のバラつきは、発光期間において画素３に流れる画素電流ｉｐｉｘに影響を及ぼす。その結果、発光期間において画素３に流れる画素電流ｉｐｉｘは、特に低階調を表示した際に、ＶＲＥＦ線８３が対応するラインの発光層５２の膜厚に依存してしまう。つまり、発光期間において、ライン状に区画された発光層５２に対応するスジ状の模様が表示される。言い換えると、複数のバンク３ａに対応するスジ状の模様が表示される。
このように、本発明者は、鋭意検討の結果、ＶＲＥＦ線８３がバンク３ａと平行に配置されている場合に、バンク３ａに対応するスジ状の模様が表示されるという知見を見出した。
そこで、本実施の形態に係る有機ＥＬ表示装置１では、このようなバンク３ａに対応するスジ状の模様の表示を低減するために、複数の電源線８の各々が複数のバンク３ａに交差するように配置されている。具体的には、複数の電源線８である複数のＶＲＥＦ線８３の各々が複数のバンク３ａに交差するように配置されている。
以下、本実施の形態における電源線８である複数のＶＲＥＦ線８３の配置について、図８を用いて説明する。図８は、実施の形態１に係る有機ＥＬ表示装置１における、電源線８（ＶＲＥＦ線８３）及びバンク３ａの配置を示す図である。具体的には、図８の（ａ）は有機ＥＬ表示装置１の一部を拡大した上面図であり、図８の（ｂ）は同図の（ａ）に対応する画素３の配置を模式的に示す図である。なお、図８の（ａ）は、有機ＥＬ表示装置１をＺ軸方向プラス側から視た場合の上面図であるが、バンク３ａ、陽極５１、電源線８（ＶＲＥＦ線８３）、及び、第１ＲＥＳＥＴ線９２以外の構成要素については、図示を省略している。また、バンク３ａ及び陽極５１を透視して、電源線８（ＶＲＥＦ線８３）、及び、第１ＲＥＳＥＴ線９２を示している。
これらの図には、図８の（ｂ）に示すように、３色（赤色、緑色、青色）のいずれかに対応する画素３Ｒ、３Ｇ、３Ｂから構成される画素３０が２行２列分、示されている。これらの各画素３Ｒ、３Ｇ、３Ｂは、バンク３ａによって色ごとに区画されている。
第１ＲＥＳＥＴ線９２は、例えば、各バンク３ａと平行に配置され、各画素３（画素３Ｒ、３Ｇ、３Ｂ）にＲＥＳＥＴ１信号を供給している。なお、この第１ＲＥＳＥＴ線９２は、複数の画素３の外部で、画素３Ｒ、３Ｇ、３Ｂからなる画素３０ごとに束ねられていてもよい。
ここで、複数のＶＲＥＦ線８３の各々は、複数のバンク３ａに交差するように配置されている。つまり、一のＶＲＥＦ線８３の電圧降下量は、複数のバンク３ａで区画された複数のライン状の発光層５２の膜厚に依存し、他のＶＲＥＦ線８３の電圧降下量も同様に、当該複数のライン状の発光層５２の膜厚に依存する。よって、複数のＶＲＥＦ線８３の電圧降下量にバラつきが生じにくくなる。
その結果、発光期間に流れる画素電流ｉｐｉｘにも、ライン状に区画された発光層５２のライン毎の膜厚に依存するバラつきが生じにくくなる。したがって、本実施の形態に係る有機ＥＬ表示装置１は、複数のバンク３ａに対応するスジ状の模様を低減することができる。
具体的には、各ＶＲＥＦ線８３が複数のバンク３ａと交差するように配置されている場合には、各ＶＲＥＦ線８３は、複数のライン状に区画された発光層５２のうち複数ラインの発光層５２を含む複数の有機ＥＬ素子５と電気的に接続された状態となる。したがって、各ＶＲＥＦ線８３には、負荷として、複数ラインの発光層５２を含む複数の有機ＥＬ素子５の容量成分ＣＥＬが接続されているとみなせる。よって、ライン毎に発光層５２の膜厚が異なっている場合であっても、各ＶＲＥＦ線８３の負荷は、特定のラインの発光層５２の膜厚には依存しにくくなる。その結果、複数のＶＲＥＦ線８３の電圧降下量にバラつきが生じにくくなる。したがって、発光期間において、複数のバンク３ａに対応するスジ状の模様の表示を抑制できる。つまり、本実施の形態に係る有機ＥＬ表示装置１は、表示ムラを抑制できる。
より具体的には、本実施の形態に係る有機ＥＬ表示装置１は、ｋ行目（ｋは自然数）の画素３０に位置する赤色の画素３Ｒと、（ｋ＋１）行目の画素３０に位置する赤色の画素３Ｒとに、同じ輝度を示すＤＡＴＡ信号電圧ＶＤＡＴＡを与えた場合に、ｋ行目の赤色の画素３Ｒと（ｋ＋１）行目の赤色の画素３Ｒとを略同一の輝度で発光させることができる。
これに対して、複数のＶＲＥＦ線８３の各々が複数のバンク３ａと平行に配置されている場合には、ｋ行目の画素３０に位置する赤色の画素３Ｒと、（ｋ＋１）行目の画素３０に位置する赤色の画素３Ｒとに、同じ輝度を示すＤＡＴＡ信号電圧ＶＤＡＴＡを与えた場合であっても、ｋ行目の赤色の画素３Ｒと（ｋ＋１）行目の赤色の画素３Ｒとは互いに異なる輝度で発光する虞がある。つまり、複数のバンク３ａに対応するスジ状の模様が表示される虞がある。
［まとめ］
以上のように、本実施の形態に係る有機ＥＬ表示装置１は、複数の画素３を有する有機ＥＬ表示装置であって、薄膜トランジスタアレイ装置２と、薄膜トランジスタアレイ装置２の上方に設けられた発光層５２と、発光層５２を複数のライン状に区画する複数のバンク３ａと、薄膜トランジスタアレイ装置２に設けられ、複数の画素３へ予め定められた電圧を供給するための複数の電源線８とを備え、複数の画素３の各々は、ライン状に区画された発光層５２の一部を含み、供給された電流に応じて発光する有機ＥＬ素子５と、有機ＥＬ素子５に供給する電流を制御する駆動トランジスタＱｄと、駆動トランジスタＱｄのゲート・ソース間の電圧を保持するための保持容量Ｃｓとを有し、複数のＶＲＥＦ線８３（本開示における複数の電源線８の一態様）の各々は、上面視において、複数のバンク３ａと交差するように配置されている。
このように、上面視において、複数のＶＲＥＦ線８３の各々が複数のバンク３ａと交差するように配置されていることにより、各ＶＲＥＦ線８３は、ＶＲＥＦ線８３と駆動トランジスタＱｄのゲートとの間に配置されたトランジスタＱｒｅｆが導通状態である際に、複数のライン状に区画された発光層５２のうち複数ラインの発光層５２を含む複数の有機ＥＬ素子５と電気的に接続された状態となる。したがって、各ＶＲＥＦ線８３には、負荷として、複数ラインの発光層５２を含む複数の有機ＥＬ素子５の容量成分ＣＥＬが接続されているとみなせる。よって、ライン毎に発光層５２の膜厚が異なっている場合であっても、各ＶＲＥＦ線８３の負荷は、特定のラインの発光層５２の膜厚には依存しにくくなる。その結果、複数のＶＲＥＦ線８３の電圧降下量にバラつきが生じにくくなる。ここで、複数のＶＲＥＦ線８３の電圧降下量にバラつきが生じている場合には、複数のバンク３ａに対応するスジ状の模様が表示される虞がある。したがって、本実施の形態に係る有機ＥＬ表示装置１は、複数のＶＲＥＦ線８３の電圧降下量にバラつきが生じにくくなることにより、当該スジ状の模様の表示を抑制できる。つまり、表示ムラを抑制できる。
具体的には、保持容量Ｃｓは、第１電極が駆動トランジスタＱｄのゲートと電気的に接続され、第２電極が駆動トランジスタＱｄのソース及び有機ＥＬ素子５の陽極５１と電気的に接続され、有機ＥＬ表示装置１は、複数の画素３の各々における閾値電圧を検出するための基準となる基準電圧ＶＲＥＦを供給するための複数のＶＲＥＦ線８３と、駆動トランジスタＱｄのドレインと電気的に接続され、複数の画素３の各々における有機ＥＬ素子５を発光させる電流を供給するための複数のＶＤＤ線８１とを備え、複数の画素３の各々は、さらに、ＶＲＥＦ線８３と保持容量Ｃｓの第１電極との導通及び非導通を切り換えるトランジスタＱｒｅｆを有する。
ここで、駆動トランジスタＱｄの閾値電圧検出時、ＶＲＥＦ線８３には、当該閾値電圧を検出するための閾値検出電流の一部の電流である電流ｉｒｅｆが流れるので、電圧降下が発生する。ＶＲＥＦ線８３に発生した電圧降下は、発光時に画素３に流れる電流である画素電流ｉｐｉｘに影響を及ぼす。よって、複数のＶＲＥＦ線８３間に電圧降下量のバラつきが発生した場合には、表示ムラが生じる。そこで、複数のＶＲＥＦ線８３の各々が複数のバンク３ａと交差するように配置されていることにより、複数のＶＲＥＦ線８３の電圧降下量のバラつきを抑制できる。よって、表示ムラを抑制できる。
例えば、有機ＥＬ素子５は、さらに、薄膜トランジスタアレイ装置２の上方に設けられ、ライン状に区画された発光層５２の一部を介して互いに対向するように設けられた陽極５１及び陰極５３を含み、発光層５２は、正孔注入層５２１、正孔輸送層５２２、有機発光層５２３、電子輸送層５２４、及び、電子注入層５２５が、この順に陽極側から順に積層されている。
また、正孔注入層５２１、正孔輸送層５２２、有機発光層５２３、電子輸送層５２４、及び、電子注入層５２５のうち少なくとも１つは、印刷により形成されていてもよい。すなわち、インクジェット法等の湿式製膜法により形成されていてもよい。
ここで、印刷により形成された層は、複数のライン状に区画された発光層５２のライン毎に、当該層の厚みがバラつく虞がある。つまり、発光層５２が有する、正孔注入層５２１、正孔輸送層５２２、有機発光層５２３、電子輸送層５２４、及び、電子注入層５２５のうち少なくとも１つの層が印刷により形成されている場合には、複数のライン状に区画された発光層５２のライン毎に、発光層５２の厚みがバラつく虞がある。そこで、複数のＶＲＥＦ線８３の各々が複数のバンク３ａと交差するように配置されていることにより、発光層５２のうち少なくとも１つの層が印刷により形成されている場合であっても、表示ムラを抑制できる。
また、例えば、複数のＶＲＥＦ線８３の各々は、複数のバンク３ａと直交するように配置されていてもよい。
なお、上記説明では、第１ＲＥＳＥＴ線９２は、各色に対応して配置されていた。つまり、画素３Ｒ、３Ｇ、３Ｂのそれぞれに対応して配置されていたが、第１ＲＥＳＥＴ線９２は図９のように配置されていてもよい。図９は、実施の形態１に係る有機ＥＬ表示装置１における、第１ＲＥＳＥＴ線９２の配置の他の例を示す図である。具体的には、図９は、有機ＥＬ表示装置１の他の一例の一部を拡大した上面図である。
同図に示すように、第１ＲＥＳＥＴ線９２は、図８の（ｂ）に示す各色の画素（画素３Ｒ、３Ｇ、３Ｂ）を含む画素３０に対応して配置されていてもよい。このように配置されている場合、各第１ＲＥＳＥＴ線９２は、画素３０内で複数本に分離されて、各色の画素（画素３Ｒ、３Ｇ、３Ｂ）に接続されている。
また、上記説明では、第１ＲＥＳＥＴ線９２は、上面視において、バンク３ａに平行に配置されていたが、第１ＲＥＳＥＴ線９２は図１０のように配置されていてもよい。図１０は、実施の形態１に係る有機ＥＬ表示装置１における、第１ＲＥＳＥＴ線９２の配置のさらに他の例を示す図である。具体的には、図１０は、有機ＥＬ表示装置１のさらに他の一例の一部を拡大した上面図である。
同図に示すように、第１ＲＥＳＥＴ線９２は、上面視において、バンク３ａと交差するように配置されていてもよい。具体的には、第１ＲＥＳＥＴ線９２は、上面視において、バンク３ａと直交するように配置されていてもよい。つまり、上記説明では、第１ＲＥＳＥＴ線９２は画素３Ｒ、３Ｇ、３Ｂのそれぞれに対応して配置されていたが、第１ＲＥＳＥＴ線９２は画素３Ｒ、３Ｇ、３Ｂの全てに対応するように配置されていてもよい。
（実施の形態１の変形例）
次に、上記実施の形態１の変形例について、説明する。本変形例に係る有機ＥＬ表示装置は上記実施の形態に係る有機ＥＬ表示装置１とほぼ同じであるが、基準電圧ＶＲＥＦを供給するための複数の電源線として、複数の画素３の輝度を決定するＤＡＴＡ信号電圧Ｖ ＤＡＴＡ（信号電圧）、及び、基準電圧ＶＲＥＦを供給するための複数のＤＡＴＡ線（信号線）を備える点が異なる。つまり、ＤＡＴＡ線によって基準電圧ＶＲＥＦを供給するための電源線であるＶＲＥＦ線８３を代用する点が異なる。すなわち、基準電圧ＶＲＥＦを供給するための電源線としてＤＡＴＡ線を利用する点が異なる。以下、図１１及び図１２を用いて、本変形例に係る有機ＥＬ表示装置について、実施の形態１に係る有機ＥＬ表示装置１と異なる点を中心に説明する。
図１１は、本変形例に係る有機ＥＬ表示装置における画素回路の構成を示す電気回路図である。
同図に示すように、本変形例における画素回路４Ａは、上記実施の形態１における画素回路４と比較して、基準電圧ＶＲＥＦを供給するための電源線として、ＤＡＴＡ信号電圧ＶＤＡＴＡ、及び、基準電圧ＶＲＥＦを供給するためのＤＡＴＡ線７Ａが設けられている。このＤＡＴＡ線７Ａには、ＤＡＴＡ信号電圧ＶＤＡＴＡと基準電圧ＶＲＥＦとが、例えば時分割されて供給される。つまり、例えば、Ｖｔｈ検出期間に該当する行では、ＤＡＴＡ線７Ａに基準電圧ＶＲＥＦが供給されている間にＳＣＡＮ信号の電圧レベルがＨｉとなり、データ書き込み期間に該当する行では、ＤＡＴＡ線７ＡにＤＡＴＡ信号電圧ＶＤＡＴ Ａが供給されている間にＳＣＡＮ信号の電圧レベルがＬｏｗとなる。つまり、本変形例における画素回路４Ａは、ＤＡＴＡ線７Ａによって基準電圧ＶＲＥＦを供給するための電源線を代用する。
これにより、本変形例における画素回路４Ａは、実施の形態１における画素回路４のようにＤＡＴＡ信号電圧ＶＤＡＴＡを供給するためのＤＡＴＡ線７とＶＲＥＦを供給するためのＶＲＥＦ線８３とをいずれも備える場合と比較して、配線数を削減することができる。よって、レイアウト設計が容易になる。
また、本変形例における基準電圧ＶＲＥＦを供給するための電源線として用いられる複数のＤＡＴＡ線７Ａの各々は、上記実施の形態１における複数のＶＲＥＦ線８３の各々と同様に、上面視において複数のバンク３ａと交差するように配置される。これにより、本変形例に係る有機ＥＬ表示装置は、上記実施の形態１と同様の効果を奏することができる。
図１２は、実施の形態１の変形例に係る有機ＥＬ表示装置における、電源線８（ＤＡＴＡ線７Ａ）及びバンク３ａの配置を示す図である。具体的には、同図は有機ＥＬ表示装置１の一部を拡大した上面図である。なお、同図では、バンク３ａ、陽極５１、電源線８（ＤＡＴＡ線７Ａ）、及び、第１ＲＥＳＥＴ線の機能を兼ねるＳＣＡＮ線６以外の構成要素については、図示を省略している。また、バンク３ａ及び陽極５１を透視して、電源線８（ＤＡＴＡ線７Ａ）、及び、ＳＣＡＮ線６を示している。
同図に示すように、複数のＤＡＴＡ線７Ａの各々は、複数のバンク３ａに交差するように配置されている。つまり、一のＤＡＴＡ線７Ａの電圧降下量は、複数のバンク３ａで区画された複数のライン状の発光層５２の膜厚に依存し、他のＤＡＴＡ線７Ａの電圧降下量も同様に、当該複数のライン状の発光層５２の膜厚に依存する。よって、複数のＤＡＴＡ線７Ａの電圧降下量にバラつきが生じにくくなる。
その結果、本変形例に係る有機ＥＬ表示装置においても、実施の形態１に係る有機ＥＬ表示装置１と同様に、発光期間に流れる画素電流ｉｐｉｘにも、ライン状に区画された発光層５２のライン毎に依存するバラつきが生じにくくなる。したがって、変形例に係る有機ＥＬ表示装置は、複数のバンク３ａに対応するスジ状の模様を低減することができる。
以上のように、実施の形態１の変形例に係る有機ＥＬ表示装置によれば、基準電圧ＶＲ ＥＦを供給するための複数の電源線として、複数の画素３の輝度を決定するＤＡＴＡ信号電圧ＶＤＡＴＡ、及び、基準電圧ＶＲＥＦを供給するための複数のＤＡＴＡ線７Ａを備える。ここで、複数のＤＡＴＡ線７Ａの各々は、上面視において、複数のバンク３ａに交差するように配置されている。これにより、実施の形態１の変形例に係る有機ＥＬ表示装置は、実施の形態１に係る有機ＥＬ表示装置１と同様の効果を奏することができる。
また、ＤＡＴＡ線７Ａによって基準電圧ＶＲＥＦを供給するための電源線８を代用するので、配線数を削減することができる。よって、レイアウト設計が容易になる。
（実施の形態２）
次に、実施の形態２について、説明する。本実施の形態に係る有機ＥＬ表示装置は上記実施の形態１に係る有機ＥＬ表示装置１とほぼ同じであるが、上面視において、複数のバンク３ａと交差するように配置されている電源線８が、ＶＲＥＦ線８３に代わりＶＤＤ線８１である点が異なる。以下、図１３〜図１５を用いて、実施の形態２に係る有機ＥＬ表示装置について、説明する。
［電源線（ＶＤＤ線）の電圧に有機ＥＬ素子の容量成分が与える影響］
まず、上述したバンク３ａに対応するスジ状の模様が表示される要因として本発明者が見出した更なる知見について、図１３及び図１４を用いて説明する。
＜Ｖｔｈ検出期間における画素回路の状態＞
図１３は、本実施の形態において、図５に示すＶｔｈ検出期間における画素回路４の状態を示す説明図である。
同図に示すように、また、実施の形態１で説明したように、閾値検出電流ｉｐｒｏｇによって保持容量Ｃｓが充電されることにより、当該保持容量Ｃｓを介して、駆動トランジスタＱｄのソースからＶＲＥＦ線８３に向かって電流ｉｒｅｆが流れる。同様に、閾値検出電流ｉｐｒｏｇによって容量成分ＣＥＬが充電されることにより、当該容量成分ＣＥＬを介して、駆動トランジスタＱｄのソースからＶＳＳ線８２に向かって電流ｉｓｓが流れる。
ここで、電流ｉｐｒｏｇが流れ出すＶＤＤ線８１には、当該ＶＤＤ線８１の配線抵抗による電圧ドロップ（電圧降下）が生じる。この電圧ドロップは、有機ＥＬ表示装置の表示画面に影響を及ぼす虞がある。例えば、有機ＥＬ表示装置においてＶＤＤ線８１のレイアウトは、同層に形成された他の配線及び電極等のレイアウトによって制約される。したがって、ＶＤＤ線８１は無視できない程度の大きさの配線抵抗を有する。つまり、ＶＤＤ線８１に電流が流れた場合には、当該ＶＤＤ線８１の配線抵抗による電圧ドロップ（電圧降下）が無視できない程度の大きさとなり、有機ＥＬ表示装置の表示画面に影響を及ぼす虞がある。
具体的には、Ｖｔｈ検出期間において、各画素回路４に対してＶＤＤ線８１から供給される電圧ＶＤＤは、複数の画素回路４の外部に設けられた電源部からＶＤＤ線８１へ供給された電圧ＶＤＤ０よりも低くなる。つまり、Ｖｔｈ検出期間において、ＶＤＤ線８１には電圧降下が発生する。また、この発生した電圧降下の大きさは有機ＥＬ素子５の容量成分ＣＥＬに依存する。なぜならば、ＶＤＤ線８１で発生する電圧降下量は、容量値ＣＥＬを有する有機ＥＬ素子５の容量成分ＣＥＬへの充電電流に依存するからである。言い換えると、電圧ＶＶＤＤは、有機ＥＬ素子５の容量成分ＣＥＬに対する依存性を有する。
以下、ＶＤＤが有機ＥＬ素子５の容量成分ＣＥＬに対して依存性を有する理由について、式１２〜式１６を用いて説明する。
まず、Ｖｔｈ検出期間の開始時刻ｔ１３からの経過時間をｔ、Ｖｔｈ検出期間の開始時刻ｔ１３からｔ時間経過した時刻における駆動トランジスタＱｄのゲート・ソース間電圧をＶｇｓ（ｔ）、駆動トランジスタＱｄの閾値電圧をＶｔｈとすると、Ｖｔｈ検出期間の開始時刻ｔ１３からｔ時間経過した時刻におけるｉｐｒｏｇ（ｔ）は、次の式１２で表される。
Figure 2015118598
また、実施の形態１で説明したように、Ｖｔｈ検出期間の開始時刻ｔ１３からの経過時間をｔ、当該開始時刻ｔ１３における駆動トランジスタＱｄのゲート・ソース間電圧をＶ ｇｓ（０）とすると、Ｖｔｈ検出期間の開始時刻ｔ１３からｔ時間経過した時刻における駆動トランジスタＱｄのゲート・ソース間電圧Ｖｇｓ（ｔ）は、次の式１３で表される。
Figure 2015118598
したがって、式１２に式１３を代入すると、ｉｐｒｏｇ（ｔ）は、次の式１４で表される。
Figure 2015118598
また、ＶＤＤ線８１の配線抵抗のうち各画素３に対応する配線抵抗をＲ、複数の画素回路４の外部から各ＶＤＤ線８１に供給される電圧をＶＶＤＤ０とすると、ＶＤＤ線８１から各画素回路４へ供給される電圧ＶＶＤＤは、次の式１５で表される。
Figure 2015118598
したがって、式１５に式１４を代入すると、Ｖｔｈ検出期間の開始時刻ｔ１３からｔ時間経過した時刻におけるＶＶＤＤは、次の式１６で表される。
Figure 2015118598
つまり、Ｖｔｈ検出期間におけるＶＤＤ線８１の電圧は、有機ＥＬ素子５の容量成分ＣＥＬ、及び、Ｖｔｈ検出期間の開始時点からの経過時間に依存することが判る。
なお、Ｖｔｈ検出期間の開始時点から十分に時間が経過している場合には、ＶＤＤ線８１から流れ出す電流ｉｐｒｏｇが実質的にゼロとなることにより、理論上はＶＶＤＤ＝Ｖ ＶＤＤ０となる。しかしながら、実際には、当該ｉｐｒｏｇが実質的にゼロとなる程度までＶｔｈ期間を確保することは困難であるため、ＶＤＤ線８１が有する配線抵抗によってＶＶＤＤ≠ＶＶＤＤ０となっている。
以上説明したように、Ｖｔｈ検出期間におけるＶＤＤ線８１の電圧ＶＶＤＤが有機ＥＬ素子５の容量成分ＣＥＬ、及び、Ｖｔｈ検出期間の開始時点からの経過時間に依存する電圧である。これにより、当該期間において検出される駆動トランジスタＱｄの閾値電圧も当該容量成分ＣＥＬ及び当該経過時間に依存する電圧となる。つまり、検出される駆動トランジスタＱｄが、当該容量成分ＣＥＬ及び当該経過時間に依存する。以下、駆動トランジスタＱｄの閾値電圧がこのように依存する理由について、具体的に説明する。
図１４は、本実施の形態における駆動トランジスタＱｄのＩ−Ｖ特性を示すグラフである。具体的には、図１４には、駆動トランジスタＱｄのドレイン・ソース間電圧ＶｄｓがＶｄｓ１の場合と、当該ＶｄｓがＶｄｓ２の場合（ただし、Ｖｄｓ２＜Ｖｄｓ１）とにおける、駆動トランジスタＱｄのゲート・ソース間電圧Ｖｇｓに対するドレイン電流Ｉｄｓが示されている。
同図に示すように、駆動トランジスタＱｄのドレイン電流Ｉｄｓは、当該駆動トランジスタＱｄのゲート・ソース間電圧Ｖｇｓに依存するだけでなく、当該駆動トランジスタＱｄのドレイン・ソース間電圧Ｖｄｓにも依存する。
ここで、Ｖｔｈ検出期間後（図５の時刻ｔ１５より後）において保持容量Ｃｓに保持されている電圧である駆動トランジスタＱｄの閾値電圧Ｖｔｈは、Ｖｔｈ検出期間の終了時点（図５の時刻ｔ１５）における駆動トランジスタＱｄのゲート・ソース間電圧Ｖｇｓである。つまり、Ｖｔｈ検出期間において検出される閾値電圧Ｖｔｈは、駆動トランジスタＱｄのドレイン・ソース間電圧Ｖｄｓに依存する。
また、上述したように、Ｖｔｈ検出時のＶＤＤ線８１の電圧ＶＶＤＤは、有機ＥＬ素子５の容量成分ＣＥＬの容量値ＣＥＬ、及び、Ｖｔｈ検出期間の開始時点からの経過時間に依存している。つまり、Ｖｔｈ検出期間の終了時点（図５の時刻ｔ１５）における電圧Ｖ ＶＤＤは、有機ＥＬ素子５の容量成分ＣＥＬの容量値ＣＥＬ、及び、Ｖｔｈ検出期間の時間に依存する。したがって、当該終了時点における駆動トランジスタＱｄのドレイン・ソース間電圧Ｖｄｓも、当該終了時点における電圧ＶＶＤＤと同様に、有機ＥＬ素子５の容量成分ＣＥＬの容量値ＣＥＬ、及び、Ｖｔｈ検出期間の時間に依存する。
このように、Ｖｔｈ検出期間において検出される閾値電圧Ｖｔｈが駆動トランジスタＱｄのドレイン・ソース間電圧Ｖｄｓに依存し、当該ドレイン・ソース間電圧Ｖｄｓが有機ＥＬ素子５の容量成分ＣＥＬの容量値ＣＥＬ、及び、Ｖｔｈ検出期間の時間に依存する。よって、Ｖｔｈ検出期間において検出される閾値電圧Ｖｔｈは、有機ＥＬ素子５の容量成分ＣＥＬの容量値ＣＥＬ、及び、Ｖｔｈ検出期間の時間に依存することが判る。
本発明者は、当該閾値電圧Ｖｔｈに影響を及ぼす、有機ＥＬ素子５の容量成分ＣＥＬ、及び、Ｖｔｈ検出期間の時間のうち、有機ＥＬ素子５の容量成分ＣＥＬが、上述したバンク３ａに対応するスジ状の模様が表示される主な要因であることを見出した。以下、有機ＥＬ素子５の容量成分ＣＥＬによってスジ状の模様が表示される理由について説明する。
実施の形態１で説明したように、有機ＥＬ素子５の容量成分ＣＥＬは、当該有機ＥＬ素子５の陽極５１と陰極５３とで挟まれた発光層５２の膜厚によって決定される。この発光層５２の膜厚は、バンク３ａによってライン状に区画されたライン毎にバラつく虞がある。よって、同一のラインの発光層５２に対応する複数の画素３の画素回路４は、容量値Ｃ ＥＬが実質的に同一の容量成分ＣＥＬを有するが、互いに異なるラインの発光層５２に対応する複数の画素３の画素回路４は、容量値ＣＥＬが互いに異なる容量成分ＣＥＬを有する虞がある。
したがって、ＶＤＤ線８１がバンク３ａと平行に配置されている場合には、実施の形態１で説明したＶＲＥＦ線８３がバンク３ａと平行に配置されている場合に発生する問題と同様に、以下のような問題が発生する。すなわち、複数のＶＤＤ線８１の電圧降下量にバラつきが生じる。
上述したように、Ｖｔｈ検出期間において検出される閾値電圧Ｖｔｈは、駆動トランジスタＱｄのドレイン・ソース間電圧Ｖｄｓに依存する。つまり、駆動トランジスタＱｄの閾値電圧Ｖｔｈは、当該駆動トランジスタＱｄを含む画素回路４が接続されたＶＤＤ線８１の電圧ＶＶＤＤに依存する。よって、複数のＶＤＤ線８１の電圧降下量のバラつきは、検出される閾値電圧Ｖｔｈに影響を及ぼす。その結果、ＶＤＤ線８１がバンク３ａと平行に配置されている場合には、発光期間において、ライン状に区画された発光層５２に対応するスジ状の模様が表示される。
そこで、本実施の形態に係る有機ＥＬ表示装置では、このようなバンク３ａに対応するスジ状の模様の表示を低減するために、複数の電源線８の各々が複数のバンク３ａに交差するように配置されている。具体的には、複数の電源線８である複数のＶＤＤ線８１の各々が複数のバンク３ａに交差するように配置されている。
以下、本実施の形態における電源線８である複数のＶＤＤ線８１の配置について、図１５を用いて説明する。図１５は、実施の形態２に係る有機ＥＬ表示装置における、電源線８（ＶＤＤ線８１）及びバンク３ａの配置を示す図である。具体的には、図１５の（ａ）は有機ＥＬ表示装置の一部を拡大した上面図であり、図１５の（ｂ）は同図の（ａ）に対応する画素３の配置を模式的に示す図である。なお、図１５の（ａ）は、有機ＥＬ表示装置をＺ軸方向プラス側から視た場合の上面図であるが、バンク３ａ、陽極５１、及び、電源線８（ＶＤＤ線８１）以外の構成要素については、図示を省略している。また、バンク３ａ及び陽極５１を透視して、電源線８（ＶＤＤ線８１）を示している。
これらの図には、図１５の（ｂ）に示すように、３色（赤色、緑色、青色）のいずれかに対応する画素３Ｒ、３Ｇ、３Ｂから構成される画素３０が２行２列分、示されている。これらの各画素３Ｒ、３Ｇ、３Ｂは、バンク３ａによって色ごとに区画されている。
ここで、複数のＶＤＤ線８１の各々は、複数のバンク３ａに交差するように配置されている。つまり、一のＶＤＤ線８１の電圧降下量は、複数のバンク３ａで区画された複数のライン状の発光層５２の膜厚に依存し、他のＶＤＤ線８１の電圧降下量も同様に、当該複数のライン状の発光層５２の膜厚に依存する。よって、複数のＶＤＤ線８１の電圧降下量にバラつきが生じにくくなる。
その結果、Ｖｔｈ検出期間において検出される閾値電圧Ｖｔｈにも、ライン状に区画された発光層５２のライン毎の膜厚に依存するバラつきが生じにくくなる。したがって、本実施の形態に係る有機ＥＬ表示装置は、実施の形態１に係る有機ＥＬ表示装置１と同様の効果を奏する。
具体的には、各ＶＤＤ線８１が複数のバンク３ａと交差するように配置されている場合には、各ＶＤＤ線８１は、ＶＤＤ線８１と有機ＥＬ素子５の陽極５１との間に配置されたトランジスタＱｅｎｂが導通状態であり、かつ、閾値検出電流ｉｐｒｏｇが流れている際に、複数のライン状に区画された発光層５２のうち複数ラインの発光層５２を含む複数の有機ＥＬ素子５と電気的に接続された状態となる。したがって、各ＶＤＤ線８１には、負荷として、複数ラインの発光層５２を含む複数の有機ＥＬ素子５の容量成分ＣＥＬが接続されているとみなせる。よって、ライン毎に発光層５２の膜厚が異なっている場合であっても、各ＶＤＤ線８１の負荷は、特定のラインの発光層５２の膜厚には依存しにくくなる。その結果、複数のＶＤＤ線８１の電圧降下量にバラつきが生じにくくなる。したがって、発光期間において、複数のバンク３ａに対応するスジ状の模様の表示を抑制できる。つまり、本実施の形態に係る有機ＥＬ表示装置は、実施の形態１に係る有機ＥＬ表示装置１と同様に、表示ムラを抑制できる。
より具体的には、本実施の形態に係る有機ＥＬ表示は、ｋ行目の画素３０に位置する赤色の画素３Ｒの駆動トランジスタＱｄの閾値電圧と、（ｋ＋１）行目の画素３０に位置する赤色の画素３Ｒの駆動トランジスタＱｄの閾値電圧とが略同一の場合に、Ｖｔｈ検出期間において検出される閾値電圧Ｖｔｈを略同一とすることができる。
なお、例えば、「ｋ行目の画素３０」とは、３色（赤色、緑色、青色）のいずれかに対応する画素３Ｒ、３Ｇ、３Ｂから構成される画素３０が行方向（Ｘ軸と平行な方向）及び列方向（Ｙ軸と平行な方向）にマトリクス状に配置されている状態において、列方向プラス側（Ｙ軸方向プラス側）からｋ番目に配置された複数の画素３０である。つまり、行方向（Ｘ軸と平行な方向）に並んで配置された複数の画素３０により１つの画素行が構成される。同様に、列方向（Ｙ軸と平行な方向）に並んで配置された複数の画素３０により１つの画素列が構成される。
これに対して、複数のＶＤＤ線８１の各々が複数のバンク３ａと平行に配置されている場合には、ｋ行目の画素３０に位置する赤色の画素３Ｒの駆動トランジスタＱｄの閾値電圧と、（ｋ＋１）行目の画素３０に位置する赤色の画素３Ｒの駆動トランジスタＱｄの閾値電圧とが略同一の場合であっても、Ｖｔｈ検出期間において検出される閾値電圧Ｖｔｈが互いに異なる虞がある。つまり、複数のバンク３ａに対応するスジ状の模様が表示される虞がある。
［まとめ］
以上のように、本実施の形態に係る有機ＥＬ表示装置は、実施の形態１に係る有機ＥＬ表示装置１とほぼ同様であるが、複数のＶＤＤ線８１が、上述した複数の電源線８である点が異なる。つまり、本実施の形態では、実施の形態１の複数のＶＲＥＦ線８３に代わり、複数のＶＤＤ線８１（本開示における複数の電源線８の一態様）の各々が、上面視において、複数のバンク３ａと交差するように配置されている点が異なる。これにより、本実施の形態に係る有機ＥＬ表示装置は、実施の形態１に係る有機ＥＬ表示装置１と同様の効果を奏する。
具体的には、ＶＤＤ線８１に発生した電圧降下は、駆動トランジスタＱｄの閾値電圧の検出結果に影響を及ぼす。よって、複数のＶＤＤ線８１間に電圧降下量のバラつきが発生した場合は、表示ムラが生じる。そこで、複数のＶＤＤ線８１の各々が複数のバンク３ａと交差するように配置されていることにより、複数のＶＤＤ線８１の電圧降下量のバラつきを抑制できる。よって、表示ムラを抑制できる。
なお、本実施の形態では、ＶＤＤ線８１以外の電源線であるＶＲＥＦ線８３、ＶＳＳ線８２、及び、ＶＲＳＴ線８４は、どのように配置されていてもよく、例えば、上面視において（Ｚ軸方向プラス側から視て）、複数のバンク３ａと平行に配置されていてもよい。
（実施の形態３）
次に、実施の形態３について、説明する。本実施の形態に係る有機ＥＬ表示装置は上記実施の形態１に係る有機ＥＬ表示装置１とほぼ同じであるが、上面視において、複数のバンク３ａと交差するように配置されている電源線８が、ＶＲＥＦ線８３に代わりＶＲＳＴ線８４である点が異なる。以下、図１６及び図１７を用いて、実施の形態３に係る有機ＥＬ表示装置について、説明する。
［電源線（ＶＲＳＴ線）の電圧に有機ＥＬ素子の容量成分が与える影響］
まず、上述したバンク３ａに対応するスジ状の模様が表示される要因として本発明者が見出した更なる知見について、図１６を用いて説明する。
＜ＥＬリセット期間における画素回路の状態＞
図１６は、本実施の形態において、図５に示すＥＬリセット期間における画素回路４の状態を示す説明図である。
同図に示すように、ＥＬリセット期間では、ＲＥＳＥＴ２信号の電圧レベルのみがＨＩＧＨにすることにより、トランジスタＱｒｓｔにのみが導通状態となる。これにより、有機ＥＬ素子５の容量成分ＣＥＬに保持された電荷がリセットされる。このとき、トランジスタＱｒｓｔを介して駆動トランジスタＱｄのソースからＶＲＳＴ線８４に向かって電流ｉｒｓｔが流れる。
ここで、電流ｉｒｓｔが流れ込むＶＲＳＴ線８４には、当該ＶＲＳＴ線８４の配線抵抗による電圧ドロップ（電圧降下）が生じる。この電圧ドロップは、有機ＥＬ表示装置の表示画面に影響を及ぼす虞がある。例えば、有機ＥＬ表示装置においてＶＲＳＴ線８４のレイアウトは、同層に形成された他の配線及び電極等のレイアウトによって制約される。したがって、ＶＲＳＴ線８４は無視できない程度の大きさの配線抵抗を有する。つまり、ＶＲＳＴ線８４に電流が流れた場合には、当該ＶＲＳＴ線８４の配線抵抗による電圧ドロップ（電圧降下）が無視できない程度の大きさとなり、有機ＥＬ表示装置の表示画面に影響を及ぼす虞がある。
具体的には、ＥＬリセット期間において、各画素回路４に対してＶＲＳＴ線８４から供給される電圧ＶＲＳＴは、複数の画素回路４の外部に設けられた電源部からＶＲＳＴ線８４へ供給された電圧ＶＲＳＴ０よりも高くなる。つまり、ＥＬリセット期間において、において、ＶＲＳＴ線８４には電圧降下が発生する。また、この発生した電圧降下の大きさは有機ＥＬ素子５の容量成分ＣＥＬに依存する。なぜならば、ＶＲＳＴ線８４で発生する電圧降下量は、容量値ＣＥＬを有する有機ＥＬ素子５の容量成分ＣＥＬからの放電電流に依存するからである。言い換えると、電圧ＶＲＳＴは、有機ＥＬ素子５の容量成分ＣＥＬに対する依存性を有する。
以下、ＶＲＳＴが有機ＥＬ素子５の容量成分ＣＥＬに対して依存性を有する理由について、式１７〜式２０を用いて説明する。
まず、駆動トランジスタＱｄのソース電圧をＶｓとすると、電流ｉｒｓｔは次の式１７で表される。
Figure 2015118598
この式１７から、電流ｉｒｓｔは有機ＥＬ素子５の容量成分ＣＥＬの容量値ＣＥＬの影響を受けることが判る。
よって、ＶＲＳＴ線８４の配線抵抗のうち各画素３に対応する配線抵抗をＲ、複数の画素回路４の外部から各ＶＲＳＴ線８４に供給される電圧をＶＲＳＴ０とすると、ＶＲＳＴ線８４から各画素回路４へ供給される電圧ＶＲＳＴは、次の式１８で表される。
Figure 2015118598
すなわち、ＶＲＳＴ線８４から各画素回路４へ供給される電圧ＶＲＳＴは、有機ＥＬ素子５の容量成分ＣＥＬの容量値ＣＥＬの影響を受ける。つまり、式４に示したように、ＶＲＳＴ線８４へ流れ込む電流ｉｒｓｔが容量成分ＣＥＬの容量値ＣＥＬの影響を受けるので、電圧ＶＲＳＴも容量成分ＣＥＬの容量値ＣＥＬの影響を受ける。言い換えると、電圧ＶＲＳＴは、有機ＥＬ素子５の容量成分ＣＥＬに対する依存性を有する。
したがって、ＥＬリセット期間の終了時点（図５の時刻）における駆動トランジスタＱｄのソース電圧Ｖｓは、有機ＥＬ素子５の容量成分ＣＥＬに対する依存性を有する。つまり、Ｖｔｈ検出期間の開始時点（図５の時刻ｔ１３）における駆動トランジスタＱｄのソース電圧Ｖｓは、有機ＥＬ素子５の容量成分ＣＥＬに対する依存性を有する。
ここで、Ｖｔｈ検出期間の開始時点における駆動トランジスタＱｄのゲート・ソース間電圧Ｖｇｓ（０）は、次の式１９で表すことができる。
Ｖｇｓ（０）＝ＶＲＥＦ−ＶＲＳＴ ・・・（式１９）
よって、式１８及び式１９から、Ｖｇｓ（０）は、有機ＥＬ素子５の容量成分ＣＥＬに対する依存性を有することが判る。
また、実施の形態１で説明したように、Ｖｔｈ検出期間の開始時刻ｔ１３からの経過時間をｔとすると、Ｖｔｈ検出期間の開始時刻ｔ１３からｔ時間経過した時刻における駆動トランジスタＱｄのゲート・ソース間電圧Ｖｇｓ（ｔ）は、次の式２０で表される。
Figure 2015118598
よって、Ｖｇｓ（０）が有機ＥＬ素子５の容量成分ＣＥＬに対する依存性を有する場合には、Ｖｇｓ（ｔ）も同様に、有機ＥＬ素子５の容量成分ＣＥＬに対する依存性を有することが判る。つまり、Ｖｔｈ検出期間において検出される閾値電圧Ｖｔｈは、有機ＥＬ素子５の容量成分ＣＥＬに対する依存性を有することが判る。
本発明者は、当該閾値電圧Ｖｔｈに影響を及ぼす有機ＥＬ素子５の容量成分ＣＥＬが、上述したバンク３ａに対応するスジ状の模様が表示される主な要因であることを見出した。以下、有機ＥＬ素子５の容量成分ＣＥＬによってスジ状の模様が表示される理由について説明する。
実施の形態１で説明したように、有機ＥＬ素子５の容量成分ＣＥＬは、当該有機ＥＬ素子５の陽極５１と陰極５３とで挟まれた発光層５２の膜厚によって決定される。この発光層５２の膜厚は、バンク３ａによってライン状に区画されたライン毎にバラつく虞がある。よって、同一のラインの発光層５２に対応する複数の画素３の画素回路４は、容量値Ｃ ＥＬが実質的に同一の容量成分ＣＥＬを有するが、互いに異なるラインの発光層５２に対応する複数の画素３の画素回路４は、容量値ＣＥＬが互いに異なる容量成分ＣＥＬを有する虞がある。
したがって、ＶＲＳＴ線８４がバンク３ａと平行に配置されている場合には、実施の形態１で説明したＶＲＥＦ線８３がバンク３ａと平行に配置されている場合に発生する問題と同様に、以下のような問題が発生する。すなわち、複数のＶＲＳＴ線８４の電圧降下量にバラつきが生じる。
上述したように、Ｖｔｈ検出期間において検出される閾値電圧Ｖｔｈは、Ｖｔｈ検出期間の開始時点における駆動トランジスタＱｄのゲート・ソース間電圧Ｖｇｓ（０）に依存する。つまり、駆動トランジスタＱｄの閾値電圧Ｖｔｈは、当該駆動トランジスタＱｄを含む画素回路４が接続されたＶＲＳＴ線８４の電圧ＶＲＳＴに依存する。よって、複数のＶＲＳＴ線８４の電圧降下量のバラつきは、検出される閾値電圧Ｖｔｈに影響を及ぼす。その結果、ＶＲＳＴ線８４がバンク３ａと平行に配置されている場合には、発光期間において、ライン状に区画された発光層５２に対応するスジ状の模様が表示される。
そこで、本実施の形態に係る有機ＥＬ表示装置では、このようなバンク３ａに対応するスジ状の模様の表示を低減するために、複数の電源線８の各々が複数のバンク３ａに交差するように配置されている。具体的には、複数の電源線８である複数のＶＲＳＴ線８４の各々が複数のバンク３ａに交差するように配置されている。
以下、本実施の形態における電源線８である複数のＶＲＳＴ線８４の配置について、図１７を用いて説明する。図１７は、実施の形態３に係る有機ＥＬ表示装置における、電源線８（ＶＲＳＴ線８４）及びバンク３ａの配置を示す図である。具体的には、図１７の（ａ）は有機ＥＬ表示装置の一部を拡大した上面図であり、図１７の（ｂ）は同図の（ａ）に対応する画素３の配置を模式的に示す図である。なお、図１７の（ａ）は、有機ＥＬ表示装置をＺ軸方向プラス側から視た場合の上面図であるが、バンク３ａ、陽極５１、電源線８（ＶＲＳＴ線８４）、及び、第２ＲＥＳＥＴ線９３以外の構成要素については、図示を省略している。また、バンク３ａ及び陽極５１を透視して、電源線８（ＶＲＳＴ線８４）、及び、第２ＲＥＳＥＴ線９３を示している。
これらの図には、図１７の（ｂ）に示すように、３色（赤色、緑色、青色）のいずれかに対応する画素３Ｒ、３Ｇ、３Ｂから構成される画素３０が２行２列分、示されている。これらの各画素３Ｒ、３Ｇ、３Ｂは、バンク３ａによって色ごとに区画されている。
第２ＲＥＳＥＴ線９３は、例えば、各バンク３ａと平行に配置され、各画素３（画素３Ｒ、３Ｇ、３Ｂ）にＲＥＳＥＴ２信号を供給している。なお、この第１ＲＥＳＥＴ線９２は、複数の画素３の外部で、画素３Ｒ、３Ｇ、３Ｂからなる画素３０ごとに束ねられていてもよい。
ここで、複数のＶＲＳＴ線８４の各々は、複数のバンク３ａに交差するように配置されている。つまり、一のＶＲＳＴ線８４の電圧降下量は、複数のバンク３ａで区画された複数のライン状の発光層５２の膜厚に依存し、他のＶＲＳＴ線８４の電圧降下量も同様に、当該複数のライン状の発光層５２の膜厚に依存する。よって、複数のＶＲＳＴ線８４の電圧降下量にバラつきが生じにくくなる。
その結果、Ｖｔｈ検出期間において検出される閾値電圧Ｖｔｈにも、ライン状に区画された発光層５２のライン毎の膜厚に依存するバラつきが生じにくくなる。したがって、本実施の形態に係る有機ＥＬ表示装置は、実施の形態１に係る有機ＥＬ表示装置１と同様の効果を奏する。
具体的には、各ＶＲＳＴ線８４が複数のバンク３ａと交差するように配置されている場合には、各ＶＲＳＴ線８４は、ＶＲＳＴ線８４と有機ＥＬ素子５の陽極５１との間に配置されたトランジスタＱｒｓｔが導通状態である際に、複数のライン状に区画された発光層５２のうち複数ラインの発光層５２を含む複数の有機ＥＬ素子５と電気的に接続された状態となる。したがって、各ＶＲＳＴ線８４には、負荷として、複数ラインの発光層５２を含む複数の有機ＥＬ素子５の容量成分ＣＥＬが接続されているとみなせる。よって、ライン毎に発光層５２の膜厚が異なっている場合であっても、各ＶＲＳＴ線８４の負荷は、特定のラインの発光層５２の膜厚には依存しにくくなる。その結果、複数のＶＲＳＴ線８４の電圧降下量にバラつきが生じにくくなる。したがって、発光期間において、複数のバンク３ａに対応するスジ状の模様の表示を抑制できる。つまり、本実施の形態に係る有機ＥＬ表示装置は、実施の形態１に係る有機ＥＬ表示装置１と同様に、表示ムラを抑制できる。
より具体的には、本実施の形態に係る有機ＥＬ表示は、ｋ行目の画素３０に位置する赤色の画素３Ｒの駆動トランジスタＱｄの閾値電圧と、（ｋ＋１）行目の画素３０に位置する赤色の画素３Ｒの駆動トランジスタＱｄの閾値電圧とが略同一の場合に、Ｖｔｈ検出期間において検出される閾値電圧Ｖｔｈを略同一とすることができる。
これに対して、複数のＶＲＳＴ線８４の各々が複数のバンク３ａと平行に配置されている場合には、ｋ行目の画素３０に位置する赤色の画素３Ｒの駆動トランジスタＱｄの閾値電圧と、（ｋ＋１）行目の画素３０に位置する赤色の画素３Ｒの駆動トランジスタＱｄの閾値電圧とが略同一の場合であっても、Ｖｔｈ検出期間において検出される閾値電圧Ｖｔ ｈが互いに異なる虞がある。つまり、複数のバンク３ａに対応するスジ状の模様が表示される虞がある。
［まとめ］
以上のように、本実施の形態に係る有機ＥＬ表示装置は、実施の形態１に係る有機ＥＬ表示装置１とほぼ同様であるが、複数のＶＲＳＴ線８４が、上述した複数の電源線８である点が異なる。つまり、本実施の形態では、実施の形態１の複数のＶＲＥＦ線８３に代わり、複数のＶＲＳＴ線８４（本開示における複数の電源線８の一態様）の各々が、上面視において、複数のバンク３ａと交差するように配置されている点が異なる。これにより、本実施の形態に係る有機ＥＬ表示装置は、実施の形態１に係る有機ＥＬ表示装置１と同様の効果を奏する。
具体的には、本実施の形態に係る有機ＥＬ表示装置は、複数の画素３の各々における有機ＥＬ素子５に保持された電圧をリセットするためのリセット電圧ＶＲＳＴを供給するための複数のＶＲＳＴ線８４と、駆動トランジスタＱｄのドレインと電気的に接続され、複数の画素３０の各々における有機ＥＬ素子５を発光させる電流を供給するための複数のＶＤＤ線８１とを備え、複数の画素３０の各々は、ＶＲＳＴ線８４と保持容量Ｃｓの第２電極及び有機ＥＬ素子５の陽極５１との導通及び非導通を切り換えるトランジスタＱｒｓｔを有する。
ここで、駆動トランジスタＱｄの閾値電圧を検出するために有機ＥＬ素子５の容量成分ＣＥＬに蓄積された電荷をリセットする際に、ＶＲＳＴ線８４には、当該電荷による電流ｉｒｓｔが流れるので、電圧降下が発生する。ＶＲＳＴ線８４に発生した電圧降下は、駆動トランジスタＱｄの閾値電圧の検出結果に影響を及ぼす。よって、複数のＶＲＳＴ線８４に電圧降下量のバラつきが発生した場合は、表示ムラが生じる。そこで、複数のＶＲＳＴ線８４の各々が複数のバンク３ａと交差するように配置されていることにより、当該複数のＶＲＳＴ線８４の電圧降下量のバラつきを抑制できる。よって、表示ムラを抑制できる。
なお、本実施の形態では、ＶＲＳＴ線８４以外の電源線であるＶＤＤ線８１、ＶＲＥＦ線８３、及び、ＶＳＳ線８２は、どのように配置されていてもよく、例えば、上面視において（Ｚ軸方向プラス側から視て）、複数のバンク３ａと平行に配置されていてもよい。
（他の変形例）
以上、本開示の実施の形態に係る有機ＥＬ表示装置について説明したが、本開示は、上記の実施の形態に限定されるものではない。
例えば、図１８に示すように、有機ＥＬ表示装置は、さらに、複数のバンク３ａ（第１隔壁）と交差するように配置され、複数のバンク３ａとともに発光層５２を格子状に区画する複数のバンク３ｂ（第２隔壁）を備えてもよく、複数のバンク３ａは、複数のバンク３ｂより上方へ突出していてもよい。図１８は、他の変形例に係る有機ＥＬ表示装置のバンクの例を示す斜視図である。同図に示すように、複数のバンク３ａと複数のバンク３ｂとで、画素３毎に開口を有するピクセルバンクとして機能する。
これにより、当該有機ＥＬ表示装置の製造プロセスでは、上記実施の形態に係る有機ＥＬ表示装置の製造プロセスと同様に、隣り合う２つのバンク３ａの間に位置する画素行に対して有機半導体材料溶液を滴下することにより、発光層５２のうち少なくとも１つの層を形成できる。具体的には、有機半導体材料溶液を滴下した際には当該有機半導体材料溶液が各バンク３ｂに跨って形成されるが、その後の加熱処理等により、各バンク３ｂに跨った有機半導体材料溶液はなくなり、ピクセルバンクの開口のみに有機半導体材料からなる有機層が形成される。よって、簡素な製造プロセスで、ピクセルバンクの開口に有機層を形成することができる。つまり、簡素な製造プロセスで、格子の開口に発光層を形成することができる。
このような有機ＥＬ表示装置においても、発光層５２は、上記説明した有機ＥＬ表示装置と同様に、隣り合う２つのバンク３ａの間に位置する画素行に対して有機半導体材料溶液が滴下されることにより形成されている。つまり、同一行の複数の画素３における発光層５２の膜厚は略同一となるが、互いに異なる行の複数の画素３における発光層５２の膜厚は異なる虞がある。
さらに、複数のバンク３ｂの各々は、表面に撥液性を持たせるための、フッ素等を用いた所定の表面処理が施されていてもよい。これにより、各バンク３ｂに跨って形成された有機半導体材料溶液のうち、各バンク３ｂ表面の有機半導体材料溶液が撥液される。よって、発光層５２が有する複数の層（正孔注入層５２１、正孔輸送層５２２、有機発光層５２３、電子輸送層５２４、電子注入層５２５）のうち当該有機半導体材料溶液により形成される層は、画素３毎に分離される。
また、上記説明では、バンク３ａは、互いに異なる色の画素３を区画するように設けられていたが、図１９に示すように、同色の画素３を区画するように設けられていてもよい。
図１９は、他の変形例に係る有機ＥＬ表示装置における、電源線８（例えば、ＶＲＥＦ線８３）及びバンク３ａの配置を示す図である。
同図に示すように、例えば全ての画素３の色が同じ（例えば白）であっても、複数の電源線８（例えば、ＶＲＥＦ線８３）の各々が複数のバンク３ａと平行に配置されている場合には、各行の画素３に、同じ輝度を示すＤＡＴＡ信号電圧ＶＤＡＴＡを、与えた場合であっても、互いに異なる行の画素３は、互いに異なる輝度で発光する虞がある。つまり、複数のバンク３ａに対応するスジ状の模様が表示される虞がある。
これに対し、本変形例に係る有機ＥＬ表示装置では、複数の電源線８（例えば、ＶＲＥＦ線８３）の各々を複数のバンク３ａと交差するように配置することにより、各行の画素３に、同じ輝度を示すＤＡＴＡ信号電圧ＶＤＡＴＡを与えた場合には、当該各行の画素３略同一の輝度で発光させることができる。つまり、本変形例に係る有機ＥＬ表示装置は、実施の形態１と同様の効果を奏することができる。
また、上記説明では、複数のバンク３ａの各々は、互いに異なる色の画素３を区画するように設けられていた。つまり、ライン状に区画された発光層５２の各ラインは、同色の画素３に対応して設けられていたが、これに限らない。図２０は、他の変形例に係る有機ＥＬ表示装置における、電源線８（例えば、ＶＲＥＦ線８３）及びバンク３ａの配置を示す図である。同図に示すように、複数の画素は、同一行に互い異なる色の画素が配列されている、例えばペンタイル配列であってもよい。
また、上記説明では、発光層５２は、正孔注入層５２１、正孔輸送層５２２、有機発光層５２３、電子輸送層５２４、及び、電子注入層５２５を有するとしたが、このうち有機発光層５２３以外の層については、有していなくてもよい。
その他、実施の形態及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。
本開示は、表示装置に利用でき、特に、例えば図２１に示されるようなテレビなどのＦＰＤ表示装置に利用することができる。
１ 有機ＥＬ表示装置
２ 薄膜トランジスタアレイ装置
３、３Ｂ、３Ｇ、３Ｒ、３０ 画素
３ａ、３ｂ バンク
４、４Ａ 画素回路
５ 有機ＥＬ素子
６ ＳＣＡＮ線
７、７Ａ ＤＡＴＡ線
８ 電源線
９ 透明封止膜
５１ 陽極
５２ 発光層
５３ 陰極
８１ ＶＤＤ線
８２ ＶＳＳ線
８３ ＶＲＥＦ線
８４ ＶＲＳＴ線
９１ ＥＮＡＢＬＥ線
９２ 第１ＲＥＳＥＴ線
９３ 第２ＲＥＳＥＴ線
２０１ 基板
２０２ 駆動回路層
３１０ 透明封止膜
５２１ 正孔注入層
５２２ 正孔輸送層
５２３ 有機発光層
５２４ 電子輸送層
５２５ 電子注入層
Ｃｓ 保持容量
ＣＥＬ 容量成分
Ｑｄ 駆動トランジスタ
Ｑｅｎｂ、Ｑｒｅｆ、Ｑｒｓｔ、Ｑｓｃａｎ トランジスタ

Claims (8)

  1. 複数の画素を有する表示装置であって、
    回路基板と、
    前記回路基板の上方に設けられた発光層と、
    前記発光層を複数のライン状に区画する複数の第１隔壁と、
    前記回路基板に設けられ、前記複数の画素へ予め定められた電圧を供給するための複数の電源線とを備え、
    前記複数の画素の各々は、
    ライン状に区画された前記発光層の一部を含み、供給された電流に応じて発光する発光素子と、
    前記発光素子に電流を供給する駆動トランジスタと、
    前記駆動トランジスタの閾値電圧を保持するための保持容量とを有し、
    前記複数の電源線の各々は、上面視において、前記複数の第１隔壁と交差するように配置されている
    表示装置。
  2. 前記表示装置は、さらに、前記複数の第１隔壁と交差するように配置され、前記複数の第１隔壁とともに前記発光層を格子状に区画する複数の第２隔壁を備え、
    前記複数の第１隔壁は、前記複数の第２隔壁より上方へ突出している
    請求項１に記載の表示装置。
  3. 前記発光素子は、さらに、
    前記回路基板の上方に設けられ、ライン状に区画された前記発光層の一部を介して互いに対向するように設けられた陽極及び陰極を含み、
    前記発光層は、
    正孔注入層、正孔輸送層、有機発光層、電子輸送層、及び、電子注入層が、この順に前記陽極側から順に積層されている
    請求項１又は２に記載の表示装置。
  4. 前記正孔注入層、前記正孔輸送層、前記有機発光層、前記電子輸送層、及び、前記電子注入層のうち少なくとも１つは、印刷により形成されている
    請求項３に記載の表示装置。
  5. 前記複数の電源線の各々は、上面視において、前記複数の第１隔壁に直交するように配置されている
    請求項１〜４のいずれか１項に記載の表示装置。
  6. 前記保持容量は、第１電極が前記駆動トランジスタのゲートと電気的に接続され、第２電極が前記駆動トランジスタのソース及び前記発光素子の陽極と電気的に接続され、
    前記表示装置は、
    前記複数の画素の各々における前記閾値電圧を検出するための基準となる基準電圧を供給するための複数の基準電圧電源線と、
    前記駆動トランジスタのドレインと電気的に接続され、前記複数の画素の各々における前記発光素子を発光させる電流を供給するための複数の正電源線とを備え、
    前記複数の画素の各々は、さらに、前記基準電圧電源線と前記保持容量の第１電極との導通及び非導通を切り換える第１スイッチを有し、
    前記複数の基準電圧電源線及び前記複数の正電源線の少なくとも一方は、前記複数の電源線である
    請求項１〜５のいずれか１項に記載の表示装置。
  7. 前記表示装置は、前記複数の基準電圧電源線として、前記複数の画素の輝度を決定する信号電圧、及び、前記基準電圧を供給するための複数の信号線を備える
    請求項６に記載の表示装置。
  8. 前記保持容量は、第１電極が前記駆動トランジスタのゲートと電気的に接続され、第２電極が前記駆動トランジスタのソース及び前記発光素子の陽極と電気的に接続され、
    前記表示装置は、
    前記複数の画素の各々における前記発光素子に保持された電圧をリセットするためのリセット電圧を供給するための複数のリセット電源線と、
    前記駆動トランジスタのドレインと電気的に接続され、前記複数の画素の各々における前記発光素子を発光させる電流を供給するための複数の正電源線とを備え、
    前記複数の画素の各々は、さらに、前記リセット電源線と前記保持容量の前記第２電極及び前記発光素子の陽極との導通及び非導通を切り換える第２スイッチを有し、
    前記複数のリセット電源線及び前記複数の正電源線の少なくとも一方は、前記複数の電源線である
    請求項１〜７のいずれか１項に記載の表示装置。
JP2015560865A 2014-02-06 2014-12-22 表示装置 Active JP6248269B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014021634 2014-02-06
JP2014021634 2014-02-06
PCT/JP2014/006385 WO2015118598A1 (ja) 2014-02-06 2014-12-22 表示装置

Publications (2)

Publication Number Publication Date
JPWO2015118598A1 true JPWO2015118598A1 (ja) 2017-03-23
JP6248269B2 JP6248269B2 (ja) 2017-12-20

Family

ID=53777439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015560865A Active JP6248269B2 (ja) 2014-02-06 2014-12-22 表示装置

Country Status (3)

Country Link
US (1) US20160351119A1 (ja)
JP (1) JP6248269B2 (ja)
WO (1) WO2015118598A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854684B2 (en) 2016-02-18 2020-12-01 Boe Technology Group Co., Ltd. Pixel arrangement structure and driving method thereof, display substrate and display device
US11747531B2 (en) 2016-02-18 2023-09-05 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, fine metal mask set and manufacturing method thereof
CN110137213A (zh) 2018-02-09 2019-08-16 京东方科技集团股份有限公司 像素排列结构及其显示方法、显示基板
US11448807B2 (en) 2016-02-18 2022-09-20 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, fine metal mask set and manufacturing method thereof
CN110133899A (zh) 2018-02-09 2019-08-16 京东方科技集团股份有限公司 像素排列结构、显示基板、显示装置
CN110134353B (zh) 2018-02-09 2021-04-27 京东方科技集团股份有限公司 颜色补偿方法、补偿装置以及显示装置
US11264430B2 (en) * 2016-02-18 2022-03-01 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel arrangement structure with misaligned repeating units, display substrate, display apparatus and method of fabrication thereof
US11233096B2 (en) 2016-02-18 2022-01-25 Boe Technology Group Co., Ltd. Pixel arrangement structure and driving method thereof, display substrate and display device
US10806345B2 (en) * 2017-06-13 2020-10-20 Dialog Semiconductor B.V. Apparatus and method for monitoring a physiological parameter
US11574960B2 (en) 2018-02-09 2023-02-07 Boe Technology Group Co., Ltd. Pixel arrangement structure, display substrate, display device and mask plate group
CN114994973B (zh) 2018-02-09 2023-04-28 京东方科技集团股份有限公司 显示基板和显示装置
KR102564366B1 (ko) * 2018-12-31 2023-08-04 엘지디스플레이 주식회사 표시 장치
CN112673475A (zh) 2019-07-31 2021-04-16 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板、显示装置
CN112490277B (zh) * 2020-12-23 2024-02-13 武汉华星光电半导体显示技术有限公司 显示面板
CN112786670B (zh) * 2021-01-11 2022-07-29 武汉华星光电半导体显示技术有限公司 一种阵列基板、显示面板及阵列基板的制作方法
CN113593472B (zh) * 2021-08-04 2022-12-06 深圳市华星光电半导体显示技术有限公司 像素电路及其驱动方法、显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189192A (ja) * 1999-10-12 2001-07-10 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2008065199A (ja) * 2006-09-11 2008-03-21 Sony Corp 表示装置及びその製造方法
JP2008210540A (ja) * 2007-02-23 2008-09-11 Casio Comput Co Ltd 表示装置及びその製造方法
JP2008281828A (ja) * 2007-05-11 2008-11-20 Sony Corp 表示装置及び電子機器
JP2009080366A (ja) * 2007-09-27 2009-04-16 Sony Corp 表示装置及びその駆動方法と電子機器
JP2009103868A (ja) * 2007-10-23 2009-05-14 Sony Corp 表示装置および電子機器
JP2011113815A (ja) * 2009-11-26 2011-06-09 Ricoh Co Ltd 画像表示装置、画像表示装置の製造方法及び電子機器
JP2011197152A (ja) * 2010-03-17 2011-10-06 Casio Computer Co Ltd 画素回路基板、表示装置、電子機器、及び表示装置の製造方法
JP2012023064A (ja) * 2010-07-12 2012-02-02 Casio Comput Co Ltd 導電部形成方法、導電部及び発光装置
JP2012113195A (ja) * 2010-11-26 2012-06-14 Seiko Epson Corp 電気光学装置および電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508002B1 (ko) * 2002-09-03 2005-08-17 엘지.필립스 엘시디 주식회사 노즐코팅을 이용한 유기 전계 발광 소자 제조 방법
US7811146B2 (en) * 2004-09-24 2010-10-12 Chunghwa Picture Tubes, Ltd. Fabrication method of active matrix organic electro-luminescent display panel
US20080007046A1 (en) * 2006-06-16 2008-01-10 Barboza Scott M Multi Size Outlet Box
JP4203773B2 (ja) * 2006-08-01 2009-01-07 ソニー株式会社 表示装置
JP2008153159A (ja) * 2006-12-20 2008-07-03 Dainippon Printing Co Ltd 有機エレクトロルミネッセンス素子およびその製造方法
JP4775408B2 (ja) * 2008-06-03 2011-09-21 ソニー株式会社 表示装置、表示装置における配線のレイアウト方法および電子機器
US9128661B2 (en) * 2008-07-02 2015-09-08 Med Et Al, Inc. Communication blocks having multiple-planes of detection components and associated method of conveying information based on their arrangement
JO3265B1 (ar) * 2008-12-09 2018-09-16 Novartis Ag مثبطات بيريديلوكسى اندولات vegf-r2 واستخدامها لعلاج المرض
GB2481859A (en) * 2010-07-10 2012-01-11 Dura Ltd Integrated garage workstation
KR101344977B1 (ko) * 2010-09-29 2014-01-15 파나소닉 주식회사 Ｅｌ 표시 패널, ｅｌ 표시 장치 및 ｅｌ 표시 패널의 제조 방법
KR101859474B1 (ko) * 2011-09-05 2018-05-23 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 화소 회로
JPWO2013171938A1 (ja) * 2012-05-16 2016-01-07 株式会社Ｊｏｌｅｄ 表示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189192A (ja) * 1999-10-12 2001-07-10 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2008065199A (ja) * 2006-09-11 2008-03-21 Sony Corp 表示装置及びその製造方法
JP2008210540A (ja) * 2007-02-23 2008-09-11 Casio Comput Co Ltd 表示装置及びその製造方法
JP2008281828A (ja) * 2007-05-11 2008-11-20 Sony Corp 表示装置及び電子機器
JP2009080366A (ja) * 2007-09-27 2009-04-16 Sony Corp 表示装置及びその駆動方法と電子機器
JP2009103868A (ja) * 2007-10-23 2009-05-14 Sony Corp 表示装置および電子機器
JP2011113815A (ja) * 2009-11-26 2011-06-09 Ricoh Co Ltd 画像表示装置、画像表示装置の製造方法及び電子機器
JP2011197152A (ja) * 2010-03-17 2011-10-06 Casio Computer Co Ltd 画素回路基板、表示装置、電子機器、及び表示装置の製造方法
JP2012023064A (ja) * 2010-07-12 2012-02-02 Casio Comput Co Ltd 導電部形成方法、導電部及び発光装置
JP2012113195A (ja) * 2010-11-26 2012-06-14 Seiko Epson Corp 電気光学装置および電子機器

Also Published As

Publication number Publication date
WO2015118598A1 (ja) 2015-08-13
US20160351119A1 (en) 2016-12-01
JP6248269B2 (ja) 2017-12-20

Similar Documents

Publication Publication Date Title
JP6248269B2 (ja) 表示装置
US11574991B2 (en) Organic light emitting diode display with semiconductor layer having bent portion
US10157971B2 (en) Organic light-emitting diode display
US9941307B2 (en) Thin-film transistor array substrate with connection node and display device including the same
US9780331B2 (en) Organic light-emitting diode display
US9293514B2 (en) Organic light emitting diode display
JP2015125366A (ja) 表示装置
JP6116186B2 (ja) 表示装置
JP6433234B2 (ja) 表示装置
JP6186127B2 (ja) 表示装置
JP2005140918A (ja) 表示装置及びその駆動方法、並びに電子機器
JP5473318B2 (ja) 画像表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171017

R150 Certificate of patent or registration of utility model

Ref document number: 6248269

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113