JPWO2015064338A1 - ゲルマニウム層を熱処理する半導体基板の製造方法および半導体装置の製造方法 - Google Patents

ゲルマニウム層を熱処理する半導体基板の製造方法および半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2015064338A1
JPWO2015064338A1 JP2015544904A JP2015544904A JPWO2015064338A1 JP WO2015064338 A1 JPWO2015064338 A1 JP WO2015064338A1 JP 2015544904 A JP2015544904 A JP 2015544904A JP 2015544904 A JP2015544904 A JP 2015544904A JP WO2015064338 A1 JPWO2015064338 A1 JP WO2015064338A1
Authority
JP
Japan
Prior art keywords
substrate
heat treatment
germanium
mobility
oxygen concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015544904A
Other languages
English (en)
Other versions
JP6169182B2 (ja
Inventor
鳥海　明
明 鳥海
忠賢 李
忠賢 李
知紀 西村
知紀 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Publication of JPWO2015064338A1 publication Critical patent/JPWO2015064338A1/ja
Application granted granted Critical
Publication of JP6169182B2 publication Critical patent/JP6169182B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Abstract

１×１０１６ｃｍ−３以上の酸素濃度を有するゲルマニウム層３０を還元性ガス雰囲気中において、７００℃以上において熱処理する工程を含む半導体基板の製造方法。または、１×１０１６ｃｍ−３以上の酸素濃度を有するゲルマニウム層３０を還元性ガス雰囲気中において、前記酸素濃度が減少するように熱処理する工程を含む半導体基板の製造方法。

Description

本発明は、半導体基板の製造方法および半導体装置の製造方法に関し、ゲルマニウム層を熱処理する半導体基板の製造方法および半導体装置の製造方法に関する。
ゲルマニウム（Ｇｅ）は、シリコン（Ｓｉ）に比べ優れた電子物性を有する半導体である。例えば、ゲルマニウムを用いたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が開発されている。例えば、ＭＯＳＦＥＴにおいては、ゲルマニウム層におけるキャリアの移動度を向上させることが重要である。
Extended Abstract of the 2011 International Conference on Solid State Devices and Materials, Nagoya, 2011, pp925-926
単結晶ゲルマニウム基板において、基板の種類によって移動度が大きく異なる。ゲルマニウム基板の移動度が低いと、ＭＯＳＦＥＴ等の半導体装置において高い性能を得ることができない。ゲルマニウム層の移動度を向上させ、半導体装置の性能を高めることが求められている。
本発明は、上記課題に鑑みなされたものであり、高性能な半導体装置を提供することを目的とする。
本発明は、１×１０１６ｃｍ−３以上の酸素濃度を有するゲルマニウム層を還元性ガス雰囲気中において、７００℃以上において熱処理する工程を含むことを特徴とする半導体基板の製造方法である。
本発明は、１×１０１６ｃｍ−３以上の酸素濃度を有するゲルマニウム層を還元性ガス雰囲気中において、前記酸素濃度が減少するように熱処理する工程を含むことを特徴とする半導体基板の製造方法である。
上記構成において、前記熱処理する工程は、８００℃以上において熱処理する工程である構成とすることができる。
上記構成において、前記熱処理により、前記ゲルマニウム層が有する酸素濃度は１×１０１６ｃｍ−３より低くなる構成とすることができる。
上記構成において、前記ゲルマニウム層は（１１１）面が主面である構成とすることができる。
上記構成において、前記還元性ガス雰囲気は水素ガス雰囲気である構成とすることができる。
上記構成において、前記ゲルマニウム層は単結晶ゲルマニウム基板である構成とすることができる。
本発明は、上記半導体基板の製造方法により製造された半導体基板に半導体装置を形成する工程を含むことを特徴とする半導体装置の製造方法である。
上記構成において、前記半導体装置を形成する工程は、前記熱処理された前記ゲルマニウム層の表面に、ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、を含む構成とすることができる。
本発明によれば、高性能な半導体装置を提供することができる。
図１（ａ）から図１（ｄ）は、実験に用いたＭＯＳ構造の作製方法を示す断面図である。 図２は、（１１１）基板Ａにおける面電子密度Ｎｓに対する移動度μｅｆｆを示す図である。 図３（ａ）から図３（ｃ）は、（１１１）基板Ａにおける水素熱処理後の基板表面のＡＦＭ画像である。 図４（ａ）から図４（ｆ）は、（１１１）基板Ａにおける水素熱処理後のＡＦＭ観察結果を示す図である。 図５は、結晶方位が異なる基板Ａの水素熱処理における熱処理温度に対する１μｍ□のＲＭＳを示す図である。 図６（ａ）から図６（ｅ）は、（１１１）基板Ａにおける熱処理後の基板Ａ表面のＡＦＭ観察結果を示す図である。 図７は、（１１１）基板Ｂにおける深さに対する酸素濃度を示す図である。 図８は、（１１１）基板Ｂにおける面電子密度Ｎｓに対する移動度μｅｆｆを示す図である。 図９は、（１１１）基板Ａに酸素イオンをイオン注入したサンプルの面電子密度Ｎｓに対する移動度μｅｆｆを示す図である。 図１０は、（１１１）基板Ａに酸素イオンをイオン注入したサンプルの表面からの深さに対する酸素濃度を示す図である。 図１１は、基板Ｂにおける面電子密度Ｎｓに対する移動度μｅｆｆを示す模式図である。 図１２（ａ）から図１２（ｅ）は、実施例１に係る半導体装置の製造方法を示す断面図である。 図１３は、（１１１）基板Ｂにおける深さに対する酸素濃度を示す図である。
単結晶ゲルマニウム基板を用いＭＯＳ構造を作製し、移動度を測定すると、基板の種類によって移動度が異なる。一例として、基板を成長する成長装置、成長条件および材料等によって移動度が異なる。しかし、成長方法自体の問題か、その他の問題か不明である。また、基板上に形成されたゲルマニウム層においても移動度が異なる。このように基板または層の種類により移動度が異なる原因は不明である。このため、移動度を向上させることが難しい。
基板または層の種類により移動度が異なる理由を調べるため、移動度の異なる単結晶ゲルマニウム基板として、成長方法が異なる基板Ａおよび基板Ｂを準備した。基板Ｂは基板Ａより移動度が低い。基板Ａおよび基板Ｂを用いＭＯＳ構造を作製し、以下の実験を行った。
図１（ａ）から図１（ｄ）は、実験に用いたＭＯＳ構造の作製方法を示す断面図である。図１（ａ）に示すように、Ｐ型単結晶ゲルマニウム基板１０を準備する。単結晶ゲルマニウム基板として基板Ａまたは基板Ｂを用いる。以下では、（１１１）面を主面とする基板Ａを（１１１）基板Ａ、（１１１）面を主面とする基板Ｂを（１１１）基板Ｂという。ゲルマニウム基板１０のアクセプタ濃度ＮＡは２×１０１５ｃｍ−３である。
図１（ｂ）に示すように、水素（Ｈ２）ガス雰囲気（１００％水素ガス雰囲気）、１気圧において、熱処理を行なう。以下、水素ガス雰囲気における熱処理を水素熱処理ともいう。図１（ｃ）に示すように、ゲルマニウム基板１０上に酸化ゲルマニウム膜１２を形成する。酸化ゲルマニウム膜１２の形成は、ゲルマニウム基板１０を酸素ガス雰囲気中で熱処理することにより行なう。酸化ゲルマニウム膜１２の形成条件は、酸素圧力が７０気圧、基板温度が５００℃である。酸化ゲルマニウム膜１２の膜厚は５ｎｍから６ｎｍ程度である。図１（ｄ）に示すように、酸化ゲルマニウム膜１２の表面に金属膜１４として金（Ａｕ）膜を形成する。金属膜１４は、ゲート電極として用いられる。
（１１１）基板Ａを用い、ゲート長が１００μｍ、ゲート幅が２５μｍのＭＯＳ構造を作製した。スプリットＣＶ法を用い、室温におけるキャリア数と移動度μｅｆｆを求めた。スプリットＣＶ法は、ＣＶ測定の積分からキャリア数を導出し、キャリア数とＩ−Ｖ測定から移動度を求める方法である。キャリア数から面電子密度Ｎｓを求めた。
図２は、（１１１）基板Ａにおける面電子密度Ｎｓに対する移動度μｅｆｆを示す図である。ゲート電極にゲート電圧を印加することにより、面電子密度Ｎｓを変化させ、移動度μｅｆｆを測定した。図１（ｂ）における水素熱処理の温度を５００℃、時間を１分、５分および１５分とした。基準サンプルは、図１（ｂ）の水素熱処理を行なっていないサンプルであり、酸化ゲルマニウム膜の膜厚が１５ｎｍ、酸化ゲルマニウム膜の成膜温度を高くしている。基準サンプルにおいて、面電子密度が４×１０１１ｃｍ−２のとき、移動度が約１２００ｃｍ２／Ｖｓとなり最大となる。面電子密度が、移動度のピークより低い領域では、移動度は熱処理時間に対しほとんど変化しない。面電子密度が移動度のピークより高い領域では、移動度は熱処理時間が長いほど高くなる。面電子密度が高くなるほど、熱処理時間による移動度の差が大きくなる。
図１（ｂ）の後、基板Ａのゲルマニウム基板１０表面をＡＦＭ（Atomic Force Microcopy）法を用い観察した。図３（ａ）から図３（ｃ）は、（１１１）基板Ａにおける水素熱処理後の基板表面のＡＦＭ画像である。図３（ａ）から図３（ｃ）は、それぞれ図１（ｂ）における水素熱処理の温度が５００℃、時間が１分、５分および１５分のゲルマニウム基板１０のＡＦＭ画像である。ＡＦＭ画像は、１μｍ×１μm（１μｍ□）の範囲に相当する。図３（ａ）に示すように、熱処理時間が１分では、ゲルマニウム基板１０表面にはステップ・アンド・テラス構造が観察されない。図３（ｂ）に示すように、熱処理時間が５分では、ゲルマニウム基板１０表面には小さいステップ・アンド・テラス構造が観察されている。図３（ｃ）に示すように、熱処理時間が１５分では、ゲルマニウム基板１０表面にはステップ・アンド・テラス構造が観察されている。このように、熱処理時間が長くなると、ステップ・アンド・テラス構造が観察される。ステップ・アンド・テラス構造が観察された表面は平坦性が高いことを意味する。
図２と図３（ａ）から図３（ｃ）とを比較する。熱処理時間が５００℃において、熱処理時間が長くなると、面電子密度が高い領域において移動度が高くなる。これは、熱処理時間が長くなると、ゲルマニウム基板１０と酸化ゲルマニウム膜１２との界面の平坦性がよくなるためと考えられる。
そこで、（１１１）基板Ａについて、熱処理によるゲルマニウム基板１０表面の平坦化について実験を行った。
図４（ａ）から図４（ｆ）は、（１１１）基板Ａにおける水素熱処理後の基板Ａ表面のＡＦＭ観察結果を示す図である。図４（ａ）から図４（ｃ）は、それぞれ５００℃、６５０℃および８５０℃において水素熱処理した後の（１１１）基板Ａの表面のＡＦＭ観察画像である。熱処理時間は１５分である。画像の範囲は１μｍ□である。図４（ｄ）から図４（ｆ）は、それぞれ。図４（ａ）から図４（ｃ）の一部領域における基板の面方向に対する基板膜厚方向の表面を示す図であり、断面に相当する図である。
図４（ａ）から図４（ｃ）に示すように、熱処理温度が５００℃から８５０℃において、ステップ・アンド・テラス構造が観察される。図４（ｄ）から図４（ｆ）に示すように、ステップの高さは、約０．３ｎｍまたは約０．３ｎｍの２倍のステップとなっている。ゲルマニウムはダイアモンド構造をとり、その格子定数は０．５６７ｎｍである。（１１１）面において、ダイアモンド構造を構成する正四面体結合構造を単位とした原子一層の厚みは、０．５６７×３−１／２ｎｍであり、約０．３３ｎｍである。なお、この厚みは、Ｇｅ原子同士の結合の意味では結合２個分に相当する。よって、図４（ｄ）から図４（ｆ）のように、ステップの高さはほぼ１原子層に対応する。このように、（１１１）基板Ａにおいては、水素熱処理の温度が５００℃から８５０℃において、ゲルマニウム基板１０の表面にステップ・アンド・テラス構造が形成されている。
図５は、結晶方位が異なる基板Ａの水素熱処理の温度に対する１μｍ□のＲＭＳ（Root Mean Square:二乗平均の平方根）を示す図である。熱処理時間は１５分である。ドットは測定点、線は近似線である。なお、水素熱処理する前の基板のＲＭＳは、０．３ｎｍ程度である。（１１１）は（１１１）基板Ａを示す。（１１０）は（１１０）主面を有する基板Ａを示し、（１００）は（１００）主面を有する基板Ａを示す。
図５に示すように、（１１１）および（１１０）基板は、５００℃から８５０℃の５０℃刻みの全ての温度においてステップ・アンド・テラス構造が観測された。（１００）基板において、黒丸はステップ・アンド・テラス構造が観測されたことを示し、白丸はステップ・アンド・テラス構造が観測されないことを示す。（１００）基板において、熱処理温度が７００℃以上の場合、ステップ・アンド・テラス構造が観測される。（１１１）、（１１０）および（１００）基板において、５００℃から８５０℃の温度範囲において基板表面のＲＭＳを約０．３ｎｍより小さくすることができる。（１１０）基板においては、５００℃から８５０℃の温度範囲でＲＭＳは０．２ｎｍ以下である。（１１１）基板においては、５５０℃から７５０℃の温度範囲でＲＭＳは０．２ｎｍ以下である。（１００）基板においては、７００℃以上の温度範囲でＲＭＳは０．２ｎｍ以下である。
このように、ゲルマニウム基板１０の面方位にほとんど関係なく、水素熱処理よりゲルマニウム基板１０表面が平坦化される。
次に、熱処理の雰囲気を変え、ゲルマニウム基板１０表面の平坦化について実験した。図６（ａ）から図６（ｅ）は、（１１１）基板Ａにおける熱処理後の基板表面のＡＦＭ観察結果を示す図である。図６（ａ）および図６（ｂ）は、それぞれ水素ガスおよび窒素ガス雰囲気中で熱処理（窒素熱処理）した後の（１１１）基板Ａ表面のＡＦＭ観察画像である。熱処理温度は７５０℃、時間は１５分である。画像の範囲は１μｍ□である。図６（ｃ）は、図６（ｂ）の一部領域における基板面方向に対する基板膜厚方向の表面を示す図であり、断面に相当する図である。図６（ｄ）および図６（ｅ）は、それぞれ水素ガスおよび窒素ガス雰囲気中で熱処理した後の基板Ａの表面のＡＦＭ観察画像（斜視図）である。画像の範囲は２０μｍ□である。
図６（ｂ）および図６（ｃ）を参照し、窒素熱処理した場合において、ステップ・アンド・テラス構造が観察される。水素熱処理における１μｍ□のＲＭＳは約０．２ｎｍであるのに対し、窒素熱処理における１μｍ□のＲＭＳは約０．２ｎｍから０．５ｎｍである。
このように、熱処理は水素ガス雰囲気でなくとも窒素ガス等の不活性ガス雰囲気でもゲルマニウム基板表面が平坦化する。これは、ゲルマニウム基板１０の表面を酸化させずに熱処理することにより、ゲルマニウム基板１０の表面が平坦化することを示している。すなわち、熱処理する際のガスは還元性ガスまたは不活性ガスであればよい。
図２から図６（ｅ）の実験結果から、還元性ガスまたは不活性ガス雰囲気中、５００℃程度以上において熱処理すると、ゲルマニウム基板１０の表面が平坦化する。ゲルマニウム基板１０表面が平坦化されると、図２のように、面電子濃度が高い領域における移動度が向上する。図５のように、熱処理温度が５００℃から８５０℃の間において、平坦性はほぼ同じである。図３（ａ）から図３（ｃ）のように、熱処理温度が５００℃付近では、熱処理時間に平坦性が依存する。基板Ａの実験結果について説明したが、基板Ｂについても基板Ａと同様の基板表面の平坦化が観測された。このように、熱処理による基板表面の平坦化は基板の種類によらない。
次に、スプリットＣＶ法を用い（１１１）面を主面とする基板Ｂ（（１１１）基板Ｂという）の移動度μｅｆｆを測定した。ゲルマニウム基板１０のアクセプタ濃度ＮＡは２×１０１５ｃｍ−３である。（１１１）基板Ｂでは、最大の移動度は約３００ｃｍ２／Ｖｓである。
基板Ａおよび基板Ｂについて、ＳＩＭＳ（Secondary Ion Mass Spectroscopy）分析を行なった。図７は、（１１１）基板Ｂにおける深さに対する酸素濃度を示す図である。黒丸は（１１１）基板Ｂを水素熱処理する前、黒三角は７００℃の水素熱処理後、白丸は８５０℃の水素熱処理後のＳＩＭＳ分析結果を示す。熱処理温度は１５分である。水素熱処理前の基板Ｂにおいては、表面からの深さが少なくとも２μｍまで、酸素濃度は１×１０１６ｃｍ−３以上である。表面からの深さが１μｍまで、酸素濃度は１．５×１０１６ｃｍ−３以上である。一方、（１１１）基板Ａでは、酸素濃度は検出限界以下であった。このように、基板Ｂは基板Ａより酸素濃度が高い。このことから、基板Ｂにおいて移動度が低いこととゲルマニウム基板１０内の酸素濃度とは何らかの関係があると推定した。
さらに、７００℃で水素熱処理すると、基板Ｂ内の酸素濃度が１×１０１６ｃｍ−３以下に減少する。８５０℃で水素熱処理すると、基板Ｂ内の酸素濃度は検出限界の４×１０１５ｃｍ−３以下となる。このように、水素熱処理の温度を高くするとゲルマニウム基板１０内の酸素濃度が減少する。
（１１１）基板Ｂについて、熱処理温度を変え、水素熱処理したサンプルを作製し移動度を測定した。なお、基板、熱処理以外の作製工程は、図２の（１１１）基板Ａと同じである。図８は、（１１１）基板Ｂにおける面電子密度Ｎｓに対する移動度μｅｆｆを示す図である。図１（ｂ）における熱処理温度は６５０℃、７５０℃および８５０℃、熱処理時間は１５分である。基準サンプルは、図１（ｂ）の熱処理を行なっていないサンプルであり、酸化ゲルマニウム膜の膜厚が１５ｎｍ、酸化ゲルマニウム膜の成膜温度を高くしている。基準サンプルでは、最大の移動度が約３００ｃｍ２／Ｖｓ程度である。熱処理温度を６５０℃とすると、最大の移動度が約６００ｃｍ２／Ｖｓと向上する。熱処理温度を７５０℃とすると、最大の移動度が約８００ｃｍ２／Ｖｓとさらに向上する。熱処理温度を８５０℃とすると、最大の移動度は約１２００ｃｍ２／Ｖｓと基板Ａとほぼ同程度となる。
図７と図８とを比較すると、水素熱処理の温度が高くなると基板Ｂ中の酸素濃度が減少し、移動度が向上する。水素熱処理の温度が８５０℃では、基板Ｂ中の酸素濃度は検出限界程度となり、移動度は基板Ａと同程度となる。このように、ゲルマニウム基板１０内の酸素濃度と移動度とに相関があることがわかる。移動度を向上させるためには、熱処理温度は７５０℃以上が好ましく、８００℃以上がより好ましく、８５０℃以上がさらに好ましい。ゲルマニウムの融点が約９３８℃であることから、熱処理温度は９２５度以下が好ましく、９００℃以下がより好ましい。
基板Ｂにおいて、水素熱処理の熱処理温度を高くすると酸素濃度が低くなる理由は明らかではないが、例えばゲルマニウム基板１０内の酸素が還元性ガスにより除去されることが考えられる。
水素熱処理により、ゲルマニウム基板内の酸素濃度が減少することを確認するため、（１１１）基板Ａのゲルマニウム基板１０に酸素イオンをイオン注入し、熱処理した。熱処理雰囲気を窒素ガス雰囲気としたサンプルと水素ガス雰囲気としたサンプルを作製した。イオン注入および熱処理以外の作製工程は、図２の（１１１）基板Ａと同じである。
図９は、（１１１）基板Ａに酸素イオンをイオン注入したサンプルの面電子密度Ｎｓに対する移動度μｅｆｆを示す図である。図１（ｂ）における熱処理温度は７００℃、熱処理時間は１５分である。基準サンプルは、酸素をイオン注入しておらず、水素熱処理を行なっていない図２の基準サンプルと同じである。図９に示すように、基準サンプルでは、最大の移動度が約１２００ｃｍ２／Ｖｓ程度である。酸素イオン注入後、窒素熱処理を行なったサンプルでは、最大の移動度は約５００ｃｍ２／Ｖｓ程度である。これに対し、酸素イオン注入後、水素熱処理を行なったサンプルでは、最大の移動度は約８００ｃｍ２／Ｖｓ程度である。このように、酸素イオンを注入すると移動度が低下する。酸素イオン注入後、窒素熱処理しても移動度はあまり改善しないが、水素熱処理することにより、移動度が向上する。
水素熱処理の温度が７００℃のサンプルをＳＩＭＳ分析した。図１０は、（１１１）基板Ａに酸素イオンをイオン注入したサンプルの表面からの深さに対する酸素濃度を示す図である。実線、破線および点線は、それぞれ水素熱処理する前の基準サンプルのＳＩＭＳ分析結果、７００℃の水素熱処理後のサンプルのＳＩＭＳ分析結果、およびイオン注入した酸素イオンの計算結果を示す。実線および破線のＳＩＭＳ分析結果の酸素濃度は、深さが１５０ｎｍより浅い領域で非常に大きくなる。これは、ゲルマニウム基板１０の表面に吸着された酸素が観測されているためである。深さが１５０ｎｍより浅い領域の結果は正確ではない。また、測定速度が異なるため図７とは検出限界および深さが浅い領域での振舞いが異なる。
図１０に示すように、基準サンプルにおいて、酸素イオンを注入する前の基板Ａの酸素濃度は、検出限界の８×１０１５ｃｍ−３程度である。点線の計算結果のように、深さが約１５０ｎｍにおいて酸素濃度が５×１０１７ｃｍ−３のピークとなるように、酸素イオンをゲルマニウム基板１０にイオン注入している。
７００℃の水素熱処理により、深さが１５０ｎｍから６００ｎｍでは、酸素濃度は最大で３×１０１６ｃｍ−３である。深さが６００ｎｍ以上では、酸素濃度は検出限界である。図１０のように、酸素を注入したゲルマニウム基板１０を水素熱処理することにより、ゲルマニウム基板１０内の酸素濃度が減少することがわかる。図９のように、窒素熱処理より水素熱処理において移動度が高くなる。このことから、水素熱処理により、ゲルマニウム基板１０内の酸素が除去され、移動度が向上していると考えられる。
図７から図１０の実験結果から、基板Ｂを還元性ガス雰囲気中、７００℃程度以上において熱処理すると、基板Ｂ中の酸素が除去され、酸素濃度が減少する。基板Ｂ内の酸素濃度が減少することにより、図９のように室温における基板Ｂの移動度が基板Ａの移動度と同程度となる。このことから、移動度に影響する欠陥は、基板Ｂ中の酸素に関連していると考えられる。
図２から図１０の実験結果を踏まえ、面電子密度に対する移動度の振る舞いを説明する。図１１は、基板における面電子密度Ｎｓに対する移動度μｅｆｆを示す模式図である。面電子密度の高い領域５０と低い領域５２の２つの領域に分けて考える。領域５０においては、面電子密度が高くなると移動度は低くなる。領域５２においては、面電子密度が低くなると移動度は低くなる。
領域５０は、主にゲルマニウム基板１０の表面の平坦性により移動度が制限されている領域と考えられる。領域５０においては、還元性ガスまたは不活性ガス雰囲気で熱処理の温度を５００℃以上とするとゲルマニウム基板１０の表面の平坦性が向上する。図５のように、ゲルマニウム基板１０の表面の平坦性は、熱処理温度を５００℃より高くしても同程度である。
領域５２は、主にゲルマニウム基板１０内の酸素に関連した欠陥による散乱により移動度が制限されている領域と考えられる。基板Ａにおいては、還元性ガス雰囲気で熱処理しなくともゲルマニウム基板１０中の酸素濃度が低い。一方、基板Ｂにおいては、還元性ガス雰囲気での熱処理前のゲルマニウム基板１０中の酸素濃度が高く、酸素に関連した欠陥が形成されている。基板Ｂを還元性ガス雰囲気で熱処理するとゲルマニウム基板１０中の酸素濃度が低下する。酸素濃度は、熱処理温度が高くなるにしたがい減少する。
基板Ａにおいては、ゲルマニウム基板１０中の欠陥が少ないため、還元性ガス雰囲気で水素熱処理する前から領域５２における移動度は高い。領域５０においては、熱処理前はゲルマニウム基板１０の表面の平坦性が悪いため、移動度が低い。図２のように、ゲルマニウム基板１０の表面の平坦性が向上すると、領域５０における移動度が向上する。
基板Ｂにおいては、ゲルマニウム基板１０中の欠陥が多いため、還元性ガス雰囲気で熱処理する前の領域５２における移動度が低い。還元性ガス雰囲気で熱処理することにより、ゲルマニウム基板１０中の欠陥が減少し、領域５２における移動度が向上する。領域５０おいては、５００℃以上で熱処理することにより、ゲルマニウム基板１０表面の平坦性は向上する。しかし、熱処理温度が７００℃より低い場合、ゲルマニウム基板１０中の欠陥の影響で、領域５０の移動度は基板Ａほど向上しない。図８のように、還元性ガス雰囲気での熱処理の温度が７００℃以上において、ゲルマニウム基板１０中の酸素に関連した欠陥が減少し、領域５０および５２の移動度が向上する。
このように、ゲルマニウム基板１０表面の平坦性と、ゲルマニウム基板１０中の酸素に関連した欠陥が移動度に影響する。平坦性の影響は基板Ａおよび基板Ｂとで同程度と考えられる。酸素に関連した欠陥は基板Ｂで多い。この欠陥が基板Ｂで移動度が低い原因であると考えられる。そこで、還元性ガス雰囲気において７００℃以上の熱処理を行なう。これにより、ゲルマニウム基板１０内の酸素濃度が減少し、移動度が向上する。
なお、シリコン基板を用いたＭＯＳ構造では、シリコン基板内の酸素濃度は移動度にほとんど影響しないことが知られており、移動度と酸素とが関連しているのはゲルマニウム基板特有の現象である。
以下に、上記実験結果に基づく本発明の実施例について説明する。
図１２（ａ）から図１２（ｅ）は、実施例１に係る半導体装置の製造方法を示す断面図である。図１２（ａ）に示すように、１×１０１６ｃｍ−３以上の酸素濃度を有するゲルマニウム層３０を準備する。欠陥による散乱が移動度低下の原因とすると、ゲルマニウム層３０は、単結晶ゲルマニウム基板でもよいし、基板（例えばシリコン基板）上に形成されたゲルマニウム膜でもよい。また、ゲルマニウム層３０は、高純度ゲルマニウムでもよいが、不純物が含まれていてもよい。例えばｎ型またはｐ型ゲルマニウムでもよい。さらに、ゲルマニウム層３０には、上記実験の効果が得られる程度にシリコンが含まれていてもよい。シリコンの組成比は、全体の１０％程度以下であればよい。ゲルマニウム層３０の主面は、いずれの面でもよく、例えば（１００）面、（１１１）面または（１１０）面とすることができる。なお、（１００）面、（１１１）面および（１１０）面は、これらに等価な結晶面も含まれる。また、主面は、これらの面から数度程度オフしていてもよい。すなわち、主面の法線方向は＜１１１＞方向および＜１１０＞方向から数度以下、好ましくは１度以下の範囲で傾いていてもよい。
図１２（ｂ）に示すように、ゲルマニウム層３０の表面を還元性ガス雰囲気中において、７００℃以上において熱処理する。還元性ガスは、熱処理によってゲルマニウム層３０とほとんど反応せず、ゲルマニウム層３０内の酸素を還元（または除去）するガスである。還元性ガスとしては、例えば水素ガスを用いることができる。また、水素ガスと不活性ガスの混合ガスを用いることができる。不活性ガスとしては、例えば窒素ガス、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）またはラドン（Ｒｎ）等の第１８族元素のガスを用いることができる。上記ガスの混合ガスでもよい。また、還元性ガスには、水素ガスを含まなくてもよい。例えば、酸素をほとんど含まないガスであり、かつ熱処理によってゲルマニウム層３０とほとんど反応しないガスであって、熱処理によってゲルマニウム層３０内の酸素を除去するガスであればよい。例えば酸素をほとんど含まない窒素ガスでもよい。このように、熱処理するガスには酸素はほとんど含まれないことが好ましい。熱処理のガス圧力は、１気圧、１気圧より低い圧力、または、１気圧より高い圧力でもよい。
図１２（ｃ）に示すように、ゲルマニウム基板１０の表面にゲート絶縁膜３２を形成する。ゲート絶縁膜３２として、酸化ゲルマニウム膜、高誘電率絶縁膜、または酸化ゲルマニウム膜と高誘電率絶縁膜との積層膜を用いることができる。高誘電率絶縁膜としては、酸化ハフニウム、酸化ジルコニウムまたは酸化イットリウム等の希土類金属酸化膜を用いることができる。ゲート絶縁膜３２の膜厚は、２ｎｍ以下が好ましく、１．５ｎｍ以下がより好ましく、１．０ｎｍ以下がさらに好ましい。
図１２（ｄ）に示すように、ゲート絶縁膜３２上にゲート電極３４を形成する。ゲート電極３４としては、金属または半導体等の導電層を用いることができる。
図１２（ｅ）に示すように、電極３４の両側のゲルマニウム層３０内にソースまたはドレイン領域３８を形成する。ゲルマニウム層３０をｐ型、ソースまたはドレイン領域３８をｎ型とする。ゲルマニウム層３０をｎ型、ソースまたはドレイン領域３８をｐ型としてもよい。ｎチャネルＦＥＴにおいては、（１１１）面を主面とするゲルマニウム層３０を用いることにより性能を向上させることができる。ｐチャネルＦＥＴにおいては、（１００）面または（１１０）面を主面とするゲルマニウム層３０を用いることにより性能を向上できる。
実施例１によれば、１×１０１６ｃｍ−３以上の酸素濃度を有するゲルマニウム層３０の表面を還元性ガス雰囲気中において、７００℃以上において熱処理する。これにより、ゲルマニウム層３０の移動度を向上させ、半導体装置の性能を向上させることができる。
酸素濃度が１．２×１０１６ｃｍ−３以上の場合、特に、移動度が低下するため、還元性ガス雰囲気で熱処理することが好ましい。
還元性ガス雰囲気における熱処理により、ゲルマニウム層３０が有する酸素濃度は１×１０１６ｃｍ−３より低くなる。これにより、ゲルマニウム層３０の移動度を向上させることができる。酸素濃度は８×１０１５ｃｍ−３以下が好ましく、５×１０１５ｃｍ−３以下がより好ましい。
熱処理温度は、７５０℃以上であることが好ましく、８００℃より高い温度がより好ましく、８００℃以上であることがより好ましく、８５０℃以上であることがさらに好ましい。熱処理時間は、１分以上が好ましく、５分以上がより好ましく、１５分以上がさらに好ましい。
熱処理時間が長ければ、熱処理温度は低くてもよい。熱処理温度が高ければ、熱処理時間は短くてもよい。このように、熱処理は、ゲルマニウム層３０の酸素濃度が減少するように行われればよい。
実施例１においては、ＭＯＳＦＥＴを例に説明したが、ＭＯＳＦＥＴ以外の半導体装置に実施例１を適用することもできる。
実施例１においては、主に半導体装置について説明したが、図１２（ｂ）までの工程を行えば、半導体基板を製造することができる。半導体基板は、単結晶ゲルマニウム基板、または、シリコン基板もしくはガラス基板等の支持基板上にゲルマニウム層を形成した基板でもよい。ゲルマニウム層は、単結晶、多結晶、または非晶質のいずれでもよい。
図７の分析を行なったときより酸素濃度の検出限界の低いＳＩＭＳ装置の状態のときに、図７と同じサンプルについて、ＳＩＭＳ分析を行なった。図１３は、（１１１）基板Ｂにおける深さに対する酸素濃度を示す図である。黒四角は（１１１）基板Ｂを水素熱処理する前、黒三角は７００℃の水素熱処理後、黒丸は８５０℃の水素熱処理後のＳＩＭＳ分析結果を示す。酸素の検出限界は約１×１０１５ｃｍ−３である。
図１３に示すように、水素熱処理前の基板Ｂにおいては、表面からの深さが少なくとも５μｍまで、酸素濃度は１×１０１６ｃｍ−３以上である。基板Ｂを７００℃で水素熱処理すると、基板Ｂ内の酸素濃度が１×１０１６ｃｍ−３以下に減少する。特に深さが２μｍ以下で酸素濃度が減少する。深さが１．５μｍ以下では、酸素濃度は約５×１０１５ｃｍ−３以下である。深さが１μｍ以下では、酸素濃度は約４×１０１５ｃｍ−３以下である。基板Ｂを８５０℃で熱処理すると、酸素濃度はさらに減少する。深さが４μｍ以下で、酸素濃度は約５×１０１５ｃｍ−３以下である。深さが１．５μｍ以下で酸素濃度は約２×１０１５ｃｍ−３である。このように、水素熱処理の温度を高くするとゲルマニウム基板１０内の酸素濃度が減少する。ゲルマニウム基板の表面近くのチャネル領域における酸素濃度は検出できないが、深さが１μｍ程度の酸素濃度とほぼ同じと考えられる。
図１３と図８とを比較すると、水素熱処理の温度が高くなると基板Ｂ中の酸素濃度が減少し、電子移動度が向上する。水素熱処理の温度が７００℃では、チャネル領域の酸素濃度は４×１０１５ｃｍ−３程度と考えられる。このとき、ピーク電子移動度は５００〜７００ｃｍ２／Ｖｓである。熱処理温度が８５０℃では、チャネル領域の酸素濃度は２×１０１５ｃｍ−３程度と考えられ、電子移動度は図２に示した基板Ａと同程度となる。このように、熱処理温度を８５０℃以上とすることにより、チャネル領域の酸素濃度を２×１０１６ｃｍ−３程度以下とすることができる。これにより、基板Ａと同程度の電子移動度が実現できる。
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ ゲルマニウム基板
１２ 酸化ゲルマニウム膜
３０ ゲルマニウム層
３２ ゲート絶縁膜
３４ ゲート電極
３８ ソースまたはドレイン領域

Claims (9)

  1. １×１０１６ｃｍ−３以上の酸素濃度を有するゲルマニウム層を還元性ガス雰囲気中において、７００℃以上において熱処理する工程を含むことを特徴とする半導体基板の製造方法。
  2. １×１０１６ｃｍ−３以上の酸素濃度を有するゲルマニウム層を還元性ガス雰囲気中において、前記酸素濃度が減少するように熱処理する工程を含むことを特徴とする半導体基板の製造方法。
  3. 前記熱処理する工程は、８００℃以上において熱処理する工程であることを特徴とする請求項１記載の半導体基板の製造方法。
  4. 前記熱処理により、前記ゲルマニウム層が有する酸素濃度は１×１０１６ｃｍ−３より低くなることを特徴とする請求項１から３のいずれか一項記載の半導体基板の製造方法。
  5. 前記ゲルマニウム層は（１１１）面が主面であることを特徴とする請求項１から４のいずれか一項記載の半導体基板の製造方法。
  6. 前記還元性ガス雰囲気は水素ガス雰囲気であることを特徴とする請求項１から５のいずれか一項記載の半導体基板の製造方法。
  7. 前記ゲルマニウム層は単結晶ゲルマニウム基板であることを特徴とする請求項１から６のいずれか一項記載の半導体基板の製造方法。
  8. 請求項１から７のいずれか一項記載の半導体基板の製造方法により製造された半導体基板に半導体装置を形成する工程を含むことを特徴とする半導体装置の製造方法。
  9. 前記半導体装置を形成する工程は、
    前記熱処理された前記ゲルマニウム層の表面に、ゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、を含むことを特徴とする請求項８記載の半導体装置の製造方法。
JP2015544904A 2013-10-31 2014-10-10 ゲルマニウム層を熱処理する半導体基板の製造方法および半導体装置の製造方法 Active JP6169182B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013227559 2013-10-31
JP2013227559 2013-10-31
PCT/JP2014/077135 WO2015064338A1 (ja) 2013-10-31 2014-10-10 ゲルマニウム層を熱処理する半導体基板の製造方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2015064338A1 true JPWO2015064338A1 (ja) 2017-03-09
JP6169182B2 JP6169182B2 (ja) 2017-07-26

Family

ID=53003948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015544904A Active JP6169182B2 (ja) 2013-10-31 2014-10-10 ゲルマニウム層を熱処理する半導体基板の製造方法および半導体装置の製造方法

Country Status (7)

Country Link
US (1) US9647074B2 (ja)
EP (1) EP3065163A4 (ja)
JP (1) JP6169182B2 (ja)
KR (1) KR101792066B1 (ja)
CN (1) CN105706218B (ja)
TW (1) TWI591731B (ja)
WO (1) WO2015064338A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10109710B2 (en) 2014-11-05 2018-10-23 Japan Science And Technology Agency Semiconductor device having germanium layer as channel region and method for manufacturing the same
JP6839940B2 (ja) * 2016-07-26 2021-03-10 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP6839939B2 (ja) * 2016-07-26 2021-03-10 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086475A1 (ja) * 2003-03-26 2004-10-07 Hitachi Kokusai Electric Inc. 基板処理装置及び半導体デバイスの製造方法
JP2009177167A (ja) * 2007-12-28 2009-08-06 Sumitomo Chemical Co Ltd 半導体基板、半導体基板の製造方法および電子デバイス

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562672B2 (en) * 1991-03-18 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
JPH0582443A (ja) * 1991-09-25 1993-04-02 Nec Corp シリコンゲルマニウム膜の製造方法
JP3614333B2 (ja) 1999-12-08 2005-01-26 株式会社半導体エネルギー研究所 絶縁ゲイト型電界効果トランジスタ作製方法
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2004103805A (ja) 2002-09-09 2004-04-02 Sharp Corp 半導体基板の製造方法、半導体基板及び半導体装置
CN101165224A (zh) * 2007-07-30 2008-04-23 浙江大学 一种具有内吸杂功能的掺锗硅片及其制备方法
JP5436017B2 (ja) 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
CN102171793A (zh) 2008-10-02 2011-08-31 住友化学株式会社 半导体基板、电子器件、以及半导体基板的制造方法
JP2010103296A (ja) * 2008-10-23 2010-05-06 Hiroshima Univ 酸化ゲルマニウムの製造方法およびそれを用いた半導体デバイスの製造方法
CN101423978A (zh) * 2008-11-11 2009-05-06 浙江大学 一种具有高机械强度的掺锗直拉硅片及其制备方法
US8367517B2 (en) * 2010-01-26 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
EP2423951B1 (en) 2010-08-05 2016-07-20 Imec Antiphase domain boundary-free III-V compound semiconductor material on semiconductor substrate and method for manufacturing thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086475A1 (ja) * 2003-03-26 2004-10-07 Hitachi Kokusai Electric Inc. 基板処理装置及び半導体デバイスの製造方法
JP2009177167A (ja) * 2007-12-28 2009-08-06 Sumitomo Chemical Co Ltd 半導体基板、半導体基板の製造方法および電子デバイス

Also Published As

Publication number Publication date
KR101792066B1 (ko) 2017-11-01
US20160276445A1 (en) 2016-09-22
TW201528384A (zh) 2015-07-16
CN105706218A (zh) 2016-06-22
KR20160055918A (ko) 2016-05-18
EP3065163A1 (en) 2016-09-07
EP3065163A4 (en) 2017-07-12
CN105706218B (zh) 2018-09-25
WO2015064338A1 (ja) 2015-05-07
JP6169182B2 (ja) 2017-07-26
TWI591731B (zh) 2017-07-11
US9647074B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
US9704758B2 (en) Forming a semiconductor structure for reduced negative bias temperature instability
US9219122B2 (en) Silicon carbide semiconductor devices
US7018882B2 (en) Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon
CN102239548B (zh) 包含具有邻近于晶体管沟道的能量势垒的晶体管的半导体装置结构及相关联方法
US9825151B2 (en) Method for preparing substrate using germanium condensation process and method for manufacturing semiconductor device using same
JP6169182B2 (ja) ゲルマニウム層を熱処理する半導体基板の製造方法および半導体装置の製造方法
JP2011504655A (ja) 精密な酸化物の溶解
JP2008159960A (ja) 半導体装置の製造方法
WO2014050187A1 (ja) ゲルマニウム層の表面の平坦化方法並びに半導体構造およびその製造方法
TWI650820B (zh) 以鍺層作爲通道區域的半導體裝置及其製造方法
JP2002343800A (ja) シリコン半導体装置及びその製造方法
US10103232B2 (en) Semiconductor device and method for manufacturing semiconductor device
US7560318B2 (en) Process for forming an electronic device including semiconductor layers having different stresses
Jeon et al. Impacts of Surface Roughness Reduction in (110) Si Substrates Fabricated by High-Temperature Annealing on Electron Mobility in n-Channel Metal–Oxide–Semiconductor Field-Effect Transistors on (110) Si
Lu et al. Impacts of Low-Pressure Chemical Vapor Deposition-SiN Capping Layer and Lateral Distribution of Interface Traps on Hot-Carrier Stress of n-Channel Metal–Oxide–Semiconductor Field-Effect-Transistors
Chang et al. The Higher Mobility Fabrication and Study for SiGe Nanowire
JP2008159672A (ja) 歪み半導体基板の製造方法および歪みｍｏｓｆｅｔの製造方法
JP2008529294A (ja) 低誘電率を有するシリコン酸化物をベースとする材料を生成する方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170627

R150 Certificate of patent or registration of utility model

Ref document number: 6169182

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250