JPWO2015002125A1

JPWO2015002125A1 - Ｐｗｍ制御回路およびスイッチング電源装置

Info

Publication number: JPWO2015002125A1
Application number: JP2015525198A
Authority: JP
Inventors: 康則井尻; 宗太郎三橋
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2013-07-02
Filing date: 2014-06-30
Publication date: 2017-02-23
Anticipated expiration: 2034-06-30
Also published as: WO2015002125A1; JP6115637B2; CN105210285A; CN105210285B

Abstract

周波数およびデューティ比が任意の方形波信号を端子（１１）から入力し、変調信号を端子（１２）から入力し、タイミング（位相）の異なる２つの被変調信号を端子（２１，２２）から出力する。第１ランプ波発生回路（３１）は方形波信号の立ち上がりに同期する第１のランプ波を発生し、第２ランプ波発生回路（３２）は方形波信号の立ち下がりに同期する第２のランプ波を発生する。第１比較回路（４１）は第１のランプ波と変調信号との比較結果に応じてレベルを反転させることにより第１の被変調信号を発生し、第２比較回路（４２）は第２のランプ波と変調信号との比較結果に応じてレベルを反転させることにより第２の被変調信号を発生する。これにより、位相差が１８０°以外の関係の２つのＰＷＭ信号を生成し、デューティ比が５０％以外の擬似矩形波信号を得る。

Description

本発明は位相差を有する２つのＰＷＭ信号を発生するＰＷＭ制御回路およびそれをスイッチング制御部に備えたスイッチング電源装置に関するものである。

スイッチング電源装置におけるＰＷＭ制御によるスイッチング制御回路の例が特許文献１に示されている。また、容量性の負荷に擬似矩形波による交流電圧を印加する電源装置が特許文献２に示されている。

一般に、ＰＷＭ制御回路は、三角波（鋸歯状波）を生成する三角波発生回路と、この三角波信号と変調信号とを比較する比較回路とを基本的に備えている。スイッチング電源装置のスイッチング制御回路において、上記変調信号は出力電圧の検出信号であり、ＰＷＭ制御回路の出力信号によってスイッチング素子が駆動される。

図１５は特許文献２に示されている電源装置の回路図である。図１５に示すように、スイッチング素子ＳＷ１，ＳＷ２およびコンデンサＣ１，Ｃ２によってブリッジ回路が構成されている。トランスＴの一次巻線Ｎ１はインダクタＬ１を介して上記ブリッジ回路に接続されている。トランスＴの二次巻線Ｎ２には容量性負荷Cload等が接続されている。スイッチング素子ＳＷ１，ＳＷ２は制御回路２０によって交互にオン／オフされる。これにより、擬似矩形波信号が生成されて、容量性負荷Cloadに交流電圧が印加される。

特開昭５９−１９１４７８号公報特許第３２２８２９８号公報

図１５に示される電源装置において、制御回路２０は一定周期のＰＷＭ信号をハイサイドとローサイドに交互に振り分ける回路であるため、スイッチング素子ＳＷ１，ＳＷ２に対する駆動信号の位相差は１８０°であり、得られる擬似矩形波のデューティ比は５０％となる。そのため、図１５に示されている制御回路２０に、特許文献１に示されているようなＰＷＭ制御回路を適用しても、位相差１８０°を保ったままスイッチング素子ＳＷ１，ＳＷ２のオン期間が制御されるだけである。

デューティ比が５０％以外の擬似矩形波信号を得ようとする場合、ハイサイドのスイッチング素子ＳＷ１とローサイドのスイッチング素子ＳＷ２の駆動信号の位相差を１８０°以外の値に設定する必要がある。しかし、三角波信号と変調信号とを比較してＰＷＭ信号を生成する従来の一般的なＰＷＭ制御回路では、そのような位相差の設定はできない。

また、擬似矩形波のデューティを外部信号等によって可変したい場合についても同様に対応できない。

また、独立に制御される複数の擬似矩形波出力の位相を同期させたい場合、上記コントローラを複数使用することになるが、それぞれに三角波発振器をもつことになるため、対応できない。

本発明の目的は、回路を複雑化せずに、任意の位相差である２つのＰＷＭ信号を生成できるようにしたＰＷＭ制御回路や、デューティ比が任意の擬似矩形波信号を得ることのできるＰＷＭ制御回路を提供すること、およびそのＰＷＭ制御回路を備えたスイッチング電源装置を提供することにある。

（１）本発明のＰＷＭ制御回路は次のように構成される。

所定（周波数およびデューティ比が任意）の方形波信号を外部から入力する、または内部で生成する、方形波信号設定手段と、
変調信号を入力する変調信号入力端子と、
タイミング（位相）の異なる２つの被変調信号を出力する第１および第２の被変調信号出力端子と、
前記方形波信号の立ち上がりに同期して第１のランプ波の掃引を開始する第１ランプ波発生回路と、
前記方形波信号の立ち下がりに同期して第２のランプ波の掃引を開始する第２ランプ波発生回路と、
前記第１のランプ波と前記変調信号とを比較し、比較結果に応じてレベルを反転させることにより第１の被変調信号を発生する第１比較回路と、
前記第２のランプ波と前記変調信号とを比較し、比較結果に応じてレベルを反転させることにより第２の被変調信号を発生する第２比較回路と、
を備えたことを特徴とする。

上記構成により、複雑な論理回路を構成せずに、方形波信号の立ち上がりおよび立下りにそれぞれ同期する２つのＰＷＭ信号が生成される。また、２つのＰＷＭ信号は、方形波信号の立ち上がりおよび立下りにそれぞれ同期するので、その２つのＰＷＭ信号のタイミング差（位相差）を自由に制御することができる。

（２）前記第１のランプ波は、前記方形波信号の立ち下がりと立ち上がりの間で掃引を開始する電位にリセットされ、前記第２のランプ波は、前記方形波信号の立ち上がりと立下りの間で掃引を開始する電位にリセットされることが好ましい。

（３）前記第１のランプ波は、前記方形波信号の立ち上がりで掃引を開始する電位にリセットされ、前記第２のランプ波は、前記方形波信号の立ち下がりで掃引を開始する電位にリセットされてもよい。

（４）前記第１のランプ波は、前記方形波信号の立ち下がりで掃引を開始する電位にリセットされ、前記第２のランプ波は、前記方形波信号の立ち上がりで掃引を開始する電位にリセットされてもよい。

これらのタイミングで第１および第２のランプ波が掃引を開始する電位にリセットされることで、変調信号との比較に影響をあたえないランプ波とすることができる。

（５）前記第１ランプ波発生回路は、基準電位（GND）と電源との間に接続された、第１のキャパシタを含む第１の時定数回路と、前記第１の時定数回路に対して直列接続され、前記方形波信号のレベルに応じてオン／オフ状態が変化する第１スイッチ素子と、前記方形波信号の立ち下がりに同期して前記第１の時定数回路の状態をリセットする第１のリセット回路とを備えて、第１の時定数回路の出力電圧を前記第１のランプ波として出力し、
前記第２ランプ波発生回路は、基準電位（GND）と電源との間に接続された、第２のキャパシタを含む第２の時定数回路と、前記第２の時定数回路に対して直列接続され、前記方形波信号のレベルに応じてオン／オフ状態が変化する第２スイッチ素子と、前記方形波信号の立ち上がりに同期して前記第２の時定数回路の状態をリセットする第２のリセット回路とを備えて、第２の時定数回路の出力電圧を前記第２のランプ波として出力する構成であることが好ましい。

上記構成により、時定数回路のキャパシタへの充電開始と放電（リセット）がスイッチ素子の制御で行われるので、簡素な回路で構成できる。

（６）前記第１ランプ波発生回路は、基準電位（GND）側を第１のキャパシタとする第１の時定数回路と、前記第１の時定数回路に対して直列接続され、前記方形波信号のレベルに応じてオン／オフ状態が変化する第１スイッチ素子と、この第１スイッチ素子を介して第１のキャパシタの放電電流が流れる向きに第１のキャパシタに接続されたダイオードとを備え、
前記第２ランプ波発生回路は、基準電位（GND）側を第２のキャパシタとする第２の時定数回路と、前記第２の時定数回路に対して直列接続され、前記方形波信号のレベルに応じてオン／オフ状態が変化する第２スイッチ素子と、この第２スイッチ素子を介して第２のキャパシタの放電電流が流れる向きに第２のキャパシタに接続されたダイオードとを備え、
第１比較回路が入力する変調信号を前記第１スイッチ素子の状態に応じてレベルシフトする第１のレベルシフト回路および、第２比較回路が入力する変調信号を前記第２スイッチ素子の状態に応じてレベルシフトする第２のレベルシフト回路を備えた構成であることが好ましい。

（７）上記（５）または（６）において、前記第１の時定数回路は、前記第１のキャパシタへ一定の充電電流を供給する第１の定電流回路を備え、前記第２の時定数回路は、前記第２のキャパシタへ一定の充電電流を供給する第２の定電流回路を備えることが好ましい。

上記構成により、キャパシタへの充電電圧が時間経過にともなってリニアに変化するので、変調信号の大きさに対するＰＷＭ信号のパルス幅の関係がリニアになる。

（８）本発明のスイッチング電源装置は次のように構成される。

少なくとも２つのスイッチング素子と、これらのスイッチング素子を制御するスイッチング制御回路と、を備えたスイッチング電源装置において、
前記スイッチング制御回路に、上記（１）〜（７）のいずれかに記載のＰＷＭ制御回路を備え、
前記変調信号を、スイッチング電源回路の出力フィードバック信号とし、前記第１の被変調信号および前記第２の被変調信号を前記２つのスイッチング素子の制御信号としたことを特徴とする。

上記構成により、回路構成が簡素なスイッチング制御回路で、デューティ比が５０％以外の任意の擬似矩形波信号による交流電圧を発生できる。

本発明によれば、複雑な論理回路を構成せずに、方形波信号の立ち上がりおよび立下りにそれぞれ同期する２つのＰＷＭ信号が生成される。また、２つのＰＷＭ信号は、方形波信号の立ち上がりおよび立下りにそれぞれ同期するので、その２つのＰＷＭ信号のタイミング差（位相差）を自由に設定することができる。

図１は本発明の第１の実施の形態であるＰＷＭ制御回路１０１のブロック図である。図２はＰＷＭ制御回路１０１の回路図である。図３はＰＷＭ制御回路１０１の各部の電圧波形図である。図４は第２の実施形態であるＰＷＭ制御回路１０２の回路図である。図５は第１スイッチ素子ＳＷ１１のオン時の充電電流経路および第１スイッチ素子ＳＷ１１のオフ時の放電電流経路を示す図である。図６はＰＷＭ制御回路１０２の各部の電圧波形図である。図７は第３の実施形態であるＰＷＭ制御回路１０３の回路図である。図８はＰＷＭ制御回路１０３の各部の電圧波形図である。図９は第４の実施形態であるＰＷＭ制御回路１０４の回路図である。図１０は第１スイッチ素子ＳＷ１１のオン時の充電電流経路および第１スイッチ素子ＳＷ１１のオフ時の放電電流経路を示す図である。図１１はＰＷＭ制御回路１０４の各部の電圧波形図である。図１２は第５の実施形態のスイッチング電源装置２０１の回路図である。図１３は、図１２におけるスイッチング素子Ｑ１，Ｑ２の状態、方形波信号、容量性負荷Cloadへの出力電圧の例を示す波形図である。図１４は、図１２におけるスイッチング素子Ｑ１，Ｑ２の状態、方形波信号、容量性負荷Cloadへの出力電圧の例を示す波形図である。図１５は特許文献２に示されている電源装置の回路図である。

以降、幾つかの具体的な例を挙げて、本発明を実施するための形態を示す。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせによって更なる他の実施形態とし得ることは言うまでもない。

《第１の実施形態》
図１は本発明の第１の実施の形態であるＰＷＭ制御回路１０１のブロック図である。このＰＷＭ制御回路１０１は、方形波信号を入力する方形波信号入力端子１１、変調信号入力端子１２、第１の被変調信号出力端子２１、第２の被変調信号出力端子２２を備えている。

また、このＰＷＭ制御回路１０１は、第１ランプ波発生回路３１、第２ランプ波発生回路３２、第１比較回路４１および第２比較回路４２を備えている。第２ランプ波発生回路３２はランプ波発生回路３０および反転回路２９で構成されている。

第１ランプ波発生回路３１は、方形波信号入力端子１１に入力される方形波信号の立ち上がりに同期する第１のランプ波を発生する。ここでいうランプ波は、所定電位から電位の掃引が開始され、その後に所定電位にリセットされることを繰り返す波形である。ランプ波発生回路３０は第１ランプ波発生回路３１と同じ構成であり、入力信号の立ち上がりに同期するランプ波を発生する。反転回路２９は方形波信号入力端子１１に入力される方形波の極性を反転する。そのため、第２ランプ波発生回路３２は、方形波信号入力端子１１に入力される方形波信号の立ち下がりに同期する第２のランプ波を発生する。

第１比較回路４１は、第１のランプ波と変調信号とを比較し、比較結果に応じてレベルを反転させることにより、第１の被変調信号を発生する。また、第２比較回路４２は、第２のランプ波と変調信号とを比較し、比較結果に応じてレベルを反転させることにより、第２の被変調信号を発生する。

図２はＰＷＭ制御回路１０１の回路図である。このＰＷＭ制御回路１０１は電源Ｖｄｃ１を電源として動作する。第１ランプ波発生回路３１は、定電流回路ＣＣ１、第１のキャパシタＣ１１、ダイオードＤ１１、抵抗Ｒ１２および第１スイッチ素子ＳＷ１１で構成されている。第２ランプ波発生回路３２は、定電流回路ＣＣ２、第２のキャパシタＣ２１、ダイオードＤ２１、抵抗Ｒ２２、反転回路２９および第２スイッチ素子ＳＷ２１で構成されている。第１比較回路４１および第２比較回路４２はいずれもコンパレータで構成されている。ここで定電流回路ＣＣ１、ＣＣ２は可変インピーダンス型の定電流回路である。

図２において、定電流回路ＣＣ１と第１のキャパシタＣ１１とによって第１の時定数回路５１が構成されている。同様に、定電流回路ＣＣ２と第２のキャパシタＣ２１とによって第２の時定数回路５２が構成されている。また、ダイオードＤ１１、抵抗Ｒ１２および第１スイッチ素子ＳＷ１１によって第１のリセット回路６１が構成されている。同様に、ダイオードＤ２１、抵抗Ｒ２２および第２スイッチ素子ＳＷ２１によって第２のリセット回路６２が構成されている。

図３は上記ＰＷＭ制御回路１０１の各部の電圧波形図である。先ず、方形波信号入力端子１１に入力される方形波信号がｔ０で立ち上がると、第１スイッチ素子ＳＷ１１がオンする。これにより、定電流回路ＣＣ１によって、第１のキャパシタＣ１１の一定電流での充電が開始される。そのため、ｂ点の電位は掃引されて上昇していく。第１比較回路４１の反転入力に第１のキャパシタＣ１１の電位が入力され、非反転入力に変調信号の電圧（ｄ点の電位）が入力されるので、タイミングｔ０で第１比較回路４１の出力（ｅ点の電位）すなわち第１の被変調信号はハイレベルとなる。

その後、タイミングｔ１で、第１のキャパシタＣ１１の電位（ｂ点の電位）が変調信号の電圧（ｄ点の電位）を超えたとき、第１比較回路４１の出力（ｅ点の電位）すなわち第１の被変調信号はローレベルとなる。

以上の動作により、第１被変調信号はタイミングｔ０からｔ１までハイレベルの矩形波信号となる。

その後、タイミングｔ２で方形波信号が立ち下がると、第２スイッチ素子ＳＷ２１がオンする。これにより、定電流回路ＣＣ２によって、第２のキャパシタＣ２１の一定電流での充電が開始される。そのため、ｃ点の電位は掃引されて上昇していく。第２比較回路４２の反転入力に第２のキャパシタＣ２１の電位が入力され、非反転入力に変調信号の電圧（ｄ点の電位）が入力されるので、タイミングｔ２で第２比較回路４２の出力（ｆ点の電位）すなわち第２の被変調信号はハイレベルとなる。

その後、タイミングｔ３で、第２のキャパシタＣ２１の電位（ｃ点の電位）が変調信号の電圧（ｄ点の電位）を超えたとき、第２比較回路４２の出力（ｆ点の電位）すなわち第２の被変調信号はローレベルとなる。

以上の動作により、第２被変調信号はタイミングｔ２からｔ３までハイレベルの矩形波信号となる。

定電流回路ＣＣ１の定電流値および第１のキャパシタＣ１１の容量値は第１のキャパシタＣ１１の充電電位の上昇率（ランプ波の傾き）が所定値となるように定められている。同様に、定電流回路ＣＣ２の定電流値および第２のキャパシタＣ２１の容量値は第２のキャパシタＣ２１の充電電位の上昇率（ランプ波の傾き）が所定値となるように定められている。この例では、上記２つのランプ波の傾きは等しい。

なお、タイミングｔ２で第１スイッチ素子ＳＷ１１がオフすることにより、第１のキャパシタＣ１１の電荷はダイオードＤ１１→抵抗Ｒ１２→キャパシタＣ１１の経路で放電される。但し、このとき第１スイッチ素子ＳＷ１１がオフであるので、キャパシタＣ１１の放電中もｂ点の電位はハイレベルを保つ。抵抗Ｒ１２の値は、次のタイミングｔ０までの間に第１のキャパシタＣ１１の電位がほぼ０になる放電時定数となるように定められている。

同様に、タイミングｔ０で第２スイッチ素子ＳＷ２がオフすることにより、第２のキャパシタＣ２１の電荷はダイオードＤ２１→抵抗Ｒ２２→キャパシタＣ２１の経路で放電される。このとき第２スイッチ素子ＳＷ２がオフであるので、キャパシタＣ２１の放電中もｃ点の電位はハイレベルを保つ。抵抗Ｒ２２の値は、次のタイミングｔ２までの間に第２のキャパシタＣ２１の電位がほぼ０になる放電時定数となるように定められている。

変調信号の電圧（ｄ点の電位）が上昇すると、図３に表れているように、第１比較回路４１の反転タイミングおよび第２比較回路４２の反転タイミングがともに遅れ、第１被変調信号および第２被変調信号のオンデューティが増大する。

以上に示したように、第１の被変調信号は方形波信号の立ち上がりタイミングに同期して発生され、第２の被変調信号は方形波信号の立ち下がりタイミングに同期して発生される。また、方形波信号のデューティを設定することによって、第１の被変調信号と第２の被変調信号とは１８０°以外の任意の位相差を持たせることができる。

《第２の実施形態》
図４は第２の実施形態であるＰＷＭ制御回路１０２の回路図である。このＰＷＭ制御回路１０２は、第１ランプ波発生回路３１、第２ランプ波発生回路３２、第１比較回路４１および第２比較回路４２を備えている。第１の実施形態で図２に示したＰＷＭ制御回路１０１と異なるのは、定電流回路ＣＣ１，ＣＣ２に代えて、抵抗Ｒ１１、Ｒ２１を設けた点である。すなわち、このＰＷＭ制御回路１０２においては、抵抗Ｒ１１と第１のキャパシタＣ１１とによって第１の時定数回路５１が構成されている。同様に、抵抗Ｒ２１と第２のキャパシタＣ２１とによって第２の時定数回路５２が構成されている。

図５は第１スイッチ素子ＳＷ１１のオン時の充電電流経路および第１スイッチ素子ＳＷ１１のオフ時の放電電流経路を示す図である。第１スイッチ素子ＳＷ１１のオン時に、抵抗Ｒ１１およびキャパシタＣ１１の経路で充電電流が流れ、キャパシタＣ１１の電位が指数関数的に上昇する。また、第１スイッチ素子ＳＷ１１のオフ時にダイオードＤ１１および抵抗Ｒ１２を介して放電電流が流れ、これによってリセットされる。

図６は上記ＰＷＭ制御回路１０２の各部の電圧波形図である。先ず、方形波信号入力端子１１に入力される方形波信号がｔ０で立ち上がると、第１スイッチ素子ＳＷ１１がオンする。これにより、第１のキャパシタＣ１１の充電が開始される。そのため、ｂ点の電位は掃引されて指数関数的に上昇していく。第１比較回路４１の反転入力に第１のキャパシタＣ１１の電位が入力され、非反転入力に変調信号の電圧（ｄ点の電位）が入力されるので、タイミングｔ０で第１比較回路４１の出力（ｅ点の電位）すなわち第１の被変調信号はハイレベルとなる。

その後、タイミングｔ２で方形波信号が立ち下がると、第２スイッチ素子ＳＷ２１がオンする。これにより、第２のキャパシタＣ２１の充電が開始される。そのため、ｃ点の電位は掃引されて指数関数的に上昇していく。第２比較回路４２の反転入力に第２のキャパシタＣ２１の電位が入力され、非反転入力に変調信号の電圧（ｄ点の電位）が入力されるので、タイミングｔ２で第２比較回路４２の出力（ｆ点の電位）すなわち第２の被変調信号はハイレベルとなる。

このように、ＣＲ時定数回路によってランプ波発生回路を構成しても、ＰＷＭ変調された第１、第２の被変調信号が生成できる。

《第３の実施形態》
図７は第３の実施形態であるＰＷＭ制御回路１０３の回路図である。このＰＷＭ制御回路１０３は電源Ｖｄｃ１を電源電圧として動作する。第１ランプ波発生回路３１は、定電流回路ＣＣ１、第１のキャパシタＣ１１、ダイオードＤ１１、抵抗Ｒ１２、第１スイッチ素子ＳＷ１１および反転回路２９で構成されている。第２ランプ波発生回路３２は、定電流回路ＣＣ２、第２のキャパシタＣ２１、ダイオードＤ２１、抵抗Ｒ２２および第２スイッチ素子ＳＷ２１で構成されている。第１比較回路４１および第２比較回路４２はいずれもコンパレータで構成されている。

図７において、定電流回路ＣＣ１と第１のキャパシタＣ１１とによって第１の時定数回路５１が構成されている。同様に、定電流回路ＣＣ２と第２のキャパシタＣ２１とによって第２の時定数回路５２が構成されている。後に述べるように、図７において抵抗Ｒ１２，Ｒ２２は充電時定数を定める抵抗ではない。

図７において、ダイオードＤ１１および第１スイッチ素子ＳＷ１１によって第１のリセット回路６１が構成されている。同様に、ダイオードＤ２１および第２スイッチ素子ＳＷ２１によって第２のリセット回路６２が構成されている。また、抵抗Ｒ１３およびダイオードＤ１２によって第１のレベルシフト回路７１が構成されている。同様に、抵抗Ｒ２３およびダイオードＤ２２によって第２のレベルシフト回路７２が構成されている。

図８は上記ＰＷＭ制御回路１０３の各部の電圧波形図である。先ず、方形波信号入力端子１１に入力される方形波信号がｔ０で立ち上がると、第１スイッチ素子ＳＷ１１がオフする。これにより、定電流回路ＣＣ１によって、第１のキャパシタＣ１１の一定電流での充電が開始される。そのため、ｎ点の電位はランプ波状に上昇していく。第１比較回路４１の反転入力にｎ点の電位が入力され、非反転入力に変調信号の電圧（ｐ点の電位）が入力されるので、タイミングｔ０で第１比較回路４１の出力（ｒ点の電位）すなわち第１の被変調信号はハイレベルとなる。

その後、タイミングｔ１で、ｎ点の電位が変調信号の電圧（ｐ点の電位）を超えたとき、第１比較回路４１の出力（ｒ点の電位）すなわち第１の被変調信号はローレベルとなる。

その後、タイミングｔ２で方形波信号が立ち下がると、第２スイッチ素子ＳＷ２１がオフする。これにより、定電流回路ＣＣ２によって、第２のキャパシタＣ２１の一定電流での充電が開始される。そのため、ｏ点の電位はランプ波状に上昇していく。第２比較回路４２の反転入力にｏ点の電位が入力され、非反転入力に変調信号の電圧（ｑ点の電位）が入力されるので、タイミングｔ２で第２比較回路４２の出力（ｓ点の電位）すなわち第２の被変調信号はハイレベルとなる。

その後、タイミングｔ３で、ｏ点の電位が変調信号の電圧（ｑ点の電位）を超えたとき、第２比較回路４２の出力（ｓ点の電位）すなわち第２の被変調信号はローレベルとなる。

なお、タイミングｔ２から次のｔ０まで第１スイッチ素子ＳＷ１１はオン状態であるので、第１比較回路４１の反転入力の電圧（ｎ点の電位）は低下するが、第１比較回路４１の非反転入力の電圧（ｐ点の電位）はローレベルにシフトされる。この状態で、第１比較回路４１の非反転入力の電圧（ｐ点の電位）より、反転入力の電圧（ｎ点の電位）が、抵抗Ｒ１２の降下電圧分高いので、第１比較回路４１の出力はローレベルを保つ。同様に、タイミングｔ０からｔ１まで第２スイッチ素子ＳＷ２１はオン状態であるので、第２比較回路４２の反転入力の電圧（ｏ点の電位）は低下するが、第２比較回路４２の非反転入力の電圧（ｑ点の電位）はローレベルにシフトされる。この状態で、第２比較回路４２の非反転入力の電圧（ｑ点の電位）より、反転入力の電圧（ｏ点の電位）が、抵抗Ｒ２２の降下電圧分高いので、第２比較回路４２の出力はローレベルを保つ。

《第４の実施形態》
図９は第４の実施形態であるＰＷＭ制御回路１０４の回路図である。このＰＷＭ制御回路１０４は、第１ランプ波発生回路３１、第２ランプ波発生回路３２、第１比較回路４１および第２比較回路４２を備えている。第３の実施形態で図７に示したＰＷＭ制御回路１０３と異なるのは、定電流回路ＣＣ１，ＣＣ２に代えて、抵抗Ｒ１１、Ｒ２１を設けた点である。すなわち、このＰＷＭ制御回路１０４においては、抵抗Ｒ１１，Ｒ１２と第１のキャパシタＣ１１とによって第１の時定数回路５１が構成されている。同様に、抵抗Ｒ２１，Ｒ２２と第２のキャパシタＣ２１とによって第２の時定数回路５２が構成されている。

図１０は第１スイッチ素子ＳＷ１１のオン時の充電電流経路および第１スイッチ素子ＳＷ１１のオフ時の放電電流経路を示す図である。第１スイッチ素子ＳＷ１１のオフ時に、抵抗Ｒ１１，Ｒ１２およびキャパシタＣ１１の経路で充電電流が流れ、キャパシタＣ１１の電位が指数関数的に上昇する。また、第１スイッチ素子ＳＷ１１のオン時にダイオードＤ１１を介して放電電流が流れ、これによってリセットされる。

図１１は上記ＰＷＭ制御回路１０４の各部の電圧波形図である。先ず、方形波信号入力端子１１に入力される方形波信号がｔ０で立ち上がると、第１スイッチ素子ＳＷ１１がオフする。これにより、第１のキャパシタＣ１１の充電が開始される。そのため、ｎ点の電位は指数関数的に（ほぼランプ波状に）上昇していく。第１比較回路４１の反転入力にｎ点の電位が入力され、非反転入力に変調信号の電圧（ｐ点の電位）が入力されるので、タイミングｔ０で第１比較回路４１の出力（ｒ点の電位）すなわち第１の被変調信号はハイレベルとなる。

その後、タイミングｔ２で方形波信号が立ち下がると、第２スイッチ素子ＳＷ２１がオフする。これにより、第２のキャパシタＣ２１の充電が開始される。そのため、ｏ点の電位は指数関数的に（ほぼランプ波状に）上昇していく。第２比較回路４２の反転入力にｏ点の電位が入力され、非反転入力に変調信号の電圧（ｄ点の電位）が入力されるので、タイミングｔ２で第２比較回路４２の出力（ｆ点の電位）すなわち第２の被変調信号はハイレベルとなる。

《第５の実施形態》
第５の実施形態ではスイッチング電源装置の構成例を示す。図１２は第５の実施形態のスイッチング電源装置２０１の回路図である。このスイッチング電源装置２０１は、トランスＴ、コンデンサＣｒ、インダクタＬｒ、ドライバー回路２１１，２１２、スイッチング素子Ｑ１，Ｑ２、出力フィードバック回路２２０、エラーアンプ２２１およびＰＷＭ制御回路１０１を備えている。ＰＷＭ制御回路１０１はスイッチング素子Ｑ１，Ｑ２を制御するスイッチング制御回路として作用する。このＰＷＭ制御回路１０１は、図１に示したＰＷＭ制御回路１０１であるが、別の実施形態のＰＷＭ制御回路１０２，１０３，１０４のいずれかであってもよい。

図１３および図１４は、図１２におけるスイッチング素子Ｑ１，Ｑ２の状態、方形波信号、容量性負荷Cloadへの出力電圧の関係を示す波形図である。図１３および図１４に示すように、ローサイドスイッチング素子Ｑ１のオン期間に出力電圧は上昇し、ローサイドスイッチング素子Ｑ１がオフした後はハイサイドスイッチング素子Ｑ２のボディダイオードのオン期間だけ出力電圧は更に上昇する。また、ハイサイドスイッチング素子Ｑ２のオン期間に出力電圧は下降し、ハイサイドスイッチング素子Ｑ２がオフした後はローサイドスイッチング素子Ｑ１のボディダイオードのオン期間だけ出力電圧は更に下降する。例えば、方形波信号入力端子１１に入力される方形波信号は３ｋＨｚ、デューティ３０％の方形波信号である。これにより、容量性負荷Cloadに、３ｋＨｚ、デューティ３０％の擬似矩形波の交流電圧が印加される。

出力電圧の上昇下降の波形は容量性負荷CloadおよびインダクタＬｒの回路定数等で定まる正弦波形であるので、図１３に表れているように、スイッチング素子Ｑ１とＱ２のオン時間Tonが長くなる程、出力電圧の振幅が大きくなる。図１２に示した例では、出力フィードバック回路２２０およびエラーアンプ２２１の出力電圧に応じて、出力電圧の振幅が一定になるように、スイッチング素子Ｑ１，Ｑ２のオン時間Tonがフィードバック制御される。

また、図１４に表れているように、スイッチング素子Ｑ１，Ｑ２のオンタイミング差、すなわち方形波信号のオン期間Ｔによって出力電圧（擬似矩形波）のデューティを制御することができる。

なお、図１２に示した例では、スイッチング素子Ｑ１，Ｑ２のオン時間Tonをフィードバック制御するものであるが、変調信号入力端子１２に入力する電圧を調整することによって出力電圧の振幅を制御するように回路を構成してもよい。

以上に示した各実施形態では、方形波信号発生回路を外部に設け、その外部の方形波信号発生回路から方形波信号を入力する例を挙げたが、ＰＷＭ制御回路内に方形波信号発生回路を設けてもよい。この方形波信号発生回路は、例えば、三角波発生回路とコンパレータとを備え、コンパレータへ入力する基準信号を制御することで方形波信号のデューティを設定するように回路を構成する。また本発明は、プッシュプル方式やハーフブリッジ方式などハイサイドとローサイドのスイッチング素子を有する回路方式に適用することができる。

Ｃ１１…第１のキャパシタ
Ｃ２１…第２のキャパシタ
ＣＣ１，ＣＣ２…定電流回路
Cload…容量性負荷
Ｃｒ…共振コンデンサ
Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２…ダイオード
Ｌ１…インダクタ
Ｌｒ…共振インダクタ
Ｑ１…ローサイドスイッチング素子
Ｑ２…ハイサイドスイッチング素子
ＳＷ１１…第１スイッチ素子
ＳＷ２１…第２スイッチ素子
Ｔ…トランス
Ｖｄｃ１…電源
１１…方形波信号入力端子
１２…変調信号入力端子
２１…第１の被変調信号出力端子
２２…第２の被変調信号出力端子
２９…反転回路
３１…第１ランプ波発生回路
３２…第２ランプ波発生回路
４１…第１比較回路
４２…第２比較回路
５１…第１の時定数回路
５２…第２の時定数回路
６１…第１のリセット回路
６２…第２のリセット回路
７１…第１のレベルシフト回路
７２…第２のレベルシフト回路
１０２，１０３，１０４…ＰＷＭ制御回路
２０１…スイッチング電源装置
２１１，２１２…ドライバー回路
２２０…出力フィードバック回路
２２１…エラーアンプ

Claims

方形波信号を外部から入力する、または内部で生成する、方形波信号設定手段と、
変調信号を入力する変調信号入力端子と、
タイミングの異なる２つの被変調信号を出力する第１および第２の被変調信号出力端子と、
前記方形波信号の立ち上がりに同期して第１のランプ波の掃引を開始する第１ランプ波発生回路と、
前記方形波信号の立ち下がりに同期して第２のランプ波の掃引を開始する第２ランプ波発生回路と、
前記第１のランプ波と前記変調信号とを比較し、比較結果に応じてレベルを反転させることにより第１の被変調信号を発生する第１比較回路と、
前記第２のランプ波と前記変調信号とを比較し、比較結果に応じてレベルを反転させることにより第２の被変調信号を発生する第２比較回路と、
を備えたことを特徴とするＰＷＭ制御回路。
前記第１のランプ波は、前記方形波信号の立ち下がりと立ち上がりの間で掃引を開始する電位にリセットされ、
前記第２のランプ波は、前記方形波信号の立ち上がりと立下りの間で掃引を開始する電位にリセットされる、請求項１に記載のＰＷＭ制御回路。
前記第１のランプ波は、前記方形波信号の立ち上がりで掃引を開始する電位にリセットされ、
前記第２のランプ波は、前記方形波信号の立ち下がりで掃引を開始する電位にリセットされる、請求項１または２に記載のＰＷＭ制御回路。
前記第１のランプ波は、前記方形波信号の立ち下がりで掃引を開始する電位にリセットされ、
前記第２のランプ波は、前記方形波信号の立ち上がりで掃引を開始する電位にリセットされる請求項１または２に記載のＰＷＭ制御回路。
前記第１ランプ波発生回路は、基準電位と電源との間に接続された、第１のキャパシタを含む第１の時定数回路と、前記第１の時定数回路に対して直列接続され、前記方形波信号のレベルに応じてオン／オフ状態が変化する第１スイッチ素子と、前記方形波信号の立ち下がりに同期して前記第１の時定数回路の状態をリセットする第１のリセット回路とを備えて、第１の時定数回路の出力電圧を前記第１のランプ波として出力し、
前記第２ランプ波発生回路は、基準電位と電源との間に接続された、第２のキャパシタを含む第２の時定数回路と、前記第２の時定数回路に対して直列接続され、前記方形波信号のレベルに応じてオン／オフ状態が変化する第２スイッチ素子と、前記方形波信号の立ち上がりに同期して前記第２の時定数回路の状態をリセットする第２のリセット回路とを備えて、第２の時定数回路の出力電圧を前記第２のランプ波として出力する、請求項３に記載のＰＷＭ制御回路。
前記第１ランプ波発生回路は、基準電位側を第１のキャパシタとする第１の時定数回路と、前記第１の時定数回路に対して直列接続され、前記方形波信号のレベルに応じてオン／オフ状態が変化する第１スイッチ素子と、この第１スイッチ素子を介して第１のキャパシタの放電電流が流れる向きに第１のキャパシタに接続されたダイオードとを備え、
前記第２ランプ波発生回路は、基準電位側を第２のキャパシタとする第２の時定数回路と、前記第２の時定数回路に対して直列接続され、前記方形波信号のレベルに応じてオン／オフ状態が変化する第２スイッチ素子と、この第２スイッチ素子を介して第２のキャパシタの放電電流が流れる向きに第２のキャパシタに接続されたダイオードとを備え、
第１比較回路が入力する変調信号を前記第１スイッチ素子の状態に応じてレベルシフトする第１のレベルシフト回路および、第２比較回路が入力する変調信号を前記第２スイッチ素子の状態に応じてレベルシフトする第２のレベルシフト回路を備えた、請求項４に記載のＰＷＭ制御回路。
前記第１の時定数回路は、前記第１のキャパシタへ一定の充電電流を供給する第１の定電流回路を備え、前記第２の時定数回路は、前記第２のキャパシタへ一定の充電電流を供給する第２の定電流回路を備えた、請求項５または６に記載のＰＷＭ制御回路。
少なくとも２つのスイッチング素子と、これらのスイッチング素子を制御するスイッチング制御回路と、を備えたスイッチング電源装置において、
前記スイッチング制御回路に、請求項１〜７のいずれかに記載のＰＷＭ制御回路を備え、
前記変調信号を、スイッチング電源回路の出力フィードバック信号とし、前記第１の被変調信号および前記第２の被変調信号を前記２つのスイッチング素子の制御信号とした、スイッチング電源装置。