JPWO2014196175A1 - 配線基板およびledモジュール - Google Patents

配線基板およびledモジュール Download PDF

Info

Publication number
JPWO2014196175A1
JPWO2014196175A1 JP2015521291A JP2015521291A JPWO2014196175A1 JP WO2014196175 A1 JPWO2014196175 A1 JP WO2014196175A1 JP 2015521291 A JP2015521291 A JP 2015521291A JP 2015521291 A JP2015521291 A JP 2015521291A JP WO2014196175 A1 JPWO2014196175 A1 JP WO2014196175A1
Authority
JP
Japan
Prior art keywords
electrode
base
wiring board
solder material
led chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015521291A
Other languages
English (en)
Other versions
JP6103401B2 (ja
Inventor
孝典 明田
孝典 明田
佐名川 佳治
佳治 佐名川
植田 充彦
充彦 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2014196175A1 publication Critical patent/JPWO2014196175A1/ja
Application granted granted Critical
Publication of JP6103401B2 publication Critical patent/JP6103401B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745Recess in conductor, e.g. in pad or in metallic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10106Light emitting diode [LED]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

配線基板(1)は、溶融接合によりLEDチップ(2)が実装される配線基板(1)であって、基材(10)上に形成され、LEDチップ(2)を接合する、導電性を有するパッド部である第1の基材電極(12)及び第2の基材電極(22)と、第1の基材電極(12)及び第2の基材電極(22)の上に配置されたはんだ材(16、26)と、基材(10)上に形成され、LEDチップ(2)を第1の基材電極(12)及び第2の基材電極(22)に接合する時に、溶融したはんだ材(16、26)が流れ込む第1の溝部(14)及び第2の溝部(24)とを備える。

Description

本発明は、配線基板及びLEDモジュールに関し、特に、発光素子を実装する配線基板及びLEDモジュールに関する。
従来、配線基板やサブマウント基板上にLEDチップ等の発光素子を搭載する技術が開示されている。
発光素子は、温度が高くなるほど発光効率が低下するため、発光素子の発光効率を向上するためには、発光素子での温度上昇を抑制する必要がある。
発光素子で発生した熱は、大部分が実装基板への伝熱により放熱される。したがって、発光素子を高熱伝導な材料に大面積で実装することにより、発熱量が大きくても発光素子の温度上昇を抑制することができる。
高熱伝導な材料によって発光素子を配線基板に大面積で実装する技術としては、例えばAuSnなどの金属材料を用いた溶融接合により発光素子を配線基板に実装する技術が開示されている(例えば、特許文献1、2参照)。
特開2009−54896号公報 特開2004−193230号公報
特許文献1に記載の発光装置では、基板上に溝を形成することにより、LED素子を基板に接合するための溶融金属がLED素子の外部へはみ出すことを抑制している。この発光装置では、LED素子の外部への溶融金属のはみ出しに対しては対応できるが、LED素子の同一面に設けられた異なる電極(例えば、p型電極とn型電極)の間での短絡を防止することは困難である。
また、特許文献2に記載の技術では、LEDチップを搭載する被搭載部が接合材料であるはんだ材をはじく材料により形成されている。したがって、LEDチップと基板との接合状態が安定せず、1つのLEDチップの同一面に存在する異なる電極間の短絡を防止することは困難である。
したがって、上記した技術では、フリップチップ型発光素子の接合においてチップの同一面に存在する電極が短絡する可能性があり、接合状態が安定せず動作が不安定になるという問題がある。
上記課題に鑑み、本発明は、安定した接合状態を実現することができる配線基板及びLEDモジュールを提供することを目的とする。
上記目的を達成するために、本発明に係る配線基板の一態様は、溶融接合によりLED素子が実装される配線基板であって、基材上に形成され、前記LED素子を接合する、導電性を有するパッド部と、前記パッド部の上に配置された接合材料と、前記基材上に形成され、前記LED素子を前記パッド部に接合する時に、溶融した前記接合材料が流れ込む溝部とを備える。
また、本発明に係るLEDモジュールの一態様において、上記した特徴を有する配線基板と、前記配線基板に実装された前記LED素子とを備えるとしてもよい。
本発明によれば、安定した接合状態を実現することができる配線基板及びLEDモジュールを提供することができる。
図1は、実施の形態1に係る配線基板の構成を示す概略図であり、(a)は配線基板の上面図、(b)は(a)のAA’線における配線基板の断面図である。 図2は、実施の形態1に係るLEDモジュールを示す断面図であり、(a)はLED素子の実装前の断面図、(b)はLED素子の実装後の断面図である。 図3は、実施の形態1に係る配線基板の構成を示す断面図である。 図4は、実施の形態1の変形例に係る配線基板の構成を示す上面図である。 図5は、実施の形態1の変形例に係る配線基板の構成を示す上面図である。 図6は、実施の形態1の変形例に係る配線基板の構成を示す上面図である。 図7は、実施の形態2に係る配線基板の構成を示す断面図である。
以下、実施の形態について、図面を参照しながら説明する。なお、以下に説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、工程の順序などは、一例であって本発明を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
(実施の形態1)
まず、実施の形態1に係る配線基板及びLEDモジュールについて、図1および図2を用いて説明する。図1は、実施の形態1に係る配線基板の構成を示す概略図であり、(a)は配線基板の上面図、(b)は(a)のAA’線における配線基板の断面図である。図2は、実施の形態1に係るLEDモジュールを示す断面図であり、(a)はLED素子の実装前の断面図、(b)はLED素子の実装後の断面図である。
図1の(a)及び(b)に示すように、本実施の形態に係る配線基板1は、基材10と、第1の基材電極12と、第1の溝部14と、はんだ材16と、第2の基材電極22と、第2の溝部24と、はんだ材26とで構成されている。第1の基材電極12と、第1の溝部14と、はんだ材16とにより、p型電極が構成され、第2の基材電極22と、第2の溝部24と、はんだ材26とにより、n型電極が構成されている。
ここで、第1の基材電極12及び第2の基材電極22は、本発明におけるパッド部材に相当する。第1の溝部14及び第2の溝部24は、本発明における溝部に相当する。はんだ材16及び26は、本発明における接合材料に相当する。また、第1の基材電極12及び第2の基材電極22は、基材1の上に少なくとも1つずつ設けられていればよく、複数設けられていてもよい。これにより、p型半導体層とn型半導体層を有するLEDチップ2であっても、安定した接合状態を実現してLEDチップ2の短絡を抑制することができる。
基材10は、例えば、シリコン基板により構成されている。なお、基材10の材料は、シリコンに限られず、窒化アルミニウム、または、炭化ケイ素等であってもよい。また、単一の材料で構成された基板に限らず、複数の材料層で構成された基板やインターポーザ等であってもよい。
基材10上には、絶縁膜(図示せず)が設けられている。絶縁膜としては、例えば二酸化シリコン膜(SiO膜)等を用いることができる。絶縁膜は、基材10上の全面に形成されている。例えば、Si基材の場合は、熱酸化等で形成される。絶縁膜は、第1の基材電極12が形成される領域と第2の基材電極22が形成される領域とに分離して形成されている。
絶縁膜の上には、第1の基材電極12及び第2の基材電極22が形成されている。
第1の基材電極12は、配線基板1に対向して配置されるLEDチップ2のp型半導体層に接続されるp型電極である。第1の基材電極12は、例えば、銅箔上にニッケルと金を積層して構成されている。
第2の基材電極22は、LEDチップ2のn型半導体層に接続されるn型電極である。第2の基材電極22は、例えば、銅箔上にニッケルと金を積層して構成されている。
なお、図2の(a)に示すように、第1の基材電極12は、絶縁膜の上面のうち、少なくともLEDチップ2においてp型半導体層に接続されるp型電極である第1の電極34と対向して形成されている。
また、第2の基材電極22は、絶縁膜の上面のうち、少なくともLEDチップ2においてn型半導体層に接続されるn型電極である第2の電極36と対向して形成されている。
第1の溝部14は、実装電極である第1の基材電極12で形成されている。これにより、第1の溝部14は、電極形成プロセスのみで形成することができる。
詳細には、図1の(b)に示すように、第1の基材電極12は、基材10上の絶縁膜の上に実装された第1の実装電極12aと、第1の実装電極12aの上に所定のパターンに形成された第2の実装電極12bとの段差で構成される。すなわち、第1の溝部14の底面は第1の実装電極12aで構成され、第1の溝部14の側面は第2の実装電極12bで構成される。配線基板1の上の第1の基材電極12の上には、接合材料であるはんだ材16が形成されており、第1の溝部14は、接合時に溶融したはんだ材16を溜めおくことができる。これにより、LEDチップ2を配線基板1に接合する溶融接合において、LEDチップ2を短絡させることなく接合することができる。なお、第1の基材電極12を形成するために必要な領域の大きさは、例えば800μm×800μmであり、このときの第1の溝部14の幅は、例えば20μmである。
第2の溝部24は、実装電極である第2の基材電極22で形成されている。これにより、第2の溝部24は、電極形成プロセスのみで形成することができる。
詳細には、図1の(b)に示すように、第2の基材電極22は、基材10上の絶縁膜の上に実装された第1の実装電極22aと、第1の実装電極22aの上に形成された第2の実装電極22bとで構成される。すなわち、第2の溝部24の底面は第1の実装電極22aで構成され、第2の溝部24の側面は第2の実装電極22bで構成される。配線基板1の上の第2の基材電極22の上には、接合材料であるはんだ材26が形成されており、第2の溝部24は、接合時に溶融したはんだ材26を溜めおくことができる。これにより、LEDチップ2を配線基板1に接合する溶融接合において、LEDチップ2を短絡させることなく接合することができる。なお、上記したように、第1の基材電極12を形成するために必要な領域の大きさが、例えば、800μm×800μmであるとき、第2の溝部24の幅は、例えば20μmである。
また、図1の(a)に示すように、第2の溝部24は、第2の基材電極22が形成される接合材料形成部の外周部に形成されている。接合材料形成部は、第2の基材電極22において、溶融前のはんだ材26が配置される部分をいう。これにより、接合時にはんだ材26は第2の溝部24に流れ込むため、はんだ材26を第2の基材電極22の全面に濡れ広げることができる。
ここで、本実施の形態に係るLEDモジュールは、上記した配線基板1にLEDチップ2を実装した構成である。これにより、LEDチップ2と配線基板1との安定した接合状態を実現できる。
LEDチップ2は、直流電力が通電されることによって単色の可視光を発するベアチップであり、青色光を発する青色LEDチップ、赤色光を発する赤色LEDチップ又は緑色光を発する緑色LEDチップの可視域波長帯の光を発するLEDチップ等である。なお、LEDチップ2には、これらの可視光によるものだけではなく、例えば、紫外線発光のLEDチップを用いることもできる。
LEDチップ2は、絶縁基板30と、半導体層32と、第1の電極34と、第2の電極36とを備えている。
絶縁基板30は、例えば、サファイア(Al)等の絶縁物で構成されている。
絶縁基板30の上には、半導体層32が形成されている。半導体層32は、例えば、GaN等の窒化物半導体で構成され、p型層、活性層及びn型層が順に積層されている。
また、半導体層32の最上層であるp型層上には、第1の電極34が形成されている。
さらに、半導体層32において、p型層と活性層とがエッチングされることにより露出したn型層上には、第2の電極36が形成されている。すなわち、第1の電極34が形成されたLEDチップ2の主面の一部に対し、第2の電極36が形成されたLEDチップ2の主面の他の一部は、窪んで形成されている。つまり、図2の(a)に示すように、LEDチップ2の半導体層32は、段差を有する構成である。
LEDチップ2は、図2の(b)に示すように、半導体層32が配置された側を配線基板1に対向させた状態で、配線基板1上に配置される。すなわち、第1の基材電極12と第1の電極34とが対向し、第2の基材電極22と第2の電極36とが対向するように配置される。
LEDチップ2を配線基板1の上に載置すると、p型電極である第1の基材電極12と第1の電極34とがはんだ材16を介して接続され、n型電極である第2の基材電極22と第2の電極36とがはんだ材26を介して接続される。第1の基材電極12と第1の電極34との接合、及び、第2の基材電極22及び第2の電極36との接合は、後に詳述するように、加熱溶融(溶融接合)により行われる。
はんだ材16は、本発明における接合材料に相当し、第1の基材電極12の上に形成されている。はんだ材16は、図1の(b)に示すように、LEDチップ2の第2の電極36に接触しない範囲、すなわち、第1の基材電極12から第2の基材電極22へとはみ出さない範囲に形成されている。また、はんだ材16が溶融時に第1の基材電極12の上からはみ出したとしても、はみ出したはんだ材16は第1の溝部14に流れ込むので、はんだ材16が第1の基材電極12から第2の基材電極22へと流れ出すことはない。これにより、はんだ材16による、p型電極である第1の電極34とn型電極である第2の電極36との間の短絡を防ぐことができる。
はんだ材16は、配線基板1とLEDチップ2の接合前においては、第1の基材電極12上において、第1の基材電極12と相似形に形成されている。すなわち、図1の(a)に示すように、はんだ材16は、第1の基材電極12と同一の形状で面積が小さく、第1の基材電極12の周縁から所定の距離内側に入り込んだ形状に形成されている。はんだ材16の形成形状を第1の基材電極12の外形を縮小した相似形にすることにより、接合後に、第1の基材電極12の外形に対し、はんだ材16が第1の基材電極12の全面に濡れ広がることが可能となる。
はんだ材26は、本発明における接合材料に相当し、第2の基材電極22の上に形成されている。はんだ材26もはんだ材16と同様、第2の基材電極22から第1の基材電極12へとはみ出さない範囲に形成されている。また、はんだ材26が溶融時に第2の基材電極22の上からはみ出したとしても、はみ出したはんだ材26は第2の溝部24に流れ込むので、はんだ材26が第2の基材電極22から第1の基材電極12へと流れ出すことはない。これにより、はんだ材26によるp型電極である第1の電極34とn型電極である第2の電極36との間の短絡を防ぐことができる。
はんだ材16及び26には、400℃以下で溶融可能な材料が用いられる。これにより、はんだ材16は、後に述べる実装工程において、加熱溶融により第1の基材電極12上のほぼ全面に溶融する。溶融したはんだ材16により、第1の基材電極12とLEDチップ2の第1の電極34とは、はんだ材16を介在してほぼ全面で溶融接合される。同様に、はんだ材26は、加熱溶融により第2の基材電極22上のほぼ全面に溶融する。溶融したはんだ材26により、第2の基材電極22とLEDチップ2の第2の電極36とは、はんだ材26を介在してほぼ全面で溶融接合される。このとき、はんだ材16及び26の溶融後の高さは異なるため、後に詳述するように、LEDチップ2における、第1の電極34が形成されたLEDチップ2の主面の一部と第2の電極36が形成されたLEDチップの主面の他の一部との段差を吸収しつつ、第1の基材電極12と第1の電極34、及び、第2の基材電極22と第2の電極36とを接合することができる。
はんだ材16及び26には、例えば、Au−Snはんだが用いられる。Au−Snはんだ以外のはんだ材では、Au−Ag−Cu、Au−Ge、SnやSn−Ag系等の従来の電子部品に汎用されるはんだ材を使用してもよい。これにより、はんだ材16及び26の低コスト化を実現することができる。
このように、はんだ材16とはんだ材26とにより配線基板1とLEDチップ2とを接合することで、放熱性に大きく影響するp型電極(第1の基材電極12と第1の電極34)の接合については、はんだ材16によってほぼ全面に溶融接合を行うことができる。これにより、放熱性を向上することができる。
また、第2の基材電極22と第2の電極36との間のギャップが第1の基材電極12と第1の電極34との間のギャップより大きいn型電極(第2の基材電極22と第2の電極36)の接合については、余分な量のはんだ材16及び26が第1の溝部14及び第2の溝部24に流れ込むので、LEDチップ2における、第1の電極34が形成されたLEDチップ2の主面の一部と第2の電極36が形成されたLEDチップの主面の他の一部との段差を吸収しつつ、第1の基材電極12と第1の電極34、及び、第2の基材電極22と第2の電極36とを接合することができる。
ここで、本実施の形態に係るLEDモジュールにおける、配線基板1とLEDチップ2との接合手順について説明する。
はじめに、図2の(a)及び(b)に示すように、第1の基材電極12及び第2の基材電極22上に接合材料であるはんだ材16及び26がそれぞれ形成される、接合材料形成工程が行われる。はんだ材16及び26は、第1の基材電極12及び第2の基材電極22それぞれの接合材料形成部に形成される。ここで、はんだ材16及び26は、これらの面積及び高さを所定の条件にする必要がある場合には、条件に合わせてはんだ材16及び26が形成される。
なお、はんだ材16及び26は第1の基材電極12及び第2の基材電極22に限らず、第1の電極34及び第2の電極36に形成されてもよい。
次に、図2の(a)及び(b)に示すように、配線基板1のはんだ材16とLEDチップ2の第1の電極34とが対向し、配線基板1のはんだ材26とLEDチップ2の第2の電極36とが対向するように、配線基板1の上にLEDチップ2が配置される。
次に、配線基板1の上にLEDチップ2が配置されたLEDモジュールを加熱し、はんだ材16及び26を溶融する溶融工程が行われる。溶融工程では、第1の基材電極12及び第2の基材電極22上の全面にはんだ材16及び26が濡れ広がるように、はんだ材16及び26の融点以上の温度下ではんだ材16及び26を溶融させる。これにより、はんだ材16及び26は、加熱前の高さよりも低くなるように溶融される。
次に、図2の(b)に示すように、第1の基材電極12と第1の電極34、及び、第2の基材電極22と第2の電極36とを接合する接合工程が行われる。接合工程では、はんだ材16及び26の融点以上の温度下において加熱溶融されたはんだ材16及び26に第1の電極34及び第2の電極36を当接させる。
具体的には、溶融工程において、はんだ材16は、第1の基材電極12上のほぼ全面に溶融する。溶融したはんだ材16に第1の電極34を当接することにより、第1の基材電極12とLEDチップ2の第1の電極34とは、はんだ材16を介在してほぼ全面で接合される。
このとき、余分な量のはんだ材16は、第1の溝部14に流れ込むため、はんだ材16が第1の基材電極12から第2の基材電極22へと流れ出すことはない。これにより、はんだ材16によるp型電極である第1の電極34とn型電極である第2の電極36との間の短絡を防ぐことができる。
同様に、溶融工程において、はんだ材26は、第2の基材電極22上のほぼ全面に溶融する。溶融したはんだ材26に第2の電極36を当接することにより、第2の基材電極22とLEDチップ2の第2の電極36とは、はんだ材26を介在してほぼ全面で溶融接合される。
このとき、余分な量のはんだ材26は、第2の溝部24に流れ込むため、はんだ材26が第2の基材電極22から第1の基材電極12へと流れ出すことはない。これにより、はんだ材26によるp型電極である第1の電極34とn型電極である第2の電極36との間の短絡を防ぐことができる。
なお、第1の溝部14及び第2の溝部24は、側面及び底面に、Au、Ag、Cu、Pt、Ni、Ti、Snの少なくともいずれかで構成され、側面と底面に跨って形成された導電層を有してもよい。すなわち、第1の溝部14及び第2の溝部24のそれぞれの側面及び底面には、Au、Ag、Cu、Pt、Ni、Ti、Snの少なくともいずれかで構成される導電層が形成されていてもよい。
詳細には、図3に示すように、配線基板1は、基材10の上に形成された第1の基材電極22及び第2の基材電極22にそれぞれ設けられた第1の溝部14及び第2の溝部24の側面及び底面に、例えばAuで構成される導電層38を有する。
導電層38は、例えばスパッタリングにより第1の基材電極12及び第2の基材電極22の上に形成されている。導電層38の厚さは、一例として2μmである。
Au、Ag、Cu、Pt、Ni、Ti、Snは、はんだ材16又は26を構成するAuZnに対する濡れ性がよい。したがって、上記した構成とすることにより、はんだ材16及び26が第1の基材電極12及び第2の基材電極22の上に濡れ広がる際にボイドが入らず、第1の基材電極12及び第2の基材電極22の全面にはんだ材16及び26を効率よく濡れ広げることができる。
なお、導電層38は、第1の溝部14及び第2の溝部24の底面及び側面に限らず、第1の基材電極12第2の基材電極22の上面にも形成されていてもよい。
以上、本実施の形態に係る配線基板によれば、基材10上に形成され、LEDチップ2を接合する、導電性を有する第1の基材電極12及び第2の基材電極22と、第1の基材電極12及び第2の基材電極22の上に配置されたはんだ材16及び26と、基材10上に形成され、LEDチップ2を第1の基材電極12及び第2の基材電極22に接合する時に、溶融した接合材料が流れ込む第1の溝部14及び第2の溝部24とを備える。また、第1の基材電極12は、LEDチップ2のp型半導体層に接続され、第2の基材電極22は、LEDチップ2のn型半導体層に接続される。
これにより、p型半導体層とn型半導体層を有するLEDチップ2であっても、配線基板1とLEDチップ2との安定した接合状態を実現してLEDチップ2の短絡を抑制することができる。
(実施の形態1の変形例)
次に、実施の形態1の変形例について図4〜図6を参照して説明する。図4〜図6は、本変形例に係る配線基板の構成を示す上面図である。
本変形例では、第1の溝部は、第1の基材電極が形成される接合材料形成部の外周部に形成されている。これにより、接合時に第1の電極材料から接合材料であるはんだ材がはみ出しても、はみ出したはんだ材は第1の溝部に流れ込むため、はんだ材を第1の基材電極の全面に濡れ広げることができる。
図4に示す配線基板40では、第1の基材電極42の上に接合材料であるはんだ材46が形成される接合材料形成部の外周を囲むように、第1の溝部44が形成されている。なお、接合材料形成部は、第1の基材電極12において、溶融前のはんだ材16が配置される部分をいう。
ここで、接合材料形成部の形状、及び、配線基板40とLEDチップ2の接合前におけるはんだ材46の形状は、第1の基材電極42上において、第1の基材電極42と相似形に形成されている。すなわち、図4に示すように、接合材料形成部及びはんだ材46は、第1の基材電極42と同一の形状で面積が小さく、第1の基材電極42の周縁から所定の距離内側に入り込んだ形状に形成されている。
また、接合材料形成部の外周を囲むように形成された第1の溝部44の形状は、第1の基材電極42と相似形に形成されている。はんだ材46の形成形状を第1の基材電極42の外形を縮小した相似形にすることにより、接合後に、第1の基材電極42の外形に対し、はんだ材46を第1の基材電極42の全面に濡れ広げることが可能となる。
また、第1の溝部44が接合材料形成部の外周に形成されることにより、はんだ材46が第1の基材電極42からはみ出したとしても、はみ出したはんだ材46は第1の溝部44に流れ込むので、はんだ材46が第1の基材電極42から第2の基材電極22へと流れ出すことがない。これにより、はんだ材46によるp型電極である第1の電極34とn型電極である第2の電極36との間の短絡を防ぐことができる。
図5に示す配線基板50では、LEDチップ2の実装前のはんだ材56は、円形の形状に形成されている。したがって、第1の基材電極52の上面から見たときのはんだ材56の面積は、第1の基材電極52の面積よりも小さく形成されている。
また、はんだ材56が形成される接合材料形成部の外周には、第1の溝部54が形成されている。加熱溶融時においては、はんだ材56は、円形の形状の中心から外側に向かって溶融し、第1の基材電極52上に均一に広がる。第2の基材電極22上に形成されたはんだ材26は、第2の基材電極22上に均一に溶融する。
このとき、第1の溝部54が接合材料形成部の外周に形成されることにより、はんだ材56が第1の基材電極52からはみ出したとしても、はみ出したはんだ材56は第1の溝部54に流れ込むので、はんだ材56が第1の基材電極52から第2の基材電極52へと流れ出すことがない。これにより、はんだ材56によるp型電極である第1の電極34とn型電極である第2の電極36との間の短絡を防ぐことができる。
図6に示す配線基板60では、LEDチップ2の実装前のはんだ材66は、十字の形状に形成されている。したがって、第1の基材電極52の上面から見たときのはんだ材66の面積は、第1の基材電極52の面積よりも小さく形成されている。
また、はんだ材66が形成される接合材料形成部の外周には、第1の溝部64が形成されている。加熱溶融時においては、はんだ材66は、十字の形状の中心から外側に向かって溶融し、第1の基材電極62上に均一に広がる。第2の基材電極22上に形成されたはんだ材26は、第2の基材電極22上に均一に溶融する。
このとき、第1の溝部64が接合材料形成部の外周に形成されることにより、はんだ材66が第1の基材電極62からはみ出したとしても、はみ出したはんだ材66は第1の溝部64に流れ込むので、はんだ材66が第1の基材電極62から第2の基材電極62へと流れ出すことがない。これにより、はんだ材66によるp型電極である第1の電極34とn型電極である第2の電極36との間の短絡を防ぐことができる。
(実施の形態2)
次に、実施の形態2に係る配線基板及びLEDモジュールについて、図7を用いて説明する。図7は、本実施の形態に係る配線基板の構成を示す断面図である。
本実施の形態に係る配線基板70が実施の形態1に係る配線基板1と異なる点は、溝部(第1の溝部及び第2の溝部)74が配線基板70を構成する第1の基材電極及び第2の基材電極と、基材10の一部とを掘り込んで形成されている点である。また、溝部74の側面と底面に、Au、Ag、Cu、Pt、Ni、Ti、Snの少なくともいずれかで構成され、側面と底面に跨って形成された導電層78を有している。
詳細には、図7に示すように、基材10には溝部74を構成するためのパターンが掘り込んで形成され、溝部74の側面及び底面には、例えば、スパッタリング法により導電層78が形成されている。また、基材10の上には、電極72がパターン形成されている。
この構成によれば、基材10に溝部(第1の溝部及び第2の溝部)74を構成するためのパターンを掘り込んだ後、第1の基材電極及び第2の基材電極を構成するための、電極72を形成するプロセスを1回行うのみで、第1の溝部及び第2の溝部を形成することができる。
また、Au、Ag、Cu、Pt、Ni、Ti、Snは、はんだ材16又は26を構成するAuZnに対する濡れ性がよい。したがって、上記した構成とすることにより、はんだ材16及び26が第1の基材電極12及び第2の基材電極22の上に濡れ広がる際にボイドが入らず、第1の基材電極12及び第2の基材電極22の全面にはんだ材16及び26を効率よく濡れ広げることができる。
なお、基材10に掘り込んだ溝部のパターンの側面と底面に形成される導電層78は、電極72を形成した後に形成されてもよいし、基材10に溝部(第1の溝部及び第2の溝部)74を構成するためのパターンを掘り込んだ後に形成されてもよい。また、導電層78に代えて、Ag、Cu等Au以外の導電材料により、基材10に掘り込んだ溝部のパターンの側面と底面に導電層が形成されてもよい。
(その他の変形例)
以上、本発明に係る配線基板及びLEDモジュールについて、実施の形態に基づいて説明したが、本発明は、上記実施の形態に限定されるものではない。
例えば、上記した実施の形態では、LED素子を配線基板に実装するLED素子の実装構造について例示したが、LED素子に限らず他の発光素子を配線基板に実装する実装構造に本発明を用いてもよい。他の発光素子としては、半導体レーザ等の半導体発光素子、有機EL(Electro Luminescence)又は無機EL等のEL素子等、その他の固体発光素子を用いてもよい。
その他、各実施の形態及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
1、40、50、60、70 配線基板
2 LEDチップ(LED素子)
10 基材
12 第1の基材電極(パッド部)
12a、22a 第1の実装電極(溝部)
14 第1の溝部(溝部)
16、26、46、56、66 はんだ材(接合材料)
22 第2の基材電極(パッド部)
12b、22b 第2の実装電極(溝部)
24 第2の溝部(溝部)
30 絶縁基板
32 半導体層
34 第1の電極
36 第2の電極
38、78 導電層

Claims (7)

  1. 溶融接合によりLED素子が実装される配線基板であって、
    基材上に形成され、前記LED素子を接合する、導電性を有するパッド部と、
    前記パッド部の上に配置された接合材料と、
    前記基材上に形成され、前記LED素子を前記パッド部に接合する時に、溶融した前記接合材料が流れ込む溝部とを備える
    配線基板。
  2. 前記パッド部は、前記LED素子のp型半導体層に接続される第1の基材電極と、前記LED素子のn型半導体層に接続される第2の基材電極とを、それぞれ少なくとも1つ有する
    請求項1に記載の配線基板。
  3. 前記パッド部は、溶融前の前記接合材料が配置される接合材料形成部を有し、
    前記溝部は、前記接合材料形成部の外周に形成されている
    請求項1又は2に記載の配線基板。
  4. 前記溝部は、前記溝部の底面を構成する第1の実装電極と、前記溝部の側面を構成する第2の実装電極とで構成されている
    請求項1〜3のいずれか1項に記載の配線基板。
  5. 前記溝部は、前記パッド部と前記基材の一部とを掘り込んで形成されている
    請求項1〜3のいずれか1項に記載の配線基板。
  6. 前記溝部は、側面及び底面に、Au、Ag、Cu、Pt、Ni、Ti、Snの少なくともいずれかで構成され、前記側面と前記底面に跨って形成された導電層を有する
    請求項1〜5のいずれか1項に記載の配線基板。
  7. 請求項1〜6のいずれか1項に記載の配線基板と、
    前記配線基板に実装された前記LED素子とを備える
    LEDモジュール。
JP2015521291A 2013-06-07 2014-05-29 配線基板およびledモジュール Active JP6103401B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013121312 2013-06-07
JP2013121312 2013-06-07
PCT/JP2014/002861 WO2014196175A1 (ja) 2013-06-07 2014-05-29 配線基板およびledモジュール

Publications (2)

Publication Number Publication Date
JPWO2014196175A1 true JPWO2014196175A1 (ja) 2017-02-23
JP6103401B2 JP6103401B2 (ja) 2017-03-29

Family

ID=52007832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015521291A Active JP6103401B2 (ja) 2013-06-07 2014-05-29 配線基板およびledモジュール

Country Status (2)

Country Link
JP (1) JP6103401B2 (ja)
WO (1) WO2014196175A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019036699A (ja) * 2017-08-18 2019-03-07 ルーメンス カンパニー リミテッド 発光素子及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005038892A (ja) * 2003-07-15 2005-02-10 Matsushita Electric Ind Co Ltd 半導体発光装置およびその製造方法
JP2005123439A (ja) * 2003-10-17 2005-05-12 Matsushita Electric Ind Co Ltd 発光素子
JP2006147675A (ja) * 2004-11-17 2006-06-08 Matsushita Electric Works Ltd 半導体装置およびその評価方法
JP2007243193A (ja) * 2006-03-09 2007-09-20 Samsung Electro-Mechanics Co Ltd 発光ダイオードパッケージ
JP2008053423A (ja) * 2006-08-24 2008-03-06 Hitachi Cable Ltd 接続体および光送受信モジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101121A (ja) * 2001-09-27 2003-04-04 Matsushita Electric Ind Co Ltd 半導体発光装置
JP3905078B2 (ja) * 2003-12-08 2007-04-18 京セラ株式会社 発光装置
KR101065076B1 (ko) * 2005-05-07 2011-09-15 삼성전자주식회사 발광소자 패키지용 서브마운트

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005038892A (ja) * 2003-07-15 2005-02-10 Matsushita Electric Ind Co Ltd 半導体発光装置およびその製造方法
JP2005123439A (ja) * 2003-10-17 2005-05-12 Matsushita Electric Ind Co Ltd 発光素子
JP2006147675A (ja) * 2004-11-17 2006-06-08 Matsushita Electric Works Ltd 半導体装置およびその評価方法
JP2007243193A (ja) * 2006-03-09 2007-09-20 Samsung Electro-Mechanics Co Ltd 発光ダイオードパッケージ
JP2008053423A (ja) * 2006-08-24 2008-03-06 Hitachi Cable Ltd 接続体および光送受信モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019036699A (ja) * 2017-08-18 2019-03-07 ルーメンス カンパニー リミテッド 発光素子及びその製造方法

Also Published As

Publication number Publication date
WO2014196175A1 (ja) 2014-12-11
JP6103401B2 (ja) 2017-03-29

Similar Documents

Publication Publication Date Title
JP5378130B2 (ja) 半導体発光装置
JP5810323B2 (ja) 発光装置
TWI408837B (zh) 封裝載板及其製作方法
JP5281612B2 (ja) 半導体発光装置及びその製造方法
JP5101645B2 (ja) 半導体発光装置
TWI435393B (zh) 封裝載板及其製作方法
JPWO2013150715A1 (ja) 半導体レーザ装置およびその製造方法
TWI446495B (zh) 封裝載板及其製作方法
CN101359704B (zh) 发光元件及其制造方法
JP6128367B2 (ja) 発光装置、および配線基板の製造方法
TWI458140B (zh) 發光裝置封裝元件
JP2015050303A (ja) 発光装置
JP6736260B2 (ja) 半導体発光装置
US9812432B2 (en) LED chip package
JP2013045943A (ja) 半導体発光装置及びその製造方法
US10546988B2 (en) Light emitting device and solder bond structure
KR102208504B1 (ko) 반사성 측면 코팅을 갖는 발광 디바이스 패키지
JP6103401B2 (ja) 配線基板およびledモジュール
JP5695785B1 (ja) 発光装置
TWI590499B (zh) 封裝結構及其製作方法
JP2015153830A (ja) 紫外線発光装置及びそれに用いるインタポーザ
JP2014179380A (ja) Led素子の実装構造
JP2015046495A (ja) 発光素子搭載用基板および発光装置
KR102338179B1 (ko) 반도체 발광소자 및 이의 제조방법
KR101720285B1 (ko) 발광 장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170216

R151 Written notification of patent or utility model registration

Ref document number: 6103401

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151