JPWO2014174854A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2014174854A1
JPWO2014174854A1 JP2015513575A JP2015513575A JPWO2014174854A1 JP WO2014174854 A1 JPWO2014174854 A1 JP WO2014174854A1 JP 2015513575 A JP2015513575 A JP 2015513575A JP 2015513575 A JP2015513575 A JP 2015513575A JP WO2014174854 A1 JPWO2014174854 A1 JP WO2014174854A1
Authority
JP
Japan
Prior art keywords
wiring pattern
copper plate
plate portion
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015513575A
Other languages
English (en)
Other versions
JP6176320B2 (ja
Inventor
堀　元人
元人 堀
高橋　良和
良和 高橋
西村　芳孝
芳孝 西村
池田　良成
良成 池田
広道 郷原
広道 郷原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2014174854A1 publication Critical patent/JPWO2014174854A1/ja
Application granted granted Critical
Publication of JP6176320B2 publication Critical patent/JP6176320B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

保持手段を設けることがなく絶縁基板と冷却体とを熱抵抗を小さくして確実に接合することができる半導体装置を提供する。絶縁板部の一方に複数の配線パターンを形成する配線パターン用銅板部を配置し、他方に放熱用銅板部を配置した絶縁基板(３Ｕ)，(３Ｌ)と、該絶縁基板の前記配線パターン用銅板部に実装された半導体チップ(４Ｕ)，(４Ｌ)と、前記絶縁基板の放熱用銅板部に接触された冷却体(２１)と、前記半導体チップと前記配線パターン用銅板部との間に接続された配線用導体板(５Ｕ)，(５Ｌ)とを備え、前記絶縁基板の放熱用銅板部と前記冷却体とを金属焼結材(２０)で接合するとともに、前記配線パターン用銅板部及び前記放熱用銅板部の厚みが熱応力を緩和する厚みに設定されている。

Description

本発明は、パワーデバイス、高周波用途のスイッチングＩＣなどの半導体装置に関し、特にパワー半導体素子を搭載した半導体装置に関する。
インバータ装置、無停電電源装置、工作機械、産業用ロボット等では、その本体装置とは独立して半導体装置（パワー半導体モジュール）が使用されている。
従来の半導体装置としては、例えば特許文献1に記載されているパワーモジュールが知られている。
このパワーモジュールは、セラミックス基板の両面に金属層が接合されたパワーモジュール基板と、一方の金属層にＡｇの仮焼結層を介在させることにより仮止め状態に接合されたヒートシンクと、パワーモジュール基板とヒートシンクとを積層状態に保持する保持手段とを備えている。
特開２０１２−１１４２２４号公報
ところで、上記特許文献１に記載されている従来例では、セラミックス基板の割れや接合部の剥離を防止するために、パワーモジュール基板の金属層とヒートシンクとをＡｇの仮焼結層で連結し、パワーモジュール基板とヒートシンクとの積層状態は別途保持手段によって保持するようにしている。
しかしながら、上記従来例にあっては、パワーモジュール基板の金属層とヒートシンクとを外力によって原料粉末が僅かに流動するようにＡｇの仮焼結層で結合しているので、完全な焼結層とする場合に比較して熱抵抗が大きくなるとともに、別途パワーモジュール基板とヒートシンクとを強固に保持する保持手段を必要とし、全体の構成が大型化するという未解決の課題がある。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、保持手段を設けることがなく絶縁基板と冷却体とを熱抵抗を小さくして確実に接合することができる半導体装置を提供することを目的としている。
上記目的を達成するために、本発明に係る半導体装置の第１の態様は、絶縁板部の一方に配線パターンを形成する配線パターン用銅板部を配置し、他方に放熱用銅板部を配置した絶縁基板と、この絶縁基板の配線パターン用銅板部に実装された半導体チップと、絶縁基板の放熱用銅板部に接合された冷却体と、半導体チップと配線パターン用銅板部とに接続された配線用導体板とを備えている。そして、絶縁基板の放熱用銅板部と冷却体とを金属焼結材で接合するとともに、配線パターン用銅板部及び放熱用銅板部の厚みが熱応力を緩和する厚みに設定されている。
また、本発明に係る半導体装置の第２の態様は、前記配線パターン用銅板部及び前記放熱用銅板部の厚みが熱応力を緩和し、且つ熱抵抗を抑制する厚みに設定されている。
また、本発明に係る半導体装置の第３の態様は、前記配線用導体板と前記半導体チップ及び前記配線パターン用銅板部との電気的接続が導電性棒状体を介して行われている。
また、本発明に係る半導体装置の第４の態様は、前記導電性棒状体が、前記半導体チップ及び配線パターン用銅板部と前記配線用銅体板との間の棒部の断面積に比較して前記配線用導体板に嵌合する嵌合部の断面積が広く設定された構成を有している。
また、本発明に係る半導体装置の第５の態様は、前記半導体チップが、絶縁ゲートバイポーラトランジスタとこれに逆接続したフリー・ホイーリング・ダイオードとをワンチップ化して構成されている。
また、本発明に係る半導体装置の第６の態様は、前記配線パターン用銅板部及び前記放熱用銅板部の厚みが０．７ｍｍ以上に設定されている。
また、本発明に係る半導体装置の第７の態様は、前記絶縁基板の配線パターン用銅板部が、上アームを構成する半導体チップを実装する上アーム用配線パターン部と、下アームを構成する半導体チップを実装する下アーム用配線パターン部と、接地用配線パターン部とが互いに独立して前記絶縁板部上に形成されている。
また、本発明に係る半導体装置の第８の態様は、前記上アーム用配線パターン部に正極側接続端子が接続され、前記下アーム用配線パターンに出力端子が接続され、前記接地用配線パターン部に負極側接続端子が接続されている。
また、本発明に係る半導体装置の第９の態様は、前記配線用導体板は、前記上アームを構成する半導体チップと前記下アーム用配線パターン部とを接続する第１の配線用導体板部と、前記下アームを構成する半導体チップと前記接地用配線パターン部とを接続する第２の配線用導体板部とで構成されている。
本発明によれば、絶縁基板の放熱用銅板部と冷却体とを焼結接続した状態でも放熱用銅板部及び配線パターン用銅板部で熱応力を緩和することができる。このため、絶縁基板と冷却体とを保持する保持手段を設ける必要なく、絶縁基板の絶縁板部の割れや接合部の剥離を防止することができ、放熱効果を確保しながら全体の構成を小型化することができる。
本発明に係る半導体装置の第１の実施形態を示す斜視図である。 図１のＡ−Ａ線上の拡大断面図である。 図１のパワー半導体モジュールを示す拡大斜視図である。 図３の半導体装置の絶縁樹脂封止部材を除いた平面図である。 図４の半導体チップを実装した絶縁基板を示す平面図である。 絶縁基板を構成する銅板部の厚みと伝熱面積との関係を示す説明図である。 配線用導体板を示す拡大断面図である。 冷却体の断面図である。 本発明の動作の説明に供する電流入力開始状態を示す図であって、（ａ）は等価回路図、（ｂ）は電流通過部位を示す平面図である。 本発明の動作の説明に供する上アームのコレクタへの電流入力状態を示す図であって、（ａ）は等価回路図、（ｂ）は電流通過部位を示す平面図である。 本発明の動作の説明に供する上アームのエミッタからの電流出力状態を示す図であって、（ａ）は等価回路図、（ｂ）は電流通過部位を示す平面図である。 本発明の動作の説明に供する上アームのエミッタから出力端子側への電流出力状態を示す図であって、（ａ）は等価回路図、（ｂ）は電流通過部位を示す平面図である。 本発明の動作の説明に供する出力端子への電流出力状態を示す図であって、（ａ）は等価回路図、（ｂ）は電流通過部位を示す平面図である。 本発明の動作の説明に供する下アームのコレクタへの電流入力状態を示す図であって、（ａ）は等価回路図、（ｂ）は電流通過部位を示す平面図である。 本発明の動作の説明に供する下アームのエミッタからの電流出力状態を示す図であって、（ａ）は等価回路図、（ｂ）は電流通過部位を示す平面図である。 本発明の動作の説明に供する下アームのエミッタから負極側接続端子側への電流出力状態を示す図であって、（ａ）は等価回路図、（ｂ）は電流通過部位を示す平面図である。 本発明の動作の説明に供する下アームの負極側接続端子への電流出力状態を示す図であって、（ａ）は等価回路図、（ｂ）は電流通過部位を示す平面図である。 本発明の第２の実施形態を示す斜視図である。 図１８のＢ−Ｂ線上の拡大断面図である。
以下、図面を参照してこの発明の実施の形態について説明する。
図１は本発明に係る半導体装置の第１の実施形態における全体構成を示す斜視図、図２は図１のＡ−Ａ線上の断面図である。
図１において、１は半導体装置であって、この半導体装置１は、３つのパワー半導体モジュール１Ｕ、１Ｖ及び１Ｗが冷却体２１上に長手方向に所定間隔を保って固定されている。
各パワー半導体モジュール１Ｕ、１Ｖ及び１Ｗは同一構成を有し、図２に示すように、上アーム用絶縁基板３Ｕ及び下アーム用絶縁基板３Ｌ上に上アームを構成する半導体チップ４Ｕ及び下アームを構成する半導体チップ４Ｌが実装されている。図３〜図５に示すように、各半導体チップ４Ｕ１，４Ｕ２，４Ｌ１，４Ｌ２上に所定間隔を保って導電性棒状体としての導電ポスト５Ｕｐ及び５Ｌｐを固定した第１の配線用導体板部としての上アーム配線用導体板５Ｕ及び第２の配線用導体板部としての下アーム配線用導体板５Ｌが配置されている。
そして、絶縁基板３Ｕ，３Ｌ、半導体チップ４Ｕ１，４Ｕ２，４Ｌ１，４Ｌ２、上アーム配線用導体板５Ｕ及び下アーム配線用導体板５Ｌが例えば熱硬化性樹脂のエポキシ樹脂材料でなる絶縁樹脂封止部材６によって絶縁基板３Ｕ及び３Ｌの底面を露出した状態で封止されている。
絶縁基板３Ｕ及び３Ｌのそれぞれは、図２及び図３に示すように、例えば窒化珪素基板で構成される絶縁板部３ａと、この絶縁板部３ａの上面に貼り付けられた例えば厚銅板で構成される配線パターン用銅板部３ｂと、絶縁板部３ａの下面側に貼り付けられた同様に厚銅板で構成される放熱用銅板部３ｃとで構成されている。
ここで、上アーム用絶縁基板３Ｕの配線パターン用銅板部３ｂは、図５に示すように、上アーム用配線パターン部３ｄで構成され、下アーム用絶縁基板３Ｌの配線パターン用銅板部３ｂは、下アーム用配線パターン部３ｅと、接地用配線パターン部３ｆとで構成されている。
上アーム用配線パターン部３ｄは、平面から見て横長の長方形状に形成され、上アーム用絶縁基板３Ｕの配線パターン用銅板部３ｂの上面に配置されている。
下アーム用配線パターン部３ｅは、長方形状のチップ搭載部３ｅ１とこのチップ搭載部３ｅ１の左端側における後方側端面に連接された接続部３ｅ２とで平面から見てＬ字状に形成されて、下アーム用絶縁基板３Ｌの配線パターン用銅板部３ｂの上面に配置されている。
接地用配線パターン部３ｆは、平面から見て横長の長方形に形成され、下アーム用絶縁基板３Ｌの配線パターン用銅板部３ｂにおける下アーム用配線パターン部３ｅのチップ搭載部３ｅ１の後端面及び接続部３ｅ２の右端面にそれぞれ所定間隔を保って絶縁されて配置されている。
また、放熱用銅板部３ｃは、各絶縁基板３Ｕ及び３Ｌの絶縁板部３ａの下面側で、夫々配線パターン部３ｄ及び３ｅ，３ｆと平面から見て重なるように配置されている。
ここで、配線パターン用銅板部３ｂ及び放熱用銅板部３ｃは、熱応力を緩和し、且つ熱抵抗を抑制するために、例えば０．７ｍｍ以上好ましくは１ｍｍ以上の等しい厚みの銅板で形成されている。このように、配線パターン用銅板部３ｂ及び放熱用銅板部３ｃの厚みを０．７ｍｍ以上設定すると、後述するように、配線パターン用銅板部３ｂに半導体チップ４Ｕ１，４Ｕ２，４Ｌ１，４Ｌ２を実装したときに、これら半導体チップ４Ｕ１，４Ｕ２，４Ｌ１，４Ｌ２で発生する熱が、図６（ａ）に示すように、配線パターン用銅板部３ｂ、絶縁板部３ａ及び放熱用銅板部３ｃを介して拡散して行き、放熱用銅板部３ｃの底面に達したときの伝熱面積Ａ１を広くとすることができる。これに対して、配線パターン用銅板部３ｂを０．６ｍｍ以下に設定すると、図６（ｂ）に示すように、放熱用銅板部３ｃの底面に達したときの伝熱面積Ａ２が上記伝熱面積Ａ１より狭くなる。
ここで、絶縁板部３ａ、配線パターン用銅板部３ｂ及び放熱用銅板部３ｃの個々の熱抵抗Ｒｔｈ［Ｋ／Ｗ］は、伝熱体の厚みをｔ［ｍ］とし、熱伝導率をλ［Ｗ／ｍＫ］とし、底面側の伝熱面積をＡ［ｍ２］としたとき、下記（１）式で表される。
Ｒｔｈ＝ｔ／λＡ …………（１）
このため、厚みの変化に対して伝熱面積の変化の方が大きいので、厚みが厚くなるほど熱抵抗Ｒｔｈが小さく抑制され、放熱効果を向上させることができる。
そして、絶縁基板３全体の熱抵抗は各板部３ａ〜３ｃの熱抵抗Ｒｔｈの和となる。ここに、絶縁板部３ａについては熱伝導率λが銅板の熱伝導率に比較して小さいので、厚みｔを薄く設定した方が好ましい。
そして、温度上昇分ΔＴは、デバイス損失をＱ〔Ｗ〕とすると、下記（２）式のように熱抵抗Ｒｔｈにデバイス損失Ｑを乗算した値となる。
ΔＴ＝Ｒｔｈ×Ｑ …………（２）
したがって、デバイス損失は定数であるので、熱抵抗Ｒｔｈが小さい値となると温度上昇分ΔＴを抑制して、良好な放熱効果を得ることができる。
また、銅の線膨張係数α１は１６ｐｐｍ〜１８ｐｐｍ、絶縁板部３ａの線膨張係数α２は３ｐｐｍ〜５ｐｐｍ、冷却体２１となるアルミニウムは２２ｐｐｍ程度であり、絶縁板部３ａと冷却体２１との間に放熱用銅板部３ｃを介在させることにより、熱応力を緩和することができる。
したがって、配線パターン用銅板部３ｂ及び放熱用銅板部３ｃの厚みを０．６ｍｍ以下とすると、十分な放熱効果が得られないとともに、銅板部が変形し易くなり、熱応力の緩和に寄与しなくなるが、厚みを０．７ｍｍ以上とすることにより、十分な放熱効果と熱応力の緩和を同時に行うことができる。
そして、上アーム用配線パターン部３ｄには、図５に示すように、上アームを構成する２組の逆導通絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor）（以下、逆導通ＩＧＢＴと称す）を内蔵した半導体チップ４Ｕ１及び４Ｕ２が例えば半田等の接合部材を介して実装されている。
また、下アーム用配線パターン部３ｅのチップ搭載部３ｅ１には、図５に示すように、下アームを構成する２組の逆導通ＩＧＢＴを内蔵した半導体チップ４Ｌ１及び４Ｌ２が例えば半田等の接合部材を介して実装されている。
ここで、逆導通ＩＧＢＴは、ＩＧＢＴとこれに逆接続したフリー・ホイーリング・ダイオード（Free Wheeling Diode，ＦＷＤ）とをワンチップ化して構成されている。このため、逆導通ＩＧＢＴは、ＩＧＢＴとＦＷＤとを個別に内蔵させた２つの半導体チップを使用する場合に比較して平面から見た面積を半分程度に低減することができる。
さらに、上アーム用配線パターン部３ｄには、図５において二点鎖線で図示したように、主端子を構成する正極側接続端子１１が半田等の接合部材を介して固定されている。同様に下アーム用配線パターン部３ｅには、図５において二点鎖線で図示したように主端子を構成する出力端子１２が半田等の接合部材を介して固定されている。さらに、接地用配線パターン部３ｆには図５において二点鎖線で図示したように、主端子を構成する負極側接続端子１３が半田等の接合部材を介して固定されている。
また、上アーム配線用導体板５Ｕ及び下アーム配線用導体板５Ｌは、ともに扁平な銅板で構成されている。上アーム配線用導体板５Ｕは、図４に示すように、半導体チップ４Ｕ１及び４Ｕ２に上方から対向するチップ対向板部５Ｕ１及び５Ｕ２と、下アーム用配線パターン部３ｅの接続部３ｅ２に上方から対向する接続板部５Ｕ３とが互いに接続された構成を有する。
そして、図４に示すように、半導体チップ４Ｕ１及び４Ｕ２の上面に形成された逆導通ＩＧＢＴのエミッタ電極４Ｕｅ及びアノード電極４Ｕａにチップ対向板部５Ｕ１及び５Ｕ２が導電性棒状体としての円柱状に形成された複数の導電ポスト５Ｕｐを介して電気的に接続されている。また、接続板部５Ｕ３が下アーム用配線パターン部３ｅの接続部３ｅ２に導電性棒状体としての複数の導電ポスト５Ｕｐを介して電気的に接続されている。
各導電ポスト５Ｕｐは、図７に示すように、上アーム配線用導体板５Ｕに形成された例えば内周面に錫（Ｓｎ）メッキが施された貫通孔１５に嵌合される大径部となる嵌合部１６と、この嵌合部１６の上下面の中心位置から上下に延長する小径部となる棒部１７とで構成されている。
そして、各導電ポスト５Ｕｐは上アーム配線用導体板５Ｕに、嵌合部１６を貫通孔１５に嵌合させて固定され、下方に突出する棒部１７の下面が半導体チップ４Ｕ１，４Ｕ２及び下アーム用配線パターン部３ｅの接続部３ｅ２に個別に半田付け，金属微粒子の焼結等によって電気的に接合されている。半田付けを行う場合に、各導電ポスト５Ｕｐ及び５Ｌｐの接合位置に半田ペーストを塗布した状態で、半田ペースト上に各上アーム配線用導体板５Ｕ及び下アーム配線用導体板５Ｌの導電ポスト５Ｕｐ及び５Ｌｐを載置してからリフロー処理することにより、各導電ポスト５Ｕｐ及び５Ｌｐを一度に半田付けすることができる。なお、導電ポスト５Ｕｐの上方に延長する棒部１７は省略することができる。
また、下アーム配線用導体板５Ｌは、図４に示すように、半導体チップ４Ｌ１及び４Ｌ２に対向するチップ対向板部５Ｌ１と、接地用配線パターン部３ｆの右端側に対向する接続板部５Ｌ２とが互いに連結された構成を有する。
そして、チップ対向板部５Ｌ１が半導体チップ４Ｌ１及び４Ｌ２の上面に形成された逆導通ＩＧＢＴのエミッタ電極４Ｌｅ及びアノード電極４Ｌａに前述した導電ポスト５Ｕｐと同様の構成を有する複数の導電ポスト５Ｌｐを介して個別に電気的に接続されている。また、接続板部５Ｌ２が接地用配線パターン部３ｆの右端側に前述した導電ポスト５Ｕｐと同様の構成を有する複数の導電ポスト５Ｌｐを介して電気的に接続されている。
また、上アーム用半導体チップ４Ｕ１及び４Ｕ２と下アーム用半導体チップ４Ｌ１及び４Ｌ２のゲート電極４ｇ及びエミッタ電流センス電極４ｅｓ等の制御電極がリードフレーム１８を介して外部接続用制御端子１９に接続されている。
そして、絶縁基板３Ｕ，３Ｌ、半導体チップ４Ｕ１，４Ｕ２、配線用導体板５Ｕ，５Ｌが絶縁樹脂封止部材６によってモールド成型され、正極側接続端子１１、出力端子１２及び負極側接続端子１３と外部接続用制御端子１９が上面から突出されている。
以上がパワー半導体モジュール１Ｕ、１Ｖ及び１Ｗの具体的構成である。これらパワー半導体モジュール１Ｕ、１Ｖ及び１Ｗは水冷ジャケットの構成を有する冷却体２１に金属焼結材で接合されている。各パワー半導体モジュール１Ｕ、１Ｖ及び１Ｗの絶縁基板３の放熱用銅板部３ｃの底面は、冷却体２１の上面に塗布された例えばＡｇ等の金属微粒子を含有する金属微粒子含有ペーストに接触させた状態で、加圧加熱する焼結処理を行って形成した金属焼結材２０により接合されている。このように、パワー半導体モジュール１Ｕ、１Ｖ及び１Ｗの放熱用銅板部３ｃを金属微粒子含有ペースト上に載置して加圧加熱する焼結処理を行うことにより、有機溶剤を揮発させて金属微粒子を焼結した金属焼結材２０として、２５μｍ程度の比較的薄い接合部材層で強固で且つ熱伝導率の高い接合を行うことができる。配線パターン用銅板部３ｂ及び放熱用銅板部３ｃの厚みを０．７ｍｍ以上と厚くすることにより、薄く均一な接合部材層を再現性よく形成することができる。
この冷却体２１は、図１に示すように、例えば熱伝導率の高いアルミニウム、アルミニウム合金等の高熱伝導率の金属材料を例えばダイキャスト成型して形成されたケース体２２を有する。このケース体２２の左右両端部の一方に冷却媒体としての例えば冷却水を注入する注入口２３が形成され、他方に冷却水を排出する排出口２４が形成されている。
ケース体２２の中間部には、図２に示すように、長手方向に延長する上端を開放した冷却水通路２５が形成されている。そして、蓋体２６が冷却水通路２５を閉塞するように封止部材を介して嵌合されている。この蓋体２６には、下面側に下方に突出し、且つ長手方向に延長する冷却フィン２７が幅方向に所定間隔を保って配置されている。各冷却フィン２７間には冷却水が通流するように構成されている。
そして、蓋体２６の上面にパワー半導体モジュール１Ｕ、１Ｖ及び１Ｗが金属微粒子を用いた焼結処理による金属焼結材２０で接合されている。
また、ケース体２２の注入口２３と冷却水通路２５との連結部は、図８に示すように構成されている。すなわち、内径の大きい注入口２３と厚みが注入口２３より小さい冷却水通路２５とが上下方向に一部が重なる段違いに配置されている。また、冷却水通路２５から注入された冷却水が注入口２３の底部と冷却水通路２５の底部との間に幅方向にチャンパーとなる段部２８が形成されている。このため、注入口２３から注入された冷却水は段部２８に当接して冷却体２１の幅方向に広がり、冷却水通路２５へ幅方向に均一に冷却水が通流され、各冷却フィン２７を均一に冷却することができる。
次に、上記実施形態の動作を図９〜図１７を伴って説明する。
各パワー半導体モジュール１Ｕ〜１Ｗの等価回路は、図９（ａ）に示すように、主端子を構成する正極側接続端子１１と主端子を構成する負極側接続端子１３との間に、上アームを構成する逆導通ＩＧＢＴＱＵと下アームを構成する逆導通ＩＧＢＴＱＬとが直列に接続された構成を有する。
このため、例えば下アームの逆導通ＩＧＢＴＱＬのゲート電極４ｇに低レベルのゲート電圧を供給してオフ状態としている状態で、上アームの逆導通ＩＧＢＴＱＵのゲート電極４ｇにオン・オフを繰り返すゲート電圧を加えてスイッチング状態とする。この場合には、逆導通ＩＧＢＴＱＵがターンオンした時点で図９（ａ）に示すように正極側接続端子１１から逆導通ＩＧＢＴＱＵに向かう電流が流れる。このため、図９（ｂ）に示すハッチング図示の正極側接続端子１１に電流が流れる。
この正極側接続端子１１からの電流は、図１０（ａ）及び（ｂ）に示すように、上アーム用絶縁基板３Ｕの上アーム用配線パターン部３ｄを通じて各上アーム用半導体チップ４Ｕ１及び４Ｕ２に内蔵された逆導通ＩＧＢＴのコレクタ電極に入力される。
そして、逆導通ＩＧＢＴのコレクタ電極を通じてエミッタ電極から図１１（ａ）及び（ｂ）に示すように出力される。このエミッタ電極から出力された電流は、図１１（ｂ）に示すように、上アーム配線用導体板５Ｕのチップ対向板部５Ｕ１及び５Ｕ２を通じ、さらに接続板部５Ｕ３を通じて下アーム用絶縁基板３Ｌの下アーム用配線パターン部３ｅの接続部３ｅ２に供給される。
この接続部３ｅ２に供給された電流は、図１２（ａ）及び（ｂ）に示すように、下アーム用配線パターン部３ｅを通って、図１３（ａ）及び（ｂ）に示すように出力端子１２から出力される。
逆に、上アームを構成する逆導通ＩＧＢＴＱＵのゲート電極４ｇに低レベルのゲート電圧を印加してこの逆導通ＩＧＢＴＱＵをオフ状態とした状態で、下アームを構成する逆導通ＩＧＢＴＱＬのゲート電極４ｇにオン・オフを繰り返すゲート電圧を印加してスイッチング状態とする。この場合には、逆導通ＩＧＢＴＱＬがターンオンしたときに、出力端子１２から入力される電流が、図１４（ａ）及び（ｂ）に示すように、下アーム用絶縁基板３Ｌの下アーム用配線パターン部３ｅを通じて下アームを構成する逆導通ＩＧＢＴＱＬのコレクタ電極に入力される。
逆導通ＩＧＢＴＱＬのコレクタに入力された電流は上部のエミッタ電極４Ｌｅから出力され、図１５（ａ）及び（ｂ）に示すように、下アーム配線用導体板５Ｌを通じ、図１６（ａ）及び（ｂ）に示すように下アーム用絶縁基板３Ｌに形成された接地用配線パターン部３ｆを通じて、図１７（ａ）及び（ｂ）に示すように負極側接続端子１３に流れ、この負極側接続端子１３から電源の負極側に戻る。
このようにして、上アーム及び下アームを構成する逆導通ＩＧＢＴによって三相交流の一相分が形成される。このため、３つのパワー半導体モジュール１Ｕ〜１Ｗを１２０度ずれたゲート信号でオン・オフ制御することにより、Ｕ相、Ｖ相及びＷ相の３相交流を負荷に出力することができる。
このように、各パワー半導体モジュール１Ｕ〜１Ｗが動作状態となると、各逆導通ＩＧＢＴＱＵ及びＱＬを内蔵した半導体チップ４Ｕ１，４Ｕ２及び４Ｌ１，４Ｌ２が発熱状態となる。
これら各半導体チップ４Ｕ１，４Ｕ２及び４Ｌ１，４Ｌ２の発熱は、図２に示すように、上アーム用配線パターン部３ｄ及び下アーム用配線パターン部３ｅを通じ、絶縁板部３ａを通じ、さらに放熱用銅板部３ｃを通じ、金属微粒子を焼結した金属焼結材２０を通じて冷却体２１の蓋体２６に熱伝導される。
そして、蓋体２６に伝熱された熱は冷却水に接触する冷却フィン２７で冷却される。
このとき、発熱する各半導体チップ４Ｕ１，４Ｕ２及び４Ｌ１，４Ｌ２を実装する上アーム用絶縁基板３Ｕ及び下アーム用絶縁基板３Ｌは、比較的厚みの薄い絶縁板部３ａと絶縁板部３ａの表裏に形成された配線パターン用銅板部３ｂ及び放熱用銅板部３ｃにより構成されている。上アーム用配線パターン部３ｄ及び下アーム用配線パターン部３ｅを構成する配線パターン用銅板部３ｂと放熱用銅板部３ｃの厚みが０．７ｍｍ以上で好ましくは１ｍｍ以上に形成されているので、前述したように、熱応力を緩和するとともに、熱抵抗を抑制して熱伝導効率を向上させることができる。
しかも、上アーム用絶縁基板３Ｕ及び下アーム用絶縁基板３Ｌの放熱用銅板部３ｃがそれぞれ金属微粒子を例えば１０ＭＰａで加圧した状態で、２５０℃に加熱して有機溶剤を蒸発させて金属微粒子同士を焼結する加圧・加熱接合するので、この接合部での厚みを薄くしながら接合強度を確保するとともに、熱伝導率を高くすることができる。
したがって、各半導体チップ４Ｕ１，４Ｕ２及び４Ｌ１，４Ｌ２の発熱を高熱伝導効率で冷却体２１に伝熱することができ、冷却体２１で良好な冷却を行うことができ、各半導体チップ４Ｕ１，４Ｕ２及び４Ｌ１，４Ｌ２が過熱状態となることを確実に防止することができる。
また、半導体チップ４Ｕ１，４Ｕ２及び４Ｌ１，４Ｌ２に内蔵するスイッチング素子として逆導通ＩＧＢＴＱＵ及びＱＬを適用することにより、ＩＧＢＴ及びＦＷＤを個別の半導体チップに内蔵させる場合に比較してチップ面積を５０％程度縮小することができ、この分パワー半導体モジュール１Ｕ〜１Ｗを小型化することができる。
さらに、上記実施形態では、半導体チップ４Ｕ１，４Ｕ２及び４Ｌ１，４Ｌ２と外部接続端子となる正極側接続端子１１、出力端子１２及び負極側接続端子１３との間の電流路が、細いボンディングワイヤを使用することなく、棒状の導電ポスト５Ｕｐ及び５Ｌｐをそれぞれ備える上アーム配線用導体板５Ｕ及び下アーム配線用導体板５Ｌと、銅板で構成される上アーム用配線パターン部３ｄ、下アーム用配線パターン部３ｅ及び接地用配線パターン部３ｆとで構成されているので、配線インダクタンスはボンディングワイヤを使用した場合の２０〜４０ｎＨから１〜２ｎＨ程度に小さくすることができる。このため、スイッチング速度を向上させることができる。また、半導体チップ４Ｕ１，４Ｕ２及び４Ｌ１，４Ｌ２の制御端子と外部接続用制御端子１９との接続でもボンディングワイヤを使用することなくリードフレーム１８を使用して接続するので、発生するジュール熱をボンディングワイヤに比較して小さくすることができる。
次に、本発明の第２の実施形態について図１８及び図１９を伴って説明する。
この第２の実施形態では、冷却体２１の構成を一体型に変更したものである。
すなわち、第２の実施形態では、図１８及び図１９に示すように、冷却体２１をケース体２２と蓋体２６に分割することなく、ケース体２２の冷却水通路２５に直接冷却フィンに相当する隔壁３１を幅方向に所定間隔を保って多数形成した構成としている。
そして、ケース体２２の上面に前述した第１の実施形態と同様の構成を有するパワー半導体モジュール１Ｕ〜１ＷをＡｇ等の金属微粒子を加圧・加熱して焼結した接合部材で接合している。
この第２の実施形態においても、冷却体２１にパワー半導体モジュール１Ｕ〜１Ｗを、金属微粒子を焼結した接合部材で接合するようにしているので、この接合部材での熱伝導率を高めることができるとともに、強固な接合を得ることができる。
しかも、冷却体２１に開口部が存在しない一体構造であるので、冷却水等の冷却媒体が外部に漏れることを確実に回避することができる。
なお、上記実施形態においては、２ｉｎ１タイプの半導体モジュール１Ｕ〜１Ｗを適用した場合について説明したが、これに限定されるものではなく１ｉｎ１タイプ、４ｉｎ１タイプ、６ｉｎ１タイプ等の種々のタイプのパワー半導体モジュールに本発明を適用することができる。
また、各アームを構成する半導体チップ数も２つに限らず、使用する電流量に応じて並列に配置する半導体チップ数を任意に設定することかできる。これに応じて導電ポスト数も使用電流に応じて任意数に設定することができる。
さらに、上記実施形態においては、冷却体２１上に３つのパワー半導体モジュール１Ｕ〜１Ｗを載置した場合について説明したが、これに限定されるものではなく、用途に応じて任意数のパワー半導体モジュールを載置することができる。
また、上記実施形態では、半導体チップ４Ｕ１，４Ｕ２及び４Ｌ１，４Ｌ２に内蔵するスイッチング素子として逆導通ＩＧＢＴＱＵ及びＱＬを適用した場合について説明したが、これに限定されるものではなく、ＩＧＢＴを内蔵した半導体チップとＦＷＤを内蔵した半導体チップを逆並列に接続するようにしても良く、ＩＧＢＴに代えてパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等の他の電圧制御型スイッチング素子を適用することができる。
さらに、上記実施形態においては、上アーム用の絶縁基板３Ｕ及び下アーム用の絶縁基板３Ｌ、半導体チップ４Ｕ１，４Ｕ２，４Ｌ１，４Ｌ２、上アーム用の配線用導体板５Ｕ及び下アーム用の配線用導体板５Ｌを絶縁樹脂封止部材６でモールド成型した場合について説明したが、これに限定されるものではなく、上アーム用の絶縁基板３Ｕ及び下アーム用の絶縁基板３Ｌ、半導体チップ４Ｕ１，４Ｕ２，４Ｌ１，４Ｌ２、上アーム用の配線用導体板５Ｕ及び下アーム用の配線用導体板５Ｌをケースで覆い、ケース内部にゲル状封止部材を充填するようにしてもよい。
また、上記実施形態においては、絶縁基板３Ｕ及び３Ｌを設けた場合について説明したが、これに限定されるものではなく、絶縁基板を構成する部材と封止材の線膨張係数差が問題にならない場合などでは、一枚の絶縁板部に上アーム用配線パターン部３ｄ及び下アーム用配線パターン部３ｅ、接地用配線パターン部３ｆの複数の配線パターンを備える配線パターン用銅板部を形成すると共に、共通の放熱用伝熱パターン（放熱用銅板部）３ｃを形成するようにしてもよい。
また、上記実施形態においては絶縁基板３Ｕ，３Ｌの絶縁板部３ａとしては、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）等のセラミック基材を適用することができる。
また、上記実施形態においては、円柱状の導電ポスト５Ｕｐ及び５Ｌｐを適用する場合について説明したが、これに限定されるものではなく、四角柱、三角柱、多角柱、楕円柱等の任意の形状の導電ポストを適用することができる。要は導電ポスト５Ｕｐ及び５Ｌｐは、インダクタンスの減少に寄与する導電棒状体であれば良い。また、銅板で構成された上アーム配線用導体板５Ｕ及び下アーム配線用導体板５Ｌに代えてプリント基板を適用することもできる。
また、本発明は、パワー半導体モジュールの端子接続の組み合わせだけで所望する回路構成が得られることから、本発明は上述した電力変換用インバータ装置に限定されるものではなく、パワー半導体モジュールを使用する他の電力変換装置や高周波用途のスイッチングＩＣ等の他の半導体装置に本発明を適用することができる。
１Ｕ〜１Ｗ…パワー半導体モジュール、３Ｕ…上アーム用絶縁基板、３Ｌ…下アーム用絶縁基板、３ａ…絶縁板部、３ｂ…配線パターン用銅板部、３ｃ…放熱用銅板部、３ｄ…上アーム用配線パターン部、３ｅ…下アーム用配線パターン部、３ｆ…接地用配線パターン部、４Ｕ，４Ｕ１，４Ｕ２…上アーム用半導体チップ、４Ｌ，４Ｌ１，４Ｌ２…下アーム用半導体チップ、５Ｕ…上アーム配線用導体板、５Ｌ…下アーム配線用導体板、５Ｕｐ，５Ｌｐ…導電ポスト、６…絶縁樹脂封止部材、１１…正極側接続端子、１２…出力端子、１３…負極側接続端子、１７…外部接続補助端子、２０…金属焼結材、２１…冷却体、２２…ケース体、２３…注入口、２４…排出口、２５…冷却水通路、２６…蓋体、２７…冷却フィン
上記目的を達成するために、本発明に係る半導体装置の第１の態様は、セラミック基材で構成される絶縁板部の一方に配線パターンを形成する配線パターン用銅板部を配置し、他方に放熱用銅板部を配置した絶縁基板と、この絶縁基板の配線パターン用銅板部に実装された半導体チップと、絶縁基板の放熱用銅板部に金属焼結材で接合強度を確保するように接合されたアルミニウム製又はアルミニウム合金製の冷却体と、半導体チップと配線パターン用銅板部とに接続された配線用導体板とを備えている。そして、配線パターン用銅板部及び前記放熱用銅板部の厚みが熱応力を緩和する等しい厚みに設定されている。

Claims (9)

  1. 絶縁板部の一方に配線パターンを形成する配線パターン用銅板部を配置し、他方に放熱用銅板部を配置した絶縁基板と、
    該絶縁基板の前記配線パターン用銅板部に実装された半導体チップと、
    前記絶縁基板の放熱用銅板部に接合された冷却体と、
    前記半導体チップと前記配線パターン用銅板部とに接続された配線用導体板とを備え、
    前記絶縁基板の放熱用銅板部と前記冷却体とを金属焼結材で接合するとともに、前記配線パターン用銅板部及び前記放熱用銅板部の厚みが熱応力を緩和する厚みに設定されている
    ことを特徴とする半導体装置。
  2. 前記配線パターン用銅板部及び前記放熱用銅板部の厚みが熱応力を緩和し、且つ熱抵抗を抑制する厚みに設定されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記配線用導体板と前記半導体チップ及び前記配線パターン用銅板部との電気的接続は導電性棒状体を介して行われていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記導電性棒状体は、前記半導体チップ及び配線パターン用銅板部と前記配線用導体板との間の棒部の断面積に比較して前記配線用導体板に嵌合する嵌合部の断面積が広く設定されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記半導体チップは、絶縁ゲートバイポーラトランジスタとこれに逆接続したフリー・ホイーリング・ダイオードとをワンチップ化して構成されていることを特徴とする請求項１又は２に記載の半導体装置。
  6. 前記配線パターン用銅板部及び前記放熱用銅板部の厚みが０．７ｍｍ以上に設定されていることを特徴とする請求項２に記載の半導体装置。
  7. 前記絶縁基板の配線パターン用銅板部は、上アームを構成する半導体チップを実装する上アーム用配線パターン部と、下アームを構成する半導体チップを実装する下アーム用配線パターン部と、接地用配線パターン部とが互いに独立して前記絶縁板部上に形成されていることを特徴とする請求項１又は２に記載の半導体装置。
  8. 前記上アーム用配線パターン部に正極側接続端子が接続され、前記下アーム用配線パターン部に出力端子が接続され、前記接地用配線パターン部に負極側接続端子が接続されていることを特徴とする請求項７に記載の半導体装置。
  9. 前記配線用導体板は、前記上アームを構成する半導体チップと前記下アーム用配線パターン部とを接続する第１の配線用導体板部と、前記下アームを構成する半導体チップと前記接地用配線パターン部とを接続する第２の配線用導体板部とで構成されていることを特徴とする請求項７に記載の半導体装置。
JP2015513575A 2013-04-25 2014-04-25 半導体装置 Active JP6176320B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013092796 2013-04-25
JP2013092796 2013-04-25
PCT/JP2014/002347 WO2014174854A1 (ja) 2013-04-25 2014-04-25 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2014174854A1 true JPWO2014174854A1 (ja) 2017-02-23
JP6176320B2 JP6176320B2 (ja) 2017-08-09

Family

ID=51791442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015513575A Active JP6176320B2 (ja) 2013-04-25 2014-04-25 半導体装置

Country Status (3)

Country Link
US (1) US9673129B2 (ja)
JP (1) JP6176320B2 (ja)
WO (1) WO2014174854A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035655A1 (ja) * 2011-09-09 2013-03-14 株式会社村田製作所 モジュール基板
JP6314567B2 (ja) * 2013-03-29 2018-04-25 三菱マテリアル株式会社 金属−セラミックス板積層体の製造装置及び製造方法、パワーモジュール用基板の製造装置及び製造方法
CN106415834B (zh) * 2014-11-28 2019-09-13 富士电机株式会社 半导体装置
JP6578795B2 (ja) * 2015-08-04 2019-09-25 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6604184B2 (ja) 2015-12-17 2019-11-13 富士電機株式会社 半導体モジュール
CN107240581A (zh) * 2016-03-29 2017-10-10 株式会社京浜 电力转换装置及电力转换装置的制造方法
JP6191797B1 (ja) * 2017-02-24 2017-09-06 富士電機株式会社 評価方法、推定方法、評価装置、および複合評価装置
US10900412B2 (en) * 2018-05-31 2021-01-26 Borg Warner Inc. Electronics assembly having a heat sink and an electrical insulator directly bonded to the heat sink
US11129310B2 (en) * 2018-11-22 2021-09-21 Fuji Electric Co., Ltd. Semiconductor module, vehicle and manufacturing method
DE112019006776T5 (de) * 2019-02-01 2021-12-02 Mitsubishi Electric Corporation Halbleiterbauelement, verfahren zur herstellung desselben und leistungswandler
EP3703117B1 (en) * 2019-02-28 2022-11-23 Audi Ag Electric power converter device with improved integration of cooler frame
CN112913009B (zh) * 2019-04-10 2024-08-16 新电元工业株式会社 半导体装置以及引线框材料
CN113892172B (zh) * 2019-05-30 2025-01-14 三菱电机株式会社 半导体装置
CN114008771B (zh) * 2019-07-02 2025-01-17 三菱电机株式会社 功率模块及其制造方法
JP7413720B2 (ja) * 2019-10-28 2024-01-16 富士電機株式会社 半導体モジュール
JP1669329S (ja) * 2020-03-13 2020-10-05
USD949808S1 (en) * 2020-11-27 2022-04-26 Sansha Electric Manufacturing Co., Ltd. Semiconductor device
EP4266363A1 (en) * 2022-04-21 2023-10-25 Airbus SAS Improved power component for electric or hybrid aircraft
JP2024159062A (ja) * 2023-04-28 2024-11-08 新電元工業株式会社 電子モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335652A (ja) * 1995-06-09 1996-12-17 Mitsubishi Materials Corp パワーモジュール用基板及びその製造方法
JP2003243610A (ja) * 2002-02-19 2003-08-29 Hitachi Ltd 絶縁型半導体装置
JP2008086099A (ja) * 2006-09-27 2008-04-10 Honda Motor Co Ltd インバータ装置
JP2012164880A (ja) * 2011-02-08 2012-08-30 Denso Corp 半導体装置及びその製造方法
JP2012191010A (ja) * 2011-03-10 2012-10-04 Fuji Electric Co Ltd 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245442B1 (en) * 1997-05-28 2001-06-12 Kabushiki Kaisha Toyota Chuo Metal matrix composite casting and manufacturing method thereof
JP3676719B2 (ja) * 2001-10-09 2005-07-27 株式会社日立製作所 水冷インバータ
JP4207896B2 (ja) * 2005-01-19 2009-01-14 富士電機デバイステクノロジー株式会社 半導体装置
JP2006202938A (ja) * 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
JP5028085B2 (ja) * 2006-12-27 2012-09-19 アイシン・エィ・ダブリュ株式会社 電子回路装置とその製造方法
WO2009125779A1 (ja) * 2008-04-09 2009-10-15 富士電機デバイステクノロジー株式会社 半導体装置及び半導体装置の製造方法
JP5707896B2 (ja) 2010-11-24 2015-04-30 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335652A (ja) * 1995-06-09 1996-12-17 Mitsubishi Materials Corp パワーモジュール用基板及びその製造方法
JP2003243610A (ja) * 2002-02-19 2003-08-29 Hitachi Ltd 絶縁型半導体装置
JP2008086099A (ja) * 2006-09-27 2008-04-10 Honda Motor Co Ltd インバータ装置
JP2012164880A (ja) * 2011-02-08 2012-08-30 Denso Corp 半導体装置及びその製造方法
JP2012191010A (ja) * 2011-03-10 2012-10-04 Fuji Electric Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20150380338A1 (en) 2015-12-31
US9673129B2 (en) 2017-06-06
WO2014174854A1 (ja) 2014-10-30
JP6176320B2 (ja) 2017-08-09

Similar Documents

Publication Publication Date Title
JP6176320B2 (ja) 半導体装置
KR101388737B1 (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
CN106952897B (zh) 半导体装置及其制造方法
CN103378021A (zh) 功率模块及制造功率模块的方法
US20140367736A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN104517939B (zh) 垂直分流电阻
WO2010147202A1 (ja) 電力変換装置
WO2016031462A1 (ja) パワー半導体モジュール
JP2010129550A (ja) 電力用半導体モジュール
US9385107B2 (en) Multichip device including a substrate
JP2014199829A (ja) 半導体モジュール及びそれを搭載したインバータ
US20140301769A1 (en) Thermocompression bonding structure and thermocompression bonding method
WO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP2020077679A (ja) 半導体モジュールおよび車両
JP2015133402A (ja) 半導体モジュールの製造方法
WO2005119896A1 (ja) インバータ装置
US9698076B1 (en) Metal slugs for double-sided cooling of power module
CN107124837B (zh) 电子模块及制造其的方法
US20220199492A1 (en) Semiconductor cooling arrangement with improved baffle
US20240057303A1 (en) Semiconductor cooling arrangement with improved heatsink
JP2016101071A (ja) 半導体装置
CN111584422B (zh) 半导体装置及其制造方法
CN210379025U (zh) 功率器件封装结构
JP2014116478A (ja) 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置
JP5682511B2 (ja) 半導体モジュール

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170412

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170626

R150 Certificate of patent or registration of utility model

Ref document number: 6176320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250