JPWO2014132669A1 - データ処理装置およびその制御方法 - Google Patents

Abstract

データ処理装置は、複数のエレメントと、複数のエレメントを接続する配線群とを含むデータ処理部を有し、複数のエレメントのそれぞれは、論理エレメントと、論理エレメントの入力側を配線群のいずれかの配線に対しサイクル単位でオンオフし、入力データをラッチする取得ユニットと、論理エレメントの出力側を配線群のいずれかの配線に対しサイクル単位でオンオフするポストユニットとを含み、データ処理部は、さらに、論理エレメントにおいて実行する論理、取得ユニットおよびポストユニットの機能をサイクル単位で制御するタイミング制御ユニットを有する。

Description

本発明は、処理内容を変更可能なデータ処理装置およびその制御方法に関するものである。

国際公開ＷＯ２００５／０２２３８０号公報には、アプリケーションを実行するための回路の少なくとも一部であるオブジェクト回路を動的に再構成可能な論理回路の一部にマッピングするためのオブジェクト回路情報と、オブジェクト回路に接するインタフェース回路を論理回路にマッピングするためのインタフェース回路情報と、インタフェース回路において実現する境界条件とを含むアーキテクチャコードを使用するデータ処理装置が記載されている。

サイクル単位で回路を動的に再構成することによりハードウェアの利用効率は高まり、アルゴリズムをハードウェアによりフレキシブルに実装できるので処理速度も向上させやすい。しかしながら、電子部品を配線で接続して目的の動作を行わせる電気回路を構成することに変わりはなく、多様なアルゴリズムを、動的に回路を再構成しながら実行させるには多くの配線資源が必要となる。

本発明の一態様は、複数のエレメントと、複数のエレメントの間でデータを転送するチャネルとを含むデータ処理部を有する装置の制御方法である。データ処理部の複数のエレメントのそれぞれは、論理エレメントと、論理エレメントの入力側とチャネルとの接続をサイクル単位でオンオフし、データの取得の要否を制御する取得ユニットと、論理エレメントの出力側とチャネルとの接続をサイクル単位でオンオフするポストユニット（ポスティングユニット）とを含み、データ処理部は、さらに、取得ユニットのオンオフおよびポストユニットのオンオフを制御する制御ユニットを含む。

この制御方法は以下のステップを含む。
１．制御ユニットが取得ユニットのオンオフまたはポストユニットのオンオフをサイクル単位で制御し、複数のエレメントのチャネルに対する取得およびポストをサイクル単位で変更すること。

サイクル単位で変更することは、チャネルの構成をサイクル単位で変更することを含んでいてもよい。また、サイクル単位で変更することは、論理エレメントの処理内容を変更することを含んでいてもよい。

また、サイクル単位で変更することは、以下のステップを含んでいてもよい。
・制御ユニットが自律的に論理エレメントの処理内容、取得ユニットのオンオフまたはポストユニットのオンオフをサイクル単位で制御すること。
・外部からのローディングにより論理エレメントの処理内容、取得ユニットのオンオフおよびポストユニットのオンオフをサイクル単位で制御すること。

本発明の他の態様の１つは、複数のエレメントと、複数のエレメントの間でデータを転送するチャネルとを含むデータ処理部を有する装置である。複数のエレメントのそれぞれは、論理エレメントと、論理エレメントの入力側とチャネルとの接続をサイクル単位でオンオフし、データの取得の要否を制御する取得ユニットと、論理エレメントの出力側とチャネルとの接続をサイクル単位でオンオフするポストユニットとを含む。データ処理部は、さらに、取得ユニットのオンオフおよびポストユニットのオンオフをサイクル単位で制御するタイミング制御ユニットを含む。複数のエレメントのそれぞれがタイミング制御ユニットを含んでいてもよい。タイミング制御ユニットは論理エレメントの処理内容をサイクル単位で変更するユニットを含んでいてもよい。

この装置は、データ処理部にアプリケ―ション、アルゴリズムまたは論理を実装する情報を格納するメモリを有することが望ましい。実装する情報は、複数のエレメントのいずれかを選択する情報と、取得ユニットのオンオフおよびポストユニットのオンオフの少なくともいずれかをサイクル単位で制御するタイミング情報とを含む。タイミング情報は、サイクル単位で論理エレメントの処理内容を選択する情報を含んでいてもよい。この装置は、さらに、メモリから実装する情報の少なくとも一部を、チャネルを介して複数のエレメントのそれぞれに供給するユニットを有していてもよい。

チャネルは配線群を含んでいてもよく、取得ユニットは、配線群のいずれかの配線との接続をサイクル単位でオンオフするユニットを含み、ポストユニットは、配線群のいずれかの配線との接続をサイクル単位でオンオフするユニットを含んでいてもよい。チャネルは、第１の方向に沿って配置された第１の配線チャネルと第１の方向と異なる第２の方向に沿って配置された第２の配線チャネルとを含み、データ処理部は、第１の配線チャネルおよび第２の配線チャネルに時分割で接続する配線ボックスを含んでいてもよい。配線ボックスは、入力側ボックスと、出力側ボックスとを含んでいてもよい。

エレメントは、特定の処理を行う機能が固定されたブロックを含んでいてもよい。タイミング制御ユニットは、自律的に取得ユニットのオンオフおよびポストユニットのオンオフをサイクル単位で制御する機能と、外部からのローディングにより取得ユニットのオンオフおよびポストユニットのオンオフをサイクル単位で制御する機能とを含んでいてもよい。これらの機能は、論理エレメントの処理内容をサイクル単位で制御する機能を含んでいてもよい。

ポストユニットは、付加情報を含む拡張ビットを出力するユニットを含むことが望ましい。ポストユニットは、同期機能を実現する多チャンネル対応の出力スイッチを含むことが望ましい。

データ処理装置の概要を示す図。 データ処理部の概要を示す図。 データ処理部の構成を拡大して示す図。 エレメントの概要を示す図。 配線ボックスの一例を示す図。 入力側のモジュールの一例を示す図。 出力側のモジュールの一例を示す図。 エレメントの制御方法を示すフローチャート。 図９（ａ）は、配線チャネルの使用状況を示す図、図９（ｂ）は配線チャネルの使用状況を示すタイミングチャート。 データ処理装置を含むシステムの一例を示す図。

発明の実施の形態

プログラマブルなデータ処理装置として、回路を動的に再構成可能な論理回路を含む装置がある。回路は、「電気の流れる、輪のように閉じている道筋」、また、電子回路は「電気部品を電気伝導体で接続し電流の通り道を作り、目的の動作を行わせる電気回路」などと定義される。これに対し、電子回路により実装される目的の動作（処理、算術演算、論理演算）を断続的に、たとえば、クロックのタイミングで、断続的に行うことを考えると、閉じている道筋を形成する必要はない。したがって、目的の動作を行わせるための電子回路を形成する必要はない。回路を形成せずに処理を進めることができるデータ処理部、すなわち、非回路型のデータ処理部により、論理回路を経た結果と同等の結果を得ることが可能である。

本明細書では、複数のエレメント（ノード、処理エレメント、処理ユニット）と、複数のエレメントの間でデータを転送するチャネルとを含むデータ処理部を有する装置（データ処理装置）を説明する。チャネルの代表例は、配線チャネル、配線群、配線マトリクスと称される電子および／または光の通路である。チャネルは２次元に配置されていてもよく、３次元に配置されていてもよい。チャネルは、配線チャネルのように予め適当なルールにしたがって配置されていてもよく、可視光通信のように指向性を持った通信手段により空間に適宜形成されてもよい。

光、電波を用いた指向性がそれほど高くない通信手段であれば、適当なプロトコルを採用することにより所定のエレメント間でデータを転送または交換するチャネルを形成できる。しかしながら、プロトコルの処理に要する時間を考慮するとハード的に接続をオンオフできることが望ましい。

複数のエレメントのそれぞれは、論理エレメント（コア）と、論理エレメントの入力側とチャネルとの接続をサイクル単位でオンオフし、データ（信号を含む概念）の取得の要否を制御する取得ユニット（取得デバイス、入力ユニット、ゲットユニット、リードユニット、アクアイアユニット）と、論理エレメントの出力側とチャネルとの接続をサイクル単位でオンオフするポストユニット（ポスティングユニット、ポストデバイス、投稿ユニット、データまたは信号をチャネルに載せるデバイス）とを含む。データ処理部は、さらに、論理エレメントの処理内容、取得ユニットのオンオフおよびポストユニットのオンオフをサイクル単位で制御するタイミング制御ユニットを含む。

取得ユニットは受動的に入力データが流れ込むのを待つのではなく、チャネルに載ったデータまたは信号をチャネルに対する接続をオンオフして取得し、エレメントに取り込む。取得ユニットは、たとえば、チャネルとの接続をオンオフしてエレメントに対するデータの流入をオンオフしてもよく、チャネルにポストされたデータをラッチするかしないかでチャネルに対する接続をオンオフして取得の要否を制御してもよい。ポストユニットは、データをチャネルに垂れ流しするのではなく、チャネルに対する接続をオンオフし、チャネルをドライブする権限を取得したり、放棄（解放）したりする。

このデータ処理部は、複数のエレメントの接続関係をチャネル、たとえば配線群により形成して、複数のエレメントが接続された回路を構成すること、すなわちサイクル単位であっても、目的の動作を行わせる回路を生成または固定することによりアプリケーションまたはアルゴリズムを実現してもよい。

一方、目的の動作を行わせる回路を固定または生成せずに、論理エレメント（コア）と、取得ユニットと、ポストユニットとの処理のタイミングをサイクル単位（クロック単位）で制御し、複数のエレメントのチャネルに対する取得およびポスト（取得と投稿との関係、ゲット・ポストの関係）をサイクル単位で変更してもよい。

このデータ処理部において、チャネルのみではエレメントの接続関係（接続）は規定されない。チャネルは、ポストされたデータを配信するが、取得するのはエレメントであり、チャネルはそれを規定または制限するものではない。チャネルがマルチルートで、それぞれのルートにアクセスできるエレメントが限られている場合は、その範囲でポストされたデータにアクセスできるエレメントが限定されてもよい。各エレメントは自律的にチャネルからデータを入手し、チャネルにデータをポストする。チャネルはエレメント間の接続関係を規定せず、さらに、チャネルに対するエレメントのゲット・ポスト（ゲット・プット、入出力）は１サイクルで変わる。このため、データ処理部にサイクル単位で実装される接続のオンオフから目的とする動作を読み取れる必要はない。

エレメントのチャネルに対するゲット・ポストをサイクル単位で変更することにより、所定のサイクルが経過した後に、目的の動作を行わせる回路と同一の結果が得られるように、チャネルに対するゲット・ポストを規定する情報（タイミング情報、ファンクション情報）を用意することができる。このファンクション情報は、エレメントが属する、あるいはエレメントがアクセスできるチャネルに対する取得のタイミング、チャネルの選択、ポストのタイミング、ポストするチャネルの選択を含むが、回路あるいは接続関係の構成（再構成）を示すものではない。サイクル単位のデータの交換（入出力、ポスト−ゲット）は、エレメント毎の取得ユニットとポストユニットとが、それぞれチャネルにアクセス（オンオフ）するか否かで決定できる。

複数のエレメントのチャネルに対するゲット（アクアイア）およびポストを繰り返して変更することにより目的の動作（処理、演算）を行わせる場合、チャネルは、チャネルにアクセスできる他のエレメントに対し、相手を特定せずに１サイクルでデータを提供する放送網として機能すればよい。チャネルが配線群のようにマルチルートであることは並列に複数種類のデータを広げることができるので好ましい。配線群は、いずれかの配線にアクセスしたエレメントから、その配線にアクセス可能な他のエレメントに対し、相手を特定せずに１サイクル単位でデータを提供する放送網として機能する。

チャネルに対するポストおよび取得をエレメント単位で独立して制御することにより、チャネルが特定のエレメントに占有されることを防止でき、チャネル資源（配線資源）の利用効率を大幅に向上できる。また、１サイクルでも信号（データ）が載らない、すなわち、いずれかのエレメントによりドライブされないようなチャネルは排除でき、その点でもチャネル資源の利用効率を大幅に向上できる。すなわち、このデータ処理部に実装できる技術は、エレメント同士の接続を規定してもよいが、エレメント同士の接続を規定しなくてもよく、エレメント同士の接続を規定しないことによりチャネルは占有されず、使用範囲が広がりハードウェアの利用効率が格段に向上する。

サイクル単位で、チャネルの利用者（利用エレメント、送信者と受信者と）は変わり、チャネルを通じて目的の動作を行わせるための回路は形成されない。一方、チャネルへのアクセス（接続のオンオフ）は、取得ユニットおよびポストユニットが接続をオンオフする、すなわち、接続する／接続しないにより制御される。このため、チャネル、たとえば、配線資源は、それに接続されているエレメントとの間で、サイクル単位で、通信プロトコルの確立も不要な放送媒体として使用される。すなわち、チャネル（配線資源）は、非同期の要素としてではなく、送信側および／または受信側と同期した範囲で情報を伝達する媒体（要素）として機能する。

このため、サイクル単位で異なる論理あるいはアルゴリズムに関連する情報を、エレメントはチャネルにポスト（出力）でき、他のエレメント（１つに限らない）は取得できる。したがって、配線などのチャネル資源を低減でき、実装密度が高く、ハードウェアの利用効率も高いデータ処理装置を提供できる。さらに、チャネルをサイクル単位の論理演算の要素として使用してもよい。すなわち、チャネルに接続する／しないを取得ユニットおよびポストユニットでスケジュール管理することによりワイヤードロジックの一部を構成することが可能である。さらに、チャネルは量子操作を反映できるものであってもよく、量子コンピューティングの一部を構成するものであってもよい。

このデータ処理部を有する装置においては、アプリケ―ション、アルゴリズムまたは論理を含み、高位言語で記述されうる手続きを実行または実装する情報（高位レベルの情報、ファンクション情報）は、エレメントの選択（特定）と、チャネルに対して取得またはポストするタイミングとの情報に変換される。ファンクション情報は、取得またはポストするチャネルの選択を含んでいてもよい。エレメントを特定する情報はたとえば位置であり、２次元または３次元の位置情報として変換されてもよい。処理のタイミング（時間の経過）を考えると、ファンクション情報（高位レベルの情報）は、エレメントの配置が立体であれば４次元の情報に変換されうるし、エレメントの配置が平面であれば３次元の情報に変換されうる。エレメントを選択（特定）する情報は一次元であってもよく、高位レベルの情報は２次元の情報に変換されうる。高位レベルの情報は５次元以上の多次元の情報に変換されてもよい。

エレメントを選択する情報は、エレメントに冗長性があれば特定のエレメントや特定の場所等を示す情報でなくてもよく、代替え性の高い情報に変換されうる。また、タイミングを示す情報も、チャネルの冗長性または時間的な裕度、たとえば、配線の占有時間が確保できたり、データを遅延させたり、データを退避させたりすることができれば、代替え性の高い情報に変換されうる。したがって、データ処理部において目的の処理を行わせるためのファンクション情報（高位レベルの情報）は、極めて代替え性の高い情報として提供でき、データ処理装置のハードウェアを高速処理、低消費電力、超並列性を含む多種多様な目的で使用できる。

配線群は固定されたものであってもよく、再構成できるものであってもよい。また、エレメントにより実現される処理内容（論理演算、算術演算）も、固定されたものであってもよく、再構成または変更可能なものであってもよい。エレメントの冗長性を向上するためには、エレメントにより実現される論理は変更可能であることが望ましい。

タイミング制御ユニットは、予め設定された順番あるいは情報に基づいて自律的に論理エレメントの処理内容、取得ユニットのオンオフまたはポストユニットのオンオフをサイクル単位で制御してもよい。タイミング制御ユニットは、外部からのローディングにより論理エレメントの処理内容、取得ユニットのオンオフおよびポストユニットのオンオフをサイクル単位で制御してもよい。タイミング制御ユニットは、外部からのローディングのみによりエレメントをサイクル単位で制御してもよいが、データ処理部は、外部からそのための情報、すなわち、上述したファンクション情報をローディングするためのチャネル資源を含む。一方、外部からのローディングなしだと、タイミング制御ユニットで制御できる内容が限定される可能性がある。したがって、上記の２つの制御を組み合わせることが望ましい。

データ処理装置は、データ処理部に、アプリケ―ション、アルゴリズムまたは論理を実装する情報（ファンクション情報）を格納するメモリを有し、メモリから実装する情報の少なくとも一部を、チャネルを介して複数のエレメントのそれぞれに供給するユニットを有していてもよい。チャネルはエレメント同士の処理に占有されるものではなく、時分割あるいは並列にチャネルを、ファンクション情報をエレメントに供給するために共用できる。

チャネル（配線資源）は固定であっても、再構成可能であっても、可視光通信のようにその都度形成されてもよい。チャネルは配線チャネルのようにマルチルートであることが望ましく、適当な範囲で複数のエレメントのアクセスをローカライズしたりグルーピングしたりできることは有効である。また、チャネルは多重化または多層化されていてもよく、２次元、３次元さらにはメモリや遅延素子などを介して時間方向にデータを転送できるものであってもよい。

チャネルの一例は、第１の方向に沿って配置された第１の配線チャネルと第１の方向と異なる第２の方向に沿って配置された第２の配線チャネルとを含むものである。第１の配線チャネルと第２の配線チャネルとは縦横等、グリッド状あるいはマトリクス状に複数のエレメントが配置された領域あるいは空間をカバーするものであることが望ましい。第１の配線チャネルと第２の配線チャネルとは直交していても直交していなくてもよく、第３の配線チャネルなどのさらに多くのデータの伝達方向の異なる配線チャネルを含んでもよい。上述したように配線チャネルは２次元である必要はなく、３次元および時間を含めた４次元以上の高次元に配置されたものであってもよい。

データ処理部は、第１の配線チャネルおよび第２の配線チャネルに時分割で接続する配線ボックスを含む。配線チャネル同士を動的に接続することにより、配線チャネルを再構成でき、配線チャネルによりデータに対するアクセスがローカライズされるエレメントを再構成できる。取得ユニットおよびポストユニットは、第１および第２の配線チャネルに対しそれぞれ独立してアクセスできることが望ましい。取得ユニットおよびポストユニットは直に第１および第２の配線チャネルにアクセスできるものであってよく、タイムシェアードタイプの配線ボックスを介してアクセスできるものであってもよい。

エレメントの一例は、コアである論理エレメントに対して、データの流れとして、取得ユニットである入力側ボックスと、ポストユニットである出力側ボックスとがコアを挟むような形で接続されるものである。論理エレメントは、固定機能ブロックと、機能書き換えが可能なブロックとを含むものであり、これらのブロックに対し独立して複数、たとえば、４つの配線チャネルが接続されうるものである。論理エレメントは、少なくとも１つの機能書き換え可能ブロックを含み、外部からのローディング無しに、必要に応じてこれを内部更新することが望ましい。論理エレメント（コア）の機能を変更（書き換える）ために要する配線コストをさらに低減できる。つまり、使用頻度の高い機能（演算他）は、内部に実装されている圧縮された機能選択情報から、出力側のメモリスイッチに専用の固定された機能選択情報がコピーされる。これにより、常時外部から更新すべき機能選択情報を取り込む必要が無くなる。

論理エレメント（コア）は、さらに、出力側、すなわちポストユニットから、演算機能やその他の付加情報を含む拡張ビットをポストする機能を含むことが望ましい。オバーフロー、ゼロフラグ、パリティ、キャリービット、多ビット演算対応キャリー、シフト情報、例外イベント出力等に対応可能な構造をもったデータをチャネルにポストできる。

論理エレメントは、さらに、ポストユニットの、同期機能を実現する多チャンネル対応の出力スイッチを制御する機能を含むことが望ましい。例えば、急にイベントが発生した場合に、イベント対応の処理領域を生成するには、配線資源およびエレメント資源の割り当てを変更して、ハードウェアに空きがある処理領域を瞬時に生成する必要がある。この資源の割り当て変更の対応や入力チャネル・出力チャネルのタイミングを制御して、矛盾なくイベント対応の処理が実行される領域が実現される必要があり、この為の制御要素がエレメント内に実装されていてもよく、外部に設けられていてもよい。

ただし、配線との接続は、予め組み込まれパターンでの対応か、イベント情報を受け取り更新された情報の２系統に対応するだけで、その整合性や一致性を確認する機能は実装されていない。この機能は、必要があれば、隣接するコアにその機能を追加で、一時的に実装して、機能が完了すると消滅（更新）させられる構造としている。

配線チャネルは、タイムスロットの暗黙の割当を利用して動作する構造を採用できる。取得ユニット（取得デバイス）の一例は、シフトレジスター型のフリップフロップと簡単なマスク機能を持ったＡＮＤゲートを利用して、有効データを取り込むか取り込まないのかを決定するものである。４ビットを単位として制御する例であれば、４サイクル分の取り込みの要否の情報（ファンクション情報）をフリップフロップに記憶させる。５サイクル目からは、ファンクション情報をメモリから取り込むか最初に戻って同じ４サイクルを繰り返すかを決めて動作させる。パターンが長い場合は、５サイクル目、９サイクル目、１３サイクル目をそれぞれメモリからローディングして繰り返すことで、メモリのアクセスタイムに余裕を持たせると同時に、長期パターンにも対応可能な構造とすることができる。

配線ボックスに実装される配線チャネルスイッチは、基本的には、複数の縦側チャネルから次の縦側チャネルの指定するチャネルへスイッチするか、横側チャネルの指定されるチャネルにスイッチするかを決める機能を含む。スイッチが正常に動作したか否かは、基本的に、アプリケーション側が責任を持つ方式である。すなわち、配線チャネルの構成がエレメント同士の接続を決定しないので、エレメント側がアクセスするかしないかをタイミングとともに制御することでエレメント間の授受が決定される。したがって、物理的に配線の接続を検証することに意味はなく、エラーチェックをする処理をエレメントの選択情報とタイミングとの情報で追加することが可能である。

コスト削減を優先する場合、正常に配線チャネルがスイッチされることを前提にして、エレメントを動作させる。データ取りこみは、エレメント側で制御され、配線チャネルスイッチは、配線間のスイッチ(取りこみと出力)だけの機能を持っている。取りこみは、指定されたタイミングで、データのスイッチだけを行う。あるいは、出力させる配線チャネルを選択してデータを有効にするだけの機能を果たす。

図１に、回路を形成せずに処理を行えるデータ処理部１０を含むデータ処理装置１の一例を部分的に拡大しながら示している。このデータ処理装置１は、固定された回路または再構成可能な回路を用いてデジタル処理を行うデジタル処理部３と、ＣＰＵ２と、メモリ５と、タイミング制御により処理を行うデータ処理部１０とを含む。非回路なデータ処理部１０は、複数のエレメント（セル）２０と、縦横にマトリクス状に配置された配線チャネル５０と、配線ボックス５８とを含む。

図２に、非回路なデータ処理部１０の構成を、一部を拡大して示している。このデータ処理部１０は、複数、本例では６４×６４個、すなわち、４０９６個のエレメント（セル）２０と、それらのエレメント２０が接続できるように縦横に配置された配線チャネル５０とを含む。配線チャネル５０は、図２の横方向（第１の方向）に配置された横配線（第１の配線チャネル）５１と、横配線５１と直交する第２の方向に配置された縦配線（第２の配線チャネル）５２とを含む。

図３に、非回路なデータ処理部１０の構成を部分的にさらに拡大して示している。エレメント２０は、中心のコア３１と、その周囲に配置された４方向の接続制御ユニット３５ａ、３５ｂ、３５ｃおよび３５ｄとを含む。接続制御ユニット３５ａ〜３５ｄは、後述する取得ユニット２１ａ〜２１ｄと、ポストユニット２８ａ〜２８ｄとをそれぞれ含む。配線チャネル５０は、縦横の配線チャネル５１および５２に加え、配線ボックス５８とエレメント２０とを接続するローカル配線チャネル５５を含む。各エレメント２０は、縦横のグローバルな配線チャネル５１および５２に配線ボックス５８を介して接続できる。

各エレメント２０は、さらに、配線ボックス５８を介してローカル配線チャネル５５により、グローバルな配線チャネル５１および５２を経由せずに、隣接するエレメント２０に接続できる。ローカルに接続できるエレメント２０の範囲は、４方に限定してもよく、８方向に限定してもよく、さらに、その外側まで延長してもよい。配線ボックス５８を介さずに、エレメント２０同士がローカルで接続できるようにしてもよい。ローカルな配線はエレメント２０に占有される可能性が高いので、配線の利用効率は低くなる可能性がある。その一方、グローバルな配線チャネル５１および５２を、ローカルなエレメント２０同士のデータ交換から解放できるのでチャネル５１および５２の利用効率が向上する。

配線ボックス５８は、時分割（タイムシェア）で、サイクル単位で縦横の配線チャネル５１および５２に含まれる配線の接続を再構成する。配線ボックス５８は、入力側ボックス５９ａおよび出力側ボックス５９ｂを含み、配線チャネル５１および５２に対するエレメント２０からの出力および入力方向を制御できる。本例では、エレメント（セル）２０が独立して、エレメント２０の上下に配置された２つの配線チャネル５１および左右に配置された縦方向の配線チャネル５２の４つ（４方向）の配線チャネル５０に対し接続をオンオフできる構造となっている。接続をオンオフできる配線チャネルの数は４方向に限定されない。３次元にエレメント２０が配置されている場合は８方向（８配線チャネル）であってもよい。配線チャネルが交差する角度は９０度に限定されないので、さらに多くの方向に延びた配線チャネルを配置することも可能であり、それらに対して接続が制御できるエレメント２０を配置してもよい。

配線ボックス（接続制御ユニット、配線チャネルスイッチ）５８は、複数の縦側チャネル５２から次の縦側チャネル５２の指定するチャネルへスイッチするか、横側チャネル５１の指定されるチャネルにスイッチするかをサイクル単位で決定する機能を含む。配線ボックス５８のスイッチングが正常かどうかは、基本的に、アプリケーション側が責任を持つ方式であり、もし、心配であれば、このエラーチェックをする機能が配線ボックス５９の接続制御ユニットに付加される。コスト削減を優先する場合、正常にスイッチングされることを前提にして動作させる。データの取りこみの要否は、エレメント２０の側で選択される。したがって、配線ボックス５８は、配線間のスイッチング(取りこみと出力)だけの機能を持ち、取り込む側のエレメント２０が指定されたタイミングでデータを取り込むスイッチングだけを行う。あるいは、エレメント２０が出力する配線チャネルを選択してデータを有効にするだけの処理を行う。

データ処理部１０は、バス８を介してデジタル処理部３、ＣＰＵ２、およびメモリ５と接続される。メモリ５には、データ処理部１０に、アプリケーションなどを実装するファンクション情報５ａが格納されている。ファンクション情報５ａは、上述したタイミング情報５ｂと、エレメントを選択（特定）する情報５ｃとを含む。ファンクション情報５ａはさらに、配線ボックス５８をサイクル単位で制御する情報５ｄなどを含んでいてもよい。

ＣＰＵ２は、メモリ５からファンクション情報５ａを、配線チャネル５０を介して各エレメント２０に供給する機能（供給ユニット）２ａを含む。供給ユニット２ａは、装置１のリセット時、特定の処理の開始時などのタイミングでファンクション情報５ａを各エレメント２０に配線チャネル５０を介して供給する。さらに、供給ユニット２ａは、処理の途中に、ファンクション情報５ａを配線チャネル５０にポストし、所定のエレメント２０がローディングできるようにしてもよい。データ処理部１０においては、配線チャネル５０がサイクルベースで解放されるので、配線チャネル５０をエレメント２０の間でデータの交換、ファンクション情報５ａの供給などに共用できる。

図４にエレメント２０の概略構成を拡大して示している。エレメント２０は、データ処理部（ＡｘｉｏｎＮｉｐｅＲ）１０の基本セルであり、独立した４ＣＨの取得ユニット（入力部）２１ａ〜２１ｄと、独立した４ＣＨのポストユニット（出力部、２ＣＨｘ２は共通）２８ａ〜２８ｄと、コアである論理エレメント２５とを含む。論理エレメント２５は、高利用頻度が予想される４ビットの加算・減算・比較・論理演算と８ビット、１２ビット、１６ビット拡張迄の対応を論理エレメント２５の基本回路として内部に圧縮して、他のエレメント２０と共通回路として保持し、外部からの情報入力を不要としている。論理エレメント２５が対応していない新しい回路構成情報は、ファンクション情報５ａを介して外部から導入して更新する方式となる。

取得ユニット（取得モジュール、ＭＵＸ−ＩＮＡ、−ＩＮＢ、−ＩＮＣ，−ＩＮＤ）２１ａ〜２１ｄは、配線チャネル５０からのデータを取得する４つの独立したマルチプレクサである。入力データ信号は、隣接している配線チャネル５０から供給される。取得ユニット２１ａ〜２１ｄは、配線チャネル５０との接続をサイクル単位でオンオフする。配線チャネル５０に対する接続をオンオフし、配線チャネル５０にポストされたデータを、取得ユニット２１ａ〜２１ｄを介して入力制御ユニット２２にラッチをするかどうかは、全て以下で説明するタイミング・コントローラ（タイミング制御ユニット、ＣＴＬ−ＴＭＮＧ）２６にてサイクル単位で確定する。

入力制御ユニット（入力制御モジュール、ラッチユニット、ＭＵＸ−４×４）２２は、タイミング・コントローラ２６から供給される制御パターン情報に従って、４ＣＨの独立した入力信号をラッチし、レジスタ２３ａおよび２３ｂに格納済みの入力信号の入替や交換、ファンクション・ラッチ・ブロック２４ａ〜２４ｄのいずれに入力データを接続するかを決定する。入力制御ユニット２２は、データ信号のスイッチ機能を実現している。入力制御ユニット２２は、特殊な制御コード情報による自己診断、配線チャネル５０を介して外部、たとえば、ＣＰＵ２の供給ユニット２ａからのファンクション情報５ａのローディング指示を解読する機能を有している。これらの機能は、タイミング・コントローラ２６と連動して実現している。

ファンクション・ラッチ・ブロック（ファンクションラッチモジュール、ＦＮＣ−ＬＡ、−ＬＢ、−ＬＣ、−ＬＤ）２４ａ〜２４ｄは、ファンクションメモリ（論理エレメント）２５から内部デコード（解読）されたファンクションを記憶するラッチモジュールである。ファンクション・ラッチ・ブロック２４ａ〜２４ｄは、それぞれ、図面上の横方向に４サイクル分のファンクションをラッチして格納し、入力データを４ＣＨの独立した論理で処理（算術演算、論理演算を含む）して出力する。

ファンクション・ラッチ・ブロック２４ａ〜２４ｄは、ファンクション情報５ａなどの特殊制御コードがエレメント２０に届き、ラッチされると、その制御コードに含まれている外部情報の取り込みを行い、内部デコードを無視して、それを取り込む機能を含む。内部デコードのラッチは、原則、１サイクルで完了する。外部情報の取り込みを実行する場合は、１〜４クロック・サイクルを消費してもよい。

ファンクションメモリ（ＬＳＴ−ＦＸＰ）２５は、エレメント２０のコアである論理エレメント３１の中心となる内部論理が格納されているメモリである。ファンクションメモリ２５は、４ビット単位での処理や８ビット、１２ビット、１６ビットでの拡張データ処理、加算・減算・比較、論理演算、その他のエレメント２０として使用頻度の高いパターンを圧縮してエレメント２０の内部に保持している。ファンクションメモリ２５は、外部から取得ユニット２１ａ〜２１ｄを介して、または、内部のタイミング・コントローラ２６から特殊ローディングコードを受け取ると、その制御情報に従って、予め格納されている中から必要なファンクション情報５ａを選んで、これを内部のラッチ２４ａ〜２４ｄに格納する。

タイミング・コントローラ（タイミング制御ユニット、ＣＴＬ−ＴＭＮＧ）２６は、外部からタイミング制御情報を受け取り、内部に用意された、または内部でデコードされ、レジスタ２７ａおよび２７ｂにセットされた４セットのファンクション情報５ａに基づき４つの独立したファンクション・ブロックをサイクル単位（クロック単位）で制御する。すなわち、タイミング・コントローラ２６は、取得モジュール２１ａ〜２１ｄ、ファンクション・ラッチ・ブロック２４ａ〜２４ｄ、および以下で説明するポストユニット２８ａ〜２８ｄをそれぞれ必要に応じてタイミング制御をするモジュールである。

タイミング・コントローラ２６の主な機能の１つは、配線チャネル５０から入力データを取り込むタイミングの制御である。タイミング・コントローラ２６の主な機能の他の１つは、配線チャネル５０の所定のチャネルへ出力データを送信（ポスト、配信）するタイミングの制御である。出力の必要が無い場合は、出力信号は、全て“０”または“１”へと固定される。配線チャネル５０に接続できるエレメント２０の間において負論理が処理されているか、正論理が処理されているかに依存する。

このタイミング・コントローラモジュール２６は、電源投入後（パワーオンリセット）、特殊パターンが入力されると、自己診断機能や外部からの制御情報や新しいファンクションの取り込みを自動的に行う機能を有していてもよい。また、タイミング・コントローラ２６は、エレメント２０の各機能を制御するのみならず、エレメント２０に属している配線ボックス５８の制御をサイクル単位で行ってもよい。また、タイミング・コントローラ２６は、基本的には、内部デコードしてレジスタ２７ａおよび２７ｂに格納されたファンクション情報５ａに基づいて繰り返し、または所定のパターンでエレメント２０を自律して（独立して）制御する。一方、配線チャネル５０を介して、外部から特殊コードとともにファンクション情報５ａが供給されると、それをファンクション・ラッチ・ブロック２４ａ〜２４ｄに直接出力してエレメント２０の機能（処理内容）を一時的に変えたり、ファンクションメモリ２５の内容を更新してエレメント２０の基本的な機能を変えたりすることができる。

ポストユニット（ＭＵＸ−ＯＵＴＡ、−ＯＵＴＢ、−ＯＵＴＣ、ＯＵＴＤ）２８ａ〜２８ｄは、エレメント２０から配線チャネル５０に対して出力を決定する４つの独立した出力チャネルである。出力信号をアクティブにするかどうかは、全てタイミング・コントローラ２６が確定する。ポストユニット２８ａ〜２８ｄは、サイクル単位で配線チャネル５０に対する接続をオンオフする。ポストユニット２８ａ〜２８ｄは、それぞれ異なる配線チャネル５０に出力データをポスト（投稿、載せる）してもよく、バス形式の配線チャネル５０に所定のビット長のデータをポストしてもよい。ポストユニット２８ａ〜２８ｄは、同期機能を実現する多チャンネル対応の出力スイッチを含むことが望ましい。

ポストユニット（ポスティングユニット）２８ａ〜２８ｄは、配線チャネル５０にデータを出力（ポスト）しないときは、配線チャネル５０とエレメント２０の出力側との接続をオフにする。これにより、配線チャネル５０はポストユニット２８ａ〜２８ｄにドライブされず、出力しないエレメント２０から解放され、配線チャネル５０は他のデータ出力をするタイミングとなっているエレメント２０によりドライブされる。

ポストユニット２８ａ〜２８ｄは、出力データに加え、付加情報を出力する。付加情報は、オバーフロー、ゼロフラグ、パリティ、キャリービット、多ビット演算対応キャリー、シフト情報、例外イベント出力などを、配線チャネル５０を介して配信するために用いられる。取得ユニット２１ａ〜２１ｄは、配線チャネル５０から付加情報を含めてデータを入手してもよく、付加情報を除いてデータを入手してもよい。

エレメント２０のコア３１は、上記の複数の機能書き換え可能ブロック（可変機能ブロック）に加え、固定機能ブロックを含んでいてもよい。エレメント２０のコア３１の可変機能ブロックは、ファンクションメモリ２５を備えており、外部からのローディング無しに、必要に応じてこれを内部のデータ（情報）だけでそれぞれの機能を更新することが可能である。使用頻度のさらに高い機能（演算他）は、固定機能ブロックで対応してもよく、ファンクションメモリ２５に圧縮されたファンクション情報の量を削減できる可能性がある。

なお、上記のエレメント２０は４ビットで構成された例を示しているが、２ビットでもよく、８ビット以上を基本とするエレメントであってもよい。さらに、上記のエレメント２０は４サイクル分のファンクション情報を予めフリップフロップまたはレジスタ２７ａ、２７ｂ、２４ａ〜２４ｄに記憶させて内部で自律的に制御できる例を示している。５サイクル分以上のファンクション構成情報を内部に展開して繰り返して処理するものであってもよい。４サイクル分のファンクション情報が終了すると、５サイクル目からは、外部または他のメモリから取り込んでもよく、ファンクションメモリ２５から新たにデコードしてもよく、すでにデコード済みのファンクション情報を繰り返し使用してもよい。

エレメント２０において実行する処理の繰り返しパターンが長い場合は、５サイクル目、９サイクル目、１３サイクル目をそれぞれ外部メモリ５からローディングして、これを繰り返えしてもよい。メモリ５のアクセスタイムに余裕を持たせると同時に、長期パターンにも対応可能となる。

図５に配線ボックス５８の内部構成の一例を示している。配線ボックス５８もサイクル単位でグローバルな配線チャネル５１および５２の接続を変えたり、配線チャネル５１または５２からローカルな配線チャネル５５を介してエレメント２０との接続を変えたりする機能を備えている。図５に示した例は、シフトレジスター型のフリップフロップと簡単なマスク機能を持ったＡＮＤゲートを利用して、有効データを取り込む、または取り込まないかを決定するものである。

図６に、取得ユニット２１ａ〜２１ｄ、配線ボックス５８において、配線チャネル５０の中の指定されたバスとの接続をオンオフするモジュール６１の一例を示している。このモジュール６１は、ＭＵＸが不要な単純な構造を採用した例である。

図７に、ポストユニット２８ａ〜２８ｄ、配線ボックス５８において、配線チャネル５０の中の指定されたバスとの接続をオンオフするモジュール６２の一例を示している。配線チャネル５０は、タイムスロットの暗黙の割当を利用して動作する構造であり、出力側のモジュール６２は、配線チャネル５０の中のプログラムされたバスのみをドライブし、必要のないバスを解放する構成が採用されている。

図８に、データ処理部１０の各エレメント２０のタイミングの制御をフローチャートにより示している。この制御方法は、論理（論理回路）としてエレメント２０、タイミング・コントローラ２６などに実装されていてもよく、ファームウェア、マイクロプログラム（プログラム製品）として提供され、メモリなどの適当な記録媒体に格納されていてもよい。

ステップ７１で、タイミング・コントローラ２６がエレメント２０の入力側を配線チャネル５０に接続するタイミング（サイクル）であると判断すると、ステップ７２で取得ユニット２１ａ〜２１ｄのいずれかをオンし、ステップ７３で配線チャネル５０にポストされているデータをラッチする。取得ユニット２１ａ〜２１ｄをオンする際、ステップ８５で配線チャネル５０の縦横の配線チャネル５１および５２の接続は再構成されており、その再構成された配線チャネル５０でローカライズされたエレメント２０がポストしたデータをラッチする。その後、ステップ７４で、取得ユニット２１ａ〜２１ｄをオフし、配線チャネル５０を解放する。

ステップ７５においてラッチされたデータが演算用か、ファンクション情報の更新用かを判断する。ファンクション情報であれば、ステップ８１でファンクションメモリ２５を更新するか、ファンクション・ラッチ・ブロック２４ａ〜２４ｄでラッチして、エレメント２０の処理内容を変更する。

ステップ７５においてラッチされたデータが演算用であれば、ステップ７６で、エレメント２０の内部で、そのタイミング（サイクル）で指定された処理（演算）が行われる。ステップ７７で、タイミング・コントローラ２６が出力側を配線チャネル５０に接続するタイミング（サイクル）であると判断すると、ステップ７８でポストユニット２８ａ〜２８ｄのいずれかがオンになり、ステップ７９で配線チャネル５０に出力データがポストされる。ポストユニット２８ａ〜２８ｄをオンする際、ステップ８５で配線チャネル５０の縦横の配線チャネル５１および５２の接続は再構成されており、その再構成された配線チャネル５０でローカライズされたエレメント２０がポストされたデータを取得することができる。その後、ステップ８０で、ポストユニット２８ａ〜２８ｄをオフし、配線チャネル５０を解放する。

その後、ステップ８２で、タイミング・コントローラ２６が次のファンクション情報を認識し、そのファンクション情報にしたがってエレメント２０の制御を繰り返す。

図９に、配線チャネル５０の占有状況が変化する様子を模式的に示している。図９（ａ）は、エレメントＣ３３とエレメントＣ１１との間でデータ交換が行われる処理（論理演算）と、エレメントＣ３２とエレメントＣ２１との間でデータ交換が行われる処理とを時分割で物理的に同じ配線チャネル５０、具体的には、配線チャネルＸ６およびＹ２に対してオンオフすることで行うことを示している。図９（ｂ）は配線チャネルＸ６およびＹ２の占有を示すタイミングチャートである。

ファンクション情報ＣＤ１ではエレメントＣ３３およびＣ１１が配線チャネルＸ６およびＹ２に対してオンとなり、それらの間でデータ交換が行われる。ファンクション情報ＣＤ２ではエレメントＣ３２およびＣ２１が配線チャネルＸ６およびＹ２に対してオンとなり、それらの間でデータ交換が行われる。ファンクション情報ＣＤ３およびＣＤ４では、エレメントＣ１１，Ｃ２１，Ｃ３２およびＣ３３は、配線チャネルＸ６およびＹ２に対してオフであり、これらの配線に他のエレメント２０がアクセスしてデータのポストおよび取得が行われる。配線チャネルＸ６およびＹ２は、サイクル単位で利用者が変わり、配線チャネルは時分割で占有される。配線チャネルの利用者を固定することももちろん可能である。

データ処理部１０の配線チャネル５０は、サイクル単位で送信者と受信者とが変わり、配線チャネル５０を通じて目的の動作を行わせるための回路は形成されない。配線チャネル５０は、配線チャネル５０に接続されているエレメント（セル）２０の間で、サイクル単位で、通信プロトコルの確立も不要な放送媒体として使用され、利用者はサイクル単位で配線チャネルにアクセスできる。

配線チャネル５０は、信号が伝達される非同期の要素としてではなく、送信側および／または受信側と同期した範囲で情報を伝達する媒体（要素）として機能する。このため、エレメント２０は、サイクル単位で異なる論理あるいはアルゴリズムに関連する情報を、時分割で配線資源に出力（ポスト）でき、他のセル２０は時分割で情報（データ、信号）を取得できる。したがって、配線資源を低減でき、実装密度が高く、ハードウェアの利用効率も高いデータ処理装置を提供できる。さらに、配線資源をサイクル単位で論理演算を行う要素しても使用できる。

論理演算エレメントであるコア３１は、加算、乗算などの比較的ゲート数の大きな論理演算を行うもの（コースグレイン）であってもよく、４入力以下のＡＮＤ、ＮＡＮＤ、ＯＲ、ＮＯＲ、ＥＸＯＲなどの比較的ゲート数の小さな論理演算を行うもの（ファイングレイン）であってもよい。本例では、ファイングレインなコア３１を採用している。論理演算はルックアップテーブルを用いるものであってもよく、セレクタータイプのものであってもよく、メモリタイプのものであってもよい。

図１０に、データ処理装置１を含むシステム（ＯＬＰ）１００の一例を示している。このシステム１００は、ＦＡＩＭＳなどのセンサーから得られたデータ１０１を解析するシステムであり、非回路型のデータ処理部１０に様々な機能を時分割または並列に実装することが可能である。このシステム１００は、様々なアプリケーションのプラットフォームとして使用できる。アプリケーションのいくつかの例は、ヘルスケアモニタリング１００ａ、プロセスモニタリング１００ｂ、セキュリティーモニタリング１００ｃ、コンシューマー向けの匂いビジネスアプリケーション１００ｄである。装置１には、ＦＡＩＭＳ（イオン移動度センサー）、ＭＳ（質量センサー）などのセンサーから得られるデータ１０１の他に、温度、湿度、圧力、周辺画像、ＧＰＳなどの補助センサーデータ１０２と、サンプリングシステムのデータ、たとえば、サンプリングタイム、サンプリング対象に関するデータ１０３が入力される。

データ処理部１０には、たとえば、測定対象物のカテゴリーなどを判断して解析条件を設定するパーサ１１０と、ベースライン補正などのデータ補正を行うユニット１１１と、ピークを規格化したり、ノイズを低減するユニット１１３と、センサーデータ１０１に含まれるピークを検出したり分離するユニット１１４と、分離されたピークから種類（性質、属性）および量を判断する分析エンジン１１５と、ＳＯＭ（自己組織化写像）、ニューラルネットワークなどの手法を用いて分析エンジン１１５において得られた情報から測定元の化学物質を類推または分類するエンジン１１６と、装置内部のデータベースまたはネットワークを経由してデータベースサーチを行い、測定対象の化学物質を判断するユニット（機能）１１７とが実装される。これらの機能は、原則として、エレメント２０を選択する情報と、配線チャネルにアクセスするタイミングの情報とによりデータ処理部１０に実装される。

ＣＰＵ２は、データ処理部１０における処理を支援するための機能を実現する。たとえば、ＣＰＵ２は、参照データベースにアクセスする機能１２４、クラウド（ＬＡＮ）にアクセスする機能１２３、ユーザーインタフェース機能１２２、データ取得制御機能１２１を提供する。これらの機能は、データ処理部１０の空きスペースや空き時間を用いてデータ処理部１０に実装することも可能である。

リアルタイムで化学物質を検出および分析のためには大規模並列データ処理エンジンが要望される。リアルタイムで化学物質を検出および分析することにより、疾患検出のバイオマーカの同定や定量化、健康状態あるいは生体機能の監視、遠隔監視技術による管理医療の提供といった画期的なサービスをユーザーに提供することが可能となる。そのためのプラットフォームは、知的であり、拡張可能であり、さまざまなアプリケーションやパフォーマンスへの要求に答えられる必要がある。非回路型の情報処理セクターであるデータ処理部１０を含む装置１は、配線チャネルに複数のエレメントが自在にアクセスできるという並列処理ハードウェアとしての機能に加え、タイミング制御により動的にプログラム可能であり、上記の要求にマッチしたハードウェアである。

センサーの１つは、ＦＡＩＭＳ（Field Asymmetric ion mobility spectrometer）である。ＦＡＩＭＳは、空気などに含まれる微量な化学成分の検出に適しており、警備、環境モニタリング、ヘルスケア、産業プロセス、エネルギーなどの広範囲にわたるアプリケーションに適用されようとしている。ＦＡＩＭＳおよびＭＳ（質量センサー）はチップレベルの小型軽量なものが市場に提供され始めており、チップレベルで実現できる装置１を解析用のプラットフォームとして採用することにより、小型、軽量、機械的および熱的に堅牢で、低パワーの、チップレベルでのリアルタイム化学物質分析装置を提供できる。

Claims (15)

1. 複数のエレメントと、前記複数のエレメントの間でデータを転送するチャネルとを含むデータ処理部を有する装置の制御方法であって、
   前記複数のエレメントのそれぞれは、論理エレメントと、
   前記論理エレメントの入力側と前記チャネルとの接続をサイクル単位でオンオフし、データの取り込みの要否を制御する取得ユニットと、
   前記論理エレメントの出力側と前記チャネルとの接続をサイクル単位でオンオフするポストユニットとを含み、
   前記データ処理部は、さらに、前記取得ユニットの前記オンオフおよび前記ポストユニットの前記オンオフを制御する制御ユニットを含み、
   当該制御方法は、
   前記制御ユニットが前記取得ユニットの前記オンオフまたは前記ポストユニットの前記オンオフをサイクル単位で制御し、前記複数のエレメントの前記チャネルに対する取得およびポストをサイクル単位で変更することを含む、制御方法。
2. 請求項１において、
   前記サイクル単位で変更することは、前記チャネルの構成をサイクル単位で変更することを含む、制御方法。
3. 請求項１または２において、
   前記サイクル単位で変更することは、前記論理エレメントの処理内容を変更することを含む、制御方法。
4. 請求項３において、
   前記サイクル単位で変更することは、前記制御ユニットが自律的に前記論理エレメントの処理内容、前記取得ユニットの前記オンオフまたは前記ポストユニットの前記オンオフをサイクル単位で制御することと、
   外部からのローディングにより前記論理エレメントの処理内容、前記取得ユニットの前記オンオフおよび前記ポストユニットの前記オンオフをサイクル単位で制御することとを含む、制御方法。
5. 複数のエレメントと、前記複数のエレメントの間でデータを転送するチャネルとを含むデータ処理部を有し、
   前記複数のエレメントのそれぞれは、論理エレメントと、
   前記論理エレメントの入力側と前記チャネルとの接続をサイクル単位でオンオフし、データの取得の要否を制御する取得ユニットと、
   前記論理エレメントの出力側と前記チャネルとの接続をサイクル単位でオンオフするポストユニットとを含み、
   前記データ処理部は、さらに、前記取得ユニットの前記オンオフおよび前記ポストユニットの前記オンオフをサイクル単位で制御するタイミング制御ユニットを含む装置。
6. 請求項５において、前記複数のエレメントのそれぞれが前記タイミング制御ユニットを含む、装置。
7. 請求項５または６において、前記タイミング制御ユニットは、前記論理エレメントの処理内容をサイクル単位で変更するユニットを含む、装置。
8. 請求項５ないし７のいずれかにおいて、前記データ処理部に、アプリケ―ション、アルゴリズムまたは論理を実装する情報を格納するメモリを有し、
   前記実装する情報は、前記複数のエレメントのいずれかを選択する情報と、
   前記取得ユニットの前記オンオフおよび前記ポストユニットの前記オンオフの少なくともいずれかをサイクル単位で制御するタイミング情報とを含む、装置。
9. 請求項８において、前記メモリから前記実装する情報の少なくとも一部を、前記チャネルを介して前記複数のエレメントのそれぞれに供給するユニットを有する、装置。
10. 請求項５ないし９のいずれかにおいて、
    前記チャネルは配線群を含み、
    前記取得ユニットは、前記配線群のいずれかの配線との接続をサイクル単位でオンオフするユニットを含み、
    前記ポストユニットは、前記配線群のいずれかの配線との接続をサイクル単位でオンオフするユニットを含む、装置。
11. 請求項５ないし１０のいずれかにおいて、
    前記チャネルは、第１の方向に沿って配置された第１の配線チャネルと、
    前記第１の方向と異なる第２の方向に沿って配置された第２の配線チャネルとを含み、
    前記データ処理部は、前記第１の配線チャネルおよび前記第２の配線チャネルに時分割で接続する配線ボックスを含む、装置。
12. 請求項１１において、前記配線ボックスは、入力側ボックスと、出力側ボックスとを含む、装置。
13. 請求項５ないし１２のいずれかにおいて、前記タイミング制御ユニットは、自律的に前記取得ユニットの前記オンオフおよび前記ポストユニットの前記オンオフをサイクル単位で制御する機能と、
    外部からのローディングにより前記取得ユニットの前記オンオフおよび前記ポストユニットの前記オンオフをサイクル単位で制御する機能とを含む、装置。
14. 請求項５ないし１３のいずれかにおいて、前記ポストユニットは、付加情報を含む拡張ビットを出力するユニットを含む、装置。
15. 請求項５ないし１４のいずれかにおいて、前記ポストユニットは、同期機能を実現する多チャンネル対応の出力スイッチを含む、装置。

Images