CN105027446A - 数据处理装置及其控制方法 - Google Patents
数据处理装置及其控制方法 Download PDFInfo
- Publication number
- CN105027446A CN105027446A CN201480011702.8A CN201480011702A CN105027446A CN 105027446 A CN105027446 A CN 105027446A CN 201480011702 A CN201480011702 A CN 201480011702A CN 105027446 A CN105027446 A CN 105027446A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- channel
- cycle
- units
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/1776—Structural details of configuration resources for memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17724—Structural details of logic blocks
- H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17736—Structural details of routing resources
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17736—Structural details of routing resources
- H03K19/17744—Structural details of routing resources for input/output signals
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Computer Networks & Wireless Communication (AREA)
- Logic Circuits (AREA)
- Stored Programmes (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- General Physics & Mathematics (AREA)
Abstract
数据处理装置具有数据处理部,该数据处理部包括多个元件和用于连接多个元件的布线群,多个元件各自包括:逻辑元件;获取单元,其使逻辑元件的输入侧以周期为单位接通和断开对布线群中的某一布线的连接,并锁存输入数据;以及投送单元,其使逻辑元件的输出侧以周期为单位接通和断开对布线群中的某一布线的连接,数据处理部还具有定时控制单元,该定时控制单元以周期为单位控制在逻辑元件中执行的逻辑、获取单元和投送单元的功能。
Description
技术领域
本发明涉及一种能够变更处理内容的数据处理装置及其控制方法。
背景技术
在国际公开WO2005/022380号公报中记载了一种使用架构代码的数据处理装置,该架构代码包括:对象电路信息,其用于向能够动态地重构的逻辑电路的一部分映射对象电路,该对象电路是用于执行应用程序的电路的至少一部分;接口电路信息,其用于向逻辑电路映射与对象电路相接的接口电路;以及在接口电路中实现的边界条件。
发明内容
通过以周期为单位动态地重构电路来提高硬件的利用效率,由于能够利用硬件灵活地安装算法,因此还易于提高处理速度。然而,构成用布线连接电子部件来进行目标动作的电路是不变的,为了一边动态地重构电路一边执行多种算法,需要大量的布线资源。
本发明的一个方式是具有数据处理部的装置的控制方法,该数据处理部包括多个元件和在多个元件之间传送数据的信道。数据处理部的多个元件各自包括:逻辑元件;获取单元,其使逻辑元件的输入侧与信道的连接以周期为单位接通和断开,来控制是否需要取入数据;以及投送单元(投寄单元),其使逻辑元件的输出侧与信道的连接以周期为单位接通和断开,数据处理部还包括控制单元,该控制单元控制获取单元的接通和断开以及投送单元的接通和断开。
该控制方法包括以下步骤:
1.控制单元以周期为单位控制获取单元的接通和断开或者投送单元的接通和断开,以周期为单位变更多个元件从信道的获取和多个元件对信道的投送。
以周期为单位变更也可以包括以周期为单位变更信道的结构。另外,以周期为单位变更还可以包括变更逻辑元件的处理内容。
另外,以周期为单位变更也可以包括以下步骤。
·控制单元自发地以周期为单位控制逻辑元件的处理内容、获取单元的接通和断开或者投送单元的接通和断开。
·通过来自外部的装载来以周期为单位控制逻辑元件的处理内容、获取单元的接通和断开以及投送单元的接通和断开。
本发明的其它方式之一是一种具有数据处理部的装置,该数据处理部包括多个元件和在多个元件之间传送数据的信道。多个元件各自包括:逻辑元件;获取单元,其使逻辑元件的输入侧与信道的连接以周期为单位接通和断开,来控制是否需要获取数据;以及投送单元,其使逻辑元件的输出侧与信道的连接以周期为单位接通和断开。数据处理部还包括定时控制单元,该定时控制单元以周期为单位控制获取单元的接通和断开以及投送单元的接通和断开。多个元件各自也可以包括定时控制单元。定时控制单元也可以包括以周期为单位变更逻辑元件的处理内容的单元。
优选该装置具有存储器,该存储器存储有用于对数据处理部安装应用程序、算法或者逻辑的信息,用于安装的信息包括选择多个元件中的某一元件的信息以及定时信息,其中,该定时信息是以周期为单位控制获取单元的接通和断开以及投送单元的接通和断开中的至少一方的信息。定时信息也可以包括以周期为单位选择逻辑元件的处理内容的信息。该装置还可以具有以下单元:从存储器经由信道向多个元件中的每个元件供给用于安装的信息的至少一部分的单元。
信道也可以包括布线群,获取单元也可以包括使与布线群中的某一布线的连接以周期为单位接通和断开的单元,投送单元也可以包括使与布线群中的某一布线的连接以周期为单位接通和断开的单元。也可以信道包括第一信道和第二信道,其中,该第一信道沿着第一方向配置,该第二布线信道沿着与第一方向不同的第二方向配置,数据处理部包括布线箱,第一布线信道和第二布线信道分时地连接于该布线箱。布线箱也可以包括输入侧箱和输出侧箱。
元件也可以包括固定有进行特定的处理的功能的模块。定时控制单元也可以包括以下功能:自发地以周期为单位控制获取单元的接通和断开以及投送单元的接通和断开;以及通过来自外部的装载来以周期为单位控制获取单元的接通和断开以及投送单元的接通和断开。这些功能也可以包括以周期为单位控制逻辑元件的处理内容的功能。
优选投送单元包括输出含有附加信息的扩展位的单元。优选投送单元包括实现同步功能的支持多信道的输出开关。
附图说明
图1是表示数据处理装置的概要的图。
图2是表示数据处理部的概要的图。
图3是放大地表示数据处理部的结构的图。
图4是表示元件的概要的图。
图5是表示布线箱的一例的图。
图6是表示输入侧的组件的一例的图。
图7是表示输出侧的组件的一例的图。
图8是表示元件的控制方法的流程图。
图9的(a)是表示布线信道的使用状况的图,图9的(b)是表示布线信道的使用状况的时序图。
图10是表示包括数据处理装置的系统的一例的图。
具体实施方式
作为可编程的数据处理装置,存在一种包括能够动态地重构电路的逻辑电路的装置。电路被定义为“使电流流通的闭合成环的通道”,另外,电子电路被定义为“用导电体连接电气部件来形成电流的通道并进行目标动作的电路”等。与此相对地,如果考虑利用电子电路间歇地、例如以时钟的定时间歇地进行要安装的目标动作(处理、算术运算、逻辑运算),则不需要形成闭合的通道。因而,不需要形成用于进行目标动作的电子电路。利用不形成电路就能够进行处理的数据处理部、即非电路型的数据处理部能够获得与经由逻辑电路得到的结果同等的结果。
在本说明书中,对具有数据处理部的装置(数据处理装置)进行说明,该数据处理部包括多个元件(节点、处理元件、处理单元)和在多个元件之间传送数据的信道。信道的代表例是被称为布线信道、布线群、布线矩阵的电子和/或光的通路。信道既可以二维地配置,也可以三维地配置。信道既可以如布线信道那样预先按照恰当的规则配置,也可以如可见光通信那样利用具有指向性的通信部件在空间内适当地形成。
如果是使用了光、电波的指向性不那么高的通信部件,则能够通过采用恰当的协议来形成在规定的元件之间传送或者交换数据的信道。然而,如果考虑协议的处理所需的时间,则优选能够以硬件方式将连接接通和断开。
多个元件各自包括:逻辑元件(芯);获取单元(获取设备、输入单元、取得单元、引线单元、捕集单元),其使逻辑元件的输入侧与信道的连接以周期为单位接通和断开,来控制是否需要获取数据(包括信号的概念);以及投送单元(投寄单元、投送设备、发布单元、使信道承载数据或者信号的设备),其使逻辑元件的输出侧与信道的连接以周期为单位接通和断开。数据处理部还包括定时控制单元,该定时控制单元以周期为单位控制逻辑元件的处理内容、获取单元的接通和断开以及投送单元的接通和断开。
获取单元并非被动地等待输入数据流入,而是通过使对信道的连接接通和断开,来获取信道中承载的数据或者信号,并取入到元件中。获取单元例如既可以通过使与信道的连接接通和断开来开启和关闭数据向元件的流入,也可以根据是否将被信道投送的数据锁存,来使对信道的连接接通和断开,从而控制是否需要获取。投送单元并不是使数据流落到信道,而是通过使对信道的连接接通和断开来获取或者放弃(释放)驱动信道的权限。
该数据处理部也可以利用信道、例如布线群形成多个元件的连接关系来构成连接有多个元件的电路、即即使是以周期为单位也生成或者固定进行目标动作的电路,由此实现应用程序或者算法。
另一方面,也可以不固定或者生成进行目标动作的电路,而以周期为单位(以时钟为单位)控制逻辑元件(芯)、获取单元以及投送单元的处理的定时,以周期为单位变更多个元件对信道的获取和投送(获取与发布的关系、取得与投送的关系)。
在该数据处理部中,仅利用信道无法规定元件的连接关系(连接)。信道用于传送被投送来的数据,而获取被投送来的数据的是元件,信道并没有规定或者限制元件的连接关系。信道是多路径的,在能够访问每条路径的元件受限的情况下,也可以限定能够在其范围内访问被投送来的数据的元件。各元件自发地从信道获取数据,并向信道投送数据。信道未规定元件间的连接关系,并且元件对信道的取得和投送(取得和推送、输入和输出)是以一个周期来改变的。因此,没有必要根据以周期为单位安装于数据处理部的连接的接通和断开来读取目标动作。
通过以周期为单位变更元件从信道的取得和元件对信道的投送,能够准备规定从信道的取得和对信道的投送的信息(定时信息、功能信息),使得在经过规定的周期之后获得与进行目标动作的电路相同的结果。该功能信息包括针对元件所属的或者元件能够访问的信道进行获取的定时、信道的选择、投送的定时、要进行投送的信道的选择,但并非表示电路或者连接关系的构成(重构)的信息。能够根据每个元件的获取单元和投送单元是否分别访问(接通和断开)信道来决定以周期为单位的数据的交换(输入和输出、投送-取得)。
在通过反复变更多个元件从信道的取得(Acquirer)和多个元件对信道的投送来进行目标动作(处理、运算)的情况下,信道作为不特定对象地以一个周期向能够访问信道的其它元件提供数据的广播网而发挥功能即可。信道如布线群那样是多路径的话,能够并行地推广多种数据,因此是优选的。布线群作为不特定对象地以一个周期为单位从访问了某一个布线的元件向能够访问该布线的其它元件提供数据的广播网而发挥功能。
通过以元件为单位独立地控制对信道的投送和从信道的获取,能够防止信道被特定的元件占据,能够大幅提高信道资源(布线资源)的利用效率。另外,能够排除即使耗费一个周期也无法载入信号(数据)的信道、即无法被任一个元件驱动的信道,基于该点也能够大幅提高信道资源的利用效率。即,能够安装于该数据处理部的技术可以规定元件之间的连接,但也可以不规定元件之间的连接,由于不规定元件之间的连接而不会占据信道,使用范围扩大,硬件的利用效率显著提高。
信道的利用方(利用元件、发送方和接收方)以周期为单位变化,无法形成用于通过信道进行目标动作的电路。另一方面,通过使获取单元与投送单元的连接接通和断开、即连接/不连接来控制对信道的访问(连接的接通和断开)。因此,信道、例如布线资源能够被用作与连接于该布线资源的元件之间也不需要以周期为单位确立通信协议的广播介质。即,信道(布线资源)并不作为非同步的要素而发挥功能,而是作为在与发送侧和/或接收侧同步的范围内传递信息的介质(要素)而发挥功能。
因此,元件能够以周期为单位向信道投送(输出)与不同的逻辑或者算法相关联的信息,其它元件(并不限于一个)能够获取该信息。因而,能够提供一种能够减少布线等信道资源、安装密度高、硬件的利用效率也高的数据处理装置。并且,还可以将信道用作以周期为单位的逻辑运算的要素。即,通过用获取单元和投送单元对是否连接于信道进行日程管理,能够构成布线逻辑的一部分。并且,信道既可以反映量子操作,也可以构成量子计算机的一部分。
在具有该数据处理部的装置中,包括应用程序、算法或者逻辑,执行或者安装能够用高级语言描述的程序的信息(高级水平的信息、功能信息)被变换为元件的选择(确定)的信息和从信道获取或者对信道投送的定时的信息。功能信息也可以包括选择进行获取或者投送的信道的信息。确定元件的信息例如是位置,也可以被变换为二维或者三维的位置信息。当考虑处理的定时(时间的经过)时,如果元件的配置是立体的,则功能信息(高级水平的信息)能够被变换为四维的信息,如果元件的配置是平面的,则功能信息(高级水平的信息)能够被变换为三维的信息。选择(确定)元件的信息也可以是一维的,高级水平的信息能够被变换为二维的信息。高级水平的信息也可以被变换为五维以上的多维的信息。
如果元件存在冗余性,则选择元件的信息也可以不是表示特定的元件、特定的场所等的信息,能够被变换为替代性高的信息。另外,只要能够确保信道的冗余性或者时间上的富余度、例如布线的占用时间,或者只要能够使数据延迟或保存数据,则表示定时的信息也能够被变换为替代性高的信息。因而,用于在数据处理部中进行目标处理的功能信息(高级水平的信息)能够作为替代性极高的信息来提供,能够以包括高速处理、低功耗以及超并行性在内的多种多样的目的来使用数据处理装置的硬件。
布线群既可以是固定的布线群,也可以是能够重构的布线群。另外,利用元件实现的处理内容(逻辑运算、算术运算)也既可以是固定的处理内容,也可以是能够重构或者变更的处理内容。为了提高元件的冗余性,优选能够变更利用元件实现的逻辑。
定时控制单元也可以基于预先设定的顺序或者信息来自发地以周期为单位控制逻辑元件的处理内容、获取单元的接通和断开或者投送单元的接通和断开。定时控制单元还可以通过来自外部的装载来以周期为单位控制逻辑元件的处理内容、获取单元的接通和断开以及投送单元的接通和断开。定时控制单元虽然可以仅通过来自外部的装载来以周期为单位控制元件,但数据处理部包括用于装载来自外部的信息、即上述功能信息的信道资源。另一方面,如果不存在来自外部的装载,有可能使能够用定时控制单元控制的内容被限定。因而,优选将上述两种控制进行组合。
也可以数据处理装置具有存储器,该存储器存储有用于对数据处理部安装应用程序、算法或者逻辑的信息(功能信息),且具有从存储器经由信道向多个元件中的每个元件供给用于安装的信息的至少一部分的单元。信道并不是被元件之间的处理占据的信道,为了将功能信息供给到元件,能够分时或者并行地共用信道。
信道(布线资源)可以是固定的,也可以是能够重建的,还可以如可见光通信那样每次都形成。优选信道如布线信道那样是多路径的,能够在恰当的范围内集中或者分组地进行多个元件的访问的情况是有效的。另外,信道既可以被多路复用或者被多层化,也可以能够以二维、三维方式甚至经由存储器、延迟元件等沿时间方向传送数据。
信道的一例包括沿着第一方向配置的第一布线信道和沿着与第一方向不同的第二方向配置的第二布线信道。优选第一布线信道和第二布线信道覆盖将多个元件配置为纵横等网格状或者矩阵状而得到的区域或者空间。第一布线信道与第二布线信道既可以正交也可以不正交,还可以包括第三布线信道等数据的传递方向不同的更多布线信道。如上所述,布线信道不需要是二维的,也可以被配置为三维的以及包括时间在内的四维以上的高维。
数据处理部包括分时地连接于第一布线信道和第二布线信道的布线箱。通过使布线信道彼此动态地连接,能够重建布线信道,能够重构利用布线信道集中访问数据的元件。优选获取单元和投送单元能够分别独立地访问第一布线信道和第二布线信道。获取单元和投送单元既可以是能够直接访问第一布线信道和第二布线信道的单元,也可以是能够经由时间共享类型的布线箱访问第一布线信道和第二布线信道的单元。
关于元件的一例,作为获取单元的输入侧箱和作为投送单元的输出侧箱以夹持芯的形式连接于作为芯的逻辑元件,来作为数据的流路。逻辑元件包括固定功能模块和可改写功能的模块,能够对这些模块独立地连接多个例如四个布线信道。优选逻辑元件至少包括一个可改写功能的模块,在不存在来自外部的装载时根据需要对该逻辑元件进行内部更新。能够进一步减少变更(改写)逻辑元件(芯)的功能所需的布线成本。也就是说,关于使用频率高的功能(运算除外),能够从内部安装的被压缩的功能选择信息将专用的被固定的功能选择信息复制到输出侧的存储器开关。由此,不需要总是从外部取入应该更新的功能选择信息。
优选逻辑元件(芯)还包括从输出侧、即投送单元投送含有运算功能、其它附加信息的扩展位的功能。能够将具有能够对溢值(Overflow)、零标志、奇偶校验码、进位、支持多位运算的进位、移位信息、异常事件输出等进行支持的构造的数据投送到信道。
优选逻辑元件还包括对投送单元的实现同步功能的支持多信道的输出开关进行控制的功能。例如,在突然发生事件的情况下,为了生成应对事件的处理区域,需要变更布线资源和元件资源的分配,并即刻在硬件中生成具有空闲的处理区域。需要应对该资源的分配变更、控制输入信道和输出信道的定时,来实现不矛盾地执行应对事件的处理的区域,用于实现该目的的控制要素既可以安装于元件内,也可以设置于外部。
但是,与布线的连接只要以预先安装的模式应对、或者应对接收并更新事件信息后的信息的双系统,就不安装确认其匹配性、一致性的功能。关于该功能,如果有需要,则设为以下构造:对相邻的芯追加或暂时安装该功能,当功能完成时取消(更新)该功能。
布线信道能够采用利用时隙的默认的分配进行动作的构造。获取单元(获取设备)的一例是,利用移位寄存器型的触发器和具有简单的屏蔽功能的AND门来决定是否取入有效数据。如果是以4位为单位进行控制的例子,则使触发器存储是否需要取入四个周期的信息(功能信息)。从第五周期起,决定是从存储器取入功能信息还是返回到最初而使相同的四个周期反复来进行动作。在模式长的情况下,从各个存储器反复装载第五周期、第九周期以及第十三周期,由此能够设为如下构造:在使存储器的存取时间具有富余的同时还能够支持长期模式。
安装于布线箱的布线信道开关基本上包括决定从多个纵侧信道向接下来的纵侧信道中的被指定的信道切换还是向横侧信道中的被指定的信道切换的功能。是基本上由应用程序侧负责开关是否正常动作的方式。即,布线信道的结构不决定元件彼此的连接,因此通过与定时一起控制元件侧是否访问来决定元件间的发送和接收。因而,物理上验证布线的连接没有意义,能够用元件的选择信息和定时的信息来追加进行错误校验的处理。
在优先削减成本的情况下,以能够正常地切换布线信道为前提使元件进行动作。在元件侧控制数据取入,布线信道开关仅具有布线间的切换(取入和输出)的功能。关于取入,在指定的定时仅进行数据的切换。或者,仅发挥选择要输出的布线信道并使数据有效的功能。
将包括不形成电路就能够进行处理的数据处理部10的数据处理装置1的一例局部地放大并在图1中示出。该数据处理装置1包括:使用固定的电路或者能够重构的电路进行数字处理的数字处理部3、CPU 2、存储器5以及通过定时控制来进行处理的数据处理部10。非电路的数据处理部10包括多个元件(单元)20、纵横地配置为矩阵状的布线信道50以及布线箱58。
将非电路的数据处理部10的结构局部地放大并在图2中示出。该数据处理部10包括多个、在本例中为64×64个即4096个元件(单元)20和以使这些元件20能够连接的方式纵横地配置的布线信道50。布线信道50包括沿着图2的横向(第一方向)配置的横布线(第一布线信道)51和沿着与横布线51正交的第二方向配置的纵布线(第二布线信道)52。
将非电路的数据处理部10的结构进一步局部地放大并在图3中示出。元件20包括中心的芯31以及配置在其周围的四个方向的连接控制单元35a、35b、35c及35d。连接控制单元35a~35d分别包括后述的获取单元21a~21d和投送单元28a~28d。布线信道50除了包括纵横的布线信道51和52以外,还包括将布线箱58与元件20连接的本地布线信道55。各元件20能够通过布线箱58连接于纵横的全局的布线信道51和52。
各元件20还能够通过布线箱58,经由本地布线信道55而不经由全局的布线信道51和52连接于相邻的元件20。能够进行本地连接的元件20的范围既可以限定为四个方向,也可以限定为八个方向,还可以延伸至其外侧。也可以设为不通过布线箱58就能够使元件20之间进行本地连接。本地的布线被元件20占据的可能性高,因此布线的利用效率有可能降低。另一方面,能够将全局的布线信道51和52从本地的元件20之间的数据交换中释放出来,因此信道51和52的利用效率提高。
布线箱58分时(时间共享)地以周期为单位重建纵横的布线信道51和52中包含的布线的连接。布线箱58包括输入侧箱59a和输出侧箱59b,能够控制从元件20对布线信道51和52的输出及输入方向。在本例中成为以下构造:元件(单元)20独立,能够使与配置在元件20的上下的两个布线信道51和配置在左右的纵向的布线信道52这四个(四个方向的)布线信道50之间的连接接通和断开。能够接通和断开连接的布线信道的个数并不限定为四个方向。在三维地配置元件20的情况下,也可以是八个方向(八个布线信道)。布线信道交叉的角度并不限定为90度,因此还能够配置向更多方向延伸的布线信道,也可以针对这些布线信道配置能够控制连接的元件20。
布线箱(连接控制单元、布线信道开关)58包括以下功能:以周期为单位决定从多个纵侧信道52向接下来的纵侧信道52中的被指定的信道切换还是向横侧信道51中的被指定的信道切换。基本上是由应用程序侧负责布线箱58的切换是否正常的方式,如果担心,则对布线箱59的连接控制单元附加进行该错误校验的功能。在优先削减成本的情况下,以能够正常地切换为前提进行动作。在元件20侧选择是否需要取入数据。因而,布线箱58具有仅进行布线间的切换(取入和输出)的功能,仅进行在指定了取入侧的元件20的定时取入数据的切换。或者,仅进行选择元件20所要输出的布线信道并使数据有效的处理。
数据处理部10经由总线8与数字处理部3、CPU 2以及存储器5连接。在存储器5中存储有对数据处理部10安装应用程序等的功能信息5a。功能信息5a包括上述定时信息5b和选择(确定)元件的信息5c。功能信息5a还可以包括以周期为单位控制布线箱58的信息5d等。
CPU 2包括从存储器5经由布线信道50向各元件20供给功能信息5a的功能(供给单元)2a。在重置装置1时,供给单元2a在开始进行特定的处理时等的定时经由布线信道50向各元件20供给功能信息5a。并且,供给单元2a也可以设为在处理的中途将功能信息5a投送到布线信道50,能够由规定的元件20进行装载。在数据处理部10中,基于周期来释放布线信道50,因此能够将布线信道50共用于元件20之间的数据交换、功能信息5a的供给等。
在图4中放大地示出元件20的概要结构。元件20是数据处理部(AxionNipeR)10的基本单元,包括独立的4CH的获取单元(输入部)21a~21d、独立的4CH的投送单元(输出部、2CHx2相同)28a~28d以及作为芯的逻辑元件25。逻辑元件25将支持被预测为使用频率高的4位的加法、减法、比较、逻辑运算和扩展到8位、12位、16位的电路作为逻辑元件25的基本电路而压缩到内部,并作为与其它元件20共用的电路而进行保持,不需要输入来自外部的信息。成为以下方式:逻辑元件25不支持的新的电路结构信息经由功能信息5a从外部导入来进行更新。
获取单元(获取组件、MUX-INA、-INB、-INC、-IND)21a~21d是获取来自布线信道50的数据的四个独立的多路复用器。从相邻的布线信道50供给输入数据信号。使获取单元21a~21d与布线信道50的连接以周期为单位接通和断开。关于是否使对布线信道50的连接接通和断开、是否将被投送到布线信道50的数据经由获取单元21a~21d锁存到输入控制单元22,完全由以下说明的定时控制器(定时控制单元、CTL-TMNG)26以周期为单位进行确定。
输入控制单元(输入控制组件、锁存单元、MUX-4×4)22按照从定时控制器26供给的控制模式信息来决定是否锁存4CH的独立的输入信号、是否替换或交换已存储于寄存器23a和23b的输入信号、将输入数据连接于功能锁存模块24a~24d中的哪一个。输入控制单元22实现了数据信号的切换功能。输入控制单元22具有以下功能:利用特殊的控制代码信息进行自诊断,经由布线信道50解读来自外部、例如CPU 2的供给单元2a的功能信息5a的装载指示。与定时控制器26连动地实现这些功能。
功能锁存模块(功能锁存组件、FNC-LA、-LB、-LC、-LD)24a~24d是存储有从功能存储器(逻辑元件)25进行内部解码(解读)而得到的功能的锁存组件。功能锁存模块24a~24d分别沿着附图上的横向锁存、存储四个周期的功能,以4CH的独立的逻辑来处理(包括算术运算、逻辑运算)输入数据并进行输出。
功能锁存模块24a~24d包括以下功能:当将功能信息5a等特殊控制代码送到元件20并进行锁存时,进行该控制代码中含有的外部信息的取入,忽略内部解码来取入外部信息。内部解码的锁存原则上在一个周期内完成。在执行外部信息的取入的情况下,也可以消耗1~4个时钟周期。
功能存储器(LST-FXP)25是存储有成为作为元件20的芯的逻辑元件31的中心的内部逻辑的存储器。功能存储器25对以4位为单位的处理、8位、12位、16位时的扩展数据处理、加法、减法、比较、逻辑运算、作为其它元件20使用的使用频率高的模式进行压缩,并保持在元件20的内部。功能存储器25当从外部经由获取单元21a~21d接收到特殊装载代码或者从内部的定时控制器26接收到特殊装载代码时,按照其控制信息从预先存储的功能信息中选择所需的功能信息5a,并将功能信息5a存储到内部的锁存器24a~24d。
定时控制器(定时控制单元、CTL-TMNG)26从外部接收定时控制信息,基于内部准备的或者在内部解码得到的、设置于寄存器27a和27b中的四组功能信息5a,以周期为单位(以时钟为单位)控制四个独立的功能模块。即,定时控制器26是根据需要对获取组件21a~21d、功能锁存模块24a~24d以及以下说明的投送单元28a~28d分别进行定时控制的组件。
定时控制器26的一个主要功能是从布线信道50取入输入数据的定时的控制。定时控制器26的另一主要功能是向布线信道50的规定信道发送(投送、发布)输出数据的定时的控制。在不需要输出的情况下,输出信号全部被固定为“0”或者“1”。取决于在能够连接于布线信道50的元件20之间处理着负逻辑还是处理着正逻辑。
该定时控制器组件26在接通电源后(通电复位)被输入特殊模式时,也可以具有自诊断功能、自动取入来自外部的控制信息、新功能的功能。另外,定时控制器26不仅控制元件20的各功能,也可以以周期为单位对属于元件20的布线箱58进行控制。另外,定时控制器26基本上基于在内部解码后被存储于寄存器27a和27b的功能信息5a来反复地或者按规定的模式自发(独立)地控制元件20。另一方面,当从外部经由布线信道50将功能信息5a与特殊代码一起供给时,能够将该功能信息5a直接输出到功能锁存模块24a~24d来暂时改变元件20的功能(处理内容),或者更新功能存储器25的内容来改变元件20的基本的功能。
投送单元(MUX-OUTA、-OUTB、-OUTC、OUTD)28a~28d是决定从元件20对布线信道50的输出的四个独立的输出信道。完全由定时控制器26确定是否使输出信号有源。投送单元28a~28d以周期为单位使对布线信道50的连接接通和断开。投送单元28a~28d既可以向各不相同的布线信道50投送(发布、承载)输出数据,也可以向总线形式的布线信道50投送规定的位长的数据。优选投送单元28a~28d包括实现同步功能的支持多信道的输出开关。
在投送单元(投寄单元)28a~28d不向布线信道50输出(投送)数据时,使布线信道50与元件20的输出侧的连接断开。由此,布线信道50不会被投送单元28a~28d驱动,从不进行输出的元件20中释放出来,布线信道50被其它的成为输出数据的定时的元件20所驱动。
投送单元28a~28d除了输出输出数据以外,还输出附加信息。附加信息用于经由布线信道50发布溢值、零标志、奇偶校验码、进位、支持多位运算的进位、移位信息、例外事件输出等。获取单元21a~21d既可以从布线信道50获取包括附加信息在内的数据,也可以获取去除附加信息后的数据。
元件20的芯31也可以除了包括上述多个可改写功能的模块(可变功能模块)以外,还包括固定功能模块。元件20的芯31的可变功能模块具备功能存储器25,在不存在来自外部的装载时能够根据需要仅用内部的数据(信息)更新各个功能。也可以用固定功能模块来支持使用频率更高的功能(运算除外),存在能够削减被压缩于功能存储器25的功能信息的量的可能性。
此外,示出了上述元件20由4位构成的例子,但也可以由2位构成,还可以是以8位以上为基础的元件。并且,示出了上述元件20能够使四个周期的功能信息预先存储在触发器或者寄存器27a、27b、24a~24d中并在内部自发地进行控制的例子。也可以将五个周期以上的功能结构信息扩展到内部来反复进行处理。当四个周期的功能信息结束时,从第五周期起可以从外部或者其它存储器取入,也可以从功能存储器25新解码,还可以反复使用已经解码完成的功能信息。
在元件20中执行的处理的反复模式长的情况下,也可以以从外部存储器5分别装载第五周期、第九周期、第十三周期的方式反复进行该装载。在能够使存储器5的存取时间有富余的同时,还能够支持长期模式。
图5示出了布线箱58的内部结构的一例。布线箱58还具备以下功能:以周期为单位改变全局的布线信道51和52的连接,或者从布线信道51或者52经由本地的布线信道55改变与元件20的连接。关于图5示出的例子,利用移位寄存器型的触发器和具有简单的屏蔽功能的AND门来决定是否取入有效数据。
图6示出了在获取单元21a~21d、布线箱58中使与布线信道50中的被指定的总线之间的连接接通和断开的组件61的一例。是该组件61采用了不需要MUX的简单的构造的例子。
图7示出了在投送单元28a~28d、布线箱58中使与布线信道50中的被指定的总线之间的连接接通和断开的组件62的一例。布线信道50是利用时隙的默认的分配进行动作的构造,输出侧的组件62采用了以下结构:仅对布线信道50中的可编程的总线进行驱动,释放不需要的总线。
图8利用流程图示出了数据处理部10的各元件20的定时的控制。关于该控制方法,既可以作为逻辑(逻辑电路)而安装于元件20、定时控制器26等,也可以作为固件、微程序(程序产品)来提供,并被存储在存储器等恰当的记录介质中。
在步骤71中,当定时控制器26判断为是将元件20的输入侧连接于布线信道50的定时(周期)时,在步骤72中将获取单元21a~21d中的某一个接通,在步骤73中锁存被投送到布线信道50的数据。在将获取单元21a~21d接通时,在步骤85中重建布线信道50的纵横的布线信道51和52的连接,对集中在进行该重建而得到的布线信道50中的由元件20投送来的数据进行锁存。之后,在步骤74中使获取单元21a~21d断开,释放布线信道50。
在步骤75中判断被锁存的数据是用于运算还是用于更新功能信息。如果用于更新功能信息,则在步骤81中更新功能存储器25,或者用功能锁存模块24a~24d进行锁存并变更元件20的处理内容。
在步骤75中,如果被锁存的数据用于运算,则在步骤76中,在元件20的内部在该定时(周期)进行指定的处理(运算)。在步骤77中,当定时控制器26判断为是将输出侧连接于布线信道50的定时(周期)时,在步骤78中将投送单元28a~28d中的某一个接通,在步骤79中向布线信道50投送输出数据。在将投送单元28a~28d接通时,在步骤85中重建布线信道50的纵横的布线信道51和52的连接,能够获取集中在进行该重建而得到的布线信道50中的由元件20投送来的数据。之后,在步骤80中使投送单元28a~28d断开,释放布线信道50。
之后,在步骤82中,定时控制器26识别下一个功能信息,并按照该功能信息反复进行元件20的控制。
在图9中示意性地示出布线信道50的占据状况发生变化的情形。图9的(a)示出了以下情况:通过分时地对物理上相同的布线信道50、具体地说布线信道X6和Y2进行接通和断开,来进行在元件C33与元件C11之间进行数据交换的处理(逻辑运算)以及在元件C32与元件C21之间进行数据交换的处理。图9的(b)是表示布线信道X6和Y2被占据的时序图。
在功能信息CD1的情况下,元件C33和C11与布线信道X6和Y2接通,在它们之间进行数据交换。在功能信息CD2的情况下,元件C32和C21与布线信道X6和Y2接通,在它们之间进行数据交换。在功能信息CD3和CD4的情况下,元件C11、C21、C32以及C33与布线信道X6和Y2断开,其它元件20访问这些布线并进行数据的投送和获取。布线信道X6和Y2以周期为单位改变利用方,来分时地占据布线信道。当然也能够使布线信道的利用方固定。
数据处理部10的布线信道50以周期为单位改变发送方和接收方,不会形成用于通过布线信道50进行目标动作的电路。布线信道50被用作与连接于布线信道50的元件(单元)20之间不需要以周期为单位确立通信协议的广播介质,利用方能够以周期为单位访问布线信道。
布线信道50并不作为传递信号的非同步的要素发挥功能,而作为在与发送侧和/或接收侧同步的范围内传递信息的介质(要素)而发挥功能。因此,元件20能够以周期为单位分时地向布线资源输出(投送)与不同的逻辑或者算法相关联的信息,其它单元20能够分时地获取信息(数据、信号)。因而,能够提供一种能够减少布线资源、安装密度高且硬件的利用效率也高的数据处理装置。并且,还能够将布线资源用作以周期为单位进行逻辑运算的要素。
作为逻辑运算元件的芯31既可以是进行加法、乘法等门数比较大的逻辑运算的芯(粗粒度),也可以是四输入以下的AND、NAND、OR、NOR、EXOR等进行门数比较小的逻辑运算的芯(细粒度)。在本例中,采用了细粒度的芯31。关于逻辑运算,既可以是使用查找表的运算,也可以是选择器类型的运算,还可以是存储器类型的运算。
图10示出了包括数据处理装置1的系统(OLP)100的一例。该系统100是对从FAIMS等传感器得到的数据101进行解析的系统,在非电路型的数据处理部10中能够分时或者并行地安装各种功能。该系统100能够用作各种应用程序的平台。应用程序的几个例子是保健监控100a、过程监控100b、安全监控100c、面向消费者的气味业务应用程序100d。除了对装置1输入从FAIMS(离子迁移率传感器)、MS(质量传感器)等传感器获得的数据101以外,还对装置1输入温度、湿度、压力、周边图像、GPS等辅助传感器数据102、采样系统的数据、例如与采样时间、采样对象有关的数据103。
在数据处理部10中例如安装有:解析器110,其判断测量对象物的类别等并设定解析条件;进行基线校正等数据校正的单元111;将峰值归一化或者减轻噪声的单元113;检测或者分离传感器数据101中包含的峰值的单元114;分析引擎115,其根据分离出的峰值来判断种类(性质、属性)和量;引擎116,其使用SOM(自组织映射)、神经网络等方法,根据在分析引擎115中得到的信息来对测量源的化学物质进行类推或者分类;以及经由装置内部的数据库或者网络进行数据库检索来判断测量对象的化学物质的单元(功能)117。这些功能原则上通过选择元件20的信息和访问布线信道的定时的信息被安装于数据处理部10。
CPU 2实现用于辅助数据处理部10的处理的功能。例如,CPU 2提供访问参照数据库的功能124、访问云(LAN)的功能123、用户接口功能122以及数据获取控制功能121。这些功能也能够使用数据处理部10的空闲空间、空闲时间安装于数据处理部10。
为了实时地检测和分析化学物质,需要大规模并行数据处理引擎。通过实时地检测和分析化学物质,能够向用户提供基于疾病检测的生物标识物的鉴定、定量化、健康状态或者生物体功能的监视、远程监视技术的管理医疗之类的划时代的服务。提供该服务的平台是智能的,且能够扩展,需要响应各种应用程序、性能的要求。包括作为非电路型的信息处理部分的数据处理部10的装置1是如下硬件:除了能够作为多个元件能够自如地访问布线信道这样的并行处理硬件发挥功能以外,还能够通过定时控制来动态地编程,并匹配上述要求。
传感器之一是FAIMS(Field Asymmetric ion mobility spectrometer:场非对称波形离子迁移谱仪)。FAIMS适于检测空气等中含有的微量的化学成分,将被应用于警备、环境监控、保健、产业工艺、能量等涉及大范围的应用程序。FAIMS和MS(质量传感器)的芯片级的小型轻量的产品开始面市,通过采用能够以芯片级实现的装置1作为解析用的平台,能够提供一种小型、轻量、机械性和热性牢固且低功率的芯片级的实时化学物质分析装置。
Claims (15)
1.一种具有数据处理部的装置的控制方法,该数据处理部包括多个元件和在上述多个元件之间传送数据的信道,
上述多个元件各自包括:
逻辑元件;
获取单元,其使上述逻辑元件的输入侧与上述信道的连接以周期为单位接通和断开,来控制是否需要取入数据;以及
投送单元,其使上述逻辑元件的输出侧与上述信道的连接以周期为单位接通和断开,
上述数据处理部还包括控制单元,该控制单元控制上述获取单元的上述接通和断开以及上述投送单元的上述接通和断开,
该控制方法包括以下步骤:
上述控制单元以周期为单位控制上述获取单元的上述接通和断开或者上述投送单元的上述接通和断开,以周期为单位变更上述多个元件从上述信道的获取和上述多个元件对上述信道的投送。
2.根据权利要求1所述的控制方法,其特征在于,
上述以周期为单位变更包括以周期为单位变更上述信道的结构。
3.根据权利要求1或2所述的控制方法,其特征在于,
上述以周期为单位变更包括变更上述逻辑元件的处理内容。
4.根据权利要求3所述的控制方法,其特征在于,
上述以周期为单位变更包括以下变更:
上述控制单元自发地以周期为单位控制上述逻辑元件的处理内容、上述获取单元的上述接通和断开或者上述投送单元的上述接通和断开;
通过来自外部的装载来以周期为单位控制上述逻辑元件的处理内容、上述获取单元的上述接通和断开以及上述投送单元的上述接通和断开。
5.一种具有数据处理部的装置,该数据处理部包括多个元件和在上述多个元件之间传送数据的信道,
上述多个元件各自包括:
逻辑元件;
获取单元,其使上述逻辑元件的输入侧与上述信道的连接以周期为单位接通和断开,来控制是否需要获取数据;以及
投送单元,其使上述逻辑元件的输出侧与上述信道的连接以周期为单位接通和断开,
上述数据处理部还包括定时控制单元,该定时控制单元以周期为单位控制上述获取单元的上述接通和断开以及上述投送单元的上述接通和断开。
6.根据权利要求5所述的装置,其特征在于,
上述多个元件各自包括上述定时控制单元。
7.根据权利要求5或6所述的装置,其特征在于,
上述定时控制单元包括以周期为单位变更上述逻辑元件的处理内容的单元。
8.根据权利要求5至7中的任一项所述的装置,其特征在于,
还具有存储器,该存储器存储有用于对上述数据处理部安装应用程序、算法或者逻辑的信息,
用于安装的上述信息包括选择上述多个元件中的某一元件的信息以及定时信息,其中,该定时信息是以周期为单位控制上述获取单元的上述接通和断开以及上述投送单元的上述接通和断开中的至少一方的信息。
9.根据权利要求8所述的装置,其特征在于,
还具有以下单元:从上述存储器经由上述信道向上述多个元件中的每个元件供给用于安装的上述信息的至少一部分的单元。
10.根据权利要求5至9中的任一项所述的装置,其特征在于,
上述信道包括布线群,
上述获取单元包括使与上述布线群中的某一布线的连接以周期为单位接通和断开的单元,
上述投送单元包括使与上述布线群中的某一布线的连接以周期为单位接通和断开的单元。
11.根据权利要求5至10中的任一项所述的装置,其特征在于,
上述信道包括:
第一布线信道,其沿着第一方向配置;以及
第二布线信道,其沿着与上述第一方向不同的第二方向配置,
上述数据处理部包括布线箱,上述第一布线信道和上述第二布线信道分时地连接于该布线箱。
12.根据权利要求11所述的装置,其特征在于,
上述布线箱包括输入侧箱和输出侧箱。
13.根据权利要求5至12中的任一项所述的装置,其特征在于,
上述定时控制单元包括以下功能:
自发地以周期为单位控制上述获取单元的上述接通和断开以及上述投送单元的上述接通和断开;以及
通过来自外部的装载来以周期为单位控制上述获取单元的上述接通和断开以及上述投送单元的上述接通和断开。
14.根据权利要求5至13中的任一项所述的装置,其特征在于,
上述投送单元包括输出含有附加信息的扩展位的单元。
15.根据权利要求5至14中的任一项所述的装置,其特征在于,
上述投送单元包括实现同步功能的支持多信道的输出开关。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013-040536 | 2013-03-01 | ||
JP2013040536 | 2013-03-01 | ||
PCT/JP2014/001129 WO2014132669A1 (ja) | 2013-03-01 | 2014-03-03 | データ処理装置およびその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105027446A true CN105027446A (zh) | 2015-11-04 |
CN105027446B CN105027446B (zh) | 2019-06-21 |
Family
ID=51427943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480011702.8A Expired - Fee Related CN105027446B (zh) | 2013-03-01 | 2014-03-03 | 数据处理装置及其控制方法 |
Country Status (11)
Country | Link |
---|---|
US (3) | US9667256B2 (zh) |
EP (1) | EP2963824B1 (zh) |
JP (2) | JP6290855B2 (zh) |
KR (1) | KR20150127608A (zh) |
CN (1) | CN105027446B (zh) |
AU (1) | AU2014222148A1 (zh) |
CA (1) | CA2901062A1 (zh) |
EA (1) | EA201591613A1 (zh) |
IL (1) | IL240911A0 (zh) |
SG (1) | SG11201506674RA (zh) |
WO (1) | WO2014132669A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107478710A (zh) * | 2017-09-14 | 2017-12-15 | 安徽理工大学 | 一种消除Hadamard离子迁移谱基线漂移失真方法 |
CN110059820A (zh) * | 2017-12-19 | 2019-07-26 | 三星电子株式会社 | 用于计算的系统及方法 |
CN110137103A (zh) * | 2018-02-08 | 2019-08-16 | 株式会社斯库林集团 | 数据处理方法、数据处理装置、数据处理系统及记录介质 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021090711A1 (ja) * | 2019-11-06 | 2021-05-14 | 太陽誘電株式会社 | データ処理装置および情報処理装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1203706A (zh) * | 1995-09-30 | 1998-12-30 | 摩托罗拉公司 | 一种半导体集成电路 |
US6417690B1 (en) * | 1995-05-03 | 2002-07-09 | Btr, Inc. | Floor plan for scalable multiple level tab oriented interconnect architecture |
CN1434953A (zh) * | 1999-12-14 | 2003-08-06 | 爱特梅尔股份有限公司 | 实现动态可重构逻辑电路结构设计的方法 |
CN1518798A (zh) * | 2001-05-24 | 2004-08-04 | Ip菲力股份有限公司 | 集成电路器件 |
US20070210826A1 (en) * | 2006-03-08 | 2007-09-13 | Madurawe Raminda U | Programmable logic devices comprising time multiplexed programmable interconnect |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5963050A (en) * | 1997-02-26 | 1999-10-05 | Xilinx, Inc. | Configurable logic element with fast feedback paths |
US6020760A (en) | 1997-07-16 | 2000-02-01 | Altera Corporation | I/O buffer circuit with pin multiplexing |
EP1416388A4 (en) * | 2001-07-12 | 2006-02-08 | Ip Flex Inc | INTEGRATED CIRCUIT DEVICE |
WO2003023602A1 (fr) * | 2001-09-07 | 2003-03-20 | Ip Flex Inc. | Systeme de traitement de donnees et procede de commande |
EP1659486B1 (en) | 2003-08-29 | 2019-04-17 | Fuji Xerox Co., Ltd. | Data processing device |
WO2006011232A1 (ja) * | 2004-07-30 | 2006-02-02 | Fujitsu Limited | リコンフィギュラブル回路およびリコンフィギュラブル回路の制御方法 |
EP1806847B1 (en) | 2004-10-28 | 2010-02-17 | IP Flex Inc. | Data processing device having reconfigurable logic circuit |
US7493426B2 (en) * | 2005-01-31 | 2009-02-17 | International Business Machines Corporation | Data communication method and apparatus utilizing programmable channels for allocation of buffer space and transaction control |
US7268581B1 (en) | 2005-04-21 | 2007-09-11 | Xilinx, Inc. | FPGA with time-multiplexed interconnect |
JP2007041796A (ja) * | 2005-08-02 | 2007-02-15 | Mitsubishi Electric Corp | コード生成装置 |
JP5420401B2 (ja) | 2006-06-21 | 2014-02-19 | エレメント シーエックスアイ,エルエルシー | フォールト・トレランスを有する集積回路アーキテクチャ |
DE102006032650B3 (de) * | 2006-07-13 | 2007-09-06 | Technotrans Ag | Farbversorgungsvorrichtung für eine Druckmaschine |
EP2063366A4 (en) * | 2006-08-31 | 2012-08-15 | Fuji Xerox Co Ltd | METHOD AND SYSTEM FOR MOUNTING A CIRCUIT MODEL ON A RECONFIGURABLE DEVICE |
US7500023B2 (en) * | 2006-10-10 | 2009-03-03 | International Business Machines Corporation | Facilitating input/output processing by using transport control words to reduce input/output communications |
JP5014899B2 (ja) * | 2007-07-02 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | 再構成可能デバイス |
JP5251171B2 (ja) | 2008-03-06 | 2013-07-31 | 富士通セミコンダクター株式会社 | 論理回路装置 |
DE102011121159A1 (de) * | 2011-12-15 | 2013-06-20 | Olympus Winter & Ibe Gmbh | Resektoskop mit einem Schaft |
-
2014
- 2014-03-03 US US14/771,570 patent/US9667256B2/en active Active
- 2014-03-03 KR KR1020157024247A patent/KR20150127608A/ko not_active Application Discontinuation
- 2014-03-03 AU AU2014222148A patent/AU2014222148A1/en not_active Abandoned
- 2014-03-03 JP JP2015502791A patent/JP6290855B2/ja active Active
- 2014-03-03 EP EP14756929.7A patent/EP2963824B1/en active Active
- 2014-03-03 SG SG11201506674RA patent/SG11201506674RA/en unknown
- 2014-03-03 EA EA201591613A patent/EA201591613A1/ru unknown
- 2014-03-03 CN CN201480011702.8A patent/CN105027446B/zh not_active Expired - Fee Related
- 2014-03-03 CA CA2901062A patent/CA2901062A1/en not_active Abandoned
- 2014-03-03 WO PCT/JP2014/001129 patent/WO2014132669A1/ja active Application Filing
-
2015
- 2015-08-30 IL IL240911A patent/IL240911A0/en unknown
-
2017
- 2017-05-10 US US15/591,632 patent/US10009031B2/en active Active
- 2017-10-10 JP JP2017197078A patent/JP6656217B2/ja active Active
-
2018
- 2018-06-11 US US16/004,975 patent/US20180294814A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6417690B1 (en) * | 1995-05-03 | 2002-07-09 | Btr, Inc. | Floor plan for scalable multiple level tab oriented interconnect architecture |
CN1203706A (zh) * | 1995-09-30 | 1998-12-30 | 摩托罗拉公司 | 一种半导体集成电路 |
CN1434953A (zh) * | 1999-12-14 | 2003-08-06 | 爱特梅尔股份有限公司 | 实现动态可重构逻辑电路结构设计的方法 |
CN1518798A (zh) * | 2001-05-24 | 2004-08-04 | Ip菲力股份有限公司 | 集成电路器件 |
US20070210826A1 (en) * | 2006-03-08 | 2007-09-13 | Madurawe Raminda U | Programmable logic devices comprising time multiplexed programmable interconnect |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107478710A (zh) * | 2017-09-14 | 2017-12-15 | 安徽理工大学 | 一种消除Hadamard离子迁移谱基线漂移失真方法 |
CN110059820A (zh) * | 2017-12-19 | 2019-07-26 | 三星电子株式会社 | 用于计算的系统及方法 |
US11995027B2 (en) | 2017-12-19 | 2024-05-28 | Samsung Electronics Co., Ltd. | Neural processing accelerator |
CN110137103A (zh) * | 2018-02-08 | 2019-08-16 | 株式会社斯库林集团 | 数据处理方法、数据处理装置、数据处理系统及记录介质 |
CN110137103B (zh) * | 2018-02-08 | 2023-08-08 | 株式会社斯库林集团 | 数据处理方法、数据处理装置、数据处理系统及记录介质 |
Also Published As
Publication number | Publication date |
---|---|
IL240911A0 (en) | 2015-10-29 |
EA201591613A1 (ru) | 2016-05-31 |
JP6290855B2 (ja) | 2018-03-07 |
EP2963824B1 (en) | 2020-08-19 |
JP6656217B2 (ja) | 2020-03-04 |
JP2018029377A (ja) | 2018-02-22 |
CN105027446B (zh) | 2019-06-21 |
US9667256B2 (en) | 2017-05-30 |
US10009031B2 (en) | 2018-06-26 |
EP2963824A1 (en) | 2016-01-06 |
WO2014132669A1 (ja) | 2014-09-04 |
JPWO2014132669A1 (ja) | 2017-02-02 |
US20180294814A1 (en) | 2018-10-11 |
EP2963824A4 (en) | 2016-10-19 |
CA2901062A1 (en) | 2014-09-04 |
SG11201506674RA (en) | 2015-09-29 |
AU2014222148A1 (en) | 2015-09-17 |
US20170257102A1 (en) | 2017-09-07 |
US20160020771A1 (en) | 2016-01-21 |
KR20150127608A (ko) | 2015-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103645954B (zh) | 一种基于异构多核体系的cpu调度方法、装置和系统 | |
US10198401B2 (en) | Max pooling in a matrix processing architecture | |
JP6656217B2 (ja) | データ処理装置およびその制御方法 | |
Mikkilineni et al. | The Turing O-Machine and the DIME Network Architecture: Injecting the Architectural Resiliency into Distributed Computing. | |
CN104871140A (zh) | 对于多处理器系统的实时分析和控制 | |
AU2017202110A1 (en) | Runtime creation, assignment, deployment and updating of arbitrary radio waveform techniques for a radio waveform generation device | |
CN114696468A (zh) | 数字配电网边缘计算控制装置及方法 | |
CN110989417B (zh) | 适应fpga局部重构的周期检测系统 | |
CN108076457A (zh) | 一种基于Linux系统的智慧安全型电网专用无线通信模块 | |
KR102539572B1 (ko) | 네트워크 온칩 데이터 처리 방법 및 장치 | |
KR102539571B1 (ko) | 네트워크 온칩 데이터 처리 방법 및 장치 | |
Kidane et al. | NoC based virtualized accelerators for cloud computing | |
US9710349B2 (en) | Storing first computer trace information in memory of second computer | |
Kidane et al. | NoC based virtualized FPGA as cloud Services | |
KR102539573B1 (ko) | 네트워크 온칩 데이터 처리 방법 및 장치 | |
CN114969199A (zh) | 遥感数据的处理方法、装置、系统以及存储介质 | |
TWI644253B (zh) | Data processing device and control method thereof | |
CN103279169B (zh) | 一种等效星载计算机系统 | |
Qin et al. | A mission oriented reconfiguration technology for spaceborne FPGA | |
CN109828948B (zh) | 一种集成人工智能模块的系统芯片 | |
KR102614429B1 (ko) | 재설정 가능한 시스템 프레임워크 및 서버시각 동기부를 포함하는 에지 디바이스용 시스템 온 모듈 | |
CN111209245B (zh) | 数据处理装置、方法及相关产品 | |
RU2604438C1 (ru) | Бортовая реконфигурируемая система встроенного контроля и диагностики космического аппарата | |
Baddar | EXPLORING THE SIMULATION OF DYNAMIC PARTIAL RECONFIGURATION FOR NETWORK ON CHIP (NOC)-BASED FPGA | |
CN117747983A (zh) | 电量的动态电源管理方法、装置、计算机设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20170523 Address after: Ibaraki Applicant after: The Axion Research Co. Address before: Tokyo, Japan, Japan Applicant before: ATONARP Inc. |
|
TA01 | Transfer of patent application right | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190621 Termination date: 20210303 |
|
CF01 | Termination of patent right due to non-payment of annual fee |