JPWO2013161148A1

JPWO2013161148A1 - 受信装置

Info

Publication number: JPWO2013161148A1
Application number: JP2014512306A
Authority: JP
Inventors: 宮野　謙太郎; 謙太郎宮野; 神野　一平; 一平神野
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2012-04-27
Filing date: 2013-02-26
Publication date: 2015-12-21
Also published as: WO2013161148A1

Abstract

高周波受信装置（１２０）は、無線周波数信号の周波数変換のための局部発振信号を出力する第１のＰＬＬ（phase-locked loop）（１２６）と、デジタル信号処理部（１３０）のクロック信号の周波数を決める局部発振信号を出力する第２のＰＬＬ（１２７）とを有する。制御部（１３４）は、デジタル信号処理部（１３０）のクロック信号の高調波が受信帯域内に発生しない第１の条件と、第２のＰＬＬ（１２７）の出力高調波が第１のＰＬＬ（１２６）内のＶＣＯ（voltage controlled oscillator）の発振周波数近傍に発生しない第２の条件とを満たすように、第２のＰＬＬ（１２７）の出力周波数を決定する。

Description

本発明は、無線周波数信号を受信する高周波受信装置等の受信装置に関するものである。

地上デジタルテレビ放送等の受信装置では、無線周波数信号を受信する高周波受信装置が用いられる。

ある従来技術に係る受信装置では、ｐ及びｑをそれぞれ自然数とするとき、局部発振周波数ｆ_ＬＯとシステムクロック信号の周波数ｆ_ＲＥＦとに応じて、ｐ×ｆ_ＬＯ−ｑ×ｆ_ＲＥＦの周波数を持つスプリアスが発生するので、この周波数成分が受信信号の帯域内に入らないように、クロック発生器から出力されるクロック信号の周波数を選択する（特許文献１参照）。

米国特許出願公開第２０１１／００９６８６４号明細書

しかしながら、特許文献１に記載の従来技術では、ｐ×ｆ_ＬＯ−ｑ×ｆ_ＲＥＦの関係以外で発生するスプリアスで受信特性が劣化する場合があり、また、受信周波数の範囲が広い場合、選択できるクロック信号の数を多く用意しなければならないという課題を有していた。

本発明は、前記従来の課題を解決するもので、特定の周波数関係で発生するスプリアスの影響を軽減するとともに、用意するクロック信号の数を少なくすることを目的とする。

前記課題を解決するために、本発明の受信装置は、無線周波数信号の周波数変換のための第１の局部発振信号を出力する第１のＰＬＬ（phase-locked loop）と、前記周波数変換の結果をデジタル信号へ変換するＡ／Ｄ（analog-to-digital）変換部と、第２の局部発振信号を出力する第２のＰＬＬと、前記第２のＰＬＬの出力をそのまま又は分周した周波数のクロック信号を使用して前記デジタル信号を処理するデジタル信号処理部と、前記デジタル信号処理部で使用されるクロック信号の高調波が受信帯域内に発生しない第１の条件と、前記第２のＰＬＬの出力高調波が前記第１のＰＬＬ内の電圧制御発振器（voltage controlled oscillator：ＶＣＯ）の発振周波数近傍に発生しない第２の条件とを満たすように、前記第２のＰＬＬの出力周波数を決定する制御部とを備えた構成を特徴としている。

本構成によれば、第２のＰＬＬ起因のスプリアスが受信帯域内に発生しないので、受信性能を向上させることができる。

また、本発明の受信装置は、無線周波数信号の周波数変換のための第１の局部発振信号を出力する第１のＰＬＬと、前記周波数変換の結果をデジタル信号へ変換するＡ／Ｄ変換部と、第２の局部発振信号を出力する第２のＰＬＬと、前記第２のＰＬＬの出力をそのまま又は分周した周波数のクロック信号を使用して前記デジタル信号を処理するデジタル信号処理部と、前記第２のＰＬＬの出力周波数を切り替えた後、受信帯域内に発生するスプリアス電力が最小となるように、前記第２のＰＬＬの出力周波数を決定する制御部とを備えた構成を特徴としている。

本構成によれば、受信帯域内に発生するスプリアスの影響を最小限にするので、受信性能を向上させることができる。

本発明の受信装置によれば、２つのＰＬＬを搭載しつつ、第２のＰＬＬが受信特性に与える影響を最小限にすることができる。

本発明の実施の形態１における高周波受信装置の構成を示すブロック図である。（ａ）、（ｂ）及び（ｃ）は、図１中の信号Ｓ１〜Ｓ３の各々の本来の周波数帯域の例を示す図である。（ａ）、（ｂ）及び（ｃ）は、図１の高周波受信装置内にて抑制されるべきスプリアスであって、デジタル信号処理部で使用されるクロック信号の高調波と、第２のＰＬＬの出力信号の高調波とにより信号Ｓ１〜Ｓ３の各々に生じると予想されるスプリアスの周波数分布を示す図である。（ａ）及び（ｂ）は、図１の高周波受信装置内にて抑制されるべきスプリアスであって、第２のＰＬＬの出力高調波と隣接チャネル妨害波とにより信号Ｓ１，Ｓ３の各々に生じると予想されるスプリアスの周波数分布を示す図である。図１中の制御部の制御フローを示す図である。本発明の実施の形態２における高周波受信装置の構成を示すブロック図である。図６中の制御部の制御フローを示す図である。本発明の実施の形態３における制御部の制御フローを示す図である。本発明の実施の形態４における無線受信装置の構成を示すブロック図である。

以下、本発明の実施の形態について、図面を参照しながら説明する。

《実施の形態１》
図１は、本発明の実施の形態１における高周波受信装置の構成を示すブロック図である。図１において、高周波受信装置１２０は、アンテナ１１０に接続され、可変利得増幅器１２１と、ミキサ１２２と、アナログフィルタ１２３と、可変利得増幅器１２４と、Ａ／Ｄ変換部１２５と、第１のＰＬＬ１２６と、第２のＰＬＬ１２７と、基準信号発生部１２８と、デジタル信号処理部１３０と、出力部１４０とを有している。

アンテナ１１０は、例えば、地上デジタルテレビ放送の無線周波数信号を受信する。受信する信号は、他の無線通信方式や放送方式による信号であってもよい。

可変利得増幅器１２１は、アンテナ１１０で受信した無線周波数信号Ｓ１を増幅して出力する。ミキサ１２２は、第１のＰＬＬ１２６から出力された局部発振信号Ｓ２が入力され、可変利得増幅器１２１で増幅された無線周波数信号を所定の周波数の信号Ｓ３に変換する。ここで、信号Ｓ３は中間周波数信号又はベースバンド信号である。アナログフィルタ１２３は、ローパスフィルタであって、ミキサ１２２から出力された信号Ｓ３の高周波数成分を減衰させて出力する。可変利得増幅器１２４は、アナログフィルタ１２３で高周波成分が減衰された信号を増幅して出力する。Ａ／Ｄ変換部１２５は、第２のＰＬＬ１２７から出力された信号で動作し、可変利得増幅器１２４で増幅されたアナログ信号をデジタル信号に変換して出力し、かつ第２のＰＬＬ１２７から出力された信号をそのまま又は分周してデジタルクロック信号として出力する。基準信号発生部１２８は、例えば、水晶発振器であり、一定の周波数の発振信号を生成して出力する。第１のＰＬＬ１２６と第２のＰＬＬ１２７とは、基準信号発生部１２８から出力された周波数の信号に基づき、それぞれ局部発振信号を生成して出力する。

デジタル信号処理部１３０は、デジタルフィルタ１３１と、デジタル増幅器１３２と、周波数シフト部１３３と、制御部１３４とを有しており、Ａ／Ｄ変換部１２５から出力された第２のＰＬＬ１２７の周波数又は分周された周波数の信号をそのまま又は分周したデジタルクロック信号で動作する。デジタルフィルタ１３１は、ローパスフィルタであり、Ａ／Ｄ変換部１２５で変換されたデジタル信号の高周波数成分を減衰させて出力する。デジタル増幅器１３２は、デジタルフィルタ１３１で高周波成分が減衰された信号を増幅して出力する。周波数シフト部１３３は、デジタル増幅器１３２で増幅された信号の中心周波数をシフトして出力する。制御部１３４は、受信波の周波数に応じて、第２のＰＬＬ１２７の出力周波数を切り替える。

出力部１４０は、例えば、Ｄ／Ａ変換部又はデジタル出力インターフェースを有する。Ｄ／Ａ変換部は、周波数シフト部１３３から出力されたデジタル信号を、アナログ信号に変換して出力する。デジタル出力インターフェースは、周波数シフト部１３３から出力されたデジタル信号を、例えば、ＬＶＤＳ（low voltage differential signaling）規格に従ったデジタル信号として出力する。デジタル出力インターフェースは、デジタル信号処理部１３０が復調機能を有している場合、Ａ／Ｄ変換部１２５から出力されたデジタル信号を復調した後の信号、例えば、ＴＳ（transport stream）信号を出力する。

図２（ａ）、図２（ｂ）及び図２（ｃ）は、図１中の信号Ｓ１〜Ｓ３の各々の本来の周波数帯域の例を示している。例えば、帯域幅が６ＭＨｚで中心周波数が５９０ＭＨｚの無線周波数信号を受信する場合、図２（ａ）に示すように、５９０ＭＨｚを中心に幅が６ＭＨｚの信号Ｓ１が、アンテナ１１０から入力される。ダイレクトコンバージョン方式で受信する場合、図２（ｂ）に示すように、第１のＰＬＬ１２６からは５９０ＭＨｚの局部発振信号Ｓ２が出力される。ミキサ１２２から出力される信号Ｓ３は、図２（ｃ）に示すように、０ＭＨｚを中心に幅が６ＭＨｚの信号に変換される。

図３（ａ）、図３（ｂ）及び図３（ｃ）は、図１の高周波受信装置１２０内にて抑制されるべきスプリアスであって、デジタル信号処理部１３０で使用されるクロック信号の高調波と、第２のＰＬＬ１２７の出力信号の高調波とにより信号Ｓ１〜Ｓ３の各々に生じると予想されるスプリアスの周波数分布を示している。

例えば、第２のＰＬＬ１２７から１９６．８ＭＨｚの信号が出力され、デジタル信号処理部１３０が、４分周の４９．２ＭＨｚのデジタルクロック信号で動作する場合、図３（ａ）に示すように、デジタル信号処理部１３０で使用される４９．２ＭＨｚの１２倍高調波である５９０．４ＭＨｚの信号が、可変利得増幅器１２１の入力信号Ｓ１から、又はミキサ１２２の入力から混入する。

また、第１のＰＬＬ１２６内のＶＣＯが５９０ＭＨｚの４倍の２３６０ＭＨｚで発振する場合、第２のＰＬＬ１２７から出力される１９６．８ＭＨｚの１２倍の２３６１．６ＭＨｚがＶＣＯに重畳し、図３（ｂ）に示すように、その差の周波数成分である１．６ＭＨｚ離れた信号が第１のＰＬＬ１２６から出力される局部発振信号Ｓ２の左右に発生する。

ミキサ１２２から出力される信号Ｓ３は、図３（ｃ）に示すように、４９．２ＭＨｚの１２倍高調波である５９０．４ＭＨｚと第１のＰＬＬ１２６から出力される５９０ＭＨｚとの差である０．４ＭＨｚのスプリアスと、第１のＰＬＬ１２６から出力される局部発振信号Ｓ２の±１．６ＭＨｚでミキシングされた帯域幅６ＭＨｚで中心周波数±１．６ＭＨｚのスプリアスとが、受信帯域内に発生する。

受信帯域内に発生するスプリアスは、受信性能に影響を与える。このようなスプリアスを抑制するためには、選局する際に、以上の例の場合、デジタル信号処理部１３０で使用される周波数の高調波が５９３ＭＨｚ（第１のＰＬＬ１２６の局部発振周波数＋帯域幅／２）より大きいか又は５８７ＭＨｚ（第１のＰＬＬ１２６の局部発振周波数−帯域幅／２）未満になり、かつ第２のＰＬＬ１２７の局部発振周波数の高調波が２３６６ＭＨｚ（第１のＰＬＬ１２６のＶＣＯの発振周波数＋帯域幅）より大きいか又は２３５４ＭＨｚ（第１のＰＬＬ１２６のＶＣＯの発振周波数−帯域幅）未満になるように、第２のＰＬＬ１２７の出力周波数を選択する必要がある。

図４（ａ）及び図４（ｂ）は、図１の高周波受信装置１２０内にて抑制されるべきスプリアスであって、第２のＰＬＬ１２７の高調波と隣接チャネル妨害波とにより信号Ｓ１，Ｓ３の各々に生じると予想されるスプリアスの周波数分布を示している。

例えば、帯域幅が６ＭＨｚで中心周波数が５９０ＭＨｚの受信波に対して、帯域幅が６ＭＨｚで中心周波数が５９６ＭＨｚの妨害波（隣接チャネル妨害波）が存在し、第２のＰＬＬ１２７から１９８ＭＨｚの信号が出力される場合、図４（ａ）に示すように、第２のＰＬＬ１２７から出力される１９８ＭＨｚの６倍の周波数（高調波周波数）１１８８ＭＨｚと、妨害波の中心周波数５９６ＭＨｚとの差の周波数である５９２ＭＨｚが中心周波数となる帯域幅６ＭＨｚの信号が、可変利得増幅器１２１の入力信号Ｓ１から、又はミキサ１２２の入力から混入する。ミキサ１２２から出力される信号Ｓ３は、図４（ｂ）に示すように、可変利得増幅器１２１又はミキサ１２２の入力から混入した信号の中心周波数５９２ＭＨｚと第１のＰＬＬ１２６から出力される５９０ＭＨｚとの差である中心周波数２ＭＨｚで帯域幅６ＭＨｚのスプリアスが、受信帯域内に発生する。

このようなスプリアスを抑制するためには、第２のＰＬＬ１２７の局部発振周波数の高調波が１１９２ＭＨｚ（妨害波の中心周波数＋第１のＰＬＬ１２６の局部発振周波数＋帯域幅）より大きいか又は１１８０ＭＨｚ（妨害波の中心周波数＋第１のＰＬＬ１２６の局部発振周波数−帯域幅）未満になるように、第２のＰＬＬ１２７の出力周波数を選択する必要がある。

ここで、Ｌ、Ｍ及びＮをそれぞれ自然数とし、受信信号の帯域幅をＢＷ、第１のＰＬＬ１２６の局部発振周波数をＰＬＬ１_ｆｒｅｑ、第１のＰＬＬ１２６のＶＣＯの発振周波数をＶＣＯ_ｆｒｅｑ、第２のＰＬＬ１２７の局部発振周波数をＰＬＬ２_ｆｒｅｑ、デジタル信号処理部１３０で使用されるデジタルクロック周波数をＰＬＬ２_ｆｒｅｑ／Ｍとすると、
ＰＬＬ１_ｆｒｅｑ−Ｎ×ＰＬＬ２_ｆｒｅｑ／Ｍ＞＋ＢＷ／２ …（１）
ＰＬＬ１_ｆｒｅｑ−Ｎ×ＰＬＬ２_ｆｒｅｑ／Ｍ＜−ＢＷ／２ …（２）
ＶＣＯ_ｆｒｅｑ−Ｌ×ＰＬＬ２_ｆｒｅｑ＞＋ＢＷ …（３）
ＶＣＯ_ｆｒｅｑ−Ｌ×ＰＬＬ２_ｆｒｅｑ＜−ＢＷ …（４）
を満たすように第２のＰＬＬ１２７の出力周波数を選択すればよい。すなわち、Ｘ＝ＰＬＬ１_ｆｒｅｑ−Ｎ×ＰＬＬ２_ｆｒｅｑ／ＭとするときＸの絶対値（ａｂｓＸ）がＢＷ／２より大きくなり、かつＹ＝ＶＣＯ_ｆｒｅｑ−Ｌ×ＰＬＬ２_ｆｒｅｑとするときＹの絶対値（ａｂｓＹ）がＢＷより大きくなればよい。

また、Ｐ及びＱをそれぞれ自然数として、±Ｑチャネルまでの妨害波に対して特性で劣化がないように考慮する場合、妨害波の中心周波数はＰＬＬ１_ｆｒｅｑ±Ｑ×ＢＷとなるので、
２×ＰＬＬ１_ｆｒｅｑ−Ｐ×ＰＬＬ２_ｆｒｅｑ＞＋（Ｑ＋１）×ＢＷ …（５）
２×ＰＬＬ１_ｆｒｅｑ−Ｐ×ＰＬＬ２_ｆｒｅｑ＜−（Ｑ＋１）×ＢＷ …（６）
を満たすように第２のＰＬＬ１２７の出力周波数を選択すればよい。すなわち、Ｚ＝２×ＰＬＬ１_ｆｒｅｑ−Ｐ×ＰＬＬ２_ｆｒｅｑとするときＺの絶対値（ａｂｓＺ）が（Ｑ＋１）×ＢＷより大きくなればよい。

図５は、Ａ［ＭＨｚ］、Ｂ［ＭＨｚ］、Ｃ［ＭＨｚ］、Ｄ［ＭＨｚ］、Ｅ［ＭＨｚ］の５種類の周波数からＰＬＬ２_ｆｒｅｑを選択可能な場合に、制御部１３４における制御フローを示している。

ステップ３０１では、制御部１３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ａ［ＭＨｚ］を選択する。ステップ３０２では、Ｘを計算し、Ｘの絶対値がＢＷ／２より大であれば、ステップ３０３に進み、ＢＷ／２以下であれば、ステップ３２１に進む。ステップ３０３では、Ｙを計算し、Ｙの絶対値がＢＷより大であれば、ステップ３１２に進み、ＢＷ以下であれば、ステップ３０４に進む。ステップ３１２では、制御部１３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ａ［ＭＨｚ］を選択し、終了する。ステップ３０４では、制御部１３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｂ［ＭＨｚ］を選択する。ステップ３０５では、Ｙを計算し、Ｙの絶対値がＢＷより大であれば、ステップ３３０に進み、ＢＷ以下であれば、ステップ３０６に進む。ステップ３３０では、制御部１３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｂ［ＭＨｚ］を選択し、終了する。ステップ３０６では、制御部１３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｃ［ＭＨｚ］を選択する。ステップ３０７では、Ｙを計算し、Ｙの絶対値がＢＷより大であれば、ステップ３４８に進み、ＢＷ以下であれば、ステップ３０８に進む。ステップ３４８では、制御部１３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｃ［ＭＨｚ］を選択し、終了する。ステップ３０８では、制御部１３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｄ［ＭＨｚ］を選択する。ステップ３０９では、Ｙを計算し、Ｙの絶対値がＢＷより大であれば、ステップ３６６に進み、ＢＷ以下であれば、ステップ３１０に進む。ステップ３６６では、制御部１３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｄ［ＭＨｚ］を選択し、終了する。ステップ３１０では、制御部１３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｅ［ＭＨｚ］を選択する。ステップ３１１では、Ｙを計算し、Ｙの絶対値がＢＷより大であれば、ステップ３８３に進み、ＢＷ以下であれば、ステップ３１２に進む。ステップ３８３では、制御部１３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｅ［ＭＨｚ］を選択し、終了する。

ステップ３２１では、制御部１３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｂ［ＭＨｚ］を選択する。ステップ３２２では、Ｘを計算し、Ｘの絶対値がＢＷ／２より大であれば、ステップ３２３に進み、ＢＷ／２以下であれば、ステップ３４１に進む。ステップ３２３では、Ｙを計算し、Ｙの絶対値がＢＷより大であれば、ステップ３３０に進み、ＢＷ以下であれば、ステップ３２４に進む。ステップ３２４では、制御部１３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｃ［ＭＨｚ］を選択する。ステップ３２５では、Ｙを計算し、Ｙの絶対値がＢＷより大であれば、ステップ３４８に進み、ＢＷ以下であれば、ステップ３２６に進む。ステップ３２６では、制御部１３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｄ［ＭＨｚ］を選択する。ステップ３２７では、Ｙを計算し、Ｙの絶対値がＢＷより大であれば、ステップ３６６に進み、ＢＷ以下であれば、ステップ３２８に進む。ステップ３２８では、制御部１３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｅ［ＭＨｚ］を選択する。ステップ３２９では、Ｙを計算し、Ｙの絶対値がＢＷより大であれば、ステップ３８３に進み、ＢＷ以下であれば、ステップ３３０に進む。

ステップ３４１では、制御部１３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｃ［ＭＨｚ］を選択する。ステップ３４２では、Ｘを計算し、Ｘの絶対値がＢＷ／２より大であれば、ステップ３４３に進み、ＢＷ／２以下であれば、ステップ３６１に進む。ステップ３４３では、Ｙを計算し、Ｙの絶対値がＢＷより大であれば、ステップ３４８に進み、ＢＷ以下であれば、ステップ３４４に進む。ステップ３４４では、制御部１３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｄ［ＭＨｚ］を選択する。ステップ３４５では、Ｙを計算し、Ｙの絶対値がＢＷより大であれば、ステップ３６６に進み、ＢＷ以下であれば、ステップ３４６に進む。ステップ３４６では、制御部１３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｅ［ＭＨｚ］を選択する。ステップ３４７では、Ｙを計算し、Ｙの絶対値がＢＷより大であれば、ステップ３８３に進み、ＢＷ以下であれば、ステップ３４８に進む。

ステップ３６１では、制御部１３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｄ［ＭＨｚ］を選択する。ステップ３６２では、Ｘを計算し、Ｘの絶対値がＢＷ／２より大であれば、ステップ３６３に進み、ＢＷ／２以下であれば、ステップ３８１に進む。ステップ３６３では、Ｙを計算し、Ｙの絶対値がＢＷより大であれば、ステップ３６６に進み、ＢＷ以下であれば、ステップ３６４に進む。ステップ３６４では、制御部１３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｅ［ＭＨｚ］を選択する。ステップ３６５では、Ｙを計算し、Ｙの絶対値がＢＷより大であれば、ステップ３８３に進み、ＢＷ以下であれば、ステップ３６６に進む。

ステップ３８１では、制御部１３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｅ［ＭＨｚ］を選択する。ステップ３８２では、Ｘを計算し、Ｘの絶対値がＢＷ／２より大であれば、ステップ３８３に進み、ＢＷ／２以下であれば、ステップ３１２に進む。

図５の制御フローで、±Ｑチャネルまでの妨害波に対する特性を考慮する場合、ステップ３０３、３０５、３０７、３０９、３１１、３２３、３２５、３２７、３２９、３４３、３４５、３４７、３６３、３６５で、更にＺを計算し、Ｚの絶対値が（Ｑ＋１）×ＢＷより大であるか否かを判断すればよい。

このように、図１の高周波受信装置１２０によると、受信帯域内にデジタル信号処理部１３０の高調波が発生しないとともに、第１のＰＬＬ１２６内のＶＣＯの発振周波数近傍に第２のＰＬＬ１２７の高調波が発生しないので、第２のＰＬＬ１２７起因のスプリアスの影響を軽減することができる。更に、妨害波を考慮した第２のＰＬＬ１２７起因のスプリアスの影響も軽減することができる。なお、第１のＰＬＬ１２６の構成は、アナログ、デジタルを特に問わず、選択できる第２のＰＬＬ１２７の局部発振周波数の数、周波数も特に問わない。また、基準信号発生部１２８は、１つでなくてもよい。

《実施の形態２》
図６は、本発明の実施の形態２における高周波受信装置の構成を示すブロック図である。図６において、高周波受信装置４２０は、高周波スイッチ４２９と、デジタル信号処理部４３０とを有し、デジタル信号処理部４３０が、周波数シフト部４３５と、デジタルフィルタ４３６と、電力検出部４３７と、制御部４３４とを有している点が、図１と異なっている。

高周波スイッチ４２９は、アンテナ１１０で受信した無線周波数信号が可変利得増幅器１２１に入力されるか否かを切り替える。周波数シフト部４３５は、周波数シフト部１３３と同じ機能を有しており、デジタル増幅器１３２で増幅された信号の中心周波数をシフトして出力する。デジタルフィルタ４３６は、デジタルフィルタ１３１と同じ機能を有しており、周波数シフト部４３５から出力された信号の高周波数成分（受信帯域外の成分）を減衰させて出力する。電力検出部４３７は、デジタルフィルタ４３６で高周波成分が減衰された信号の受信帯域内のスプリアス電力をモニタする。制御部４３４は、電力検出部４３７で検出されたスプリアス電力に基づき、第２のＰＬＬ１２７の出力周波数を切り替える。

図７は、Ａ［ＭＨｚ］、Ｂ［ＭＨｚ］、Ｃ［ＭＨｚ］、Ｄ［ＭＨｚ］、Ｅ［ＭＨｚ］の５種類の周波数からＰＬＬ２_ｆｒｅｑを選択可能な場合に、制御部４３４における制御フローを示している。

ステップ５０１では、受信周波数に応じて、第１のＰＬＬ１２６の出力周波数を設定する。ステップ５０２では、高周波スイッチ４２９をＯＦＦにして、アンテナ１１０から可変利得増幅器１２１への入力を遮断し、受信帯域内に発生する電力は、高周波受信装置４２０内で発生するスプリアス起因とする。ステップ５０３では、発生したスプリアスによってゲイン設定が変わらないように、高周波受信装置４２０内のアナログ回路の可変利得増幅器１２１，１２４の各ゲイン設定を固定にする。ステップ５０４では、制御部４３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ａ［ＭＨｚ］を選択し、電力検出部４３７の検出結果をモニタする。ステップ５０５では、制御部４３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｂ［ＭＨｚ］を選択し、電力検出部４３７の検出結果をモニタする。ステップ５０６では、制御部４３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｃ［ＭＨｚ］を選択し、電力検出部４３７の検出結果をモニタする。ステップ５０７では、制御部４３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｄ［ＭＨｚ］を選択し、電力検出部４３７の検出結果をモニタする。ステップ５０８では、制御部４３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｅ［ＭＨｚ］を選択し、電力検出部４３７の検出結果をモニタする。ステップ５０９では、ステップ５０４〜５０８での電力検出部４３７の検出結果を比較し、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ａ［ＭＨｚ］を選択したときの検出結果が最小だった場合、ステップ５１０に進み、最小ではなかった場合、ステップ５１９に進む。ステップ５１０では、制御部４３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ａ［ＭＨｚ］を選択する。ステップ５１１では、高周波受信装置４２０内のアナログ回路の可変利得増幅器１２１，１２４の各ゲイン設定固定を解除する。ステップ５１２では、高周波スイッチ４２９をＯＮにして、アンテナ１１０から可変利得増幅器１２１への入力遮断を解除する。

ステップ５１９では、ステップ５０４〜５０８での電力検出部４３７の検出結果を比較し、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｂ［ＭＨｚ］を選択したときの検出結果が最小だった場合、ステップ５２０に進み、最小ではなかった場合、ステップ５２９に進む。ステップ５２０では、制御部４３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｂ［ＭＨｚ］を選択する。そして、処理はステップ５１１へ進む。

ステップ５２９では、ステップ５０４〜５０８での電力検出部４３７の検出結果を比較し、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｃ［ＭＨｚ］を選択したときの検出結果が最小だった場合、ステップ５３０に進み、最小ではなかった場合、ステップ５３９に進む。ステップ５３０では、制御部４３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｃ［ＭＨｚ］を選択する。そして、処理はステップ５１１へ進む。

ステップ５３９では、ステップ５０４〜５０８での電力検出部４３７の検出結果を比較し、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｄ［ＭＨｚ］を選択したときの検出結果が最小だった場合、ステップ５４０に進み、最小ではなかった場合、ステップ５４９に進む。ステップ５４０では、制御部４３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｄ［ＭＨｚ］を選択する。そして、処理はステップ５１１へ進む。

ステップ５４９では、ステップ５０４〜５０８での電力検出部４３７の検出結果を比較し、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｅ［ＭＨｚ］を選択したときの検出結果が最小だった場合、ステップ５５０に進み、最小ではなかった場合、ステップ５１０に進む。ステップ５５０では、制御部４３４は、第２のＰＬＬ１２７の局部発振周波数としてＰＬＬ２_ｆｒｅｑ＝Ｅ［ＭＨｚ］を選択する。そして、処理はステップ５１１へ進む。

このように、図６の高周波受信装置４２０によると、受信帯域内に発生するスプリアス電力を比較するので、第２のＰＬＬ１２７起因のスプリアスの影響を最小限にするとともに、第２のＰＬＬ１２７以外が起因となるスプリアスが発生したとしてもその影響を最小限にすることができる。なお、選択できる第２のＰＬＬ１２７の局部発振周波数の数、周波数は特に問わない。

《実施の形態３》
図８は、本実施の形態３における図６の制御部４３４における制御フローを示している。図５のステップ３１１に相当する図８のステップ６１１では、Ｙを計算し、Ｙの絶対値がＢＷ以下であれば、図７のＳＴＡＲＴへ進む。図５のステップ３２９に相当する図８のステップ６２９と、図５のステップ３４７に相当する図８のステップ６４７と、図５のステップ３６５に相当する図８のステップ６６５と、図８にて追加されたステップ６８３とでも、同様の判定処理をする。図５のステップ３８２に相当する図８のステップ６８２では、Ｘを計算し、Ｘの絶対値がＢＷ／２以下であれば、図７のＳＴＡＲＴへ進む。なお、これらのステップにてＸ及びＹだけでなく、Ｚをも計算して判定してもよい。

図５の制御フローでは、例えば、受信信号の帯域幅が６ＭＨｚ、受信周波数が５０ＭＨｚ、第１のＰＬＬ１２６の局部発振周波数が５０ＭＨｚで、Ａ＝１９０ＭＨｚ、Ｂ＝１９４ＭＨｚ、Ｃ＝１９８ＭＨｚ、Ｄ＝２０２ＭＨｚ、Ｅ＝２０６ＭＨｚの５種類の周波数からＰＬＬ２_ｆｒｅｑを選択可能で、デジタル信号処理部１３０で使用される周波数がＰＬＬ２_ｆｒｅｑ／４の場合、ステップ３０２でＮＯ、ステップ３２２でＮＯ、ステップ３４２でＮＯ、ステップ３６２でＮＯ、ステップ３８２でＮＯとなり、受信帯域内にデジタル信号処理部１３０の高調波が発生するが、ＰＬＬ２_ｆｒｅｑ＝１９０ＭＨｚが選択される。この場合、ＰＬＬ２_ｆｒｅｑは１８８ＭＨｚ（（第１のＰＬＬ１２６の局部発振周波数−帯域幅／２）×４）未満か２１２ＭＨｚ（（第１のＰＬＬ１２６の局部発振周波数＋帯域幅／２）×４）より大きいかの選択肢を増やす必要がある。ステップ３８２と同様に、ステップ３１１、３２９、３４７、３６５でＮＯの場合、ＶＣＯの発振周波数近傍に第２のＰＬＬ１２７の高調波が発生する。しかし、図８の制御フローの場合、受信帯域内に発生する第２のＰＬＬ１２７起因のスプリアスの影響を最小限にすることができる。また、図７の制御フローが頻繁に発生しないので、選局する際に、第２のＰＬＬ１２７の出力周波数を選択するまでの期間を短くすることができる。

このように、図８の制御フローを用いた図６の高周波受信装置４２０によると、第２のＰＬＬ１２７の出力周波数の選択肢を増やすことなく、第２のＰＬＬ１２７起因のスプリアスの影響を最小限にするとともに、第２のＰＬＬ１２７以外が起因となるスプリアスが発生したとしてもその影響を最小限にすることができる。なお、選択できる第２のＰＬＬ１２７の局部発振周波数の数、周波数は特に問わない。

《実施の形態４》
図９は、本発明の実施の形態４における無線受信装置の構成を示すブロック図である。図９において、無線受信装置７００は、アンテナ１１０と、図１の高周波受信装置１２０と、復調部７３０とを有している。

復調部７３０は、高周波受信装置１２０の出力部１４０から出力された信号に対して復調処理を行い、復調結果を出力する。高周波受信装置１２０が複数の無線通信方式又は複数の放送方式に対応している場合、複数の復調回路部を有することで、複数の無線通信方式又は複数の放送方式に対応した無線受信装置７００とすることができる。

このように、図９の無線受信装置７００によると、受信帯域内にデジタル信号処理部１３０のクロック信号の高調波が発生せず、また、第１のＰＬＬ１２６内のＶＣＯの発振周波数近傍に第２のＰＬＬ１２７の高調波が発生せず、更に、受信帯域内に妨害波を考慮した第２のＰＬＬ１２７起因のスプリアスが発生しないので、第２のＰＬＬ１２７起因のスプリアスの影響を軽減することができる。なお、高周波受信装置１２０の部分は、図６の高周波受信装置４２０でもよく、また、制御フローは図７、図８でもよく、受信する無線通信方式、放送方式は特に問わない。

本発明は、受信帯域内に発生するスプリアスの影響を最小限にすることができるので、高周波受信装置、無線受信装置等に有用である。

１１０アンテナ
１２０，４２０高周波受信装置
１２１可変利得増幅器
１２２ミキサ
１２３アナログフィルタ
１２４可変利得増幅器
１２５Ａ／Ｄ変換部
１２６第１のＰＬＬ
１２７第２のＰＬＬ
１２８基準信号発生部
１３０，４３０デジタル信号処理部
１３１，４３６デジタルフィルタ
１３２デジタル増幅器
１３３，４３５周波数シフト部
１３４，４３４制御部
１４０出力部
４２９高周波スイッチ
４３７電力検出部
７００無線受信装置
７３０復調部

Claims

無線周波数信号の周波数変換のための第１の局部発振信号を出力する第１のＰＬＬと、
前記周波数変換の結果をデジタル信号へ変換するＡ／Ｄ変換部と、
第２の局部発振信号を出力する第２のＰＬＬと、
前記第２のＰＬＬの出力をそのまま又は分周した周波数のクロック信号を使用して前記デジタル信号を処理するデジタル信号処理部と、
前記デジタル信号処理部で使用されるクロック信号の高調波が受信帯域内に発生しない第１の条件と、前記第２のＰＬＬの出力高調波が前記第１のＰＬＬ内の電圧制御発振器の発振周波数近傍に発生しない第２の条件とを満たすように、前記第２のＰＬＬの出力周波数を決定する制御部とを備えたことを特徴とする受信装置。
請求項１記載の受信装置において、
前記制御部は、前記第２のＰＬＬの出力高調波と妨害波の周波数との差の周波数が受信帯域内に発生しない第３の条件を更に満たすように、前記第２のＰＬＬの出力周波数を決定することを特徴とする受信装置。
請求項１記載の受信装置において、
前記制御部は、前記デジタル信号処理部で使用されるクロック信号の高調波が受信帯域内に発生しない第１の条件と、前記第２のＰＬＬの出力高調波が前記第１のＰＬＬ内の電圧制御発振器の発振周波数近傍に発生しない第２の条件とを満たさない場合に、受信帯域内に発生するスプリアス電力が最小となるように、前記第２のＰＬＬの出力周波数を決定することを特徴とする受信装置。
請求項１記載の受信装置において、
前記制御部は、前記デジタル信号処理部で使用されるクロック信号の高調波が受信帯域内に発生しない第１の条件と、前記第２のＰＬＬの出力高調波が前記第１のＰＬＬ内の電圧制御発振器の発振周波数近傍に発生しない第２の条件と、前記第２のＰＬＬの出力高調波と妨害波の周波数との差の周波数が受信帯域内に発生しない第３の条件とを満たさない場合に、受信帯域内に発生するスプリアス電力が最小となるように、前記第２のＰＬＬの出力周波数を決定することを特徴とする受信装置。
無線周波数信号の周波数変換のための第１の局部発振信号を出力する第１のＰＬＬと、
前記周波数変換の結果をデジタル信号へ変換するＡ／Ｄ変換部と、
第２の局部発振信号を出力する第２のＰＬＬと、
前記第２のＰＬＬの出力をそのまま又は分周した周波数のクロック信号を使用して前記デジタル信号を処理するデジタル信号処理部と、
前記第２のＰＬＬの出力周波数を切り替えた後、受信帯域内に発生するスプリアス電力が最小となるように、前記第２のＰＬＬの出力周波数を決定する制御部とを備えたことを特徴とする受信装置。
請求項１〜５のいずれか１項に記載の受信装置において、
前記デジタル信号処理部の出力を復調処理する復調部を更に備えたことを特徴とする受信装置。