JPWO2013128767A1 - 撮像システム - Google Patents

Abstract

撮像システムは、内視鏡挿入部先端に配設した撮像素子とプロセッサとが通信可能な撮像システムであって、プロセッサから撮像素子に対して一括して送信されるべき複数の制御パラメータ群とこれらパラメータに係るチェックサム符号を送信し、撮像素子ではこのチェックサムに基づいて受信した複数の制御パラメータが全て正常であるときのみ当該制御パラメータをレジスタに反映させる。

Description

本発明は内視鏡先端に配設される撮像素子を備えた内視鏡を含む撮像システムに関する。

近年、医療用分野及び工業用分野において撮像素子を備えた内視鏡が広く用いられるようになっている。

また、内視鏡に着脱自在に接続され、内視鏡に係る各種信号処理をプロセッサと称する信号処理装置により担う技術も知られるところにある。

さらに、この種の内視鏡においては、挿入部先端側に配設された撮像素子において、起動時または起動後に当該撮像素子を制御するための複数の制御パラメータを取得し、適宜レジスタ設定を行う必要がある。なお、レジスタ設定としては、日本酷特開２０１１−１４７５４８号公報に挙げられる例が知られている。

この複数の制御パラメータは、例えばＦＰＧＡにより構成される制御部から送出されるが、この種の内視鏡の場合、撮像素子周辺に確保できるスペース上の制約から、当該制御部等は内視鏡の操作部、内視鏡とプロセッサを接続するコネクタの他、プロセッサ自体に配設されることとなる。

しかしながら、内視鏡挿入部先端に配設された撮像素子と、例えば上記プロセッサとを接続するケーブルは比較的長距離に及び、また、内視鏡装置を用いた手技の現場においては近接した位置に電気メス等のノイズ発生源も多く配設されるため、当該接続ケーブルには外乱によるノイズが混入しやすく、これにより伝送される信号が乱れ、いわゆる通信データが化けてしまう等の不具合が懸念される。

そして、上述した撮像素子を制御するための複数の制御パラメータは、複数のパラメータのうち一部でも通信データに誤りがあると正常な撮影制御が困難になってしまう。

本発明は上述した点に鑑みてなされたもので、内視鏡挿入部先端に配設された撮像素子に対して、撮影制御のための複数の制御パラメータを通信ケーブルを介して送信する場合において、必要な複数の制御パラメータを正確に伝送し、常に正常な撮影制御を行い得る撮像システムを提供することを目的とする。

本発明の一態様の撮像システムは、光を受光して光電変換を行うことにより、画像信号を生成して出力する撮像装置と、前記撮像装置を駆動制御するための制御パラメータを送出する制御装置と、を備え、前記撮像装置と前記制御装置とが通信可能な撮像システムであって、前記制御装置に設けられ、前記撮像装置に対して、前記撮像装置の撮影を制御する複数の制御パラメータを送信する第１の通信部と、前記撮像装置に設けられ、前記第１の通信部から送信された制御パラメータを受信する第２の通信部と、前記第２の通信部において受信した前記複数の制御パラメータが正常であるか否かを判定する判定部と、前記撮像装置に設けられ、前記判定部における判定結果に基づいて、前記第２の通信部において受信した前記複数の制御パラメータにより撮影制御を行うための撮影制御部と、を具備する。

本発明の第１の実施形態の撮像システムの全体構成を示す図。 第１の実施形態の撮像システムにおける電気系の構成を示す図。 第１の実施形態の撮像システムにおいて送信される制御パラメータの一例を説明する図。 第１の実施形態の撮像システムにおいて送信される制御パラメータの通信内容と誤り検出符号の一例を示した図。 本発明の第２の実施形態の撮像システムにおいて送信される制御パラメータの通信内容と誤り検出符号の一例を示した図。 本発明の第３の実施形態の撮像システムにおいて送信される制御パラメータの通信内容と誤り検出符号の一例を示した図。 本発明の第４の実施形態の撮像システムにおける電気系の構成を示す図。 本発明の第６の実施形態の撮像システムにおける電気系の構成を示す図。 本発明の第８の実施形態の撮像システムの全体構成を示す図。 本発明の第９の実施形態の撮像システムの全体構成を示す図。 本発明の第１０の実施形態の撮像システムの全体構成を示す図。

以下、図面を参照して本発明の実施の形態について詳細に説明する。

（第１の実施形態）
図１に示すように本発明の第１の実施形態による撮像装置を備える撮像システム１は、撮像素子１００を備えた内視鏡２と、内視鏡２が着脱自在に接続され、内視鏡２に照明光を供給する光源装置３と、内視鏡２が着脱自在に接続され、所定の信号処理を行う信号処理装置としてのプロセッサ４と、プロセッサ４により生成された画像信号を内視鏡画像として表示する表示装置としてのモニタ５と、を備える。

内視鏡２は、体腔内に挿入される細長の挿入部６と、この挿入部６の後端に設けられた操作部７と、この操作部７から延出されたユニバーサルコード８とを有する。ユニバーサルコード８は、その基端付近又は途中でライトガイドコード９と、信号コード（信号ケーブル）１０に分岐する。ライトガイドコード９の端部の光源用コネクタ１１は、光源装置３に着脱自在に接続され、信号コード１０の端部の信号用コネクタ１２は、プロセッサ４に着脱自在に接続される。

挿入部６、操作部７、ユニバーサルコード８内には照明光を伝送するライトガイド１３が挿通されている。そして、光源用コネクタ１１を光源装置３に接続することにより、光源装置３からの照明光をライトガイド１３により伝送し、挿入部６の先端部１４に設けられた照明窓に取り付けられたライトガイド先端面から、伝送した照明光を出射する。なお、光源用コネクタ１１と信号用コネクタ１２とが一体となったコネクタを光源装置３に接続し、信号用コネクタ１２の信号を、光源装置３とプロセッサ４を接続するケーブルにより、プロセッサ４とやり取りする構成にしても良い。

先端部１４には照明窓に隣接して観察窓（撮像窓）が設けられ、観察窓には照明された患部等の被写体の光学像を結ぶ対物レンズ１５が取り付けられている。この対物レンズ１５の結像位置には、例えばＣＭＯＳイメージセンサにより構成される撮像素子（以下、ＣＩＳと略記する）１００が配設されている。

前記ＣＩＳ１００は、挿入部６およびユニバーサルコード８内に挿通された総合同軸ケーブル１０１を介して信号用コネクタ１２の内部に設けたコネクタ１６と接続され、また、このコネクタ１６は、プロセッサ４に着脱自在に接続される。

プロセッサ４は、撮像素子等の動作に必要な複数の電源電圧の電源を発生する図示しない電源回路と、撮像素子から出力される撮像信号に対する所定の信号処理を行う信号処理回路（図１では図示せず）と、前記電源回路及び信号処理回路を含む制御を行う制御回路（図１では図示せず）と、を備えると共に、前記ＣＩＳ１００を制御するための複数の制御パラメータを当該ＣＩＳ１００に対して送信するための、例えばＦＰＧＡにより構成された制御部（ＦＰＧＡ）２００と、前記複数の制御パラメータに係る情報を格納したメモリ２０１と、を備える。なお、プロセッサ４における他の構成要素については、後に詳述する。

本実施形態においては、制御部（ＦＰＧＡ）２００がメモリ２０１から複数の制御パラメータに係る諸設定値を読み出し、この設定値を総合同軸ケーブル１０１を介してＣＩＳ１００に通信により伝送するようになっている。なお、複数の制御パラメータの伝送作用については、後に詳述する。

また、この制御部２００は、本実施形態においてはＦＰＧＡにて構成されるが、これに限らず、他の通信デバイスであってもよい。

前記総合同軸ケーブル１０１は、前記ＣＩＳ１００の出力端から前記挿入部６において延出し、さらにユニバーサルコード８内を挿通して前記信号用コネクタ１２の内部に設けたコネクタ１６を介してプロセッサ４に着脱自在に接続される。

この総合同軸ケーブル１０１は、前記ＣＩＳ１００とプロセッサ４と接続するケーブルであって、前記ＣＩＳ１００に供給される電源が伝送される他、当該ＣＩＳ１００から送信される同期信号が重畳された映像信号（シリアル信号）、プロセッサ４から送信される垂直同期信号（ＶＤ）およびプロセッサ４からＣＩＳ１００に向けて送信される複数の制御パラメータの通信内容および誤り訂正符号または誤り検出符号等が送受信される。

また、この総合同軸ケーブル１０１は、挿入部６の外装部材によるシールド部材によりシールドされている。さらにこのシールド部材は、操作部７の外装部材によるシールド部材、ユニバーサルコード８の外装部材によるシールド部材、および信号用コネクタ１２のシールド部材等に電気的に接続される。

図２は、本実施形態の撮像システムにおける電気系の構成を示したブロック図である。

本実施形態における撮像素子（ＣＩＳ）１００は、いわゆるＣＭＯＳ（相補型金属酸化膜半導体）イメージセンサにより構成され、前記対物レンズ１５の結像位置に配置された受光素子１１１と、受光素子１１１から出力された信号からノイズ除去しデジタル化するＡＦＥ（アナログフロントエンド）１１２と、ＡＦＥ１１２の出力信号である映像信号に同期信号を重畳する同期重畳回路１１３と、当該映像信号を送信用のシリアル信号に変換して外部に出力するためのＰ／Ｓ変換回路１１４と、当該映像信号（シリアル信号）を外部に出力するための映像信号送信部１１５と、外部の例えばプロセッサ４からの垂直同期信号（ＶＤ）等を受信する同期信号受信部１１６と、所定の場合に前記同期信号受信部１１６で受信した外部からの同期信号（プロセッサ４から受信した垂直同期信号（ＶＤ））に対して所定の処理を同期信号処理部１１７と、当該ＣＩＳ１００における自己の同期信号を生成すると共に、前記同期信号処理部１１７によって所定の処理が施された外部同期信号に自己の同期信号を追従させ、当該ＣＩＳ１００における種々の同期信号として各回路に供給するタイミングジェネレータ（ＴＧ）１１８と、を備えると共に、制御部（ＦＰＧＡ）２００から送信される制御パラメータおよび誤り訂正符号または誤り検出符号を受信する制御パラメータ受信部１３１と、この制御パラメータ受信部１３１で受信した制御パラメータの通信内容に付加される誤り訂正符号または誤り検出符号（本実施形態ではチェックサム符号）に基づいて、受信した制御パラメータが正しく送受信されたか否かを判定する判定部１３２と、当該ＣＩＳ１００における撮影制御に用いるための制御パラメータ等を格納するレジスタ１３３と、を備えて構成される。

一方、前記プロセッサ４は、前記ＣＩＳ１００から送信された映像データを有する映像信号（シリアル信号）を受信する映像信号受信部１２１と、この映像信号受信部１２１で受信した同期信号が重畳された映像信号（シリアル信号）をパラレル信号に変換するＳ／Ｐ変換回路１２２と、受信した映像信号に対して所定の信号処理を施し前記モニタ５等に出力する信号処理部１２３と、当該プロセッサ４における画像処理のための垂直同期信号（ＶＤ）を生成すると共に各種回路に供給するタイミングジェネレータ（ＴＧ）１２５と、このタイミングジェネレータ（ＴＧ）１２５から供給された当該プロセッサ４における垂直同期信号（ＶＤ）を前記ＣＩＳ１００に対して送信する同期信号送信部１２４と、上述した、例えばＦＰＧＡにより構成された制御部（ＦＰＧＡ）２００と、当該制御部（ＦＰＧＡ）２００内に構成された、前記ＣＩＳ１００を制御するための複数の制御パラメータを当該ＣＩＳ１００に対して送信するための制御パラメータ送信部２１１と、前記複数の制御パラメータに係る情報を格納したメモリ２０１とを、備える。

なお、本実施形態においては、前記制御パラメータ送信部２１１は前記制御部（ＦＰＧＡ）２００内に構成されるものとしたが、当該ＦＰＧＡに、他の構成要素、前記タイミングジェネレータ（ＴＧ）１２５を構成してもよい。

本実施形態においては、起動時に制御部（ＦＰＧＡ）２００がメモリ２０１から複数の制御パラメータに係る諸設定値を読み出し、前記制御部（ＦＰＧＡ）２００内の前記制御パラメータ送信部２１１からこの設定値を前記総合同軸ケーブル１０１を介して、例えばＩ２Ｃインターフェースに基づいてＣＩＳ１００に伝送する。また、起動後であっても、必要に応じて撮影モード、ゲインの設定、電子シャッタの設定、切り出し位置等の設定を変更するために対応する制御パラメータを通信により伝送するようになっている。

また、本実施形態においては、通信方式としてＩ２Ｃインターフェースを採用するが、これに限らず、他の通信方式、例えば、ＳＰＩインタフェースを採用しても良い。

次に、本実施形態において伝送する複数の制御パラメータについて説明する。

本実施形態においては、上述したように制御部（ＦＰＧＡ）２００がメモリ２０１から複数の制御パラメータに係る諸設定値を読み出し、この設定値を総合同軸ケーブル１０１を介してＣＩＳ１００に伝送するようになっているが、この「複数の制御パラメータ」はいくつかのグループとして分類づけられる。そして、それぞれのグループに属する複数の制御パラメータは、グループ内の全ての制御パラメータが全て正常に送信されてこそ意味を成すものであり、すなわち、本実施形態では、あるグループに属する複数の制御パラメータは、予め設定された一組の纏まった情報群として扱われる。

本実施形態の撮像システムにおいて伝送される複数の制御パラメータは、例えば、以下のグループに分類される。

＜制御パラメータ：グループＡ＞
グループＡは、明るさ（調光）に関する複数の制御パラメータであり、具体的には以下の通りである。

(a) ゲイン（ＣＤＳゲイン・デジタルゲイン・ＡＧＣ）
(b) 電子シャッタの位置
(c) ビニング設定（例えば、画素加算についての設定、何画素加算するか、その方向等の設定）
これらの制御パラメータは、一部だけが反映されると意図しない不適切な明るさ制御が成されてしまう虞がある。また、例えば、加算画素数が変わると明るさも変わるため、ビニング設定の制御は、ゲインの設定と電子シャッタの設定と同時に制御することが望ましい。

＜制御パラメータ：グループＢ＞
グループＢは、補正位置のアドレス情報に関する制御パラメータ群であり、具体的には、ｘ座標データに係るパラメータと、ｙ座標データに係るパラメータの２つのパラメータが相当する。ここで、一方の制御パラメータだけが反映されても正しい動作をしないことは明らかであり、両方が同時に正確に伝送されるべきものである。なお、全てのアドレス情報が対象となる。

＜制御パラメータ：グループＣ＞
グループＢは、切り出し範囲等の画面上の所定の「範囲」を指定する制御パラメータ群である。具体的には切り出し範囲を指定する場合、種々の指定方法があるが、例えば、切り出しの始点位置に係るパラメータと、終点位置に係るパラメータが相当する。この始点位置に係るパラメータと、終点位置に係るパラメータとが共に正確に伝送された場合と層でない場合について図３を用いて説明する。

図３は、第１の実施形態の撮像システムにおいて送信される複数の制御パラメータのうち、切り出し範囲を指定するパラメータの送信例を説明する図である。

切り出し範囲の初期状態として、例えば図３（Ａ）に示す始点位置と終点位置とが指定された状態において、切り出す範囲を図３（Ｂ）に示す位置に変更する場合、始点位置に係るパラメータと、終点位置に係るパラメータとが共に正確に伝送された場合は、図３（Ｂ）に示す位置に反映されるが、例えば、始点位置に係るパラメータは正確に伝送された一方で終点位置に係るパラメータが正確に伝送されないと、図３（Ｃ）に示すように始点位置と終点位置との関係が異常状態となり、切り出し範囲が存在しないこととなる。

なお、本実施形態においては、制御パラメータのグループとして上記の３つの例を挙げたが、これに限られないことは云うまでもなく、他の予め設定された一組の纏まった情報群に対して本願発明が適用されても良い。

次に、本実施形態における作用について説明する。

本実施形態においては、上述した複数の制御パラメータの通信内容と共に、誤り訂正符号（例えば、ハミング符号等）または誤り検出符号（パリティビット、チェックサム等）を送信する。

すなわち、起動時または起動後において、プロセッサ４において前記制御部（ＦＰＧＡ）２００がメモリ２０１から複数の制御パラメータに係る諸設定値を読み出し、前記制御パラメータ送信部２１１から、複数の制御パラメータの通信内容と共に、誤り訂正符号または誤り検出符号（パリティビット、チェックサム等）を送信する。

以下、上述したグループＡに係る複数の制御パラメータの通信内容に、前記誤り検出符号としてのチェックサム符号を付加して送信する例について説明する。

図４は、第１の実施形態の撮像システムにおいて送信される明るさ（調光）に関する制御パラメータの通信内容にチェックサム符号を付加して送信する例を示した図であり、具体的には、ゲインの設定、電子シャッタの設定およびビニングの設定にこれら全機能全てのチェックサム符号を付加して送信する例を示したものである。

前記ＣＩＳ１００における制御パラメータ受信部１３１は、制御部（ＦＰＧＡ）２００における制御パラメータ送信部２１１から送信されたゲインの設定、電子シャッタの設定およびビニングの設定に係る通信内容と、これら全機能全てのチェックサム符号とを受信する。

この後判定部１３２は、この制御パラメータ受信部１３１で受信した制御パラメータの通信内容に付加されるチェックサム符号に基づいて、受信した制御パラメータが正しく送受信されたか否かを判定する。

この判定部１３２の判定の結果、上記チェックサム結果がＯＫの場合、ゲインの設定、電子シャッタの設定およびビニングの設定の全てをレジスタ１３３に反映する。

一方、判定部１３２の判定の結果、上記チェックサム結果がＮＧの場合、判定部１３２はゲインの設定、電子シャッタの設定およびビニングの設定の全ての制御パラメータについてレジスタ１３３には反映しないよう制御する。すなわち、すでにレジスタ１３３に何らかの設定値が格納されている場合は、新たに受信した設定値について更新しないように制御する。

なお、本第１の実施形態においては、上述したように上記チェックサム結果がＮＧの場合は新たな制御パラメータに係る設定の全てについてレジスタ１３３には反映しない、としたが、これに代わり、またはこれと共に、上記チェックサム結果がＮＧという内容、すなわち、通信結果がＮＧであるという内容を当該ＣＩＳ１００内の図示しない他のレジスタに格納してもよい。

または、通信結果がＮＧであるという内容を、ＣＩＳ１００から映像信号を送信する信号線、若しくはＣＩＳ１００とプロセッサ４との間で予め配設された他の信号線を介してプロセッサ４における制御部（ＦＰＧＡ）２００に通知するようにしてもよい。

以上説明したように、本第１の実施形態によると、内視鏡挿入部の先端にＣＭＯＳイメージセンサを配設し、プロセッサ側から撮影制御に必要な予め設定された複数の制御パラメータをＣＭＯＳイメージセンサ側に伝送する撮像システムにおいて、撮影制御に必要なこれら複数の制御パラメータを一組の纏まった情報群として扱い、全ての複数の制御パラメータが正常に伝送された場合のみ、これら制御パラメータの情報をＣＭＯＳイメージセンナー内のレジスタに反映させ、全ての複数の制御パラメータが正常に伝送されていない場合は、当該レジスタの内容を更新しないように制御することで、常に正常な撮影制御を行い得る撮像システムを提供することができる。

（第２の実施形態）
次に本発明の第２の実施形態について説明する。

本発明の第２の実施形態の撮像システムは、上記第１の実施形態と同様の構成をなすが、制御パラメータ送信部２１１から、ＣＩＳ１００に向けて送信する複数の制御パラメータの通信内容および誤り訂正符号または誤り検出符号の送信内容が異なる。その他の構成は第１の実施形態と同等なので、ここでの詳しい説明は省略する。

図５は、第２の実施形態の撮像システムにおいて送信される明るさ（調光）に関する制御パラメータの通信内容にチェックサム符号を付加して送信する例を示した図であり、具体的には、ゲインの設定、電子シャッタの設定およびビニングの設定それぞれにチェックサム符号を付加して送信する例を示したものである。

第２の実施形態においては、前記ＣＩＳ１００における制御パラメータ受信部１３１は、制御部（ＦＰＧＡ）２００における制御パラメータ送信部２１１から送信されたゲインの設定、電子シャッタの設定およびビニングの設定に係る通信内容と、これらにそれぞれ組み合わされたチェックサム符号とを受信する。

この後判定部１３２は、この制御パラメータ受信部１３１で受信した制御パラメータの通信内容に付加されるそれぞれの制御パラメータに係るチェックサム符号に基づいて、受信した複数の制御パラメータがそれぞれ正しく送受信されたか否かを判定する。

この判定部１３２の判定の結果、上記全てのチェックサム結果がＯＫの場合、ゲインの設定、電子シャッタの設定およびビニングの設定の全てをレジスタ１３３に反映する。

一方、判定部１３２の判定の結果、上記それぞれのチェックサム結果、いずれか一つでもＮＧの場合、判定部１３２はゲインの設定、電子シャッタの設定およびビニングの設定の全ての制御パラメータについてレジスタ１３３には反映しないよう制御する。また、この場合、すでにレジスタ１３３に何らかの設定値が格納されている場合は、第１の実施形態と同様に、新たに受信した設定値について更新しないように制御する。

なお、本第２の実施形態においても、上記第１の実施形態と同様に、上記いずれかのチェックサム結果がＮＧの場合は新たな制御パラメータに係る設定の全てについてレジスタ１３３には反映しない、としたが、これに代わり、またはこれと共に、上記チェックサム結果がＮＧという内容、すなわち、通信結果がＮＧであるという内容を当該ＣＩＳ１００内の図示しない他のレジスタに格納してもよいし、または、通信結果がＮＧであるという内容を、ＣＩＳ１００から映像信号を送信する信号線、若しくはＣＩＳ１００とプロセッサ４との間で予め配設された他の信号線を介してプロセッサ４における制御部（ＦＰＧＡ）２００に通知するようにしてもよい。

なお、図５においては、ゲインの設定、電子シャッタの設定およびビニングの設定にそれぞれのチェックサム符号の組み合わせたものを連続的に送信する例を示しているが、これに限らず、送信される種類の数を予めヘッダにおいて指定し、受け手である制御パラメータ受信部１３１または判定部１３２において、全ての種類の制御パラメータが送信されたか否かを検出するようにして、一組の纏まった情報群としての複数の制御パラメータが送信されたか否かを判断するようにしてもよい。

以上説明したように、本第２の実施形態によると、第１の実施形態同様に、内視鏡挿入部の先端にＣＭＯＳイメージセンサを配設し、プロセッサ側から撮影制御に必要な予め設定された複数の制御パラメータをＣＭＯＳイメージセンサ側に伝送する撮像システムにおいて、撮影制御に必要なこれら複数の制御パラメータを一組の纏まった情報群として扱い、全ての複数の制御パラメータが正常に伝送された場合のみ、これら制御パラメータの情報をＣＭＯＳイメージセンナー内のレジスタに反映させ、いずれかの制御パラメータが正常に伝送されていない場合は、全ての制御パラメータに関して当該レジスタの内容を更新しないように制御することで、常に正常な撮影制御を行い得る撮像システムを提供することができる。

（第３の実施形態）
次に本発明の第３の実施形態について説明する。

本発明の第３の実施形態の撮像システムは、上記第１、第２の実施形態と同様の構成をなすが、制御パラメータ送信部２１１から、ＣＩＳ１００に向けて送信する複数の制御パラメータの通信内容および誤り訂正符号または誤り検出符号の送信内容が上記第１、第２の実施形態のいずれとも異なる。その他の構成は第１の実施形態と同等なので、ここでの詳しい説明は省略する。

図６は、第３の実施形態の撮像システムにおいて送信される明るさ（調光）に関する制御パラメータの通信内容にチェックサム符号を付加して送信する例を示した図であり、具体的には、ゲインの設定、電子シャッタの設定およびビニングの設定それぞれにチェックサム符号を付加して送信する点では第２の実施形態と同様であるが、チェックサム符号だけを纏めて送信する例を示したものである。

第３の実施形態においても、第２の実施形態と同様に、前記ＣＩＳ１００における制御パラメータ受信部１３１は、制御部（ＦＰＧＡ）２００における制御パラメータ送信部２１１から送信されたゲインの設定、電子シャッタの設定およびビニングの設定に係る通信内容と、これらにそれぞれ組み合わされたチェックサム符号とを受信する。

この後判定部１３２は、この制御パラメータ受信部１３１で受信した制御パラメータの通信内容に付加されるそれぞれの制御パラメータに係るチェックサム符号に基づいて、受信した複数の制御パラメータがそれぞれ正しく送受信されたか否かを判定する。

この判定部１３２の判定の結果、上記全てのチェックサム結果がＯＫの場合、第１、第２の実施形態と同様に、ゲインの設定、電子シャッタの設定およびビニングの設定の全てをレジスタ１３３に反映する。

一方、判定部１３２の判定の結果、上記それぞれのチェックサム結果、いずれか一つでもＮＧの場合、第２の実施形態と同様に、判定部１３２はゲインの設定、電子シャッタの設定およびビニングの設定の全ての制御パラメータについてレジスタ１３３には反映しないよう制御する。また、この場合、すでにレジスタ１３３に何らかの設定値が格納されている場合は、第１、第２の実施形態と同様に、新たに受信した設定値について更新しないように制御する。

また、本第３の実施形態においても、上記第１、第２の実施形態と同様に、上記チェックサム結果がＮＧという内容、すなわち、通信結果がＮＧであるという内容を当該ＣＩＳ１００内の図示しない他のレジスタに格納してもよいし、または、通信結果がＮＧであるという内容を、ＣＩＳ１００から映像信号を送信する信号線、若しくはＣＩＳ１００とプロセッサ４との間で予め配設された他の信号線を介してプロセッサ４における制御部（ＦＰＧＡ）２００に通知するようにしてもよい。

以上説明したように、本第３の実施形態によると、第２の実施形態同様に、内視鏡挿入部の先端にＣＭＯＳイメージセンサを配設し、プロセッサ側から撮影制御に必要な予め設定された複数の制御パラメータをＣＭＯＳイメージセンサ側に伝送する撮像システムにおいて、撮影制御に必要なこれら複数の制御パラメータを一組の纏まった情報群として扱い、全ての複数の制御パラメータが正常に伝送された場合のみ、これら制御パラメータの情報をＣＭＯＳイメージセンナー内のレジスタに反映させ、いずれかの制御パラメータが正常に伝送されていない場合は、全ての制御パラメータに関して当該レジスタの内容を更新しないように制御することで、常に正常な撮影制御を行い得る撮像システムを提供することができる。

（第４の実施形態）
次に本発明の第４の実施形態について説明する。

上述した第１の実施形態の撮像システムが、プロセッサ４側からＣＩＳ１００側にむけて送信された複数の制御パラメータが正常に伝送されたか否かの判定を、ＣＩＳ１００において行っていたのに対して、本発明の第４の実施形態の撮像システムは、この判定をプロセッサ４Ａ側で行うことを特徴とする。

なお、ここでは、上記第１の実施形態と異なる部分の説明に留め、第１の実施形態と同様な構成についてはその説明は省略する。

図７は、本発明の第４の実施形態の撮像システムにおける電気系の構成を示したブロック図である。

図７に示すように本発明の第４の実施形態による撮像装置を備える撮像システム１Ａは、撮像素子（ＣＩＳ）１００Ａを備えた内視鏡２Ａと、内視鏡２Ａが着脱自在に接続され、内視鏡２Ａに照明光を供給する光源装置と、内視鏡２Ａが着脱自在に接続され、所定の信号処理を行う信号処理装置としてのプロセッサ４Ａと、プロセッサ４Ａにより生成された画像信号を内視鏡画像として表示する表示装置としてのモニタと、を備える。

第４の本実施形態の撮像システム１Ａにおける撮像素子（ＣＩＳ）１００Ａは、第１の実施形態と同様に、挿入部先端部に配設された、いわゆるＣＭＯＳ（相補型金属酸化膜半導体）イメージセンサにより構成され、挿入部およびユニバーサルコード内に挿通された総合同軸ケーブル１０１Ａを介してプロセッサ４Ａに接続される。

前記総合同軸ケーブル１０１Ａは、前記ＣＩＳ１００Ａの出力端から前記挿入部において延出し、さらにユニバーサルコード内を挿通して前記信号用コネクタの内部に設けたコネクタを介してプロセッサ４Ａに着脱自在に接続される。

この総合同軸ケーブル１０１Ａは、前記ＣＩＳ１００Ａとプロセッサ４Ａと接続するケーブルである点においては第１〜第３の実施形態と同様であるが、前記ＣＩＳ１００Ａに供給される電源が伝送される他、当該ＣＩＳ１００Ａから送信される同期信号が重畳された映像信号（シリアル信号）、プロセッサ４Ａから送信される垂直同期信号（ＶＤ）の送受信に加え、前記プロセッサ４Ａと前記ＣＩＳ１００Ａとを繋ぐ双方向の通信線１０２を有し、複数の制御パラメータ等の通信内容が送受信される。

また前記ＣＩＳ１００Ａは、第１の実施形態と同様に、前記対物レンズ１５の結像位置に配置された受光素子１１１と、受光素子１１１から出力された信号からノイズ除去しデジタル化するＡＦＥ（アナログフロントエンド）１１２と、ＡＦＥ１１２の出力信号である映像信号に同期信号を重畳する同期重畳回路１１３と、当該映像信号を送信用のシリアル信号に変換して外部に出力するためのＰ／Ｓ変換回路１１４と、当該映像信号（シリアル信号）を外部に出力するための映像信号送信部１１５と、外部の例えばプロセッサ４からの垂直同期信号（ＶＤ）等を受信する同期信号受信部１１６と、所定の場合に前記同期信号受信部１１６で受信した外部からの同期信号（プロセッサ４から受信した垂直同期信号（ＶＤ））に対して所定の処理を同期信号処理部１１７と、当該ＣＩＳ１００Ａにおける自己の同期信号を生成すると共に、前記同期信号処理部１１７によって所定の処理が施された外部同期信号に自己の同期信号を追従させ、当該ＣＩＳ１００Ａにおける種々の同期信号として各回路に供給するタイミングジェネレータ（ＴＧ）１１８と、を備える。

さらに第４の実施形態における前記ＣＩＳ１００Ａは、プロセッサ４に配設された制御部（ＦＰＧＡ）２００ａから送信される制御パラメータを受信する制御パラメータ送受信部１４１と、この制御パラメータ送受信部１４１で受信した制御パラメータを一時的に格納する一時レジスタ１４２と、当該ＣＩＳ１００Ａにおける撮影制御に用いるための制御パラメータ等を格納する本レジスタ１４３と、を備えて構成される。

一方、前記プロセッサ４Ａは、第１の実施形態と同様に、前記ＣＩＳ１００Ａから送信された映像データを有する映像信号（シリアル信号）を受信する映像信号受信部１２１と、この映像信号受信部１２１で受信した同期信号が重畳された映像信号（シリアル信号）をパラレル信号に変換するＳ／Ｐ変換回路１２２と、受信した映像信号に対して所定の信号処理を施し前記モニタ５等に出力する信号処理部１２３と、当該プロセッサ４Ａにおける画像処理のための垂直同期信号（ＶＤ）を生成すると共に各種回路に供給するタイミングジェネレータ（ＴＧ）１２５と、このタイミングジェネレータ（ＴＧ）１２５から供給された当該プロセッサ４における垂直同期信号（ＶＤ）を前記ＣＩＳ１００Ａに対して送信する同期信号送信部１２４と、を備える。

さらにプロセッサ４Ａは、例えばＦＰＧＡにより構成された制御部（ＦＰＧＡ）２００ａと、当該制御部（ＦＰＧＡ）２００ａ内に構成された、前記ＣＩＳ１００Ａを制御するための複数の制御パラメータを当該ＣＩＳ１００Ａに対して前記通信線１０２を介して送信すると共に当該ＣＩＳ１００Ａからの戻りデータ（詳しくは後述する）を受信する制御パラメータ送受信部２１１ａと、前記ＣＩＳ１００Ａからの戻りデータに基づいて、プロセッサ４ＡからＣＩＳ１００Ａに対して前記複数の制御パラメータが正常に送信されたか否かを判定する判定部２１２ａと、前記判定部２１２ａにおける判定結果に基づいて、プロセッサ４ＡからＣＩＳ１００Ａに対して送信した前記複数の制御パラメータの扱い等について所定の制御を行う制御部２１３ａと、前記複数の制御パラメータに係る情報を格納したメモリ２０１とを、備える。

なお、本第４の実施形態においても、前記制御パラメータ送受信部２１１ａは前記制御部（ＦＰＧＡ）２００ａ内に構成されるものとしたが、当該ＦＰＧＡに、他の構成要素、前記タイミングジェネレータ（ＴＧ）１２５を構成してもよい。

また、本第４の実施形態においても、上記第１の実施形態と同様に、起動時に制御部（ＦＰＧＡ）２００ａがメモリ２０１から複数の制御パラメータに係る諸設定値を読み出し、前記制御部（ＦＰＧＡ）２００ａ内の前記制御パラメータ送受信部２１１ａからこの設定値を前記総合同軸ケーブル１０１Ａを介して、例えばＩ２Ｃインターフェースに基づいてＣＩＳ１００Ａに伝送する。また、起動後であっても、必要に応じて撮影モード、ゲインの設定、電子シャッタの設定、切り出し位置等の設定を変更するために対応する制御パラメータを通信により伝送するようになっている。

さらに、本第４の実施形態においても、通信方式としてＩ２Ｃインターフェースを採用するが、これに限らず、他の通信方式、例えば、ＳＰＩインタフェースを採用しても良い。

また、本第４の実施形態の撮像システムにおいて伝送する複数の制御パラメータの種類等は、第１の実施形態と同様であり、また、これら複数の制御パラメータは、予め設定された一組の纏まった情報群として扱われるるものとするため、ここでの詳しい説明は省略する。

次に、本実施形態における作用について説明する。

本第４の実施形態の撮像システムにおいては、起動時または起動後において、プロセッサ４Ａにおいて前記制御部（ＦＰＧＡ）２００ａがメモリ２０１から複数の制御パラメータに係る諸設定値を読み出し、前記制御パラメータ送受信部２１１ａからＣＩＳ１００Ａに対して総合同軸ケーブル１０１Ａにおける通信線１０２を介して複数の制御パラメータを送信する。

これに対してＣＩＳ１００Ａにおける制御パラメータ送受信部１４１は、制御部（ＦＰＧＡ）２００ａにおける制御パラメータ送受信部２１１ａから送信された複数の制御パラメータ（例えば、ゲインの設定、電子シャッタの設定およびビニングの設定に係る通信内容）を受信すると、これらの受信内容を一旦、一時レジスタ１４２に格納する。なお、この一時レジスタ１４２に格納された内容はＣＩＳ１００Ａの動作には反映されることはない。

前記制御パラメータ送受信部１４１は、受信した複数の制御パラメータの内容を前記総合同軸ケーブル１０１Ａにおける通信線１０２を介してプロセッサ４Ａにおける制御パラメータ送受信部２１１ａに対して送信する。なお、この制御パラメータ送受信部１４１から制御パラメータ送受信部２１１ａに向けて送信する通信内容を本明細書における発明の詳細な説明においては「戻りデータ」と呼ぶものとする。

なお、本第４の実施形態においては、前記制御パラメータ送受信部１４１は、プロセッサ４Ａから複数の制御パラメータを受信した際、この通信内容を一時レジスタ１４２に一旦格納すると共に、直ちに「戻りデータ」としてプロセッサ４Ａ側の前記制御パラメータ送受信部２１１ａに送信するシーケンスとするが、これに限らず、前記一時レジスタ１４２に一旦格納すると共に、「戻りデータ」を送信するようプロセッサ４Ａからの要求があって初めて戻りデータの送信を開始するシーケンスとしても良い。

プロセッサ４Ａの制御パラメータ送受信部２１１ａは、ＣＩＳ１００Ａから前記「戻りデータ」を受信すると、当該「戻りデータ」を判定部２１２ａに送信する。

判定部２１２ａは、受け取った当該「戻りデータ」と、先に当該プロセッサ４ＡからＣＩＳ１００Ａに向けて送信した「複数の制御パラメータに係る送信内容」とを比較し、この比較結果を制御部２１３ａに転送する。

前記制御部２１３ａは、この判定結果がＯＫであれば何もせず、一方、当該判定結果がＮＧの場合は、前回送信した当該「複数の制御パラメータに係る送信内容」を破棄するよう、ＣＩＳ１００Ａにその旨の制御信号を送信する。

対して前記ＣＩＳ１００Ａは、「複数の制御パラメータに係る送信内容」を破棄する旨の制御信号を受信した場合のみ、一時レジスタ１４２に格納した「複数の制御パラメータに係る送信内容」のデータを破棄する。

なお、本第４の実施形態では、前記判定結果がＮＧの場合は、前回送信した当該「複数の制御パラメータに係る送信内容」を破棄するよう、ＣＩＳ１００Ａにその旨の制御信号を送信するようにしたが、これに限らず、制御パラメータ送受信部１４１は、明示的に破棄する動作をせずとも、一時レジスタ１４２に格納した通信内容が本レジスタ１４３に反映されない動作になっていれば良い。

例えば、反映の可否を示したフラグを有し、このフラグにしたがって、一時レジスタ１４２のデータを本レジスタ１４３に反映させるようにしてもよい。または、反映されたとしても無害なデータ（例えば、前回反映が確定した内容）に書き換えるように制御しても良い。

なお、第４の実施形態においては、プロセッサ４ＡからＣＩＳ１００Ａに対して送信した制御パラメータの送信内容と、ＣＩＳ１００Ａからの戻りデータとを比較してその正誤を判定するものとしたが、これに限らず、第１〜第３の実施形態と同様に、複数の制御パラメータの通信内容と共に、誤り訂正符号（例えば、ハミング符号等）または誤り検出符号（パリティビット、チェックサム等）を送受信し、この誤り訂正符号または誤り検出符号に基づいて、通信内容の正誤を判定してもよい。

以上説明したように、本第４の実施形態によると、上記実施形態と同様に、内視鏡挿入部の先端にＣＭＯＳイメージセンサを配設し、プロセッサ側から撮影制御に必要な予め設定された複数の制御パラメータをＣＭＯＳイメージセンサ側に伝送する撮像システムにおいて、撮影制御に必要なこれら複数の制御パラメータを一組の纏まった情報群として扱い、全ての複数の制御パラメータが正常に伝送された場合のみ、これら制御パラメータの情報をＣＭＯＳイメージセンサ内のレジスタに反映させ、全ての複数の制御パラメータが正常に伝送されていない場合は、当該レジスタの内容を更新しないように制御することで、常に正常な撮影制御を行い得る撮像システムを提供することができる。

（第５の実施形態）
次に本発明の第５の実施形態について説明する。

上述した第４の実施形態の撮像システムが、「戻りデータ」と、先に送信した「複数の制御パラメータに係る送信内容」とを比較し、この比較結果がＯＫであれば何もしなかったが、本第５の実施形態は、比較結果がＯＫの場合は、プロセッサ４ＡからＣＩＳ１００Ａに対して一時レジスタ１４２のデータを本レジスタ１４３に反映するよう許可を与えることを特徴とする。

その他の構成、作用・効果は第４の実施形態と同様であるので、ここで、詳しい説明は省略する。

（第６の実施形態）
次に本発明の第６の実施形態について説明する。

上述した第４の実施形態の撮像システムは、一時レジスタ１４２を備え、ＣＩＳ１００Ａから受信した複数の制御パラメータを一旦保持するバッファとしての機能を備えていたが、本第６の実施形態は、一時的にデータを保持する前記一時レジスタ１４２に相当する機能と備えない点で当該第４の実施形態と異なる。

なお、ここでは、上記第４の実施形態と異なる部分の説明に留め、第４の実施形態と同様な構成についてはその説明は省略する。

図８は、本発明の第６の実施形態の撮像システムにおける電気系の構成を示したブロック図である。

図８に示すように本発明の第６の実施形態による撮像装置を備える撮像システム１Ｂは、撮像素子（ＣＩＳ）１００Ｂを備えた内視鏡２Ｂと、内視鏡２Ｂが着脱自在に接続され、内視鏡２Ｂに照明光を供給する光源装置と、内視鏡２Ｂが着脱自在に接続され、所定の信号処理を行う信号処理装置としてのプロセッサ４Ｂと、プロセッサ４Ｂにより生成された画像信号を内視鏡画像として表示する表示装置としてのモニタと、を備える。

第６の本実施形態の撮像システム１Ｂにおける撮像素子（ＣＩＳ）１００Ｂは、第１の実施形態と同様に、挿入部先端部に配設された、いわゆるＣＭＯＳ（相補型金属酸化膜半導体）イメージセンサにより構成され、挿入部およびユニバーサルコード内に挿通された総合同軸ケーブル１０１Ｂを介してプロセッサ４Ｂに接続される。

また前記ＣＩＳ１００Ｂは、第１、第４のの実施形態と同様に、前記対物レンズ１５の結像位置に配置された受光素子１１１と、受光素子１１１から出力された信号からノイズ除去しデジタル化するＡＦＥ（アナログフロントエンド）１１２と、ＡＦＥ１１２の出力信号である映像信号に同期信号を重畳する同期重畳回路１１３と、当該映像信号を送信用のシリアル信号に変換して外部に出力するためのＰ／Ｓ変換回路１１４と、当該映像信号（シリアル信号）を外部に出力するための映像信号送信部１１５と、外部の例えばプロセッサ４からの垂直同期信号（ＶＤ）等を受信する同期信号受信部１１６と、所定の場合に前記同期信号受信部１１６で受信した外部からの同期信号（プロセッサ４から受信した垂直同期信号（ＶＤ））に対して所定の処理を同期信号処理部１１７と、当該ＣＩＳ１００Ａにおける自己の同期信号を生成すると共に、前記同期信号処理部１１７によって所定の処理が施された外部同期信号に自己の同期信号を追従させ、当該ＣＩＳ１００Ａにおける種々の同期信号として各回路に供給するタイミングジェネレータ（ＴＧ）１１８と、を備える。

さらに第６の実施形態における前記ＣＩＳ１００Ｂは、プロセッサ４Ｂに配設された制御部（ＦＰＧＡ）２００ｂから送信される制御パラメータを受信する制御パラメータ送受信部１５１と、この制御パラメータ送受信部１５１で受信した制御パラメータを当該ＣＩＳ１００Ｂにおける撮影制御に用いるための制御パラメータとして格納するレジスタ１５２と、を備えて構成される。

一方、前記プロセッサ４Ｂは、第４の実施形態と同様に、前記ＣＩＳ１００Ｂから送信された映像データを有する映像信号（シリアル信号）を受信する映像信号受信部１２１と、この映像信号受信部１２１で受信した同期信号が重畳された映像信号（シリアル信号）をパラレル信号に変換するＳ／Ｐ変換回路１２２と、受信した映像信号に対して所定の信号処理を施し前記モニタ５等に出力する信号処理部１２３と、当該プロセッサ４Ｂにおける画像処理のための垂直同期信号（ＶＤ）を生成すると共に各種回路に供給するタイミングジェネレータ（ＴＧ）１２５と、このタイミングジェネレータ（ＴＧ）１２５から供給された当該プロセッサ４Ｂにおける垂直同期信号（ＶＤ）を前記ＣＩＳ１００Ｂに対して送信する同期信号送信部１２４と、を備える。

さらにプロセッサ４Ｂは、例えばＦＰＧＡにより構成された制御部（ＦＰＧＡ）２００ｂと、当該制御部（ＦＰＧＡ）２００ｂ内に構成された、前記ＣＩＳ１００Ｂを制御するための複数の制御パラメータを当該ＣＩＳ１００Ｂに対して前記通信線１０２を介して送信すると共に当該ＣＩＳ１００Ｂからの戻りデータを受信する制御パラメータ送受信部２１１ｂと、前記ＣＩＳ１００Ｂからの戻りデータに基づいて、プロセッサ４ＢからＣＩＳ１００Ｂに対して前記複数の制御パラメータが正常に送信されたか否かを判定する判定部２１２ｂと、前記判定部２１２ｂにおける判定結果に基づいて、プロセッサ４ＢからＣＩＳ１００Ｂに対して送信した前記複数の制御パラメータの扱い等について所定の制御を行う制御部２１３ｂと、前記複数の制御パラメータに係る情報を格納したメモリ２０１とを、備える。

次に、本実施形態における作用について説明する。

本第６の実施形態の撮像システムにおいては、起動時または起動後において、プロセッサ４Ａにおいて前記制御部（ＦＰＧＡ）２００ｂがメモリ２０１から複数の制御パラメータに係る諸設定値を読み出し、前記制御パラメータ送受信部２１１ｂからＣＩＳ１００Ｂに対して総合同軸ケーブル１０１Ｂにおける通信線１０２を介して複数の制御パラメータを送信する。

これに対してＣＩＳ１００Ｂにおける制御パラメータ送受信部１５１は、制御部（ＦＰＧＡ）２００ｂにおける制御パラメータ送受信部２１１ｂから送信された複数の制御パラメータを受信すると、受信した複数の制御パラメータの内容をレジスタ１５２に直ちに反映させる一方で、戻りデータとして前記総合同軸ケーブル１０１Ｂにおける通信線１０２を介してプロセッサ４Ｂにおける制御パラメータ送受信部２１１ｂに対して送信する。

プロセッサ４Ｂの制御パラメータ送受信部２１１ｂは、ＣＩＳ１００Ｂから前記「戻りデータ」を受信すると、当該「戻りデータ」を判定部２１２ｂに送信する。

判定部２１２ｂは、受け取った当該「戻りデータ」と、先に当該プロセッサ４ＢからＣＩＳ１００Ｂに向けて送信した「複数の制御パラメータに係る送信内容」とを比較し、この比較結果を制御部２１３ｂに転送する。

前記制御部２１３ｂは、判定結果がＮＧの場合は、前回送信した「複数の制御パラメータに係る送信内容」と同じ内容の「複数の制御パラメータ」をＣＩＳ１００Ｂに対して送信する。

なお、第６の実施形態においても、プロセッサ４ＢからＣＩＳ１００Ｂに対して送信した制御パラメータの送信内容と、ＣＩＳ１００Ｂからの戻りデータとを比較してその正誤を判定するものとしたが、これに限らず、第１〜第４の実施形態と同様に、複数の制御パラメータの通信内容と共に、誤り訂正符号（例えば、ハミング符号等）または誤り検出符号（パリティビット、チェックサム等）を送受信し、この誤り訂正符号または誤り検出符号に基づいて、通信内容の正誤を判定してもよい。

以上説明したように、本第６の実施形態によると、上記実施形態と同様に、内視鏡挿入部の先端にＣＭＯＳイメージセンサを配設し、プロセッサ側から撮影制御に必要な予め設定された複数の制御パラメータをＣＭＯＳイメージセンサ側に伝送する撮像システムにおいて、撮影制御に必要なこれら複数の制御パラメータを一組の纏まった情報群として扱い、全ての複数の制御パラメータが正常に伝送された場合のみ、これら制御パラメータの情報をＣＭＯＳイメージセンサ内のレジスタに反映させ、全ての複数の制御パラメータが正常に伝送されていない場合は、当該レジスタの内容を更新しないように制御することで、常に正常な撮影制御を行い得る撮像システムを提供することができる。

（第７の実施形態）
次に本発明の第７の実施形態について説明する。

上述した第６の実施形態の撮像システムが、「戻りデータ」と、先に送信した「複数の制御パラメータに係る送信内容」とを比較し、この比較結果がＮＧの場合は、前回送信した「複数の制御パラメータに係る送信内容」と同じ内容の「複数の制御パラメータ」をＣＩＳ１００Ｂに対して送信するものとしたが、本第７の実施形態は、比較結果がＮＧの場合は、プロセッサ４ＢからＣＩＳ１００Ｂに対して、現在レジスタ１５２に格納されている「前回送信した複数の制御パラメータに係る送信内容」を破棄し、それ以前の内容に戻す命令を送信することを特徴とする。

その他の構成、作用・効果は第６の実施形態と同様であるので、ここで、詳しい説明は省略する。

（第８の実施形態）
次に本発明の第８の実施形態について説明する。

図９は、本発明の第８の実施形態の撮像システムの全体構成を示す図である。

上述した第１〜第７の実施形態の撮像システムは、制御部（ＦＰＧＡ）２００（２００ａ、２００ｂ）およびメモリ２０１がいずれもプロセッサ４（４Ａ、４Ｂ）に備える構成を採るが、本第８の実施形態は、これらが制御部（ＦＰＧＡ）２００（２００ａ、２００ｂ）およびメモリ２０１に相当する制御部（ＦＰＧＡ）３００およびメモリ３０１を、いずれも内視鏡２側の前記コネクタ１６に備えることを特徴とする。

その他の構成、作用・効果については第１〜第７の実施形態と同様であるので、ここで、詳しい説明は省略する。

本願発明の撮像システムは、内視鏡挿入部先端に配設されたＣＩＳと、当該ＣＩＳから比較的長距離離間した位置に配された制御部（ＦＰＧＡ）との間の接続ケーブルに影響を及ぼす外乱による伝送信号の乱れに対応して、必要な複数の制御パラメータを正確に伝送し、常に正常な撮影制御を行い得る撮像システムを提供することを目的とするが、これは、ＣＩＳと通信を行う制御部（ＦＰＧＡ）がプロセッサに配設される以外にも、本実施形態の如く、内視鏡とプロセッサとを接続するコネクタに配設された場合においても当該課題は当てはまる。

本第８の実施形態の撮像システムにおいては、ＣＩＳ１００と、当該ＣＩＳ１００と通信を行う制御部（ＦＰＧＡ）３００および複数の制御パラメータの情報を格納するメモリ３０１が、それぞれ上述した第１〜第７の実施形態におけるＣＩＳ１００（１００Ａ、１００Ｂ）、制御部（ＦＰＧＡ）２００（２００ａ、２００ｂ）、メモリ２０１と同様な構成を備えることで、上記第１〜第７の実施形態と同様の作用効果を奏するものである。

（第９の実施形態）
次に本発明の第９の実施形態について説明する。

図１０は、本発明の第９の実施形態の撮像システムの全体構成を示す図である。

本第９の実施形態は、上記第８の実施形態と同様に、前記制御部（ＦＰＧＡ）２００（２００ａ、２００ｂ）およびメモリ２０１に相当する制御部（ＦＰＧＡ）４００が内視鏡２における操作部７に、また、メモリ４０１が内視鏡２側の前記コネクタ１６に配設されることを特徴とする。

この第９の実施形態においても、上記第８の実施形態と同様に、ＣＩＳ１００と、当該ＣＩＳ１００と通信を行う制御部（ＦＰＧＡ）４００および複数の制御パラメータの情報を格納するメモリ４０１が、それぞれ上述した第１〜第７の実施形態におけるＣＩＳ１００（１００Ａ、１００Ｂ）、制御部（ＦＰＧＡ）２００（２００ａ、２００ｂ）、メモリ２０１と同様な構成を備えることで、上記第１〜第７の実施形態と同様の作用効果を奏するものである。

（第１０の実施形態）
次に本発明の第１０の実施形態について説明する。

図１１は、本発明の第１０の実施形態の撮像システムの全体構成を示す図である。

本第１０の実施形態は、上記第８、第９の実施形態と同様に、前記制御部（ＦＰＧＡ）２００（２００ａ、２００ｂ）およびメモリ２０１に相当する制御部（ＦＰＧＡ）５００およびメモリ５０１がいずれも内視鏡２における操作部７に配設されることを特徴とする。

この第１０の実施形態においても、ＣＩＳ１００と、当該ＣＩＳ１００と通信を行う制御部（ＦＰＧＡ）とが比較的長距離ほど離間していることには上述した実施形態と同様であるので、第８、第９の実施形態と同様に、ＣＩＳ１００と、当該ＣＩＳ１００と通信を行う制御部（ＦＰＧＡ）５００および複数の制御パラメータの情報を格納するメモリ５０１が、それぞれ上述した第１〜第７の実施形態におけるＣＩＳ１００（１００Ａ、１００Ｂ）、制御部（ＦＰＧＡ）２００（２００ａ、２００ｂ）、メモリ２０１と同様な構成を備えることで、同じく、上記第１〜第７の実施形態と同様の作用効果を奏する。

なお、上述した実施形態においては、内視鏡挿入部の先端に配設され、被写体像を撮像すると共に、撮像制御のための制御パラメータ等を格納するレジスタを有する機能を備える撮像素子としてＣＭＯＳイメージセンサを備える撮像システムを例に挙げたが、本発明はこれに限らず、例えば、いわゆるＣＣＤを内視鏡挿入部の先端に配設すると共に、撮影制御に用いるための制御パラメータ等を格納するレジスタを当該ＣＣＤの近傍に配設する内視鏡を備える撮像システムにも適用することができる。

なお、本発明は、上記各実施形態にそのまま限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素の幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

本出願は、２０１２年３月１日に日本国に出願された特願２０１２−４５８２３号を優先権主張の基礎として出願するものであり、上記の開示内容は、本願明細書、請求の範囲、図面に引用されたものとする。

本発明の一態様の撮像システムは、光を受光して光電変換を行うことにより、画像信号を生成して出力する撮像装置と、前記撮像装置を駆動制御するための制御パラメータを送出する制御装置と、を備え、前記撮像装置と前記制御装置とが通信可能な撮像システムであって、前記制御装置に設けられ、前記撮像装置に対して、前記撮像装置の撮影を制御する複数の制御パラメータを送信する第１の通信部と、前記撮像装置に設けられ、前記第１の通信部から送信された制御パラメータを受信する第２の通信部と、前記制御装置に設けられ、前記第２の通信部において受信した前記複数の制御パラメータが正常であるか否かを判定する判定部と、前記制御装置に設けられ、前記判定部の判定結果に基づき、前記撮像装置が受信した前記複数の制御パラメータが正常であると判定した場合、前記撮像装置に対して、当該判定結果に係る前記複数の制御パラメータの反映を許可する制御信号を前記第１の通信部を介して前記撮像装置に対して送信する制御装置側制御部と、前記撮像装置に設けられ、前記判定部における判定結果に基づいて、前記第２の通信部において受信した前記複数の制御パラメータにより撮影制御を行うための撮影制御部と、を具備する。

Claims (14)

1. 光を受光して光電変換を行うことにより、画像信号を生成して出力する撮像装置と、
   前記撮像装置を駆動制御するための制御パラメータを送出する制御装置と、を備え、
   前記撮像装置と前記制御装置とが通信可能な撮像システムであって、
   前記制御装置に設けられ、前記撮像装置に対して、前記撮像装置の撮影を制御する複数の制御パラメータを送信する第１の通信部と、
   前記撮像装置に設けられ、前記第１の通信部から送信された制御パラメータを受信する第２の通信部と、
   前記第２の通信部において受信した前記複数の制御パラメータが正常であるか否かを判定する判定部と、
   前記撮像装置に設けられ、前記判定部における判定結果に基づいて、前記第２の通信部において受信した前記複数の制御パラメータにより撮影制御を行うための撮影制御部と、
   を具備したことを特徴とする撮像システム。
2. 前記第１の通信部は、前記撮像装置に対して、前記撮像装置の撮影を制御する複数の制御パラメータを送信するとともに、該複数の制御パラメータの誤りの判別または訂正を行う際に用いる誤り検出符号または誤り訂正符号を送信し、
   前記第２の通信部は、前記第１の通信部から送信された制御パラメータと、前記誤り検出符号または前記誤り訂正符号と、を受信し、
   前記判定部は、前記制御装置が送信する前記誤り検出符号または前記誤り訂正符号に基づいて、前記第２の通信部において受信した前記複数の制御パラメータが正常であるか否かを判定する
   ことを特徴とする請求項１に記載の撮像システム。
3. 前記判定部は、前記第２の通信部において受信した予め設定された一組の前記複数の制御パラメータが全て誤りなく受信できていると判別した場合に、前記第２の通信部において受信した前記複数の制御パラメータは正常であると判定する
   ことを特徴とする請求項２に記載の撮像システム。
4. 前記撮影制御部は、前記判定部における判定結果に基づいて、前記第２の通信部において受信した前記複数の制御パラメータが正常でないと判定した場合は、当該受信した制御パラメータの情報を反映しない
   ことを特徴とする請求項２に記載の撮像システム。
5. 前記撮影制御部は、前記判定部における判定結果に基づいて、前記第２の通信部において受信した前記複数の制御パラメータが正常でないと判定した場合は、当該受信した制御パラメータの情報を反映しない
   ことを特徴とする請求項３に記載の撮像システム。
6. 前記撮影制御部は、前記判定部における判定結果に基づいて、前記第２の通信部において受信した前記複数の制御パラメータが正常でないと判定した場合は、当該通信結果を記憶する
   ことを特徴とする請求項２に記載の撮像システム。
7. 前記撮影制御部は、前記判定部における判定結果に基づいて、前記第２の通信部において受信した前記複数の制御パラメータが正常でないと判定した場合は、当該通信結果を記憶する
   ことを特徴とする請求項３に記載の撮像システム。
8. 前記判定部は、前記撮像装置に設けられたことを特徴とする請求項２に記載の撮像システム。
9. 前記制御装置は、
   前記判定部と、
   前記判定部の判定結果に基づく制御信号を前記第１の通信部を介して前記撮像装置に対して送信する制御装置側制御部とを備え、
   前記第１の通信部が、前記撮像装置とデータの送受信が可能であり、前記撮像装置に対して前記撮像装置の撮影を制御する複数の制御パラメータを送信し、さらに、前記撮像装置からの前記複数の制御パラメータに関する通信情報を受信し、
   前記判定部が、前記撮像装置からの前記複数の制御パラメータに関する通信情報に基づいて、前記撮像装置が受信した前記複数の制御パラメータが正常であるか否かを判定し、
   前記撮像装置は、
   前記第２の通信部が、前記制御装置とデータの送受信が可能であり、前記第１の通信部から送信された前記制御パラメータを受信すると共に、受信した前記複数の制御パラメータに関する通信情報を前記制御装置に対して送信し、
   前記判定部における判定結果に基づいて、前記第２の通信部において受信した前記複数の制御パラメータにより撮影制御を行うための撮影制御部を具備した
   ことを特徴とする請求項１に記載の撮像システム。
10. 前記第１の通信部は、さらに、前記撮像装置に対して、前記撮像装置からの前記複数の制御パラメータに関する通信情報を送信するよう要求するデータ送信要求信号を送信し、
    前記第２の通信部は、前記データ送信要求信号に応じて、前記複数の制御パラメータに関する通信情報を前記制御装置に対して送信する
    ことを特徴とする請求項９に記載の撮像システム。
11. 前記判定部は、前記第２の通信部において受信した予め設定された一組の前記複数の制御パラメータが全て誤りなく受信できていると判別した場合に、前記第２の通信部において受信した前記複数の制御パラメータは正常であると判定する
    ことを特徴とする請求項９に記載の撮像システム。
12. 前記制御装置側制御部は、前記判定部における判定結果に基づいて、前記撮像装置が受信した前記複数の制御パラメータが正常でないと判定した場合にのみ前記制御信号を送信し、
    前記撮影制御部は、前記制御信号に基づいて撮影制御を行う
    ことを特徴とする請求項９に記載の撮像システム。
13. 前記撮影制御部は、前記制御信号に基づいて、前記判定結果に係る前記複数の制御パラメータを反映せずに撮影制御を行うことを特徴とする
    ことを特徴とする請求項９に記載の撮像システム。
14. 前記制御装置側制御部は、前記判定部における判定結果に基づいて、前記撮像装置が受信した前記複数の制御パラメータが正常であると判定した場合、前記撮像装置に対して、当該判定結果に係る前記複数の制御パラメータの反映を許可する制御信号を送信し、
    前記撮影制御部は、前記制御信号に基づいて撮影制御を行う
    ことを特徴とする請求項９に記載の撮像システム。

Images