JPWO2013062038A1 - デジタル音響システム - Google Patents

デジタル音響システム Download PDF

Info

Publication number
JPWO2013062038A1
JPWO2013062038A1 JP2013540824A JP2013540824A JPWO2013062038A1 JP WO2013062038 A1 JPWO2013062038 A1 JP WO2013062038A1 JP 2013540824 A JP2013540824 A JP 2013540824A JP 2013540824 A JP2013540824 A JP 2013540824A JP WO2013062038 A1 JPWO2013062038 A1 JP WO2013062038A1
Authority
JP
Japan
Prior art keywords
digital
signal
digital signal
converter
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013540824A
Other languages
English (en)
Other versions
JP6169971B2 (ja
Inventor
彰 安田
彰 安田
淳一 岡村
淳一 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Trigence Semiconductor Inc
Original Assignee
Trigence Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Trigence Semiconductor Inc filed Critical Trigence Semiconductor Inc
Priority to JP2013540824A priority Critical patent/JP6169971B2/ja
Publication of JPWO2013062038A1 publication Critical patent/JPWO2013062038A1/ja
Application granted granted Critical
Publication of JP6169971B2 publication Critical patent/JP6169971B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/60—Information retrieval; Database structures therefor; File system structures therefor of audio data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/86—Arrangements characterised by the broadcast information itself
    • H04H20/88—Stereophonic broadcast systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/005—Details of transducers, loudspeakers or microphones using digitally weighted transducing elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R27/00—Public address systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R9/00—Transducers of moving-coil, moving-strip, or moving-wire type
    • H04R9/06—Loudspeakers
    • H04R9/063—Loudspeakers using a plurality of acoustic drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2209/00—Details of transducers of the moving-coil, moving-strip, or moving-wire type covered by H04R9/00 but not provided for in any of its subgroups
    • H04R2209/026—Transducers having separately controllable opposing diaphragms, e.g. for ring-tone and voice
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2209/00—Details of transducers of the moving-coil, moving-strip, or moving-wire type covered by H04R9/00 but not provided for in any of its subgroups
    • H04R2209/041—Voice coil arrangements comprising more than one voice coil unit on the same bobbin
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2460/00—Details of hearing devices, i.e. of ear- or headphones covered by H04R1/10 or H04R5/033 but not provided for in any of their subgroups, or of hearing aids covered by H04R25/00 but not provided for in any of its subgroups
    • H04R2460/03—Aspects of the reduction of energy consumption in hearing devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Acoustics & Sound (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Power Engineering (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Computational Linguistics (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

デジタル入力信号を変調しデジタル信号を出力するΔΣ変調器と、ΔΣ変調器に接続され前記デジタル信号をミスマッチシェーピングし変換する後置フィルターと、後置フィルターが変換したデジタル信号をシリアル伝送されるデジタル信号に変換するパラレル・シリアル変換器と、パラレル・シリアル変換器により変換されたデジタル信号を復元するシリアル・パラレル変換器と、シリアル・パラレル変換器により復元されたデジタル信号を受け取り、駆動素子を駆動してアナログ音声に変換する駆動回路とを有するデジタル音響システムを提供する。

Description

本発明は、デジタル信号をアナログ音声に直接変換するデジタルスピーカー装置を使ったデジタル音響システム及びそのアプリケーションなどに関する。
デジタル信号をアナログ音声に直接変換するデジタルスピーカー技術が提案されている（例えば、特許文献１参照。）。
特許文献１のFig. 22には、Ｘ（Ｌ）およびＹ（Ｒ）の二つのデジタル音声信号を入力とし、ΔΣ変調器とミスマッチシェーピングフィルター回路により複数のデジタル信号を出力する回路と、前記複数のデジタル信号により駆動される複数のスピーカーもしくは複数の駆動素子とにより、アナログ音声を直接変換する方法が示されている。
このような、デジタル信号をアナログ音声に直接変換するデジタルスピーカー技術を用いたデジタルスピーカー装置は、アナログ電気信号により駆動されていたアナログスピーカー装置に比べて、消費電力が小さいという特徴がある。また、これに加えて、このようなデジタルスピーカー装置は、複数のスピーカー素子もしくは複数の駆動素子（コイル等）を使うことから、従来の一つのスピーカー素子もしくは単一の駆動素子を使ったスピーカーに比べて、大きな音を出すことが可能である。
しかしながら、デジタルスピーカー装置ではPCM音源からのデジタル信号をΔΣ変調器とミスマッチシェーピングフィルター回路により複数のデジタル信号を出力する回路が必須であり、これらの回路をLSI上に実装する為には微細デジタルプロセスを使う必要がある。
図１に、従来のデジタルスピーカー装置を使ったデジタル音響システムの代表的な例として、デジタルスピーカー装置のシステムの従来例を示す。この従来例のデジタルスピーカー装置のシステムは、ΔΣ変調器と後置フィルター回路により複数のデジタル信号を出力する回路と複数のスピーカー駆動素子からなる。1ビットのデジタル入力信号(110)はΔΣ変調器(101)に入力される、ΔΣ変調器(101)でnビットの複数のデジタル信号(111)に変換する。nビットの複数のデジタル信号は後置フィルター(102)でミスマッチシェーピングされたm個のデジタル信号(112)に変換される。ｍ個のデジタル信号は、スピーカー駆動回路(103)に入力されs個の駆動素子（104）を駆動してアナログ音声を振動膜(105)により直接変換する。前記ΔΣ変調器(101)と後置フィルター(102)とスピーカー駆動回路(103)とがデジタルスピーカー装置(100)の構成要素である。
国際公開第２００７／１３５９２８号
従来例では、ΔΣ変調器(101)と後置フィルター(102)とスピーカー駆動回路(103)とがスピーカー毎に必要になるので、多数のスピーカーが用いられる映画館や劇場にデジタルスピーカー装置を使う場合に微細デジタルプロセスのLSIを多数必要とする課題がある。
本発明は、デジタル信号により駆動される複数のスピーカー（コイル）によりアナログ音声を直接変換するデジタルスピーカー装置に最適なデジタル音響システムを提案することを目的とする。
本発明の一実施形態として、デジタル入力信号を変調しnビットのデジタル信号を出力するΔΣ変調器と、前記ΔΣ変調器に接続され前記nビットのデジタル信号をミスマッチシェーピングしm個のデジタル信号に変換する後置フィルターと、前記後置フィルターが変換したm個のデジタル信号をシリアル伝送されるデジタル信号に変換するパラレル・シリアル変換器と、前記パラレル・シリアル変換器により変換されたデジタル信号をm個のデジタル信号に変換し復元するシリアル・パラレル変換器と、前記シリアル・パラレル変換器により復元されたm個のデジタル信号を受け取り、s個の駆動素子を駆動してアナログ音声に変換する駆動回路とを有するデジタル音響システムを提供する。
本発明の一実施形態として、デジタル入力信号をm個のデジタル信号に変換するプロセッサと、前記プロセッサが変換したm個のデジタル信号をシリアル伝送されるデジタル信号に変換するパラレル・シリアル変換器と、前記パラレル・シリアル変換器により変換されたデジタル信号をm個のデジタル信号に変換し復元するシリアル・パラレル変換器と、 前記シリアル・パラレル変換器により復元されたm個のデジタル信号を受け取り、s個の駆動素子を駆動してアナログ音声に変換する駆動回路とを有し、前記プロセッサは、前記プロセッサを、デジタル入力信号を変調しnビットのデジタル信号を出力するΔΣ変調器と、前記ΔΣ変調器に接続され前記nビットのデジタル信号をミスマッチシェーピングしm個のデジタル信号に変換する後置フィルターとして、動作させるためのプログラムにより、制御されることを特徴とするデジタル音響システムを提供する。
本発明によれば、デジタルスピーカーの特性として、低消費電力特性を損なうことなく、多数のスピーカーを使う用途である映画館や劇場にデジタルスピーカー装置を使う場合でも、従来のデジタル音響システムに比べ単純な装置の組み合わせでデジタル音響システムを構築することが出来るため、デジタル音響システムのコストの低減が可能になる。
従来のデジタル音響システムの構成の一例図 本発明の第１の実施形態に係るデジタル音響システムの構成図 本発明の第２の実施形態に係るデジタル音響システムの構成図 本発明の第３の実施形態に係るデジタル音響システムの構成図 本発明の第４の実施形態に係るデジタル音響システムの構成図 本発明の第５の実施形態に係るデジタル音響システムの構成図 本発明の第６の実施形態に係るデジタル音響システムの構成図 本発明の第７の実施形態に係るデジタル音響システムの構成図 本発明の第８の実施形態に係るデジタル音響システムの構成図
（第１の実施形態）
図２に本発明の第１の実施形態に係る、デジタルスピーカー装置を使ったデジタル音響システムの構成を示す。本実施形態に係るデジタルスピーカー装置は、デジタル信号から複数のデジタル信号を出力する装置と、この装置が出力する複数のデジタル信号により複数のスピーカー駆動素子を駆動する駆動装置で構成される。本実施形態の特徴の一つは、複数のデジタル信号を出力する装置とスピーカー駆動素子を駆動する駆動装置の間をパラレル・シリアル変換装置とシリアル・パラレル変換装置により接続する点である。
図２を参照すると、デジタル入力信号(210)はΔΣ変調器(201)に入力され、ΔΣ変調器(201)でnビットの複数のデジタル信号(211)に変換される。ｎビットの複数のデジタル信号は後置フィルター(202)でミスマッチシェーピングされたm個のデジタル信号(212)に変換される。ｍ個のデジタル信号は、パラレル・シリアル変換器(203)でシリアル伝送されるデジタル信号(213)に変換され、シリアル・パラレル変換器(204)でm個のデジタル信号(214)に戻される。シリアル伝送されるデジタル信号(213)のビット数としては例えば１を挙げることができるが、１に限定はされない。m個のデジタル信号(214)を受け取ったスピーカー駆動回路(205)はs個の駆動素子（206）を駆動してアナログ音声を振動膜(207)により直接変換する。ここで、ΔΣ変調器(201)と後置フィルター(202)とパラレル・シリアル変換器(203)とがデジタル信号から複数のデジタル信号を出力する装置(200)を構成している。また、シリアル・パラレル変換器(204)とスピーカー駆動回路(205)とがスピーカー駆動素子を駆動する駆動装置(220)を構成している。
本実施形態のように、入力されたデジタル信号から複数のデジタル信号を出力する装置と、スピーカー駆動素子を駆動する駆動装置をシリアル信号で結ぶことが可能になると、デジタル信号から複数のデジタル信号を出力する装置に対して複数のスピーカー駆動素子を駆動する駆動装置をシリアル信号で接続する事が可能になる。したがって、多数のスピーカーを使う例えば映画館や劇場にデジタルスピーカー装置を使う場合でも、従来のデジタル音響システムに比べ単純な装置の組み合わせでデジタル音響システムを構築することが出来る。これにより、デジタル音響システムのコストの低減が可能になる。
図２に示す第１の実施形態に係る構成の一例として、デジタル信号から複数のデジタル信号を出力する装置と、スピーカー駆動素子を駆動する駆動装置を電気的にシリアル信号で結ぶ例が示されている。しかし、本実施形態は、この例に限定されることはなく、シリアル信号を無線装置で接続したり、光信号で接続したりするなど、電磁誘導や電界の強度により伝送する構成も本実施形態に含まれる。また，図２に示したパラレル・シリアル変換器(203)で、パラレル信号(212)を、複数のシリアル信号に変換する実施例も含まれる。
また、スピーカー駆動素子を駆動する駆動装置をデジタル信号から複数のデジタル信号を出力する装置に分けることで、それぞれの装置に最適なデバイステクノロジーを用いてＬＳＩ化を進めることが可能になる。これにより、システム全体のコストを低減することや、スピーカー駆動素子を駆動する駆動装置側の動作電圧を上げることができる。したがって、大音量を再生することもコストの増大を伴わずに容易に構成することが可能になる。
（第２の実施形態）
図３に、本発明の第３の実施形態に係る、複数のデジタル信号を出力する回路と複数のスピーカー駆動素子とを備えるデジタルスピーカー装置の構成を示す。デジタル入力信号(310)はマイクロコンピューター装置(301)に入力されミスマッチシェーピングされたm個のデジタル信号(311)に変換される。ｍ個のデジタル信号は、パラレル・シリアル変換器(302)で1ビットのデジタル信号(312)に変換され、シリアル・パラレル変換器(303)でm個のデジタル信号(313)に戻される。m個のデジタル信号(214)を受け取ったスピーカー駆動回路(304)はs個の駆動素子（305）を駆動してアナログ音声を振動膜(306)により直接変換する。
ここで、マイクロコンピューター装置(301)とパラレル・シリアル変換器(302)が、デジタル信号から複数のデジタル信号を出力する装置(300)を構成し、シリアル・パラレル変換器(303)とスピーカー駆動回路(304)とが駆動装置(320)を構成している。駆動装置(320)において、スピーカー駆動素子が駆動される。マイクロコンピューター装置(301)は、プ
ロセッサを有し、プロセッサは、デジタル入力信号を変調しnビットのデジタル信号を出力するΔΣ変調器と、ΔΣ変調器に接続されnビットのデジタル信号をミスマッチシェーピングしm個のデジタル信号に変換する後置フィルターとして、動作させるためのプログラムにより、制御される
本実施形態のように、入力されたデジタル信号から複数のデジタル信号を出力する装置として、プロセッサを有するマイクロコンピューター装置を用いることで、第１の実施形態のΔΣ変調器と後置フィルターで行った事と同様のデジタル信号処理を、プログラムで処理することが可能になる。プログラムで処理することでΔΣ変調器の変調特性や後置フィルターでのフィルター特性をハードウェアの変更無しに更新し改良する事が可能になる。
（第３の実施形態）
図４に複数のデジタル信号を出力する回路と複数のスピーカー駆動素子からなるデジタルスピーカー装置のシステム形態の第３の実施形態を示す。デジタル入力信号(410)はマイクロコンピューター装置(401)に入力されミスマッチシェーピングされたm個のデジタル信号(411)に変換される。ｍ個のデジタル信号は、フォーマット変換器(402)で記憶装置(312)に一度記録され、再度フォーマット変換器(403)でm個のデジタル信号(413)に戻される。なお、フォーマット変換器(402)の出力をパラレル・シリアル変換器によりシリアル伝送されるデジタル信号に変換し、記憶装置(312)にデジタル信号を記憶してもよい。また、記憶装置(312)から読み出されたデジタル信号は、シリアル・パラレル変換器に入力され、フォーマット変換器(403)に入力されてもよい。また、フォーマット変換器(402)がパラレル・シリアル変換器を含み、フォーマット変換器(403)がシリアル・パラレル変換器を含む構成でもよい。
前記m個のデジタル信号(414)を受け取ったスピーカー駆動回路(404)はs個の駆動素子（405）を駆動してアナログ音声を振動膜(406)により直接変換する。ここで、マイクロコンピューター装置(401)とフォーマット変換器(402)とが、デジタル信号から複数のデジタル信号を出力する装置(400)を構成している。また、フォーマット変換器(403)とスピーカー駆動回路(404)とがスピーカー駆動素子を駆動する駆動装置(420)を構成している。
第３の実施形態のようにデジタル信号から複数のデジタル信号を出力する装置と、スピーカー駆動素子を駆動する駆動装置を記憶装置で結ぶことが可能になると、音声再生の実時間処理が出来ない、例えば処理速度の遅いマイクロコンピューター装置を用いても、第１の実施形態のΔΣ変調器と後置フィルターで行った事と同様のデジタル信号処理をプログラムで処理することが可能になるので、従来のデジタル音響システムに比べ、より低消費電力のデジタル音響システムが可能になる。
また、デジタル信号処理をプログラムで処理した結果を複数回再生する場合には、記憶装置から事前に計算した結果を読みだすだけでよいので、再計算を行う必要がなくなるので、従来のデジタル音響システムに比べ、より低消費電力のデジタル音響システムが可能になる。
また、フォーマッタ変換器(402)では、ミスマッチシェーピングされたｍ個のデジタル信号に対しロスレスデータ圧縮を行うことも可能である。フォーマット変換器(403)では、データの伸張を行い元のm個のデジタル信号を再生する。このようにデータを圧縮することで必要な記憶媒体の容量を大幅に低減することが可能となる。ここで、データの圧縮伸張方法には、演算量およびデータ圧縮率を勘案し選択することで記憶媒体およびハードウェア規模の最適を図ることも可能となる。
（第４の実施形態）
図５に複数のデジタル信号を出力する回路と複数のスピーカー駆動素子からなるデジタルスピーカー装置のシステム形態の第４の実施形態を示す。デジタル入力信号(510)はマイクロコンピューター装置(501)に入力されミスマッチシェーピングされたm個のデジタル信号(511)に変換される。ｍ個のデジタル信号は、パラレル・シリアル変換器(502)で、シリアル伝送される例えば1ビットのデジタル信号(512)に、一旦変換され、再度シリアル・パラレル変換器(503)でm個のデジタル信号(513)に戻される。前記m個のデジタル信号(514)を受け取ったスピーカー駆動回路(504)はs個の駆動素子（505）を駆動してアナログ音声を振動膜(506)により直接変換する。ここで、マイクロコンピューター装置(501)とパラレル・シリアル変換器(502)とが、デジタル信号から複数のデジタル信号を出力する装置(500)を構成している。また、シリアル・パラレル変換器(503)とスピーカー駆動回路(504)とがスピーカー駆動素子を駆動する駆動装置(520)を構成している。更に駆動装置(520)はスピーカー駆動回路の個数や特性を記憶したID素子(521)を備え、そのID素子からの情報を、複数のデジタル信号を出力する装置(500)に伝える伝送手段(522)を設置する。伝送手段(522)は、マイクロコンピューター装置(501)にID素子(521)からの情報を伝送する。
本実施形態のようにデジタル信号から複数のデジタル信号を出力する装置にマイクロコンピューター装置を用いることにより、第１の実施形態のΔΣ変調器と後置フィルターで行った事と同様のデジタル信号処理をプログラムで処理することが可能になる。さらに、駆動装置(520)の情報を利用することで、駆動回路の個数や特性に適合するデジタル信号
処理をプログラムにより対応することが可能になるので、異なる駆動装置を一つの複数のデジタル信号を出力する装置に接続することが可能になる。
（第５の実施形態）
図６に複数のデジタル信号を出力する回路と複数のスピーカー駆動素子からなるデジタルスピーカー装置のシステム形態の第５の実施形態を示す。図４に示した第３の実施形態と同じように、あらかじめ複数のスピーカー駆動素子を駆動する信号をデジタル信号から複数のデジタル信号を出力する装置(600)により生成して保存メディア（記憶媒体）（613）に保存しておくことが可能である。これにより変換されたデータを、保存メディア（613）を使って流通させることが可能となる。このあらかじめ変換されたデータをネットワーク通じて直接顧客に配信したり、あらかじめ変換されたデータを保存メディア（記憶媒体）に記録し流通させたりすることにより、従来必要であったフォーマッタ変換器(602)を、再生する装置側で用意する必要がなくなり、デジタルスピーカー装置をより廉価に提供することが可能となる。
保存メディア（記憶媒体）としては、光ディスク、メモリカードなどの媒体を挙げることができる。これらの媒体は、記憶装置に着脱することができるものであることが好ましい。したがって、これらの光ディスク、メモリカードは据え置き型や携帯型の再生装置としての駆動装置(620)に装着して再生を行ってもよい。また、ネットワークを通じて直接顧客に配信する場合には、ストリーム形式で配信を行ったり、顧客の有する保存メディア（記憶媒体）に配信したデータを一旦記録したりしてもよい。
また、あらかじめいくつかの駆動素子数に対応させたデータを生成し、記録することで駆動素子数の異なるデジタルスピーカシステムに対応させることも可能である。この方法は、特に記録媒体の記録密度が上がり単価が低い場合にはコストを低減できる有効な手段となる。
また、複数のスピーカー駆動素子を駆動する信号をデジタル信号から複数のデジタル信号を出力する装置(600)からの出力は、デジタル変調されている為に、変調前のデジタル信号に戻すことが困難となる場合がある。したがって、装置(600)からの出力に、コピープロテクトされたに等しい効果を持たせることができる。さらにセキュリティ度を増す為に、前記記憶媒体に記録する際に暗号化を施したり、電子透かしデータを重畳したりすることも可能である。ΔΣ変調器(601)を用いているため，音楽信号等の信号帯域以外の帯域（通常信号帯域以上の周波数帯域）に、電子透かし信号を挿入することにより、最終的に音響信号に変換された際の音質の劣化を最小限に電子透かしを用いることが可能となる。暗号化や電子透かしデータの重畳は、例えばΔΣ変調器(601)、後置フィルター(602)またはパラレル・シリアル変換器(603)に実行させることができる。例えば、ΔΣ変調器(601)、後置フィルター(602)またはパラレル・シリアル変換器(603)に、暗号化や電子透かしデータの重畳のための装置を備えてもよい。また、そのような装置は、独立した装置であってもよい。
さらに、用いるコイル数を変更できるデータを記録媒体等に記録することにより、1通りのデータのみを記録することで、複数のコイル数に対応させることが可能となり、利便性を向上させることも可能である。
（第６の実施形態）
実施形態１から５におけるΔΣ変調器にカスコード型ΔΣ変調器を用いることも可能である。図７にカスコード型ΔΣ変調器の内部量子化器に多ビットのものを用いた場合の実施形態を示す。カスコード型ΔΣ変調器(701)では、初段および2段目以降の複数の内部ΔΣ変調器が出力される。初段のｎ1ビットの複数のデジタル信号(711a)は後置フィルター(702a)でミスマッチシェーピングされたm1個のデジタル信号(712a)に変換される。2段目以降のnx出力(711b)には後置フィルタ(702b)で周波数特性を付加し、さらにミスマッチシェーピングされたmx個のデジタル信号(712b)に変換される。
ｍ1＋m2+…+mx個のデジタル信号は、パラレル・シリアル変換器(703)で1ビットのデジタル信号(713)に一旦変換され、再度シリアル・パラレル変換器(704)でｍ1＋m2+…+mx個のデジタル信号(714)に戻される。前記ｍ1＋m2+…+mx個のデジタル信号(714)を受け取ったスピーカー駆動回路(705)はs個の駆動素子（706）を駆動してアナログ音声を振動膜(707)により直接変換する。ここで、カスコード型ΔΣ変調器(701)と後置フィルター(702a、b)とパラレル・シリアル変換器(703)とがデジタル信号から複数のデジタル信号を出力する装置(700)を構成している。また、シリアル・パラレル変換器(704)とスピーカー駆動回路(705)とがスピーカー駆動素子を駆動する駆動装置(720)を構成している。
カスケード型ΔΣDACと同様に、2段目以降の出力は1段目出力に含まれる雑音成分を打ち消す符号となっている。このため、駆動素子(606)がｍ1＋m2…+mxよりも少ない場合は、後段のm2…mxを使用しないでも十分高精度な変換を行うことが可能である。
（第７の実施形態）
図８に、本発明の第７の実施形態に係る、複数のデジタル信号を出力する回路と複数のスピーカー駆動素子とを備えるデジタルスピーカー装置の構成を示す。デジタル入力信号(810)はデジタルシグナルプロセッサー装置（DSP）(801)に入力されミスマッチシェーピングされたm個のデジタル信号(811)に変換される。ｍ個のデジタル信号(811)は、パラレル・シリアル変換器(802)でs個のデジタル信号(812)に変換され、シリアル・パラレル変換器(803)でm個のデジタル信号(813)に戻される。m個のデジタル信号(814)を受け取ったスピーカー駆動回路(804)はs個の駆動素子（805）を駆動してアナログ音声を振動膜(806)により直接変換する。
パラレル・シリアル変換器(802)の入力デジタル信号の個数と出力信号の個数の関係はs＜mであり、s個のデジタル信号(812)にはシリアル・パラレル変換器(803)での復調に必要な情報を含んでいる。
ここで、デジタルシグナルプロセッサー装置(801)とパラレル・シリアル変換器(802)が、デジタル信号から複数のデジタル信号を出力する装置(800)を構成し、シリアル・パラレル変換器(803)とスピーカー駆動回路(804)とが駆動装置(820)を構成している。駆動装置(820)において、スピーカー駆動素子が駆動される。
本実施形態のように、入力されたデジタル信号から複数のデジタル信号を出力する装置として、デジタルシグナルプロセッサ装置を用いることで、第１の実施形態のΔΣ変調器と後置フィルターで行った事と同様のデジタル信号処理を、プログラムで処理することが可能になる。プログラムで処理することでΔΣ変調器の変調特性や後置フィルターでのフィルター特性をハードウェアの変更無しに更新し改良する事が可能になる。
（第８の実施形態）
図９に複数のデジタル信号を出力する回路と複数のスピーカー駆動素子からなるデジタルスピーカー装置のシステム形態の第８の実施形態を示す。デジタル入力信号(910)はデジタルシグナルプロセッサ装置（マイクロコンピュータ装置）(901)に入力されミスマッチシェーピングされたm個のデジタル信号(811)に変換される。ｍ個のデジタル信号は、フォーマット変換器(902)でフォーマットが変換されてｍ個のデジタル信号を表わす情報として出力される。フォーマット変換器(902)から出力されるｍ個のデジタル信号は、図９に示すように記憶装置(912)の記憶媒体に一度記録されてもよい。この場合、フォーマット変換器(902)によるフォーマットの変換は、記憶媒体の記憶に適したフォーマットに変換することである。記憶装置(912)の記憶媒体に記録されたｍ個のデジタル信号を表わす情報は、再度フォーマット変換器(903)でm個のデジタル信号(913)に戻される。前記m個のデジタル信号(913)を受け取ったスピーカー駆動回路(904)はs個の駆動素子（905）を駆動してアナログ音声を振動膜(906)により直接変換する。ここで、マイクロコンピューター装置(901)とフォーマット変換器(902)とが、デジタル信号から複数のデジタル信号を出力する装置(900)を構成している。また、フォーマット変換器(903)とスピーカー駆動回路(904)とがスピーカー駆動素子を駆動する駆動装置(920)を構成している。
また、フォーマット変換器(902)から出力されるｍ個のデジタル信号は、伝送路に出力され、伝送されてもよい。例えば、通信により送信がされ、あるいは複数の受信者に同時に放送として送信がされてもよい。送信は無線であってもよいし、有線であってもよい。この場合、受信側では、ｍ個のデジタル信号を受信し、フォーマット変換器(903)でm個のデジタル信号(913)に戻される。以降の処理は上述した通りである。
ここで、フォーマット変換器(902)にて変換されるフォーマットには、可逆変換可能な如何なる種類のデジタルフォーマットを利用することが出来る。
第８の実施形態のようにデジタル信号から複数のデジタル信号を出力する装置と、スピーカー駆動素子を駆動する駆動装置を記憶装置や伝送路で結ぶことが可能になる。、特に記憶装置を用いる場合には、音声再生の実時間処理が出来ない、例えば処理速度の遅いデジタルシグナルプロセッサ装置を用いても、第１の実施形態のΔΣ変調器と後置フィルターで行った事と同様のデジタル信号処理をプログラムで処理することが可能になるので、従来のデジタル音響システムに比べ、より低消費電力のデジタル音響システムが可能になる。
また、デジタル信号処理をプログラムで処理した結果を複数回再生する場合には、記憶装置から事前にフォーマット変調した結果を読みだすだけでよいので、フォーマット復調に必要な計算量を抑えたデジタルフォーマットを利用することで、従来のデジタル音響システムに比べ、より低消費電力のデジタル音響システムが可能になる。
また、フォーマット変換器(902)では、ミスマッチシェーピングされたｍ個のデジタル信号に対しロスレスデータ圧縮を行うことも可能である。フォーマット変換器(903)では、データの伸張を行い元のm個のデジタル信号を再生する。このようにデータを圧縮することで必要な記憶媒体の容量を大幅に低減することが可能となる。ここで、データの圧縮伸張方法には、演算量およびデータ圧縮率を勘案し選択することで記憶媒体およびハードウェア規模の最適を図ることも可能となる。
このように、本実施形態においては、は同一のシリアル信号を用いた場合でも、デジタルスピーカユニットにおけるコイルの数を変更することが可能となる。
特に第３および第５の実施形態においては、あらかじめデータを生成しておくが、再生側で用いるコイル数を選択できるため、複数コイル数に対応させたデータをあらかじめ用意しておく必要がなく、データ量を削減することが可能となる。

Claims (22)

  1. デジタル入力信号を変調しnビットのデジタル信号を出力するΔΣ変調器と、
    前記ΔΣ変調器に接続され前記nビットのデジタル信号をミスマッチシェーピングしm個のデジタル信号に変換する後置フィルターと、
    前記後置フィルターが変換したm個のデジタル信号をシリアル伝送されるデジタル信号に変換するパラレル・シリアル変換器と、
    前記パラレル・シリアル変換器により変換されたデジタル信号をm個のデジタル信号に変換し復元するシリアル・パラレル変換器と、
    前記シリアル・パラレル変換器により復元されたm個のデジタル信号を受け取り、s個の駆動素子を駆動してアナログ音声に変換する駆動回路と
    を有するデジタル音響システム。
  2. 前記シリアル伝送されるデジタル信号のビット数が１であることを特徴とする請求項１に記載のデジタル音響システム。
  3. 前記パラレル・シリアル変換器により変換されたデジタル信号を記憶し、記憶されたデジタル信号を読み出して前記シリアル・パラレル変換器に出力する記憶装置を有する請求項１または２に記載のデジタル音響システム。
  4. 前記記憶装置は、着脱可能な記憶媒体に前記パラレル・シリアル変換器により変換されたデジタル信号を記憶し、読み出すことが可能であることを特徴とする請求項３に記載のデジタル音響システム。
  5. 前記記憶装置は、電子透かしデータが重畳されたデータを記憶することを特徴とする請求項３または４に記載のデジタル音響システム。
  6. 前記電子透かしデータは、前記アナログ音声の帯域外のデータとして重畳されることを特徴とする請求項５に記載のデジタル音響システム。
  7. デジタル入力信号をm個のデジタル信号に変換するプロセッサと、
    前記プロセッサが変換したm個のデジタル信号をシリアル伝送されるデジタル信号に変換するパラレル・シリアル変換器と、
    前記パラレル・シリアル変換器により変換されたデジタル信号をm個のデジタル信号に変換し復元するシリアル・パラレル変換器と、
    前記シリアル・パラレル変換器により復元されたm個のデジタル信号を受け取り、s個の駆動素子を駆動してアナログ音声に変換する駆動回路と
    を有し、
    前記プロセッサは、前記プロセッサを、デジタル入力信号を変調しnビットのデジタル信号を出力するΔΣ変調器と、前記ΔΣ変調器に接続され前記nビットのデジタル信号をミスマッチシェーピングしm個のデジタル信号に変換する後置フィルターとして、動作させるためのプログラムにより、制御されることを特徴とするデジタル音響システム。
  8. 前記駆動素子の数を記憶する素子を有し、
    前記プログラムは、前記素子に記憶された前記駆動素子の数を読み取り、前記プロセッサを制御することを特徴とする請求項７に記載のデジタル音響システム。
  9. 前記プロセッサはデジタルシグナルプロセッサである請求項７または８に記載のデジタル音響システム。
  10. 前記パラレル・シリアル変換器の出力する信号の個数は、前記パラレル・シリアル変換器に入力される信号の個数より小さく、前記パラレル・シリアル変換器の出力する信号は、前記シリアル・パラレル変換器での復調に必要な情報を含む請求項７から９のいずれかに記載のデジタル音響システム。
  11. デジタル入力信号をm個のデジタル信号に変換するデジタルシグナルプロセッサと、
    前記デジタルプロセッサが変換したｍ個のデジタル信号のフォーマットを変換して記憶媒体に記憶するフォーマット変換器と
    を有し、
    前記デジタルシグナルプロセッサは、前記プロセッサを、デジタル入力信号を変調しnビットのデジタル
    信号を出力するΔΣ変調器と、前記ΔΣ変調器に接続され前記nビットのデジタル信号をミスマッチシェーピングしm個のデジタル信号に変換して出力する後置フィルターとして、動作させるためのプログラムにより、制御されることを特徴とするデジタル音響システム。
  12. 前記フォーマット変換器によるフォーマットの変換は可逆変換である請求項１１に記載のデジタル音響システム。
  13. 前記フォーマット変換器によるフォーマットの変換はデータ圧縮を含む請求項１１に記載のデジタル音響システム。
  14. 前記後置フィルターは、記憶媒体又は伝送路に出力を行う請求項１１から１３のいずれかに記載の音響システム。
  15. デジタル入力信号を変調するΔΣ変調器の出力をミスマッチシェーピングする後置フィルターが出力したデジタル信号を記憶した記録媒体から前記デジタル信号を読み取り、駆動素子を駆動してアナログ音声に変換する駆動回路を有するデジタル再生装置。
  16. 前記記録媒体が記憶するデジタル信号には、前記駆動回路の駆動素子の数が含まれることを特徴とする請求項１５に記載のデジタル再生装置。
  17. 前記記録媒体が記憶するデジタル信号には、電子透かしデータが重畳されたデータを記憶することを特徴とする請求項１５または１６に記載のデジタル再生装置。
  18. 電子透かしデータは、前記アナログ音声の帯域外のデータとして重畳されることを特徴とする請求項１７に記載のデジタル再生装置。
  19. デジタル入力信号を変調するΔΣ変調器の出力をミスマッチシェーピングする後置フィルターが出力したデジタル信号を受信し、駆動素子を駆動してアナログ音声に変換する駆動回路を有するデジタル再生装置。
  20. 前記受信されるデジタル信号には、前記駆動回路の駆動素子の数が含まれることを特徴とする請求項１９に記載のデジタル再生装置。
  21. 前記受信されるデジタル信号には、電子透かしデータが重畳されたデータを記憶することを特徴とする請求項１９または２０に記載のデジタル再生装置。
  22. 電子透かしデータは、前記アナログ音声の帯域外のデータとして重畳されることを特徴とする請求項２１に記載のデジタル再生装置。
JP2013540824A 2011-10-25 2012-10-25 デジタル音響システム Expired - Fee Related JP6169971B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013540824A JP6169971B2 (ja) 2011-10-25 2012-10-25 デジタル音響システム

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011233937 2011-10-25
JP2011233937 2011-10-25
PCT/JP2012/077570 WO2013062038A1 (ja) 2011-10-25 2012-10-25 デジタル音響システム
JP2013540824A JP6169971B2 (ja) 2011-10-25 2012-10-25 デジタル音響システム

Publications (2)

Publication Number Publication Date
JPWO2013062038A1 true JPWO2013062038A1 (ja) 2015-04-02
JP6169971B2 JP6169971B2 (ja) 2017-07-26

Family

ID=48167864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013540824A Expired - Fee Related JP6169971B2 (ja) 2011-10-25 2012-10-25 デジタル音響システム

Country Status (7)

Country Link
US (1) US9793868B2 (ja)
EP (1) EP2782361A4 (ja)
JP (1) JP6169971B2 (ja)
KR (1) KR20140079400A (ja)
CN (1) CN103891312B (ja)
IN (1) IN2014DN03351A (ja)
WO (1) WO2013062038A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6648821B2 (ja) * 2016-04-15 2020-02-14 第一精工株式会社 スピーカシステム
EP3355590A1 (en) * 2017-01-26 2018-08-01 Vestel Elektronik Sanayi ve Ticaret A.S. Loudspeaker, apparatus comprising the same, and method of operating a loudspeaker

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311847A (ja) * 2004-04-23 2005-11-04 Nippon Telegr & Teleph Corp <Ntt> データ通信方法、データ送信装置およびデータ受信装置、ならびにデータ送信プログラム
JP2006197152A (ja) * 2005-01-13 2006-07-27 Sharp Corp 骨伝導スピーカ装置
JP2009010820A (ja) * 2007-06-29 2009-01-15 Sony Corp 記憶装置、記憶制御方法、およびプログラム
WO2011074341A1 (ja) * 2009-12-16 2011-06-23 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ 音響システム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3341566B2 (ja) * 1996-02-15 2002-11-05 ソニー株式会社 信号伝送方法及び装置、並びに信号再生方法及び装置
JP3415398B2 (ja) * 1997-08-07 2003-06-09 パイオニア株式会社 音声信号処理装置
JP4061791B2 (ja) * 1999-10-29 2008-03-19 ヤマハ株式会社 デジタルデータ再生装置
JP2002176362A (ja) * 2000-12-06 2002-06-21 Sony Corp ディジタル信号伝送方法及び装置
US7058463B1 (en) * 2000-12-29 2006-06-06 Nokia Corporation Method and apparatus for implementing a class D driver and speaker system
WO2005002200A2 (en) * 2003-06-13 2005-01-06 Nielsen Media Research, Inc. Methods and apparatus for embedding watermarks
CN102684699B (zh) 2006-05-21 2015-03-18 株式会社特瑞君思半导体 声音再现用数据变换装置
JP5552614B2 (ja) 2008-06-16 2014-07-16 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ デジタルスピーカー駆動装置，デジタルスピーカー装置，アクチュエータ，平面ディスプレイ装置及び携帯電子機器
CN101944360A (zh) * 2009-07-03 2011-01-12 邱剑 方便使用的方法和终端

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311847A (ja) * 2004-04-23 2005-11-04 Nippon Telegr & Teleph Corp <Ntt> データ通信方法、データ送信装置およびデータ受信装置、ならびにデータ送信プログラム
JP2006197152A (ja) * 2005-01-13 2006-07-27 Sharp Corp 骨伝導スピーカ装置
JP2009010820A (ja) * 2007-06-29 2009-01-15 Sony Corp 記憶装置、記憶制御方法、およびプログラム
WO2011074341A1 (ja) * 2009-12-16 2011-06-23 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ 音響システム

Also Published As

Publication number Publication date
EP2782361A1 (en) 2014-09-24
WO2013062038A1 (ja) 2013-05-02
IN2014DN03351A (ja) 2015-06-26
EP2782361A4 (en) 2015-07-08
CN103891312A (zh) 2014-06-25
KR20140079400A (ko) 2014-06-26
CN103891312B (zh) 2017-09-01
JP6169971B2 (ja) 2017-07-26
US20140236332A1 (en) 2014-08-21
US9793868B2 (en) 2017-10-17

Similar Documents

Publication Publication Date Title
EP2859548B1 (en) Doubly compatible lossless audio bandwidth extension
JP4883428B2 (ja) デジタルアナログ変換装置
US6340940B1 (en) Digital to analog conversion circuits and methods utilizing single-bit delta-SIGMA modulators and multiple-bit digital to analog converters
JP2002062888A (ja) 電子音楽加工装置、電子音楽再生装置及び電子音楽配信システム
JPH06232755A (ja) 信号処理システムおよび処理方法
US6784816B2 (en) Circuits, systems and methods for volume control in 1-bit digital audio systems
CN1828756B (zh) 高频插补装置及再生装置
US6714825B1 (en) Multi-channel audio reproducing device
JP6169971B2 (ja) デジタル音響システム
Janssen et al. Super-audio CD: an introduction
JP3304750B2 (ja) ロスレス符号装置とロスレス記録媒体とロスレス復号装置とロスレス符号復号装置
EP0890949A2 (en) Digital audio processing system compatible with digital versatile disk video standard
JP3300227B2 (ja) 符号化方法ならびに符号化装置および復号化装置
JP2006079742A (ja) 情報処理装置および方法、並びにプログラム
JP2009031377A (ja) オーディオデータ処理装置およびビット幅変換方法並びにビット幅変換装置
US20040125707A1 (en) Retrieving content of various types with a conversion device attachable to audio outputs of an audio CD player
JP3668179B2 (ja) 音響再生方法、音響再生装置、超音波発生プログラム
JP7140119B2 (ja) 信号処理装置、信号処理方法、および、プログラム
JPH11150784A (ja) 複数の部分帯域マイクロフォンからなるマイクロフォン装置
Fong et al. A power efficient asynchronous dithering scheme for mass-produced hearing aids and personal sound amplifying devices
Ausiello Two-and-Three level representation of analog and digital signals by means of advanced sigma-delta modulation
JP2008244775A (ja) オーディオ回路およびそれを備える電子機器
Stuart The Next Generation Audio CD
KR20030080199A (ko) 데이터를 자동으로 변환하고 재생하기 위해 레드북 포맷의데이터와 옐로우북 포맷의 코드를 포함하는 ｃｄ
WO2003088128A2 (en) Storing and retrieving content of various types with an audio cd

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151016

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170629

R150 Certificate of patent or registration of utility model

Ref document number: 6169971

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees