JP2008244775A - オーディオ回路およびそれを備える電子機器 - Google Patents

Abstract

【課題】多入力、多出力を備えるオーディオ回路を提供する。
【解決手段】オーディオＩＣ１００は、入力されたｍ個（ｍ＝３）のオーディオデジタル信号Ｓ１〜Ｓ３に所定の信号処理を施し、ｎ個（ｎ＝３）の電気音響変換素子に出力する。インタフェース部１０は、外部からｍ個のデジタル信号を受信する。信号分配部３０は、電気音響変換素子ごとに出力チャンネルを備える。信号分配部３０は、ｍ個のデジタル信号Ｓ１〜Ｓ３を受け、任意のデジタル信号を合成して、任意の出力チャンネルから出力する。ΔΣ変調器４０は、信号分配部３０から出力されるｎ個のデジタル信号をΔΣ変調する。Ｄ級アンプ５０は、ΔΣ変調器４０によりΔΣ変調されたｎ個のデジタル信号をそれぞれ増幅する。オーディオＩＣ１００は、フルデジタル回路で構成される。
【選択図】図１

Description

本発明は、オーディオ信号を処理するオーディオ回路に関する。

携帯電話端末、ポータブルオーディオ機器、デジタルビデオカメラやデジタルスチルカメラなどの電子機器は、オーディオ再生機能や録音機能を備えている。こうした電子機器は、スピーカやヘッドホン、外部出力など複数系統の出力を備えるのが一般的である。また、再生、録音される信号として、マイクからの入力、メモリから読み出され再生された音楽、相手方の通話音声などが挙げられる。つまり電子機器は、複数チャンネルのオーディオ入力と複数チャンネルのオーディオ出力を備える場合がある。

特開２００４−２０１１８５号公報

多チャンネルのオーディオ信号を合成したり、それぞれの音量を調節するために、オーディオ回路が利用される。従来の携帯電話端末に使用されるオーディオ回路は、デジタル入力される音声信号を一旦アナログ信号に変換し、アナログ信号を合成、増幅して、スピーカから出力していた。しかしながら、この方式の場合、アナログ信号を取り扱うため、微細プロセスを用いることができず、回路の小型化の制約となっていた。

本発明はこうした状況においてなされたものであり、その包括的な目的は、小型化が可能なオーディオ回路の提供にある。

本発明のある態様は、入力されたｍ個（ｍは２以上の整数）のオーディオ信号に所定の信号処理を施し、ｎ個（ｎは２以上の整数）の電気音響変換素子に出力するオーディオ回路に関する。このオーディオ回路は、外部からｍ個のデジタル信号を受信するインタフェース部と、電気音響変換素子ごとｎ個の出力チャンネルを備え、ｍ個のデジタル信号を受け、任意のデジタル信号を合成して、任意の出力チャンネルから出力する信号分配部と、信号分配部から出力されるｎ個のデジタル信号をΔΣ変調するΔΣ変調器と、ΔΣ変調器によりΔΣ変調されたｎ個のデジタル信号をそれぞれ増幅するｎ個のＤ級アンプと、を備え、フルデジタル回路で構成される。

この態様によると、複数のデジタル入力を任意の電気音響変換素子から出力することができる。さらにΔΣ変調を利用したデジタルアンプを用いてフルデジタルで構成することにより、アナログ回路が不要となるため、微細プロセスが利用でき、回路面積を縮小できる。

信号分配部はｎ個の出力チャンネルに加えてさらに第２出力チャンネルを備えてもよい。本オーディオ回路は、ｎ個の電気音響変換素子に加えて、外部に接続されるデジタル信号処理回路に対して、信号分配部の第２出力チャンネルからの信号を出力する機能を備えてもよい。

オーディオ回路は、インタフェース部において受信したｍ個のデジタル信号のサンプリングレートを統一するサンプリングレートコントローラをさらに備えてもよい。信号分配部は、サンプリングレートコントローラによってサンプリングレートが統一されたｍ個のデジタル信号を分配してもよい。
この場合、デジタル信号のミキシング、分配、ΔΣ変調を統一されたサンプリングレートで実行できる。

サンプリングレートコントローラは、ｍ個のデジタル信号の最も高いサンプリングレートを判定し、各デジタル信号のサンプリングレートを、最も高い値に統一してもよい。この場合、音質の劣化を抑制できる。

オーディオ回路は、ｍ個のオーディオ信号のいずれも入力されないとき、シャットダウンしてもよい。これにより省電力化が実現できる。

ｍ個のオーディオ信号の少なくともひとつは、所定のフォーマットで符号化されたオーディオ信号であってもよい。オーディオ回路は、符号化されたオーディオ信号をデコードし、信号分配部に出力するオーディオデコーダをさらに備えてもよい。
オーディオ回路はフルデジタルで構成されるため、デコーダの集積化が容易となる。

本発明の別の態様は、電子機器である。この電子機器は、上述のオーディオ回路と、音響信号を受けデジタル信号に変換し、オーディオ回路に出力するデジタルマイクと、オーディオ回路の出力端子ごとに設けられたｎ個のフィルタと、フィルタを経たデジタル信号を出力する電気音響変換素子と、電気音響変換素子から出力すべきオーディオ信号を、デジタル信号としてオーディオ回路に出力するプロセッサと、を備える。

なお、以上の構成要素の任意の組合せ、本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、オーディオ回路を小型化できる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

図１は、本発明の実施の形態に係るオーディオＩＣ１００を搭載する電子機器２００の全体構成を示すブロック図である。電子機器２００は、オーディオＩＣ１００、アプリケーションプロセッサ１１０、スピーカ１、ヘッドホン２、レシーバ３、外部出力端子４、フィルタ５、デジタルマイク６、を備える。
電子機器２００は、携帯電話端末、デジタルスチルカメラ、デジタルビデオカメラなど、音声再生機能、音声録音機能を備える。以下、電子機器２００は携帯電話端末として説明する。

スピーカ１、ヘッドホン２、レシーバ３は、電気信号を音響信号に変換する電気音響変換素子である。スピーカ１は、主として着信音を再生する。ヘッドホン２は、電子機器２００に外部接続される。レシーバ３は、通話中にユーザの耳と近接する位置に配置され、通話相手の音声を出力する。外部出力端子４は、電子機器２００の外部機器に対して、アナログのオーディオ電気信号を出力するための端子である。図１において、スピーカ１、ヘッドホン２、レシーバ３、外部出力端子４はステレオであるが、ＬチャンネルとＲチャンネルの一方のみを示す。

オーディオＩＣ１００は、電子機器２００を統括的に制御するＩＣであり、デジタルベースバンド回路を含む。さらに、ＭＩＤＩ（Musical Instrument Digital Interface）によるメロディ再生や、ＭＰ３（MPEG-1 Audio Layer-3）などの圧縮オーディオの再生機能を備える。

アプリケーションプロセッサ１１０は、オーディオＩＣ１００に対して、再生した音楽データを第１デジタル信号Ｓ１として出力し、通話音声を第２デジタル信号Ｓ２として出力する。また、アプリケーションプロセッサ１１０は、クロックＳ４を出力する。
デジタルマイク６は、入力された音響信号を電気信号に変換し、パルス密度変調（ＰＤＭ）された第３デジタルデータＳ３を出力する。このようなデジタルマイク６は市販されている。

オーディオＩＣ１００は、第１〜第４入力端子Ｐｉ１〜Ｐｉ４にそれぞれ、第１〜第３デジタル信号Ｓ１〜Ｓ３およびクロックＳ４を受ける。オーディオＩＣ１００は、入力されたｍ個（ｍ＝３）のオーディオ信号（Ｓ１〜Ｓ３）に所定の信号処理を施し、ｎ個（ｎ＝４）の電気音響変換素子（１〜３および４）に出力する。

オーディオＩＣ１００は、インタフェース部１０、デジタルフィルタ１２、デジタルフィルタ１４、オーディオデコーダ１６、デジタルフィルタ１８、サンプリングレートコントローラ２０、信号分配部３０、ΔΣ変調器４０、Ｄ級アンプ５０ａ〜５０ｄ、ＰＬＬ６０を備える。

インタフェース部１０は、第１〜第３デジタル信号Ｓ１〜Ｓ３を受信する。たとえば第１デジタル信号Ｓ１はＩ２Ｓで伝送され、第２デジタル信号Ｓ２は３線シリアルで伝送され、第３デジタル信号Ｓ３はＰＤＭデータにより伝送される。インタフェース部１０は、各データ伝送に応じた処理回路を含む。インタフェース部１０によって、第１デジタル信号Ｓ１〜第３デジタル信号Ｓ３はパラレルデータに変換される。以下、パラレルデータに変換された第１デジタル信号Ｓ１〜第３デジタル信号Ｓ３に添え字ｐを付す。

デジタルフィルタ１２、１４は、第１デジタル信号Ｓ１ｐ、第３デジタル信号Ｓ３ｐをフィルタリングする。オーディオデコーダ１６は、第２デジタル信号Ｓ２ｐをエンコードする。アプリケーションプロセッサ１１０とオーディオＩＣ１００の間に、ＭＰ３エンコーダが設けられる場合、オーディオデコーダ１６を省略できる。ただし、オーディオエンコーダを外付けすると、部品点数が増加するため、オーディオＩＣ１００に内蔵するのが好ましい。後述のように、オーディオＩＣ１００はフルデジタルで構成されるため、エンコーダの内蔵に適している。

ＰＬＬ６０は、クロックＳ４を受け、これを逓倍してオーディオＩＣ１００の内部クロック（不図示）を生成する。内部クロックはオーディオＩＣ１００の各ブロックに分配され、各ブロックは内部クロックにもとづいて処理を行う。

サンプリングレートコントローラ２０は、デジタルフィルタ１２、オーディオデコーダ１６、デジタルフィルタ１４からそれぞれ出力されるデジタル信号Ｓ１ｆ〜Ｓ３ｆを受ける。サンプリングレートコントローラ２０は、インタフェース部１０において受信した３個のデジタル信号Ｓ１〜Ｓ３のサンプリングレートを統一する。サンプリングレートコントローラ２０は、３個のデジタル信号Ｓ１〜Ｓ３の最も高いサンプリングレートを判定し、各デジタル信号Ｓ１〜Ｓ３のサンプリングレートを、判定された最も高い値に統一する。たとえば、通話音声の第２デジタル信号Ｓ２のサンプリングレートが８ｋＨｚであり、オーディオ信号である第１デジタル信号Ｓ１が４８ｋＨｚの場合、最大のサンプリングレートである４８ｋＨｚに統一する。

なお、アプリケーションプロセッサ１１０の処理によって、デジタル信号Ｓ１〜Ｓ３のサンプリングレートが統一されている場合、サンプリングレートコントローラ２０は不要である。

信号分配部３０は、サンプリングレートコントローラ２０によってサンプリングレートが統一された３個のデジタル信号Ｓ１ｒ〜Ｓ３ｒをミキシングおよび選択し、音量を調節して出力する。具体的には、信号分配部３０は、電気音響変換素子であるスピーカ１、ヘッドホン２、レシーバ３および外部出力端子４それぞれに対応して設けられたｎ（＝４）個の出力チャンネルＣ１〜Ｃ４を備える。信号分配部３０は、ｍ個（＝３）のデジタル信号Ｓ１〜Ｓ３を受け、任意のデジタル信号を合成して、任意の出力チャンネルから出力する。

ΔΣ変調器４０は、信号分配部３０から出力されるｎ（＝４）個のデジタル信号をΔΣ変調する。
Ｄ級アンプ５０ａ〜５０ｄは、スピーカ１、ヘッドホン２、レシーバ３、外部出力端子４ごとに設けられる。Ｄ級アンプ５０ａ〜５０ｄは、ΔΣ変調器４０によりΔΣ変調されたｎ個のデジタル信号Ｓ１ｍ〜Ｓ４ｍを、それぞれ増幅する。増幅された信号Ｓ１ｄ〜Ｓ４ｄは、第１出力端子Ｐｏ１〜第４出力端子Ｐｏ４から出力される。出力データＳ１ｄ〜Ｓ４ｄは、フィルタ５によってフィルタリングされ、スピーカ１、ヘッドホン２、レシーバ３、外部出力端子４に入力される。

信号分配部３０は４個の出力チャンネルＣ１〜Ｃ４に加えて、さらに別の出力チャンネルＣ５を備える。信号分配部３０は、任意のデジタル信号Ｓ１ｒ〜Ｓ３ｒを合成して、出力チャンネルＣ５から出力する。出力チャンネルＣ５からの信号は、ΔΣ変調されず、デジタルフィルタ１８に入力される。デジタルフィルタ１８は通信用のフィルタであって、第５出力端子Ｐｏ５から出力される。たとえば、デジタルマイク６により取得された音声データ（Ｓ３）は、ΔΣ変調されずに、所定のフォーマットのデジタル信号Ｓ５としてアプリケーションプロセッサ１１０に出力される。

オーディオＩＣ１００は、ｍ個のオーディオ信号（Ｓ１〜Ｓ３）のいずれも入力されないとき、シャットダウンしてもよい。あるいは、アプリケーションプロセッサ１１０からのクロックＳ４は、信号処理が必要なときに供給されるから、クロックＳ４が遮断するとき、オーディオＩＣ１００はシャットダウンしてもよい。シャットダウンにより消費電力を低減できる。

図２は、サンプリングレートコントローラ２０、信号分配部３０、ΔΣ変調器４０の構成を示すブロック図である。
サンプリングレートコントローラ２０は、インターポレーションフィルタ２２、デシメーションフィルタ２４を含む。インターポレーションフィルタ２２およびデシメーションフィルタ２４はそれぞれ、補間処理および間引き処理を行うことにより、入力されるデジタル信号Ｓ１ｆ〜Ｓ３ｆのサンプリングレートを統一する。

信号分配部３０は、利得制御部３２、セレクタ３４、マルチプレクサ３６、利得制御部３８を備える。利得制御部３２ａ〜３２ｃは、デジタル信号Ｓ１ｒ〜Ｓ３ｒの利得をデジタル信号処理により調節する。
セレクタ３４ａ〜３４ｄおよびマルチプレクサ３６ａ〜３６ｄは、複数の出力チャンネルＣ１〜Ｃ４ごとに設けられる。セレクタ３４ａ〜３４ｄには、それぞれデジタル信号Ｓ１ｒ〜Ｓ３ｒが入力される。セレクタ３４ａ〜３４ｄは、それぞれ任意のデジタル信号Ｓ１ｒ〜Ｓ３ｒを選択して加算によって合成する。マルチプレクサ３６ａ〜３６ｄは、合成されたデータを、利得制御部３８ａ〜３８ｄに出力する。

利得制御部３８ａ〜３８ｄには、スピーカ１、ヘッドホン２、レシーバ３、外部出力端子４から出力すべきオーディオ信号の音量レベルに応じた利得が設定される。利得制御部３８ａ〜３８ｄは、設定された利得で、合成された信号を増幅する。ΔΣ変調器４０は、利得が調節されたデジタル信号をΔΣ変調する。

実施の形態に係るオーディオＩＣ１００は、アナログ回路を含まず、フルデジタルで構成される。つまり、オーディオＩＣ１００は、デジタルアナログ変換回路、アナログデジタル変換回路、アナログ増幅器等を含まないため、微細プロセスを利用した設計が可能となる。その結果、アナログ回路を用いて構成した場合に比べて、回路面積を縮小でき、低コスト化も実現できる。

また、フルデジタルで構成されたオーディオＩＣ１００内の信号は、電源電圧と接地電圧をスイングし、大振幅を有するため、ノイズ耐性が高く、プリント基板に実装する際に、クロストークやノイズ混入に対する配慮を、アナログ回路ほどシビアに行う必要がなくなるという利点がある。

実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。

本発明の実施の形態に係るオーディオＩＣを搭載する電子機器の全体構成を示すブロック図である。 サンプリングレートコントローラ、信号分配部、ΔΣ変調器の構成を示すブロック図である。

符号の説明

１００ オーディオＩＣ、 １１０ アプリケーションプロセッサ、 １ スピーカ、 ２ ヘッドホン、 ３ レシーバ、 ４ 外部出力端子、 ５ フィルタ、 ６ デジタルマイク、 １０ インタフェース部、 １２ デジタルフィルタ、 １４ デジタルフィルタ、 １６ オーディオデコーダ、 １８ デジタルフィルタ、 ２０ サンプリングレートコントローラ、 ２２ インターポレーションフィルタ、 ２４ デシメーションフィルタ、 ３０ 信号分配部、 ３２ 利得制御部、 ３４ セレクタ、 ３６ マルチプレクサ、 ３８ 利得制御部、 ４０ ΔΣ変調器、 ５０ Ｄ級アンプ、 ６０ ＰＬＬ、 ２００ 電子機器、 Ｓ１ 第１デジタル信号、 Ｓ２ 第２デジタル信号、 Ｓ３ 第３デジタル信号。

Claims (7)

1. 入力されたｍ個（ｍは２以上の整数）のオーディオ信号に所定の信号処理を施し、ｎ個（ｎは２以上の整数）の電気音響変換素子に出力するオーディオ回路であって、
   外部からｍ個のデジタル信号を受信するインタフェース部と、
   前記電気音響変換素子ごとｎ個の出力チャンネルを備え、前記ｍ個のデジタル信号を受け、任意のデジタル信号を合成して、任意の出力チャンネルから出力する信号分配部と、
   前記信号分配部から出力されるｎ個のデジタル信号をΔΣ変調するΔΣ変調器と、
   前記ΔΣ変調器によりΔΣ変調されたｎ個のデジタル信号をそれぞれ増幅するｎ個のＤ級アンプと、
   を備え、フルデジタル回路で構成されることを特徴とするオーディオ回路。
2. 前記信号分配部は前記ｎ個の出力チャンネルに加えてさらに第２出力チャンネルを備え、
   本オーディオ回路は、ｎ個の電気音響変換素子に加えて、外部に接続されるデジタル信号処理回路に対して、前記信号分配部の前記第２出力チャンネルからの信号を出力する機能を備えることを特徴とする請求項１に記載のオーディオ回路。
3. 前記インタフェース部において受信した前記ｍ個のデジタル信号のサンプリングレートを統一するサンプリングレートコントローラをさらに備え、
   前記信号分配部は、前記サンプリングレートコントローラによってサンプリングレートが統一されたｍ個のデジタル信号を分配することを特徴とする請求項１または２に記載のオーディオ回路。
4. 前記サンプリングレートコントローラは、前記ｍ個のデジタル信号の最も高いサンプリングレートを判定し、各デジタル信号のサンプリングレートを、最も高い値に統一することを特徴とする請求項３に記載のオーディオ回路。
5. 前記ｍ個のオーディオ信号のいずれも入力されないとき、シャットダウンすることを特徴とする請求項１または２に記載のオーディオ回路。
6. 前記ｍ個のオーディオ信号の少なくともひとつは、所定のフォーマットで符号化されたオーディオ信号であり、
   符号化されたオーディオ信号をデコードし、前記信号分配部に出力するオーディオデコーダをさらに備えることを特徴とする請求項１または２に記載のオーディオ回路。
7. 請求項１または２に記載のオーディオ回路と、
   音響信号を受けデジタル信号に変換し、前記オーディオ回路に出力するデジタルマイクと、
   前記オーディオ回路の出力端子ごとに設けられたｎ個のフィルタと、
   前記フィルタを経たデジタル信号を出力する電気音響変換素子と、
   前記電気音響変換素子から出力すべきオーディオ信号を、デジタル信号として前記オーディオ回路に出力するプロセッサと、
   を備えることを特徴とする電子機器。

Images