JPWO2013031715A1 - 積層圧電体 - Google Patents
積層圧電体 Download PDFInfo
- Publication number
- JPWO2013031715A1 JPWO2013031715A1 JP2013531298A JP2013531298A JPWO2013031715A1 JP WO2013031715 A1 JPWO2013031715 A1 JP WO2013031715A1 JP 2013531298 A JP2013531298 A JP 2013531298A JP 2013531298 A JP2013531298 A JP 2013531298A JP WO2013031715 A1 JPWO2013031715 A1 JP WO2013031715A1
- Authority
- JP
- Japan
- Prior art keywords
- laminate
- piezoelectric
- piezoelectric ceramic
- laminated
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 90
- 230000010287 polarization Effects 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims description 52
- 230000000052 comparative effect Effects 0.000 description 21
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 6
- 238000010030 laminating Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910001369 Brass Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
- H03H9/178—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator of a laminated structure of multiple piezoelectric layers with inner electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/04—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
- H10N30/045—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning by polarising
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R17/00—Piezoelectric transducers; Electrostrictive transducers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/85—Piezoelectric or electrostrictive active materials
- H10N30/853—Ceramic compositions
- H10N30/8548—Lead-based oxides
- H10N30/8554—Lead-zirconium titanate [PZT] based
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
Abstract
回路に負担のかかる静電容量を小さくすることができ、かつ、静電容量あたりの振幅量を大きくすることができる積層圧電体を提供する。圧電セラミック層15A〜15Dを積層した上部積層体7と、圧電セラミック層15E〜15Hを積層した下部積層体9と、上部積層体7と下部積層体9との間に配置された内部絶縁層11とから積層圧電体5を構成する。そして、駆動時の上部積層体7の振幅モードと下部積層体9の振幅モードが逆になるように、上部積層体7及び下部積層体9の圧電セラミックス層を分極処理する。下部積層体9のみを支持プレート3で支持する。内部絶縁層11には、分極処理を施さない。
Description
本発明は、圧電型振動素子に用いる積層圧電体に関するものである。
スピーカ等に用いる圧電型振動素子として、振動板の一方の面に積層圧電体を接合したユニモルフ型の圧電型振動素子及び振動板の両方の面にそれぞれ積層圧電体を接合したバイモルフ型の圧電型振動素子が知られている。振動板に接合される積層圧電体は、リード線等を用いて外部の電源と電気的に接続される。特開2011−49352号公報(特許文献1)には、振動板に接合される積層圧電体として、電極層を通じて電圧を圧電体層に印加することにより、隣り合う圧電体層の分極方向が交互に異なる方向となるように分極処理を施したものが開示されている。
圧電型振動素子では、振幅や電圧等の出力を大きくするために、積層圧電体の圧電体層の積層数を増やすことがある。しかしながら、積層圧電体の圧電体層の積層数を増やすと、積層圧電体の静電容量値が大きくなるため、回路側に大きな負荷がかかり好ましくない。また静電容量あたりの振幅量が小さくなり、圧電型振動素子の効率が低下する。さらに、圧電型振動素子の振幅や電圧等の出力を大きくするために、積層圧電体の圧電体層の積層数を増やしても、設計通りの出力値を得られない場合がある。
また、圧電体層の積層数を増やすと、圧電体層を変形させるために積層圧電体に積層される電極層の数も増やさなければならない。この電極層は、例えばAg−Pd合金等の高価な材料により構成されている。そのため、圧電型振動素子の製造コストが増加する。
なお、圧電型振動素子の振幅や電圧等の出力を大きくするために、圧電型振動素子をバイモルフ型に構成することも考えられる。しかしながら、バイモルフ型の圧電型振動素子は、振動板の両面に接合された積層圧電体を、それぞれ外部の電源と電気的に接続する必要がある。そのため、圧電型振動素子をバイモルフ型に構成すると、圧電型振動素子を高出力とすることはできるが、例えばリード線の半田付け及び配線の作業を振動板の両面に接合された積層圧電体にそれぞれ行わなければならず、ユニモルフ型の圧電振動素子に比べて、作業工程数が多くなり、製造コストが高くなる。
本発明の目的は、高出力で安価に製造することができる積層圧電体を提供することにある。
本発明の他の目的は、回路に負担のかかる静電容量を小さくすることができる積層圧電体を提供することにある。
本発明のさらに他の目的は、静電容量あたりの振幅量を大きくすることができる積層圧電体を提供することにある。
本発明では、複数の圧電セラミック層を積層した第1の積層体と、複数の圧電セラミック層を積層した第2の積層体と、第1の積層体と第2の積層体との間に配置された内部絶縁層とから積層圧電体を構成する。第1の積層体及び第2の積層体は、両面に電極層が配置され且つ分極処理が施された複数の圧電セラミック層を積層して構成する。そして、駆動時の第1の積層体の振幅モードと第2の積層体の振幅モードとが逆になるように、第1の積層体の複数の圧電セラミックス層及び第2の積層体の複数の圧電セラミックス層をそれぞれ分極処理する。本願明細書において「振幅モードが逆になる」とは、第1の積層体が縮み動作をしているときに第2の積層体が伸び動作をし、第1の積層体が伸び動作をしているときに第2の積層体が縮み動作をすることを意味する。そして第2の積層体のみを可撓性のある支持プレートにより支持するとともに、内部絶縁層を分極処理が施されてない複数の圧電セラミックシートの積層体によって構成する。
本発明では、駆動時の積層圧電体の振動にほとんど寄与しない積層振動体の積層方向の中央部に位置する部分は、内部絶縁層により構成される。また本発明では、駆動時の第1の積層体の振幅モードと第2の積層体の振幅モードが逆になるように、第1の積層体及び第2の積層体を構成することにより、振幅や電圧等の出力を維持したまま静電容量を低下させることができ、静電容量あたりの振幅量を大きくすることができる。その結果、本発明によれば従来よりも、積層圧電体の性能を高くすることができる。また内部絶縁層には、駆動するための電極が不要である。そのため、電極層を減らすことができるので、積層圧電体を安価に製造することができる。なお本発明では、駆動時の第1の積層体の振幅モードと第2の積層体の振幅モードを逆にすることにより、積層圧電体は、見掛け上バイモルフ型の圧電型振動素子と同じように動作するので、従来のユニモルフ型の積層圧電体よりも振幅や電圧等の出力を大きくすることができる。
また、支持プレートは駆動時であっても伸縮しないため、第2の積層体は、支持プレートによって動作が制限される。そのため、支持プレートによって支持されない第1の積層体の方が大きく動作する。本発明では、第2の積層体のみを可撓性のある支持プレートにより支持しているので、第1の積層体は支持プレートにより動作が制限されない。また、積層圧電体の振動が直接圧電型振動素子に伝達するので、圧電型振動素子の出力の取出が容易になる。さらに、内部絶縁層を分極処理が施されてない複数の圧電セラミックシートの積層体によって構成しているので、内部絶縁層を構成する圧電セラミックシートに、第1の積層体及び第2の積層体を構成する分極処理をする前の圧電セラミック層を用いることができる。そのため、内部絶縁層を構成するために別の材料を準備する必要がなくなるので、積層圧電体を安価に製造することができる。
ユニモルフ型の積層圧電体では、従来、全ての圧電セラミック層が振動に寄与していると考えられていたため、従来の積層圧電体は、電圧を印加することにより駆動する圧電セラミック層のみから構成されており、内部に絶縁層を含んでいない。従って、全ての圧電セラミック層が同じ振幅モードとなるように構成されている。しかしながら発明者は、設計通りの出力値が得られない原因を種々検討していく中で、積層された複数の圧電セラミック層のうち、一部の圧電セラミック層は、駆動時の積層圧電体の振動にほとんど寄与していないことを発見した。圧電セラミック層は、駆動時の積層圧電体の振動にほとんど寄与しなくとも、両面に設けられた電極により電圧が印加されているため、積層圧電体の静電容量は増加する。従って、駆動時の積層圧電体の振動にほとんど寄与しない圧電セラミック層は、積層圧電体の静電容量を増加させて回路に負荷をかける原因となり、積層圧電体の性能が低下する。そこで発明者は、駆動時の積層圧電体の振動にほとんど寄与しないと思われる圧電セラミック層の一部を、電圧が印加されない内部絶縁層としたところ、静電容量が低下することと、振幅値が小さくならないことを見いだした。本発明は、発明者のこのような研究の結果に基づくものである。
第1の積層体の複数の圧電セラミック層の数と第2の積層体の複数の圧電セラミック層の数とが等しくなるように構成してもよい。このようにすると、第1の積層体と第2の積層体に同じ積層体を用いることができるので、積層圧電体をより安価に製造することができる。また、内分絶縁層を中心として略面対称に積層圧電体を構成することができるので、支持プレート等に支持する際に積層圧電体の方向を考慮する必要がなくなるので、積層圧電体を簡単に製造することができる。
積層圧電体の性能をより向上させるために、第1の積層体の複数の圧電セラミック層の数が、第2の積層体の複数の圧電セラミック層の数よりも多くなるように構成することが好ましい。支持プレートは駆動時であっても伸縮しないため、第2の積層体は、支持プレートによって動作が制限される。そのため、支持プレートによって支持されない第1の積層体の方が大きく動作する。そこで、第1の積層体の複数の圧電セラミック層の数を多くすることにより、得られる振幅や電圧等をより大きくして、積層圧電体の性能を向上させることができる。
第1の積層体中の複数の電極層及び第2の積層体中の複数の電極層と外部の電源との電気的な接続は、任意の態様とすることができる。例えば、第1の積層体の内部絶縁層と対向しない外面に、第1の一対の外部電極を備えた第1の外部絶縁層を配置する。第2の積層体の内部絶縁層と対向しない外面には、第2の一対の外部電極を備えた第2の外部絶縁層を配置する。そして、第1の外部絶縁層の第1の一対の外部電極に交流電圧が印加されたときに、第1の積層体及び第2の積層体が異なる振幅モードで振動するように、第1の一対の外部電極層と、第1の積層体中の複数の電極層と、第2の積層体中の複数の電極層と、第2の一対の外部電極層とを電気的に接続する。このように構成すると、第1の積層体中の複数の電極層及び第2の積層体中の複数の電極層を用いて第1の積層体の複数の圧電セラミックス層及び第2の積層体の複数の圧電セラミックス層をそれぞれ分極処理することができる。そのため、分極処理をするために別個の設備を必要としないので、積層圧電体を安価に製造することができる。なおこの場合には、第2の外部絶縁層を、可撓性のある支持プレートにより支持する。
以下、図面を参照して本発明の実施の形態について説明する。図1は、本発明の実施の形態の積層圧電体を備える圧電型振動素子1の構成を示す図であり、図2は、図1の圧電型振動素子1の要部を分解した分解斜視図である。図1及び図2に示すように、本実施の形態の圧電型振動素子1は、支持プレート3と、支持プレート3により支持される積層圧電体5とを備えている。なお、図1及び図2は、理解を容易にするため、支持プレート3及び積層圧電体5の厚み寸法を誇張して描いている。支持プレート3は、FR−4等の可撓性を有する樹脂フィルムによって形成されており、矩形状を有している。なお支持プレート3は、真鍮、ニッケル合金またはステンレスからなる金属板によって形成してもよい。支持プレート3が積層圧電体5を支持する態様は任意であり、本実施の形態では支持プレート3に積層圧電体5を接合することにより、積層圧電体5を支持することができる。支持プレート3の積層圧電体5が接合される面には、後述する積層圧電体5の下部積層体9の外部電極と電気的に接続される図示しない電極が印刷により形成されている。この電極は、例えばリード線を用いて外部の交流電源と電気的に接続されて、積層圧電体5の下部積層体9に電力を供給する。支持プレート3は、長手方向の両端部が図示しない支持体により支持される。
積層圧電体5は、上部積層体7と、下部積層体9と、上部積層体7と下部積層体9との間に配置された内部絶縁層11とを積層して構成されている。本実施の形態においては、上部積層体7が本発明の第1の積層体を構成し、下部積層体9が本発明の第2の積層体を構成している。
上部積層体7は、5つの電極層13A〜13Eと、4つの圧電セラミック層15A〜15Dが交互に積層されて構成されている。従って本実施の形態の上部積層体7の圧電セラミックス層15A〜15Dは、それぞれ両面に電極層が配置されている。上部積層体7の形状は、対向する一対の短辺と対向する一対の長辺とを有する矩形の板状となるように全体が構成されている。上部積層体7の積層方向の一方の外面は、内部絶縁層11と接合されている。また上部積層体7の積層方向の他方の外面、すなわち内部絶縁層と対向しない外面には、上部絶縁層17(第1の外部絶縁層)が接合されている。上部積層体7の一つの長辺側の側面には、第1の側面電極19A及び第2の側面電極19Bが設けられている。
5つの電極層13A〜13Eは、いずれも銀とパラジウム金属粉と、ガラスフリットと、樹脂とからなる導電性ペーストを用いて形成されている。
電極層13A、13C及び13Eは、それぞれ第1の側面電極19Aを介して互いに電気的に接続されている。電極層13A、13C及び13Eは、第1の側面電極19Aと接触するために、第1の側面電極19Aと対向する部分が積層圧電体5の外部に露出するように張り出した張り出し部21A、21C及び21Eをそれぞれ有して、略矩形状に形成されている。電極層13B及び13Dは、それぞれ第2の側面電極19Bを介して互いに電気的に接続されている。電極層13B及び13Dは、第2の側面電極19Bと接触するために、第2の側面電極と対向する部分が積層圧電体5の外部に露出するように張り出した張り出し部21B及び21Dをそれぞれ有して、略矩形状に形成されている。
4つの圧電セラミック層15A〜15Dは、矩形形状に構成されており、電極層13B〜13Dを挟んで隣り合う圧電セラミック層の分極方向が互いに逆になるように、積層方向に分極処理されている。図1においては、圧電セラミック層15A〜15Dの分極方向がそれぞれ符号Pが付された矢印で示されている。
上部絶縁層17は、圧電セラミック層と同じ材料により、圧電セラミック層と略同一の大きさの板状に構成されて、上部積層体7の積層方向の他方の外面に接合されている。上部絶縁層17には、上部積層体7が接合される面と対向する面の長手方向の一方の端部に第1の電極部23Aが設けられており、他方の端部に第2の電極部23Bが設けられている。本実施の形態では、第1の電極部23A及び第2の電極部23Bにより、第1の一対の外部電極が構成されている。なお上部絶縁層17は、分極処理が施されていない。
第1の電極部23A及び第2の電極部23Bには、外部の交流電源から電力を上部積層体7に供給するリード線Rがそれぞれ接続されている。第1の電極部23Aは、第1の側面電極19Aと接続するように構成されており、外部の交流電源からリード線Rを介して供給された電力を第1の側面電極19Aに供給する。本実施の形態においては、第1の電極部23Aは、第1の側面電極19Aと一体に形成されている。また、第2の電極部23Bは、第2の側面電極19Bと一体に形成されており、外部の交流電源からリード線Rを介して供給された電力を第2の側面電極19Bに供給する。
本実施の形態の下部積層体9は、図1及び図2に示すように、上部積層体7とほぼ同様の構成を有している。すなわち、下部積層体9は、5つの電極層13F〜13Jと、4つの圧電セラミック層15E〜15Hが交互に積層されて構成されている。従って本実施の形態の下部積層体9の圧電セラミックス層15E〜15Hは、それぞれ両面に電極層が配置されている。なお下部積層体9を構成する電極層及び圧電セラミック層の数は、上部積層体7を構成する電極層及び圧電セラミック層の数と同一でなくともよい。下部積層体9の積層方向の一方の外面は、内部絶縁層11と接合されている。また下部積層体9の積層方向の他方の外面には、下部絶縁層25(第2の外部絶縁層)が接合されている。下部積層体9には、第3の側面電極19C及び第4の側面電極19Dが設けられている。第3の側面電極19C及び第4の側面電極19Dは、第1の側面電極19A及び第2の側面電極19Bが設けられた側面と対向する側の側面に設けられている。なお、第3の側面電極19C及び第4の側面電極19Dは、第1の側面電極19A及び第2の側面電極19Bが設けられた側面と同じ側の側面に設けてもよい。
電極層13F、13H及び13Jは、それぞれ第3の側面電極19Cを介して互いに電気的に接続されている。電極層13F、13H及び13Jは、第3の側面電極19Cと接触するために、第3の側面電極19Cと対向する部分が積層圧電体5の外部に露出するように張り出した張り出し部21F、21H及び21Jをそれぞれ有して、略矩形状に形成されている。電極層13G及び13Iは、それぞれ第4の側面電極19Dを介して互いに電気的に接続されている。電極層13G及び13Iは、第4の側面電極19Dと接触するために、第4の側面電極19Dと対向する部分が積層圧電体5の外部に露出するように張り出した張り出し部21G及び21Iをそれぞれ有して、略矩形状に形成されている。
4つの圧電セラミック層15E〜15Hは、矩形形状に構成されており、電極層13G〜13Iを挟んで隣り合う圧電セラミック層の分極方向が互いに逆になるように、積層方向に分極処理されている。図1においては、圧電セラミック層15E〜15Hの分極方向がそれぞれ符号Pが付された矢印で示されている。本実施の形態においては、圧電セラミック層15E〜15Hの分極方向は、それぞれ圧電セラミック層15A〜15Dの分極方向と同一となるように分極処理をしてある。
下部絶縁層25は、圧電セラミック層と同じ材料により、圧電セラミック層と略同一の大きさの板状に構成されて、下部積層体9の積層方向の他方の端面に接合されている。下部絶縁層25には、下部積層体9が接合される面と対向する面の長手方向の一方の端部に第3の電極部23Cが設けられており、他方の端部に第4の電極部23Dが設けられている。第3の電極部23C及び第4の電極部23Dは、支持プレート3の図示しない電気回路に接続されており、外部の交流電源から供給された電力を電気回路を介して第3の側面電極19C及び第4の側面電極19Dに供給する。本実施の形態では、第3の電極部23C及び第4の電極部23Dにより、第2の一対の外部電極が構成されている。なお下部絶縁層25は、分極処理が施されていない。
内部絶縁層11は、3つの圧電セラミック層11A〜11Cを積層して構成されている。本実施の形態の内部絶縁層11を構成する3つの圧電セラミック層11A〜11Cは、上部積層体7を構成する4つの圧電セラミック層15A〜15D及び下部積層体9を構成する4つの圧電セラミック層15E〜15Hと同じ材料を用いて同じ大きさに形成している。従って本実施の形態の積層圧電体5は、全部で11層の圧電セラミック層を有している。また、本実施の形態の積層圧電体5は、上部絶縁層17及び下部絶縁層25を含めると、全部で13層の圧電セラミック層を有している。なお3つの圧電セラミック層11A〜11Cは、分極処理が施されていない。
本実施の形態においては、内部絶縁層11に隣接して配置される上部積層体7の圧電セラミックス層15Dの分極方向と、下部積層体9の圧電セラミックス層15Eの分極方向とが互いに逆になるように、上部積層体7と下部積層体9とを積層している。そこで、第1の側面電極19Aの極性と第3の側面電極19Cの極性が同じとなり、第2の側面電極19Bの極性と第4の側面電極19Dの極性が同じとなるように構成している。そのため、上部積層体7が縮み動作をしているときに下部積層体9が伸び動作をし、上部積層体7が伸び動作をしているときに下部積層体9が縮み動作をする。なお、内部絶縁層11に隣接して配置される上部積層体7の圧電セラミックス層の分極方向と、下部積層体9の圧電セラミックス層の分極方向とが同じである場合には、駆動時の上部積層体7の振幅モードと下部積層体9の振幅モードを逆にするために、すなわち上部積層体7が縮み動作をしているときに下部積層体9が伸び動作をし、上部積層体7が伸び動作をしているときに下部積層体9が縮み動作をするようにするために、第1の側面電極19Aの極性と第4の側面電極19Dの極性が同じとなり、第2の側面電極19Bの極性と第3の側面電極19Cの極性が同じとなるように構成すればよい。また本実施の形態においては、各電極層と絶縁層の電極部とを側面電極を用いて電気的に接続しているが、圧電セラミック層にスルーホールを設けて、スルーホールに電極材料を注入して各電極層と絶縁層の電極部とを電気的に接続してもよい。
次に本発明の積層圧電体及び比較例の積層圧電体の静電容量、振幅、周波数特性等の出力特性について行った試験について説明する。試験は、図3に示す4種類の積層圧電体を準備して行った。図3には、試験を行った4種類の積層圧電体の電極層の配置状態を模式的に表した積層圧電体が示されている。なお、図3には、側面電極、上部絶縁層、下部電極層は示されていない。図3(A)及び(B)は比較例としての積層圧電体である。なお、出力特性の変化を顕著にするために、積層圧電体中に積層される圧電セラミック層の全体の数を17層として試験を行った。図3(A)の積層圧電体は、17層の圧電セラミック層の全ての両面に電極層が設けられた従来の積層圧電体である(比較例1)。図3(B)の積層圧電体は、支持プレート3に隣接する圧電セラミック層から6層分の圧電セラミック層の各層の間に電極層を設けなかった積層圧電体である(比較例2)。図3(C)及び(D)は本発明の実施例としての積層圧電体である。図3(C)の積層圧電体では、上部積層体7及び下部積層体9の圧電セラミック層の数を6層で等しく、内部絶縁層11の圧電セラミック層の数を5層としている(実施例1)。図3(D)の積層圧電体では、上部積層体7の圧電セラミック層の数を8層とし、下部積層体9の圧電セラミック層の数を4層とし、内部絶縁層11の圧電セラミック層の数を5層としている(実施例2)。
試験に用いた圧電セラミックスは、チタン酸ジルコン酸鉛からなる圧電セラミックスで、長さ50mm、幅6mm、厚み0.3mmの寸法を有していた。試験は、準備した積層圧電体をそれぞれ長さ50mm、幅6mm、高さ0.5mmの樹脂製の支持プレート3に、幅3mmの両面テープで接合して、行った。この試験では、実効値で8.5V(8.5Vrms)の電圧を印加したときの静電容量の目標値を1.7μFとして行った。
図4は、比較例1、比較例2、実施例1及び実施例2の試験結果のうち、静電容量測定値、振幅量及び静電容量あたりの振幅量(振幅量/静電容量)をまとめた表である。従来の積層圧電体である比較例1では、静電容量値は2.91μFであり、振幅値は73.8μmであった。比較例2では、静電容量値は1.89μFまで下げることができ、静電容量あたりの振幅値を34.07まで大きくすることができている。しかしながら、振幅値も64.4μmに下がっており、出力が低くなってしまっている。
実施例1の積層圧電体では、静電容量値は1.75μFまで下がり、しかも振幅値が74.1μmまであがっているので、回路への負担を小さくでき、しかも大きな出力を得ることができている。従って、静電容量あたりの振幅値は42.34まで大きくすることができているので、積層圧電体の効率が向上している。また、実施例2の積層圧電体では、静電容量値は1.78μFまでしか下がらず、実施例1の静電容量値よりも僅かではあるが大きくなっている。しかしながら、振幅値が78.8μmまであがっている。そのため、静電容量あたりの振幅値は44.27まで大きくすることができているので、実施例1積層圧電体よりも効率が向上している。
図5(A)は、比較例1、比較例2のインピーダンスと周波数の関係(周波数−インピーダンス特性)を表すグラフであり、図5(B)は実施例1及び実施例2のインピーダンスと周波数の関係(周波数−インピーダンス特性)を表すグラフである。従来の積層圧電体である比較例1では、1090Hzで43Ωの共振インピーダンスとなる。比較例2の周波数特性は、1125Hzで40Ωの共振インピーダンスとなっている。比較例2では、比較例1に比べて共振インピーダンスが小さくなっているので、積層圧電体を駆動するための電流を大きくしなければならない。そのため、回路にかかる負担が大きくなる。また、共振周波数が大きくなっているため、比較例1に比べてロス(電力損失)が大きくなっていると考えられる。
これに対して本発明の実施例1では、1090Hzで56Ωの共振インピーダンスを示す周波数−インピーダンス特性となっている。実施例1の圧電積層体では、共振周波数に変化はないものの、インピーダンスの値が増加している。そのため、回路にかかる負担が小さくなる。また、本発明の実施例2の圧電積層体では、1040Hzで54Ωの共振インピーダンスを示す周波数−インピーダンス特性を示している。実施例2の圧電積層体では、共振周波数が小さくなっているので、従来の積層圧電体である比較例1に比べて、ロス(電力損失)を小さくすることができる。しかも、共振インピーダンスの値も大きくなっているので、回路にかかる負担を小さくすることができている。
上記実施の形態では各電極層に交流電圧を印加して駆動しているが、本発明は、直流電圧で駆動する積層圧電体にも適用することができるのは勿論である。
また上記実施の形態では、全部で11層の圧電セラミック層からなる積層圧電体及び全部で17層の圧電セラミック層からなる積層圧電体を例として示したが、積層圧電体を構成する圧電セラミック層の数は、これらに限定されない。
また、上部絶縁層、下部絶縁層、内部絶縁層を、上部積層体及び下部積層体を構成する圧電セラミック層により構成したが、異なる材料で構成してもよいのは勿論である。
本発明によれば、駆動時の積層圧電体の振動にほとんど寄与しない積層振動体の積層方向の中央部に位置する部分を内部絶縁層により構成し、かつ、駆動時の第1の積層体の振幅モードと第2の積層体の振幅モードが逆になるように、第1の積層体及び第2の積層体を構成している。そのため、振幅を維持したまま静電容量を低下させることができ、静電容量あたりの振幅量を大きくすることができ、積層圧電体の性能を高くすることができる。また積層圧電体中の電極層を減らすことができるので、積層圧電体を安価に製造することができる。さらに見掛け上バイモルフ型の圧電型振動素子と同じように動作するので、従来のユニモルフ型の積層圧電体よりも振幅出力を大きくすることができる。
1 圧電型振動素子
3 支持プレート
5 積層圧電体
7 上部積層体
9 下部積層体
11 内部絶縁層
11A〜11C 圧電セラミック層
13A〜13J 電極層
15A〜15H 圧電セラミック層
17 上部絶縁層
19A〜19D 側面電極
21A〜21J 張り出し部
23A〜23D 電極部
25 下部電極層
R リード線
P 分極方向
3 支持プレート
5 積層圧電体
7 上部積層体
9 下部積層体
11 内部絶縁層
11A〜11C 圧電セラミック層
13A〜13J 電極層
15A〜15H 圧電セラミック層
17 上部絶縁層
19A〜19D 側面電極
21A〜21J 張り出し部
23A〜23D 電極部
25 下部電極層
R リード線
P 分極方向
Claims (5)
- 両面に電極層が配置され且つ分極処理が施された複数の圧電セラミック層が積層されてなる第1の積層体と、
両面に電極層が配置され且つ分極処理が施された複数の圧電セラミック層が積層されてなる第2の積層体と、
前記第1の積層体と前記第2の積層体との間に配置された内部絶縁層とからなり、
駆動時の前記第1の積層体の振幅モードと前記第2の積層体の振幅モードが逆になるように、前記第1の積層体の前記複数の圧電セラミックス層及び前記第2の積層体の前記複数の圧電セラミックス層が分極処理されており、
前記第2の積層体のみが可撓性のある支持プレートにより支持されており、
前記内部絶縁層は、分極処理が施されていない複数の圧電セラミックシートの積層体によって構成されており、
前記第1の積層体の前記内部絶縁層と対向しない外面には、第1の一対の外部電極を備えた第1の外部絶縁層が配置され、
前記第2の積層体の前記内部絶縁層と対向しない外面には、第2の一対の外部電極を備えた第2の外部絶縁層が配置され、
前記第1の外部絶縁層の前記第1の一対の外部電極に交流電圧が印加されたときに、前記第1の積層体及び前記第2の積層体が異なる振幅モードで振動するように、前記第1の一対の外部電極層と、前記第1の積層体中の複数の前記電極層と、前記第2の積層体中の複数の前記電極層と、前記第2の一対の外部電極層とが電気的に接続されており、
前記第1の積層体の前記複数の圧電セラミック層の数が、前記第2の積層体の前記複数の圧電セラミック層の数よりも多いことを特徴とする積層圧電体。 - 両面に電極層が配置され且つ分極処理が施された複数の圧電セラミック層が積層されてなる第1の積層体と、
両面に電極層が配置され且つ分極処理が施された複数の圧電セラミック層が積層されてなる第2の積層体と、
前記第1の積層体と前記第2の積層体との間に配置された内部絶縁層とからなり、
駆動時の前記第1の積層体の振幅モードと前記第2の積層体の振幅モードが逆になるように、前記第1の積層体の前記複数の圧電セラミックス層及び前記第2の積層体の前記複数の圧電セラミックス層が分極処理されており、
前記第2の積層体のみが可撓性のある支持プレートにより支持されており、
前記内部絶縁層は、分極処理が施されていない複数の圧電セラミックシートの積層体によって構成されていることを特徴とする積層圧電体。 - 前記第1の積層体の前記内部絶縁層と対向しない外面には、第1の一対の外部電極を備えた第1の外部絶縁層が配置され、
前記第2の積層体の前記内部絶縁層と対向しない外面には、第2の一対の外部電極を備えた第2の外部絶縁層が配置され、
前記第1の外部絶縁層の前記第1の一対の外部電極に交流電圧が印加されたときに、前記第1の積層体及び前記第2の積層体が異なる振幅モードで振動するように、前記第1の一対の外部電極層と、前記第1の積層体中の複数の前記電極層と、前記第2の積層体中の複数の前記電極層と、前記第2の一対の外部電極層とが電気的に接続されている請求項2に記載の積層圧電体。 - 前記第1の積層体の前記複数の圧電セラミック層の数と前記第2の積層体の前記複数の圧電セラミック層の数が等しい請求項2または3に記載の積層圧電体。
- 前記第1の積層体の前記複数の圧電セラミック層の数が、前記第2の積層体の前記複数の圧電セラミック層の数よりも多い請求項2または3に記載の積層圧電体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013531298A JPWO2013031715A1 (ja) | 2011-09-01 | 2012-08-27 | 積層圧電体 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011191087 | 2011-09-01 | ||
JP2011191087 | 2011-09-01 | ||
JP2013531298A JPWO2013031715A1 (ja) | 2011-09-01 | 2012-08-27 | 積層圧電体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2013031715A1 true JPWO2013031715A1 (ja) | 2015-03-23 |
Family
ID=47756204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013531298A Pending JPWO2013031715A1 (ja) | 2011-09-01 | 2012-08-27 | 積層圧電体 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2013031715A1 (ja) |
WO (1) | WO2013031715A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103686564A (zh) * | 2013-12-16 | 2014-03-26 | 西安康弘新材料科技有限公司 | 多层独石双晶式压电骨传导振子 |
JP6348287B2 (ja) * | 2014-01-14 | 2018-06-27 | 日本特殊陶業株式会社 | 圧電素子 |
CN105027581B (zh) * | 2014-02-27 | 2018-01-05 | 京瓷株式会社 | 压电致动器及具备其的压电振动装置、便携式终端、声音发生器、声音发生装置、电子设备 |
JP6659450B2 (ja) * | 2016-05-09 | 2020-03-04 | 株式会社シマノ | 圧電素子および圧電素子の製造方法 |
US11309481B2 (en) * | 2018-01-30 | 2022-04-19 | Taiyo Yuden Co., Ltd | Multi-layer piezoelectric ceramic component-mounted piezoelectric device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0443684A (ja) * | 1990-06-11 | 1992-02-13 | Mitsui Petrochem Ind Ltd | 積層バイモルフ型圧電素子 |
JP2003209302A (ja) * | 2002-01-15 | 2003-07-25 | Megasera:Kk | 圧電アクチュエータとその製造方法 |
WO2005024966A1 (ja) * | 2003-09-04 | 2005-03-17 | Nec Corporation | 圧電セラミックス素子および携帯機器 |
JP2009170631A (ja) * | 2008-01-16 | 2009-07-30 | Panasonic Corp | 圧電素子とその製造方法およびこれを用いた圧電応用デバイス |
-
2012
- 2012-08-27 WO PCT/JP2012/071554 patent/WO2013031715A1/ja active Application Filing
- 2012-08-27 JP JP2013531298A patent/JPWO2013031715A1/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0443684A (ja) * | 1990-06-11 | 1992-02-13 | Mitsui Petrochem Ind Ltd | 積層バイモルフ型圧電素子 |
JP2003209302A (ja) * | 2002-01-15 | 2003-07-25 | Megasera:Kk | 圧電アクチュエータとその製造方法 |
WO2005024966A1 (ja) * | 2003-09-04 | 2005-03-17 | Nec Corporation | 圧電セラミックス素子および携帯機器 |
JP2009170631A (ja) * | 2008-01-16 | 2009-07-30 | Panasonic Corp | 圧電素子とその製造方法およびこれを用いた圧電応用デバイス |
Also Published As
Publication number | Publication date |
---|---|
WO2013031715A1 (ja) | 2013-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107799651B (zh) | 振动装置 | |
WO2013031715A1 (ja) | 積層圧電体 | |
JP5298999B2 (ja) | 積層型圧電素子 | |
JP2015027154A (ja) | 圧電アクチュエータ | |
JP2007335664A (ja) | 積層型圧電素子及び圧電装置 | |
JP4185486B2 (ja) | 積層型圧電素子 | |
JP6717222B2 (ja) | 振動デバイス | |
JP2013206966A (ja) | 積層コンデンサ | |
JP7163570B2 (ja) | 積層型圧電素子及び振動デバイス | |
JP6825404B2 (ja) | 振動デバイス | |
CN110213704B (zh) | 振动发生器件和电子设备 | |
US11665967B2 (en) | Vibration device | |
JP5472218B2 (ja) | 圧電素子 | |
JP2016018988A (ja) | 圧電素子及びこれを含む圧電振動モジュール | |
JP6489206B2 (ja) | 圧電発電素子及び圧電発電装置 | |
JP5087822B2 (ja) | 圧電素子 | |
JP5589395B2 (ja) | 圧電アクチュエータ | |
JP2018126701A (ja) | 振動デバイス | |
JP7003741B2 (ja) | 振動デバイス及び圧電素子 | |
JP2007103497A (ja) | コンデンサ、複合コンデンサおよび基板アセンブリ | |
JP6776928B2 (ja) | 振動デバイス | |
TWI345322B (en) | Piezoelectric transformer | |
JPH11298056A (ja) | 圧電トランスとその駆動方法 | |
JP3709114B2 (ja) | 圧電トランス | |
JP2002076459A (ja) | 可撓性圧電素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150924 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151215 |