JPWO2012115056A1 - 入力ビット誤り率推定方法、及びその装置 - Google Patents

入力ビット誤り率推定方法、及びその装置 Download PDF

Info

Publication number
JPWO2012115056A1
JPWO2012115056A1 JP2013501032A JP2013501032A JPWO2012115056A1 JP WO2012115056 A1 JPWO2012115056 A1 JP WO2012115056A1 JP 2013501032 A JP2013501032 A JP 2013501032A JP 2013501032 A JP2013501032 A JP 2013501032A JP WO2012115056 A1 JPWO2012115056 A1 JP WO2012115056A1
Authority
JP
Japan
Prior art keywords
decoding
input
condition
unit
estimation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013501032A
Other languages
English (en)
Other versions
JP5474256B2 (ja
Inventor
好邦 宮田
好邦 宮田
堅也 杉原
堅也 杉原
聖史 斧原
聖史 斧原
和夫 久保
和夫 久保
吉田 英夫
英夫 吉田
水落 隆司
隆司 水落
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013501032A priority Critical patent/JP5474256B2/ja
Application granted granted Critical
Publication of JP5474256B2 publication Critical patent/JP5474256B2/ja
Publication of JPWO2012115056A1 publication Critical patent/JPWO2012115056A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/203Details of error rate determination, e.g. BER, FER or WER

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

通信制御部によって実行される入力ビット誤り率推定方法は、演算ステップST1と、条件判定ステップST2と、第1の入力BER推定ステップST3と、第2の入力BER推定ステップST4と、第3の入力BER推定ステップST5と、入力BER推定結果出力ステップST6とを含んでいる。条件判定ステップST2では、通信制御部は、内復号残留エラー検出率Drに基づいて、予め設定され択一的に成立する複数の条件A〜Cのうちどの条件が成立したかを判定する。そして、通信制御部は、条件判定ステップST2で成立したと判定した条件に応じて、入力BERを推定するための複数の処理、即ちステップST3〜5の処理から1つを選択し、その処理を実行する。

Description

この発明は、例えばデジタル伝送システムなどにおける入力ビット誤り率推定方法、及びその装置に関する。
従来の、例えば光通信で一般的な、ITU−T勧告G.707(非特許文献1参照)に準拠するSDH(Synchronous Digital Hierarchy)伝送方式では、OH(Overhead)に含まれるBIP(Bit Interleaved Parity)という制御信号を用いて入力ビット誤り率(BER:Bit Error Ratio)の推定をしている。BIPは、SDHフレーム内の全バイトに対して、ビット毎の偶数パリティを算出している。なお、このBIPについては、非特許文献2に詳細に記載されている。
ITU−T勧告G.707(03/96) 河西、槇、辻、上田共著、「わかりやすいSDH/SONET伝送方式」、オーム社、56−59、101−104頁、2001年4月
従来の入力ビット誤り率推定方法及びその装置は、以上のように構成されているため、例えば入力BERが1E−3以上に大きくなると、正確な入力BER推定できなくなるという課題があった。
この発明は、上記のような課題を解決するためになされたものであり、例えば入力BERが1E−2程度という大きな場合でも、精度の高い入力BER推定を実現することができる入力ビット誤り率推定方法、及びその装置を得ることを目的とする。
この発明の入力ビット誤り率推定方法は、誤り訂正符号の復号処理における復号結果のモニタ信号に基づいて、復号ビット反転率及び復号残留エラー検出率を演算する演算ステップと、前記復号残留エラー検出率に基づいて、予め設定され択一的に成立する複数の条件のうちどの条件が成立したかを判定する条件判定ステップと、前記条件判定ステップで成立したと判定した条件に応じて、入力BERを推定するための複数の処理から1つを選択し、その処理を実行する入力BER推定ステップと、前記入力BER推定ステップでの処理結果を出力する推定結果出力ステップとを有する。
この発明の入力ビット誤り率推定装置は、誤り訂正符号の復号処理における復号結果のモニタ信号に基づいて、復号ビット反転率及び復号残留エラー検出率を演算する演算手段と、前記復号残留エラー検出率に基づいて、予め設定され択一的に成立する複数の条件のうちどの条件が成立したかを判定する条件判定手段と、前記条件判定手段で成立したと判定した条件に応じて、入力BERを推定するための複数の処理から1つを選択し、その処理を実行する入力BER推定手段と、前記入力BER推定手段での処理結果を出力する推定結果出力手段とを備える。
この発明の入力ビット誤り率推定方法、及びその装置によれば、復号残留エラー検出率に基づいて、予め設定され択一的に成立する複数の条件のうちどの条件が成立したかを判定し、その成立した条件に応じて、入力BERを推定するための複数の処理から1つを選択し、その処理を実行するので、例えば入力BERが1E−2程度という大きな場合でも、精度の高い入力BER推定を実現することができる。
この発明の実施の形態1による入力ビット誤り率推定装置を備えたデジタル伝送システムの構成を示すブロック図である。 図1の誤り訂正符号化部の具体的構成例を示すブロック図である。 図1の誤り訂正復号部の具体的構成例を示すブロック図である。 図1の通信制御部の動作を示すフローチャートである。 符号にLDPC符号を用いた場合の図4に示す入力BER推定方法のシミュレーション結果を示すグラフである。 図5の一部分を拡大して示すグラフである。
以下、この発明を実施するための形態について、図面を参照して説明する。
実施の形態1.
図1は、この発明の実施の形態1によるデジタル伝送システム(以下、単に「伝送システム」という)の構成を示すブロック図である。
図1において、伝送システムは、入力ビット誤り率推定装置として機能する通信制御部3と、情報源1から情報系列71を受けるフレーム変換部11と、フレーム変換部11に接続された誤り訂正符号化部12と、誤り訂正符号化部12に接続されたD/A(デジタル/アナログ)変換部13と、D/A変換部13に接続された変調部14と、変調部14に接続された通信路15と、通信路15を介して変調部14に接続された復調部21と、復調部21に接続されたA/D(アナログ/デジタル)変換部22と、A/D変換部22に接続されたフレーム同期部23と、フレーム同期部23に接続された誤り訂正復号部24と、誤り訂正復号部24に接続されたフレーム逆変換部25とを有している。フレーム逆変換部25は、受信者側機器2に接続されている。
ここで、D/A変換部13、変調部14、通信路15、復調部21及びA/D変換部22は、それぞれデジタル伝送システムにおいて一般的に利用されている装置構成からなる。なお、誤り訂正符号化部12の符号語系列出力はデジタル信号であり、これを入力して変調を施した変調部14の送信信号出力はアナログ信号である。また、D/A変換部13は、2値以上の多値変調の場合には必要であるが、2値変調の場合は必ずしも必要とは限らない。
図2は、図1の誤り訂正符号化部12の具体的構成例を示すブロック図である。図3は、図1の誤り訂正復号部24の具体的構成例を示すブロック図である。図2,3において、誤り訂正符号化部12は、外符号化部31、インタリーブ部32、及び内符号化部33を有している。誤り訂正復号部24は、内復号部41、デインタリーブ部42、及び外復号部43を有している。内復号部41は、内復号制御部61、内復号演算部62、内復号遅延部63、内復号訂正部64及び内復号モニタ部65を有している。
図4は、図1の通信制御部3の動作を示すフローチャートである。図4において、通信制御部3によって実行される入力ビット誤り率推定方法は、演算ステップST1と、条件判定ステップST2と、第1の入力BER推定ステップST3と、第2の入力BER推定ステップST4と、第3の入力BER推定ステップST5と、入力BER推定結果出力ステップST6とを含んでいる。
即ち、通信制御部3は、演算ステップST1を実行するための演算手段と、条件判定ステップST2を実行するための条件判定手段と、第1〜第3入力BER推定ステップST3〜5を実行するための入力BER推定手段と、入力BER推定結果出力ステップST6を実行するための推定結果出力手段とを有している(いずれも図示せず)。また、通信制御部3は、上記の各手段を実現するためのプログラムを記憶する記憶部と、そのプログラムを実行するプロセッサとを有しており(いずれも図示せず)、このプロセッサの演算処理によって、図4に示す各ステップST1〜6が実行される。
なお、図2,3では記載を省略しているが、実施の形態1の特徴である、内復号残留エラー検出率に応じて条件判定及びその条件に応じて入力BER推定処理を切り換えるようにできれば、様々な誤り訂正符号やフレームフォーマット、インタリーブ及びデインタリーブの構成を備えることは可能である。
次に、誤り訂正符号化部12及び誤り訂正復号部24の動作について説明する。図2,3において、まず、情報源1からの情報系列71をフレーム変換部11で所定のフレームフォーマットに変換された符号化前のフレーム系列72と、その所定のフレームの先頭や形式などを識別することに用いる制御信号75が、外符号化部31に所定の直列もしくは並列の順序、又はSFI(Serdes Framer Interface)などの所定のインタフェース規格で入力される。
例えば光通信において標準的に利用されている、ITU−T勧告G.709に準拠するOTUk(Optical channel Transport Unit-k)フレームを考慮した場合、情報系列及び制御用信号は、OTU Row1からRow4まで並べられて、それぞれに制御用のオーバーヘッド(OH)信号(Row毎の長さ 1・16バイト)、情報系列に当たるペイロード(Row毎の長さ 238・16バイト)、パリティ系列(Row毎の長さ 16・16バイト)、という領域の割り当てを行う。また、ITU−T勧告G.709のAppendixに記載されたOTUkVフレームを考慮した場合、OH及びペイロードは、OTUkフレームと同一長で、パリティ系列長をOTUkフレームよりも任意に長くして、それを内符号のパリティ系列に割り当てる。
なお、フレーム変換部11は、前記のOTUkフレームや、OTUkVフレームなどのフレームフォーマットを考慮する場合には必要な回路となるが、フレームフォーマットを意識する必要のない、連続的に符号化することが可能なデジタル伝送システムでは、必ずしも必要であるとは限らない。また、フレーム変換部11で変換されるフレームフォーマットは、光通信用のOTUk(V)フレーム以外にも、加入者系有線通信、モバイル無線通信、衛星通信、又はデジタル記録装置など、様々な種類のものでも対応可能である。
図2に戻り、次に、外符号化部31は、外符号化処理(外符号の符号化処理)を行う。具体的に、外符号化部31は、フレーム変換部11より入力された符号化前のフレーム系列72に対して、入力系列調整、外符号化演算、及び出力系列調整を行い、その結果を、外符号化出力系列として出力する。
なお、外符号化の方法としては、硬判定復号に適し、相対的に回路規模を小さくできるブロック符号、特にBCH(Bose-Chaudhuri-Hocquenghem)符号やRS(Reed-Solomon)符号などが適している。また、ブロック符号単体よりも誤り訂正能力が高い連接符号や積符号などを用いることも可能である。光通信用では、特にITU−T勧告G.975.1のAppendixに記載されているような、OTUkフレームに準拠した連接符号や積符号などを用いる(ブロック符号のBCH符号やRS符号などの複数種類の組み合わせ)ような構成例が好ましい。また、ブロック符号と畳込み符号との組み合わせでも構成は可能である。
次に、インタリーブ部32では、所定のフレームフォーマットに基づき、系列の並べ替えの処理を行い、その結果の内符号化入力系列を内符号化部33へ出力する。
次に、内符号化部33は、内符号化処理(内符号の符号化処理)を行う。インタリーブ部32より入力された並べ替え後の内符号化入力系列に対して、入力系列調整、内符号化演算、及び出力系列調整を行い、その結果を、符号語系列73としてD/A変換部13へ出力する。
なお、内符号化の方法としては、BCH符号やRS符号などのブロック符号、畳込み符号、畳込み型ターボ符号、ブロックターボ符号やLDPC(Low-Density Parity-Check)符号などが適用可能である。ただし、内符号としては、誤り訂正能力の高い軟判定復号可能な符号が適しており、特にこの実施の形態1では、LDPC符号を用いるものとして説明する。
また、外符号化部31及び内符号化部33の入力系列調整及び出力系列調整では、入出力系列に対してタイミング調整、系列順調整、スクランブル・デスクランブル処理などを行う。図2の説明では、系列順調整をインタリーブ部32のみで行うこととしているが、所定のフレームフォーマットに対応した処理であれば、例えば外符号化部31の入力と出力とでそれぞれインタリーブ処理とデインタリーブ処理とを行う系列順調整を行ってもよいし、内符号化部33の入力と出力とでそれぞれインタリーブ処理とデインタリーブ処理とを行う系列順調整を行ってもよいし、さらにそれらを両方行うようにしてもよい。
なお、誤り訂正符号化部12内の各機能ブロック(回路)31〜33の間、その内部の各回路、誤り訂正符号化部12に接続するフレーム変換部11との間、及び誤り訂正符号化部12に接続するD/A変換部13との間で伝達される情報(データ)は、各機能ブロックの路間を接続するバスを経由するパイプライン方式で受け渡されるように構成してもよく、又は、隣接する前後段の回路から参照可能な作業用記憶領域を設けて受け渡されるように構成してもよい。また、特定の区間、例えば外符号化部31と内符号化部33とを、SFIなどの所定のインタフェース規格で接続してもよい。この場合、外符号化部31と内符号化部33とを異なるデバイスへ組み込むことが可能となる。
次に、誤り訂正復号部24の動作について説明する。なお、誤り訂正復号部24は、誤り訂正符号化部12に対応した構成になっており、誤り訂正符号化部12によって符号化された誤り訂正符号を復号する機能を有している。図3において、まず、A/D変換部22にて処理された量子化受信系列82と、フレーム同期部23にて調整された、所定フレームの先頭や形式などを識別することに用いる制御信号85が、内復号部41に所定の直列もしくは並列の順序、又はSFIなどの所定のインタフェース規格で入力される。
なお、フレーム同期部23は、前記のOTUkフレーム、OTUkVフレームなどのフレームフォーマットを考慮する場合には、送信側で付加されて、量子化受信系列82に含まれているOHを検出してフレームの先頭位置を特定するために必要な回路となるが、フレームフォーマットを意識する必要のない、連続的に符号化することが可能なデジタル伝送システムでは、必ずしも必要であるとは限らない。また、フレーム同期部23で同期検出処理されるフレームフォーマットは、光通信用のOTUk(V)フレーム以外にも、加入者系有線通信、モバイル無線通信、衛星通信、又はデジタル記録装置など、様々な種類のフレームフォーマットでも対応可能である。
なお、A/D変換部22にて処理された量子化受信系列82が、送信1シンボルあたりqビットに量子化されている場合、q=1の場合を「硬判定」と称し、q>1の場合を「軟判定」と称するが、この実施の形態1では、軟判定を想定する。ただし、硬判定でもこの実施の形態1を構成することは可能である。また、この後の系列の処理は、送信1シンボルあたりqビットを1シンボルとみなして、そのシンボルを一まとめで処理することを想定して記載する。
図3に戻り、内復号部41は、内復号処理(内符号の復号)を行う。具体的に、内復号部41は、A/D変換部22により処理された量子化受信系列82に対して、入力系列調整、内復号演算、及び出力系列調整を行い、その結果を、内復号出力系列103として出力する。
ここで、この内復号の処理は、内符号化の方法に応じて行われる。BCH符号やRS符号などのブロック符号を選択した場合には、硬判定復号を行うのが好ましく、畳込み符号を選択した場合には軟判定復号を行うのが好ましく、畳込み型ターボ符号や、ブロックターボ符号やLDPC符号などを用いた場合には軟判定繰り返し復号を行うのが好ましい。特にこの実施の形態1では、LDPC符号に対する軟判定繰り返し復号を用いるものとして説明する。なお、この内復号のより具体的な処理については、後述する。
図3に戻り、デインタリーブ部42では、所定のフレームフォーマットに基づき、また誤り訂正符号化部12のインタリーブ部32に対応した、系列の並べ直しの処理を行い、その結果の外復号入力系列を外復号部43へ出力する。
次に、外復号部43は、外復号処理(外符号の復号処理)を行う。デインタリーブ部42より入力された外復号入力系列に対して、入力系列調整、外復号演算、及び出力系列調整を行い、その結果を、推定符号語系列83として出力する。
なお、この外復号の処理は、外符号化の方法に応じて行う。硬判定復号に適したブロック符号、特にBCH符号やRS符号などを選択した場合、外復号部43で行う外復号処理において、外符号化に対応した硬判定限界距離復号を行う。また、外符号化の方法として、連接符号や積符号などを用いた場合、外復号部43において、硬判定繰り返し復号を行うのが好ましい。
なお、内復号結果として、軟判定情報(送信1シンボル当りQ'ビット、Q'>1)を出力して、外符号で軟判定繰り返し復号を行うことも可能である。また、内復号結果として、消失フラグ(送信1シンボルが消失していたら1を、それ以外を0とするフラグ)も追加出力して、外符号で消失訂正に基づく復号を行うことも可能である。ただし、外復号処理は硬判定情報(Q'=1)をもとに、硬判定復号するのが好ましい。
フレーム逆変換部25(送信側のフレーム変換部11に対応)は、誤り訂正復号部24から、所定のフレームフォーマットで構成されている推定符号語系列83及びその所定のフレームの先頭や形式などを識別することに用いる制御信号86を、所定の直列もしくは並列の順序、又はSFIなどの所定のインタフェース規格で受ける。そして、フレーム逆変換部25は、推定符号語系列83に含まれるOH信号(オーバーヘッド信号)に対応するビット、パリティ系列に対応するビットを除去するフレーム逆変換を行い、推定情報系列84を受信者側機器2へ出力する。
なお、フレーム逆変換部25は、前記のOTUkフレーム、OTUkVフレームなどのフレームフォーマットを考慮する場合には必要な機能ブロックとなるが、フレームフォーマットを意識する必要のない、連続的に符号化することが可能なデジタル伝送システムでは、必ずしも必要であるとは限らず、省略してもよい。また、フレーム逆変換部25で逆変換されるフレームフォーマットは、光通信用のOTUk(V)フレーム以外にも、加入者系有線通信、モバイル無線通信、衛星通信、又はデジタル記録装置など、様々な種類のフレームフォーマットでも対応可能である。
なお、内復号部41及び外復号部43の入力系列調整及び出力系列調整は、入出力系列に対してタイミング調整、系列順調整、及びスクランブル・デスクランブル処理などを行う。図3の説明では、系列順調整をデインタリーブ部42のみで行うこととしているが、この処理は誤り訂正符号化部12に対応したものであり、所定のフレームフォーマットに対応した処理であれば、例えば内復号部41の入力と出力とでそれぞれインタリーブ処理とデインタリーブ処理とを行う系列順調整を行ってもよいし、外復号部43の入力と出力とでそれぞれインタリーブ処理とデインタリーブ処理とを行う系列順調整を行ってもよいし、さらに、それらを両方行うようにしてもよい。
なお、誤り訂正復号部24内の各機能ブロック41〜43間、その内部の各機能ブロック61〜65間、誤り訂正復号部24に接続するフレーム同期部23との間、及び誤り訂正復号部24に接続するフレーム逆変換部25との間で伝達される情報(データ)は、各機能ブロック間を接続するバスを経由するパイプライン方式で受け渡されるように構成してもよく、又は、隣接する前後の機能ブロック(回路)から参照可能な作業用記憶領域を設けて受け渡されるように構成してもよい。また、特定の区間、例えば内復号部41と外復号部43とをSFIなどの所定のインタフェース規格で接続してもよい。この場合、内復号部41と外復号部43とを異なるデバイスへ組み込むことが可能となる。
次に、内復号部41の動作について、より具体的に説明する。ここでは、図3を用いて、内復号処理の説明をする。内復号部41は、A/D変換部22にて処理された量子化受信系列82に対して、フレーム同期部23にて調整された制御信号85に基づいて、入力タイミング調整、系列順調整、及びデスクランブル処理などを行う。フレーム同期部23からの出力が、SFIなどの所定のインタフェース規格へ変換してから出力されている場合、その逆変換も行う。これらの処理は、制御信号85を受けた内復号制御部61にて制御される。
内復号演算部62は、内復号制御部61による制御の下で、量子化受信系列82に対して、軟入力値演算を行う。例えば、軟判定復号に適した符号、例えば畳込み符号、畳込み型ターボ符号、ブロックターボ符号、LDPC符号などを選択した場合には、内復号演算部62は、送信1シンボルあたりqビットの量子化受信系列82を、送信1シンボルあたりQビットの軟入力値へ変換する。この変換は、硬判定復号を行う場合は不要となる。また、送信1シンボルあたりqビットの量子化受信系列をそのまま軟入力値とみなして処理することが可能な場合は、同様に不要となる。
具体的な処理方法は、採用する符号や、通信路モデルなどにより異なるが、実施の形態1では、どのような方法であっても、適用することができる。特に、この実施の形態1では、送信1シンボルあたりqビットの量子化受信系列82を、送信1シンボルあたりQビットの軟入力値へ変換する例について説明する。
図3に戻り、次に、内復号演算部62は、軟入力値に対して内復号演算を行い、その結果の内復号演算結果系列101を内復号訂正部64へ出力する。この内復号の処理は、内符号化の方法に応じて行う。BCH符号やRS符号などのブロック符号を選択した場合には、硬判定限界距離復号を行うのが好ましく、畳込み符号を選択した場合は軟判定復号を行うのが好ましく、畳込み型ターボ符号、ブロックターボ符号やLDPC符号などを用いた場合は軟判定繰り返し復号を行うのが好ましい。特に、この実施の形態1では、LDPC符号に対する軟判定繰り返し復号を用いるものとして説明する。
内復号演算部62からの出力である、内復号演算結果系列101は、例えば、2元の外復号処理が硬判定情報(Q'=1)のみをもとに硬判定復号する場合は、硬判定受信系列に対して反転するかどうかを示すフラグの系列で表される。これは、「1なら反転 / 0ならそのまま」を意味する。以下、本明細書では、このフラグを反転フラグとし、特に反転フラグが1のものを反転ビットとして説明する。
また、内復号演算結果系列101として、多元シンボルの復号結果を出力する場合や、軟判定情報(Q'>1)を出力する場合も、所定のビット幅の多元シンボル数値、又は軟判定繰り返し演算結果の量子化事後確率の系列で表すこともできる。特にこの実施の形態1では、反転フラグを用いるものとして説明する。
図3に戻り、内復号遅延部63は、内復号制御部61による制御の下で、量子化受信系列82を受けて、内復号演算部62の処理遅延に応じた遅延処理を行い、その結果である内復号遅延処理系列102を内復号訂正部64へ出力する。
例えば、外復号処理が2元の硬判定情報(Q'=1)のみをもとに硬判定復号する場合には、量子化受信系列82のうち、硬判定受信系列に対応する2元の情報を、バッファなどに保持して、内復号演算部62の演算処理完了に合わせて内復号訂正部64へ出力すればよい。また、内復号演算結果系列101として、多元シンボルの復号結果を出力する場合や、軟判定情報(Q'>1)を出力する場合も、所定のビット幅の量子化受信系列82を、バッファなどに保持して、内復号演算部62の演算処理完了に合わせて内復号訂正部64へ出力することもできる。特に、この実施の形態1では、硬判定受信系列に対して遅延処理を行うものとして説明する。
図3に戻り、内復号訂正部64は、内復号制御部61による制御の下で、内復号演算部62から出力される内復号演算結果系列101、及び内復号遅延部63から出力される内復号遅延処理系列102に基づいて、内復号出力系列103を算出して出力する。
例えば、外復号処理が2元の硬判定情報(Q'=1)のみをもとに硬判定復号する場合には、内復号訂正部64は、内復号遅延処理系列102に対して、内復号演算結果系列101を構成する反転フラグの中で、反転ビットに対応する(値が1のもの)に対してのみ、内復号遅延処理系列102の対応するビットを反転する処理(2元の排他的論理和の演算にあたる)を行う。なお、内復号演算結果系列101が多元シンボルである場合や、外復号処理で軟判定情報(Q'>1)を用いる場合も、それぞれに応じた訂正処理を行うことができる。
次に、実施の形態1の特徴である、内復号残留エラー検出率に基づく条件判定と、及びその条件判定結果に応じた入力BER推定処理とを含む入力ビット誤り率推定方法について説明する。まず、図3において、入力BER推定処理に必要なモニタ信号87の説明をする。内復号モニタ部65は、内復号演算部62からの出力である第1の内部モニタ信号104と、内復号訂正部64からの出力である第2の内部モニタ信号105とを受けて、モニタ信号87を生成して、通信制御部3へ出力する。
次に、内復号演算部62からの出力である第1の内部モニタ信号104について説明する。この信号は、内復号演算部62において、内復号演算処理の結果、即ち内復号演算結果系列101に残留エラーが含まれていることを検出したかどうかを示すものである。例えば、BCH符号やRS符号などのブロック符号に対する硬判定限界距離復号では、シンドロームの状態により、処理対象の系列が訂正できるかどうかを判断できるため、その誤り検出(つまり訂正不可フラグ)の結果を出力する。
また、LDPC符号に対する軟判定繰り返し復号の場合は、復号結果に対するパリティ検査(これもシンドロームに対応する)が全ゼロでない場合は、処理対象の系列に残留エラーを含んでいると判定できるため、このパリティ検査の結果である残留エラーフラグを出力する。特に、この実施の形態1では、LDPC符号に対する軟判定繰り返し復号の復号結果に対するパリティ検査を実施し、その判定結果である残留エラーフラグを第1の内部モニタ信号104として出力するものとする。
なお、内復号演算部62において、複数の符号語に対応する量子化受信系列82を複数の演算回路で並列処理する場合は、前記の残留エラーフラグの加算結果を出力してもよい。
次に、内復号訂正部64からの出力である第2の内部モニタ信号105について説明する。この信号は、内復号訂正部64において、内復号訂正処理の結果、即ち内復号遅延処理系列102に対してビット反転した数の合計を示すものである。内復号訂正部64は、例えば、外復号処理が2元の硬判定情報(Q'=1)のみをもとに硬判定復号する場合には、内復号演算結果系列101を構成する反転フラグの1の数の合計を出力する。
内復号演算結果系列101が多元シンボルである場合や、外復号処理で軟判定情報(Q'>1)を用いる場合にも、内復号訂正部64は、それぞれの誤り数値や量子化事後確率に応じて、最終的に内復号出力系列103に対して硬判定に対応するビットに対してビット反転した数の合計を出力する。特に、この実施の形態1では、内復号演算結果系列101を構成する反転フラグの1の数の合計を内復号訂正部64が出力するものとする。
図3に戻り、内復号モニタ部65は、前記の第1の内部モニタ信号104と第2の内部モニタ信号105とを受けて、モニタ信号87の生成のための処理を行う。具体的には、前記の第1の内部モニタ信号104に含まれる残留エラーフラグと、前記の第2の内部モニタ信号105に含まれるビット反転数とを、それぞれ個別に積算する。
なお、このモニタ信号積算処理の制御は、例えば内復号モニタ部65の内部動作クロックの所定のタイミングに応じて、開始・終了としてもよいし、通信制御部3からの信号に応じて開始・終了としてもよい。
そして、内復号モニタ部65は、この積算結果を、モニタ信号の制御信号とともに、モニタ信号87として通信制御部3へ出力する。
次に、通信制御部3の入力BER推定動作について説明する。図4は、図1の通信制御部3による入力ビット誤り率推定動作を示すフローチャートである。このフローチャートによる動作説明に先立って、次のように各記号を定義する。
内復号残留エラー回数: D
内復号ビット反転数: E
フレーム数: F
フレーム毎ビット数: N
内復号残留エラー検出率123: Dr
内復号ビット反転率121: Er
条件判定閾値: Tr
ここで、内復号残留エラー回数Dと内復号ビット反転数Eとは、通信制御部3に入力されるモニタ信号87に含まれている。これらは、所定の時間単位で累積されたものである。なお、その所定の時間単位で内復号演算されたフレーム数Fは、モニタ信号87に含めてもよく、又は所定の時間の数値より推定演算することなどによって求めてもよい。ただし、ここでのフレーム数とは、フレーム変換部11にて処理される単位ではなく、内復号部41にて処理される単位(つまり内符号の符号語の総数)に対応する。
フレーム毎ビット数Nは、フレームフォーマットや内符号の符号構成によって予め定まるものである。ただし、ここでのフレームの単位は、フレーム変換部11にて処理される単位ではなく、内復号部41にて処理される単位(つまり内符号の符号語の符号長)に対応する。
図4に戻り、演算ステップST1では、通信制御部3は、モニタ信号87より得られる内復号残留エラー回数D及び内復号ビット反転数Eと、フレーム数F及びフレーム毎ビット数Nとをもとに、以下の演算により、内復号残留エラー検出率Dr及び内復号ビット反転率Erを算出する。
r = D/F ・・・ (1)
r = E/(F・N) ・・・ (2)
次に、条件判定ステップST2では、通信制御部3は、内復号残留エラー検出率Drに基づいて、予め設定され択一的に成立する複数の条件A〜Cのうちどの条件が成立したかを判定する。具体的に、通信制御部3は、以下の条件判定を行い、成立した条件に応じて、処理の移行先のステップを決定する。
条件A: Dr < Tr → ST3へ
条件B: Tr ≦ Dr < 1.0 → ST4へ
条件C: Dr = 1.0 → ST5へ
そして、通信制御部3は、条件判定ステップST2で成立したと判定した条件に応じて、入力BERを推定するための複数の処理、即ちステップST3〜5の処理から1つを選択し、その処理を実行する(入力BER推定処理を切り換えて実行する)。具体的に、通信制御部3は、条件判定ステップST2において条件Aが成立したと判定した場合、第1の入力BER推定ステップST3で、「Er ≒ 真の入力BER122」と推定して、入力BER推定結果出力ステップST6へ移行する。この推定の根拠については後述する。
一方、通信制御部3は、条件判定ステップST2において条件Bが成立したと判定した場合、第2の入力BER推定ステップST4で、「Erを誤差補正して」それを真の入力BER122と推定して、入力BER推定結果出力ステップST6へ移行する。この推定の根拠についても後述する。
他方、通信制御部3は、条件判定ステップST2において条件Cが成立したと判定した場合、第3の入力BER推定ステップST5で、「真の入力BER122は推定不能」と判断して、入力BER推定結果出力ステップST6へ移行する。この判断の根拠についても後述する。
最後に、入力BER推定結果出力ステップST6では、通信制御部3は、入力BER推定ステップST3〜5の処理結果である入力BER推定値又は推定不能フラグを出力する。
ここで、図4に示す入力BER推定方法の有効性をシミュレーション(計算機検証)により検証した結果について、図5,6を用いて以下に説明する。図5は、内符号にLDPC符号を用いた場合の図4に示す入力BER推定方法のシミュレーション結果を示すグラフである。また、図6は、図5の一部分を拡大して示すグラフである。
図5において、横軸は真の入力BER122を示し、縦軸は以下のプロットの数値である。○印及び□印は、それぞれ内復号ビット反転率Er及び内復号残留エラー検出率Drとを示し、−印及び+印は、それぞれ真の入力BER122及び真の内復号出力FER(Frame Error Ratio)124を示す。
図5に示す領域161では、内復号ビット反転率Erは真の入力BER122とほぼ等しいことがわかる。唯一、入力BERが1E−2程度の高い領域162の部分のみ、内復号ビット反転率Erは、真の入力BER122に対して誤差が生じていることがわかる。このことから、入力BER推定方法として、入力BERの低い領域161では、内復号ビット反転率Erを真の入力BER122とみなし、入力BERの高い領域162の部分のみ誤差補正する、という方法が妥当であると考えられる。
また、内復号残留エラー検出率Drは、どの領域でも、真の内復号出力FER124とほぼ等しいことがわかる。これは、特にLDPC符号の場合、誤訂正による見逃し誤りがほとんど生じないという性質に起因するものと考えられる。
前述の、内復号残留エラー検出率Drが真の内復号出力FER124とほぼ等しいという特徴を利用することで、前述の誤差補正を行うことが、実施の形態1による入力ビット誤り率推定方法及びその装置の主要な要素である。この誤差補正の詳細について、図6を用いて以下に説明する。
図6において、真の入力BER122の高さに応じて、領域を3つに分割する。ここでは、真の入力BER122の低い順に、領域163、領域164、領域165と分ける。なお、この領域分割は、図4の条件判定ステップST2における条件判定、及び条件A、B、Cへの分岐に対応している。
領域163と領域164との分割は、内復号残留エラー検出率Drと条件判定閾値Trとの比較によって行う。この条件判定閾値Trの値は、符号化方式や通信路条件、量子化ビット幅qなどによって異なるが、この図6の例では、例えばTr=0.5という数値が妥当と考えられる。また、領域164と領域165との分割は、内復号残留エラー検出率Drが1に等しいかどうかで判断する。
図6に戻り、領域163(条件A)では、図から明らかなように、内復号ビット反転率Erが真の入力BER122とほぼ等しくなっている。よって、ポイント141に示すように、「Er ≒ 真の入力BER122」と推定することができる。この入力BER推定は、図4の第1の入力BER推定ステップST3における推定動作に対応している。
また、領域164(条件B)では、内復号ビット反転率Erが真の入力BER122に対して誤差が生じていることがわかる。しかしながら、ポイント142に示す内復号残留エラー検出率Drからたどると、ポイント143に示すようなわずかな誤差を補正すれば、正確な入力BER推定を行うことができると考えられる。
この領域164(条件B)における誤差補正の具体的な方法としては、例えば、内復号ビット反転率Erに固定値を加算するという方法がある。また、より正確な方法としては、例えば、内復号ビット反転率Erに加算する補正値のテーブルを通信制御部3に予め用意しておき、その補正値加算を行うという方法がある。この補正値テーブルは、内復号残留エラー検出率Drの数値に対応してそれぞれ異なる補正値を保存するものである。なお、補正値テーブルは、領域164(条件B)に対応する部分のみを準備すればよいため、全領域の数値を保存する場合に比べて、非常に小さなものとなる。
図6に戻り、領域165(条件C)では、LDPC符号の訂正能力を超えている高い入力BERの領域であり、全ての復号結果において内復号残留エラーを検出している状況である。そのため、ポイント144に示すとおり、真の入力BER122が領域165の中のどの位置にあるのか、判断することができない。よってこの場合は、「真の入力BER122は推定不能」と判断する。
以上のように、実施の形態1によれば、内復号残留エラー検出率と内復号ビット反転率とを演算する演算ステップと、内復号残留エラー検出率に基づいて、予め設定され択一的に成立する複数の条件のうちどの条件が成立したかを判定する条件判定ステップと、その成立した条件に応じて、入力BERを推定するための複数の処理から1つを選択し、その処理を実行する入力BER推定ステップと、推定結果を出力する入力BER推定結果出力ステップとを含むようにしたので、例えば入力BERが1E−2程度という大きな場合でも、精度の高い入力BER推定を実現することができる。
ここで、実施の形態1による入力ビット誤り率推定方法及びその装置は、外符号として硬判定復号を行うブロック符号、連接符号又は積符号、内符号として軟判定繰り返し復号を行うLDPC符号を用いた連接符号方式において、内符号であるLDPC符号の内復号ビット反転率及び内復号残留エラー検出率に基づいて、入力BER推定を行う場合の例を示した。しかしながら、その他の形式、例えばLDPC符号単体を用いる符号方式や、硬判定復号を行うブロック符号、連接符号もしくは積符号を単体として用いる場合、それらを内符号として用いる場合、又は軟判定復号を行う畳込み符号とCRC(Cyclic Redundancy Check)とを組み合わせる場合など、様々な形式でも、構成することは可能である。ただし、この発明の実施の形態1による構成が、性能面及び回路構成面において、最も好適なものといえる。
特に、内符号としてLDPC符号を用いる場合、LDPC符号で大半のビット誤りを訂正していること、またLDPC符号の復号残留エラーをほぼ検出できること、さらにビット誤り訂正(ビット反転)と残留エラー検出とを同時に行うことができるので、より正確な入力BER推定を行うことができる。ちなみに、BCH符号やRS符号を硬判定限界距離復号する場合には、訂正不可(残留エラー検出)時は、同時に誤り訂正(ビット反転)をすることができないため、この事象における入力ビット誤りが、入力BER推定においては推定精度の劣化を招く。
また、内符号と外符号とが異なるデバイスに実装される場合、通常は外符号の復号結果とを組み合わせる必要があり、実装が困難である。これに対して、この発明の実施の形態1では、内符号の復号結果のみを用いるため、実装が容易である。
なお、実施の形態1において、上記具体例に示した構成に制約されることはなく、誤り訂正符号化の方法、フレームフォーマットの形式、入出力の形式、伝送速度などについて、実現可能な組み合わせであれば、適宜組み合わせることが可能であり実現され得ることは言うまでもない。
また、この発明は、光伝送システムに限定されて適用されることはなく、加入者系有線通信、モバイル無線通信、衛星通信、又はデジタル記録装置など、様々な種類の伝送システムにも適用可能である。
この発明の入力ビット誤り率推定方法は、誤り訂正符号の復号処理における復号結果のモニタ信号に基づいて、復号ビット反転率及び復号残留エラー検出率を演算する演算ステップと、前記復号残留エラー検出率に基づいて、予め設定され択一的に成立する複数の条件のうちどの条件が成立したかを判定する条件判定ステップと、前記条件判定ステップで成立したと判定した条件に応じて、入力BERを推定するための複数の処理から1つを選択し、その処理を実行する入力BER推定ステップと、前記入力BER推定ステップでの処理結果を出力する推定結果出力ステップとを有し、前記条件判定ステップにおける前記複数の条件とは、以下の条件A〜Cであり、
条件A: D < T
条件B: T ≦ D < 1.0
条件C: D = 1.0
ただし、D は、復号残留エラー検出率であり、T は、条件判定閾値であり、前記入力BER推定ステップは、前記条件Aが成立した場合に、前記入力BERを前記復号ビット反転率として推定し、前記条件Bが成立した場合に、前記復号ビット反転率を誤差補正することにより、前記入力BERを推定し、前記条件Cが成立した場合に、前記入力BERを推定不能として処理する。
この発明の入力ビット誤り率推定装置は、誤り訂正符号の復号処理における復号結果のモニタ信号に基づいて、復号ビット反転率及び復号残留エラー検出率を演算する演算手段と、前記復号残留エラー検出率に基づいて、予め設定され択一的に成立する複数の条件のうちどの条件が成立したかを判定する条件判定手段と、前記条件判定手段で成立したと判定した条件に応じて、入力BERを推定するための複数の処理から1つを選択し、その処理を実行する入力BER推定手段と、前記入力BER推定手段での処理結果を出力する推定結果出力手段とを備え、前記条件判定手段における前記複数の条件とは、以下の条件A〜Cであり、
条件A: D < T
条件B: T ≦ D < 1.0
条件C: D = 1.0
ただし、D は、復号残留エラー検出率であり、T は、条件判定閾値であり、前記入力BER推定手段は、前記条件Aが成立した場合に、前記入力BERを前記復号ビット反転率として推定し、前記条件Bが成立した場合に、前記復号ビット反転率を誤差補正することにより、前記入力BERを推定し、前記条件Cが成立した場合に、前記入力BERを推定不能として処理する。

Claims (5)

  1. 誤り訂正符号の復号処理における復号結果のモニタ信号に基づいて、復号ビット反転率及び復号残留エラー検出率を演算する演算ステップと、
    前記復号残留エラー検出率に基づいて、予め設定され択一的に成立する複数の条件のうちどの条件が成立したかを判定する条件判定ステップと、
    前記条件判定ステップで成立したと判定した条件に応じて、入力BERを推定するための複数の処理から1つを選択し、その処理を実行する入力BER推定ステップと、
    前記入力BER推定ステップでの処理結果を出力する推定結果出力ステップと
    を有することを特徴とする入力ビット誤り率推定方法。
  2. 前記条件判定ステップにおける前記複数の条件とは、以下の条件A〜Cであり、
    条件A: Dr < Tr
    条件B: Tr ≦ Dr < 1.0
    条件C: Dr = 1.0
    ただし、Drは、復号残留エラー検出率であり、Trは、条件判定閾値であり、
    前記入力BER推定ステップは、
    前記条件Aが成立した場合に、前記入力BERを前記復号ビット反転率として推定し、
    前記条件Bが成立した場合に、前記復号ビット反転率を誤差補正することにより、前記入力BERを推定し、
    前記条件Cが成立した場合に、前記入力BERを推定不能として処理する
    ことを特徴とする請求項1記載の入力ビット誤り率推定方法。
  3. 前記演算ステップは、2種類あるいはそれ以上の誤り訂正符号を組み合わせた誤り訂正符号方式における最も内側の誤り訂正符号の復号結果のモニタ信号に基づいて演算する
    ことを特徴とする請求項1又は請求項2に記載の入力ビット誤り率推定方法。
  4. 上記演算ステップは、誤り訂正符号としてLDPC符号を用いる場合の復号結果のモニタ信号に基づいて演算する
    ことを特徴とする請求項1又は請求項2に記載の入力ビット誤り率推定方法。
  5. 誤り訂正符号の復号処理における復号結果のモニタ信号に基づいて、復号ビット反転率及び復号残留エラー検出率を演算する演算手段と、
    前記復号残留エラー検出率に基づいて、予め設定され択一的に成立する複数の条件のうちどの条件が成立したかを判定する条件判定手段と、
    前記条件判定手段で成立したと判定した条件に応じて、入力BERを推定するための複数の処理から1つを選択し、その処理を実行する入力BER推定手段と、
    前記入力BER推定手段での処理結果を出力する推定結果出力手段と
    を備えることを特徴とする入力ビット誤り率推定装置。
JP2013501032A 2011-02-22 2012-02-20 入力ビット誤り率推定方法、及びその装置 Active JP5474256B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013501032A JP5474256B2 (ja) 2011-02-22 2012-02-20 入力ビット誤り率推定方法、及びその装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011036401 2011-02-22
JP2011036401 2011-02-22
JP2013501032A JP5474256B2 (ja) 2011-02-22 2012-02-20 入力ビット誤り率推定方法、及びその装置
PCT/JP2012/054011 WO2012115056A1 (ja) 2011-02-22 2012-02-20 入力ビット誤り率推定方法、及びその装置

Publications (2)

Publication Number Publication Date
JP5474256B2 JP5474256B2 (ja) 2014-04-16
JPWO2012115056A1 true JPWO2012115056A1 (ja) 2014-07-07

Family

ID=46720833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013501032A Active JP5474256B2 (ja) 2011-02-22 2012-02-20 入力ビット誤り率推定方法、及びその装置

Country Status (5)

Country Link
US (1) US9081677B2 (ja)
EP (1) EP2680474B1 (ja)
JP (1) JP5474256B2 (ja)
CN (1) CN103380585B (ja)
WO (1) WO2012115056A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9992696B2 (en) * 2013-08-29 2018-06-05 Nxp Usa, Inc. Method of estimating BER values in a wireless communication system
JP6484041B2 (ja) * 2015-01-22 2019-03-13 日本放送協会 連接符号を用いた送信装置、受信装置及びチップ
US11177835B2 (en) 2015-09-25 2021-11-16 SK Hynix Inc. Data storage device
US11515897B2 (en) 2015-05-29 2022-11-29 SK Hynix Inc. Data storage device
US10432363B2 (en) 2016-08-12 2019-10-01 SK Hynix Inc. Page health prediction using product codes decoder in NAND flash storage
US11611359B2 (en) 2015-05-29 2023-03-21 SK Hynix Inc. Data storage device
US10396827B2 (en) 2015-09-25 2019-08-27 SK Hynix Inc. Data storage device
KR102285940B1 (ko) 2015-05-29 2021-08-05 에스케이하이닉스 주식회사 데이터 처리 회로, 데이터 처리 회로를 포함하는 데이터 저장 장치 및 그것의 동작 방법
WO2017047093A1 (ja) * 2015-09-17 2017-03-23 日本電気株式会社 端局装置およびその制御方法ならびに端局装置の制御プログラムが格納された記録媒体
US20180006662A1 (en) * 2016-07-02 2018-01-04 Intel IP Corporation Bit-error rate false positive detection system and method
JP2019057752A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 メモリシステム
TWI668575B (zh) * 2018-07-26 2019-08-11 慧榮科技股份有限公司 資料儲存裝置以及非揮發式記憶體控制方法
CN113472362A (zh) * 2020-03-31 2021-10-01 华为技术有限公司 用于数据通信的编码方法及装置
CN112213578A (zh) * 2020-09-23 2021-01-12 青岛鼎信通讯股份有限公司 一种中压线变关系识别方法
TWI808483B (zh) * 2021-09-08 2023-07-11 群聯電子股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元
WO2024039828A1 (en) 2022-08-18 2024-02-22 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Method for heating a reformer with an ammonia-fired burner producing a stable flame

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01143433A (ja) * 1987-11-30 1989-06-06 Nec Corp 回線品質監視装置
CN1122532A (zh) * 1994-09-13 1996-05-15 东洋通信机株式会社 数字解调电路
US6490461B1 (en) * 1999-06-24 2002-12-03 Telefonaktiebolaget Lm Ericsson (Publ) Power control based on combined quality estimates
GB9923069D0 (en) * 1999-09-29 1999-12-01 Nokia Telecommunications Oy Estimating an indicator for a communication path
JP2003333018A (ja) * 2002-05-09 2003-11-21 Hitachi Kokusai Electric Inc 誤り率推定方法及び誤り率推定装置
US20040126109A1 (en) * 2002-12-31 2004-07-01 Downie John D. Method for estimating bit-error-ratios within an optical communications network
JP2006128841A (ja) * 2004-10-27 2006-05-18 Nec Corp 無線伝送システム、無線伝送装置及びそれらに用いる回線状況表現方法
CN101185302A (zh) * 2005-05-27 2008-05-21 松下电器产业株式会社 接收质量估计装置、无线通信系统和接收质量估计方法
JP5502363B2 (ja) * 2009-04-28 2014-05-28 三菱電機株式会社 光伝送装置および光伝送方法
JP5881930B2 (ja) * 2009-05-13 2016-03-09 三菱電機株式会社 誤り訂正符号化装置および誤り訂正復号装置
EP2509246B1 (en) * 2010-06-18 2014-01-08 Cisco Technology, Inc. Method and circuit for BER estimation

Also Published As

Publication number Publication date
JP5474256B2 (ja) 2014-04-16
CN103380585B (zh) 2016-04-06
US20130311840A1 (en) 2013-11-21
EP2680474A1 (en) 2014-01-01
EP2680474B1 (en) 2019-05-22
WO2012115056A1 (ja) 2012-08-30
EP2680474A4 (en) 2017-11-15
CN103380585A (zh) 2013-10-30
US9081677B2 (en) 2015-07-14

Similar Documents

Publication Publication Date Title
JP5474256B2 (ja) 入力ビット誤り率推定方法、及びその装置
US10425858B2 (en) Method for determining transport block size and signal transmission method using the same
US10320425B2 (en) Staircase forward error correction coding
CN101877592B (zh) 纠错装置以及纠错方法
US8726137B2 (en) Encoding and decoding methods for expurgated convolutional codes and convolutional turbo codes
US11201695B2 (en) Forward error correction with compression coding
JP2016213871A (ja) トランスポートブロックサイズの決定方法及びこれを用いた信号伝送方法
WO2006126501A1 (ja) 受信品質推定装置、無線通信システム及び受信品質推定方法
US8839070B2 (en) Error correction apparatus and error correction method
JP2010268114A (ja) 誤り訂正符号化方法、誤り訂正復号方法、誤り訂正符号化装置および誤り訂正復号装置
US8046671B2 (en) Method and apparatus for adapting data to a transport unit of a predefined size prior to transmission
Morero et al. Novel serial code concatenation strategies for error floor mitigation of low-density parity-check and turbo product codes
JP2010200247A (ja) デジタル伝送システム及びデジタル伝送方法
KR101279283B1 (ko) 블록 부호를 사용하는 통신 시스템에서 신호 송수신 장치및 방법
KR101456299B1 (ko) 무선통신 시스템에서 인터리빙 방법
US20130101051A1 (en) Priori training in a mobile dtv system
JP2002368627A (ja) 誤り訂正制御装置
JP5794939B2 (ja) 誤り訂正復号装置および誤り訂正復号方法
JP2015126247A (ja) Fec符号化装置、fec符号化方法及びfec符号化装置の制御プログラム

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140204

R150 Certificate of patent or registration of utility model

Ref document number: 5474256

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250