JP6484041B2 - 連接符号を用いた送信装置、受信装置及びチップ - Google Patents
連接符号を用いた送信装置、受信装置及びチップ Download PDFInfo
- Publication number
- JP6484041B2 JP6484041B2 JP2015010274A JP2015010274A JP6484041B2 JP 6484041 B2 JP6484041 B2 JP 6484041B2 JP 2015010274 A JP2015010274 A JP 2015010274A JP 2015010274 A JP2015010274 A JP 2015010274A JP 6484041 B2 JP6484041 B2 JP 6484041B2
- Authority
- JP
- Japan
- Prior art keywords
- encoded data
- data
- code
- bit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 84
- 230000005540 biological transmission Effects 0.000 claims description 60
- 238000012545 processing Methods 0.000 claims description 49
- 238000012937 correction Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 17
- 238000005094 computer simulation Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 3
- 230000008707 rearrangement Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Landscapes
- Error Detection And Correction (AREA)
Description
まず、本発明の実施形態による送信装置について説明する。図1は、送信装置の構成を示すブロック図であり、図2は、図1に示す送信装置による連接符号化処理を説明する図である。この送信装置1は、BCH符号化部(外符号化部)11、ビットインターリーブ部12、SC−LDPC符号化部(内符号化部)13及び変調部14を備えている。
次に、本発明の実施形態による受信装置について説明する。図7は、受信装置の構成を示すブロック図であり、図8は、図7に示す受信装置による連接符号復号処理を説明する図である。この受信装置2は、復調部21、SC−LDPC復号部(内符号復号部)22、ビットデインターリーブ部23及びBCH復号部(外符号復号部)24を備えている。
次に、空間結合LDPC符号のエラーフロアを発生させる誤りビットの分布について、コンピュータシミュレーションにより得られた結果を挙げて説明する。図11は、SC−LDPC符号復号後の誤りビットの分布例を示す図である。横軸は、送信装置1のBCH符号化部11が送信対象の所定長のデータを20個に均等に分割したときの分割データの番号(分割データ番号)を示す。縦軸は、分割データ番号毎に発生した誤りビットの数をカウントした結果(誤りビット数)を示す。
次に、コンピュータシミュレーションにより得られたビット誤り率の例について説明する。図17は、そのビット誤り率の例を示す図である。横軸はC/N(dB)を示し、縦軸はビット誤り率を示す。また、四角の折れ線は、従来技術の特性を示し、三角の折れ線は、本発明の実施形態の特性を示す。
2,102 受信装置
11,111 BCH符号化部
12 ビットインターリーブ部
13 SC−LDPC符号化部
14,113 変調部
21,121 復調部
22 SC−LDPC復号部
23 ビットデインターリーブ部
24,123 BCH復号部
112 LDPC符号化部
122 LDPC復号部
Claims (6)
- 送信対象のデータに外符号の符号化処理及び内符号の符号化処理を施し、連接符号化データを生成して送信する送信装置において、
前記送信対象のデータを所定数に分割して分割データを生成し、前記分割データ毎に、前記外符号の符号化処理を施して外符号パリティビットを生成し、当該分割データに、対応する前記外符号パリティビットを付加して符号化データを生成し、前記所定数の前記符号化データを連結し、外符号化データを生成する外符号化部と、
所定の規則に従って、前記外符号化部により生成された外符号化データを構成する一の符号化データのビットが他の符号化データの領域へ分散するように、前記外符号化データのビットをインターリーブし、インターリーブ後の外符号化データを生成するビットインターリーブ部と、
前記ビットインターリーブ部により生成されたインターリーブ後の外符号化データに対し、前記内符号である空間結合LDPC符号の符号化処理を施して空間結合LDPC符号パリティビットを生成し、前記インターリーブ後の外符号化データに前記空間結合LDPC符号パリティビットを付加して空間結合LDPC符号化データである前記連接符号化データを生成する内符号化部と、を備え、
当該送信装置により送信された前記連接符号化データを受信し、前記連接符号化データに前記内符号である空間結合LDPC符号の復号処理、前記インターリーブの処理に対応するデインターリーブ処理及び前記外符号の復号処理を施す受信装置により、前記空間結合LDPC符号の復号処理に伴い所定領域に固まって発生する誤りビットが、前記デインターリーブ処理にて前記分割データの領域を超えて他の分割データの領域へ分散するように、前記外符号化部が、前記送信対象のデータを所定数に分割して前記分割データを生成し、前記ビットインターリーブ部が、前記外符号化データのビットをインターリーブする、ことを特徴とする送信装置。 - 請求項1に記載の送信装置において、
前記ビットインターリーブ部は、
前記外符号化部により生成された外符号化データのビットを、所定の縦横サイズのメモリに対し、縦方向に順番に書き込み、前記メモリから、前記外符号化データのビットを、横方向に順番に読み出し、前記読み出した外符号化データを前記インターリーブ後の外符号化データとして生成する、ことを特徴とする送信装置。 - 請求項1の送信装置から送信された連接符号化データを受信し、前記連接符号化データに内符号の復号処理及び外符号の復号処理を施し、元のデータに復元する受信装置であって、
前記受信した連接符号化データに含まれる空間結合LDPC符号パリティビットを用いて、前記受信した連接符号化データに含まれる外符号化データに対し、空間結合LDPC符号の復号処理を施す内符号復号部と、
請求項1の送信装置におけるインターリーブとは逆の規則に従って、前記内符号復号部により復号処理が施された外符号化データを構成する一の符号化データのビットが元の符号化データの領域へ戻るように、前記外符号化データのビットをデインターリーブし、デインターリーブ後の外符号化データを生成するビットデインターリーブ部と、
前記ビットデインターリーブ部により生成されたデインターリーブ後の外符号化データに含まれる分割データ及び外符号パリティビットのデータ領域毎に、前記外符号パリティビットを用いて、前記分割データに対し、前記外符号の復号処理を施し、当該外符号の復号処理を施した分割データを連結し、元の送信対象のデータを復元する外符号復号部と、を備え、
前記ビットデインターリーブ部は、
前記内符号復号部により施された前記空間結合LDPC符号の復号処理に伴い所定領域に固まって発生する誤りビットが、前記分割データの領域を超えて他の分割データの領域へ分散するように、前記外符号化データのビットをデインターリーブする、ことを特徴とする受信装置。 - 請求項3に記載の受信装置において、
請求項1の送信装置から送信された連接符号化データを受信する代わりに、請求項2の送信装置から送信された連接符号化データを受信し、
前記ビットデインターリーブ部は、
前記内符号復号部により復号処理が施された外符号化データのビットを、請求項2の送信装置におけるインターリーブの際に用いたメモリと同じ所定の縦横サイズのメモリに対し、横方向に順番に書き込み、前記メモリから、前記外符号化データのビットを、縦方向に順番に読み出し、前記読み出した外符号化データを前記デインターリーブ後の外符号化データとして生成する、ことを特徴とする受信装置。 - 送信装置に搭載されるチップにおいて、
所定のデータを所定数に分割して分割データを生成し、前記分割データ毎に、外符号の符号化処理を施して外符号パリティビットを生成し、当該分割データに、対応する前記外符号パリティビットを付加して符号化データを生成し、前記所定数の前記符号化データを連結し、外符号化データを生成する外符号化部と、
所定の規則に従って、前記外符号化部により生成された外符号化データを構成する一の符号化データのビットが他の符号化データの領域へ分散するように、前記外符号化データのビットをインターリーブし、インターリーブ後の外符号化データを生成するビットインターリーブ部と、
前記ビットインターリーブ部により生成されたインターリーブ後の外符号化データに対し、内符号である空間結合LDPC符号の符号化処理を施して空間結合LDPC符号パリティビットを生成し、前記インターリーブ後の外符号化データに前記空間結合LDPC符号パリティビットを付加して空間結合LDPC符号化データである連接符号化データを生成する内符号化部と、を備え、
当該送信装置により送信された前記連接符号化データを受信し、前記連接符号化データに前記内符号である空間結合LDPC符号の復号処理、前記インターリーブの処理に対応するデインターリーブ処理及び前記外符号の復号処理を施す受信装置により、前記空間結合LDPC符号の復号処理に伴い所定領域に固まって発生する誤りビットが、前記デインターリーブ処理にて前記分割データの領域を超えて他の分割データの領域へ分散するように、前記外符号化部が、前記所定のデータを所定数に分割して前記分割データを生成し、前記ビットインターリーブ部が、前記外符号化データのビットをインターリーブする、ことを特徴とするチップ。 - 請求項1の送信装置から送信された連接符号化データを受信する受信装置に搭載されるチップであって、
前記連接符号化データに含まれる空間結合LDPC符号パリティビットを用いて、前記連接符号化データに含まれる外符号化データに対し、空間結合LDPC符号の復号処理を施す内符号復号部と、
請求項1の送信装置におけるインターリーブとは逆の規則に従って、前記内符号復号部により復号処理が施された外符号化データを構成する一の符号化データのビットが元の符号化データの領域へ戻るように、前記外符号化データのビットをデインターリーブし、デインターリーブ後の外符号化データを生成するビットデインターリーブ部と、
前記ビットデインターリーブ部により生成されたデインターリーブ後の外符号化データに含まれる分割データ及び外符号パリティビットのデータ領域毎に、前記外符号パリティビットを用いて、前記分割データに対し、外符号の復号処理を施し、当該外符号の復号処理を施した分割データを連結し、元のデータを復元する外符号復号部と、を備え、
前記ビットデインターリーブ部は、
前記内符号復号部により施された前記空間結合LDPC符号の復号処理に伴い所定領域に固まって発生する誤りビットが、前記分割データの領域を超えて他の分割データの領域へ分散するように、前記外符号化データのビットをデインターリーブする、ことを特徴とするチップ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015010274A JP6484041B2 (ja) | 2015-01-22 | 2015-01-22 | 連接符号を用いた送信装置、受信装置及びチップ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015010274A JP6484041B2 (ja) | 2015-01-22 | 2015-01-22 | 連接符号を用いた送信装置、受信装置及びチップ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016134883A JP2016134883A (ja) | 2016-07-25 |
JP6484041B2 true JP6484041B2 (ja) | 2019-03-13 |
Family
ID=56434741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015010274A Active JP6484041B2 (ja) | 2015-01-22 | 2015-01-22 | 連接符号を用いた送信装置、受信装置及びチップ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6484041B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6595218B2 (ja) * | 2015-06-04 | 2019-10-23 | 日本放送協会 | 連接符号を用いた受信装置及びチップ |
CN106529976A (zh) * | 2016-10-28 | 2017-03-22 | 珠海丹德图像技术有限公司 | 商品确认唯一性的查验系统和查验方法 |
WO2018225885A1 (ko) * | 2017-06-09 | 2018-12-13 | 엘지전자 주식회사 | Sc-ldpc 코드 부호화 방법 및 이를 위한 장치 |
JP7241851B1 (ja) | 2021-12-10 | 2023-03-17 | Nttエレクトロニクス株式会社 | 誤り訂正回路、誤り訂正装置、誤り訂正方法および通信装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1083660A1 (en) * | 1999-02-09 | 2001-03-14 | Sony Corporation | Data transmission system, data receiver, and data transmitting method |
JP3475931B2 (ja) * | 2001-02-07 | 2003-12-10 | 日本電気株式会社 | 受信装置 |
US7516389B2 (en) * | 2004-11-04 | 2009-04-07 | Agere Systems Inc. | Concatenated iterative and algebraic coding |
JP4836884B2 (ja) * | 2007-07-04 | 2011-12-14 | 三菱電機株式会社 | 誤り訂正符号化装置および方法ならびにデジタル伝送システム |
JP5354979B2 (ja) * | 2007-07-12 | 2013-11-27 | パナソニック株式会社 | 低密度パリティ検査畳み込み符号(ldpc−cc)符号化器及びldpc−cc復号器 |
JP5007676B2 (ja) * | 2008-01-31 | 2012-08-22 | 富士通株式会社 | 符号化装置、復号化装置、符号化・復号化装置及び記録再生装置 |
JP2009225164A (ja) * | 2008-03-17 | 2009-10-01 | Toshiba Corp | 復号装置および復号装置を有するテレビジョン受信機 |
WO2010073922A1 (ja) * | 2008-12-25 | 2010-07-01 | 日本電気株式会社 | 誤り訂正符号化装置、復号装置、符号化方法、復号方法、及びそのプログラム |
JP2010183217A (ja) * | 2009-02-04 | 2010-08-19 | Fujitsu Ten Ltd | 誤り訂正受信装置及び誤り訂正受信方法 |
JP2010200247A (ja) * | 2009-02-27 | 2010-09-09 | Mitsubishi Electric Corp | デジタル伝送システム及びデジタル伝送方法 |
EP2282471A1 (en) * | 2009-08-07 | 2011-02-09 | Thomson Licensing | Data transmission using low density parity check coding and constellation mapping |
EP2680474B1 (en) * | 2011-02-22 | 2019-05-22 | Mitsubishi Electric Corporation | Input bit-error-rate estimation method and input bit-error-rate estimation device |
US9362956B2 (en) * | 2013-01-23 | 2016-06-07 | Samsung Electronics Co., Ltd. | Method and system for encoding and decoding data using concatenated polar codes |
JP5794240B2 (ja) * | 2013-02-05 | 2015-10-14 | ソニー株式会社 | 誤り検出訂正装置、誤り検出訂正方法、情報処理装置、および、プログラム |
JP6291296B2 (ja) * | 2014-03-14 | 2018-03-14 | 日本放送協会 | 連接符号を用いた送信装置及び受信装置 |
JP6463574B2 (ja) * | 2015-01-22 | 2019-02-06 | 日本放送協会 | 送信装置及び受信装置 |
-
2015
- 2015-01-22 JP JP2015010274A patent/JP6484041B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016134883A (ja) | 2016-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102395201B1 (ko) | 길이가 16200이며, 부호율이 10/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 | |
US9871621B2 (en) | Transmitting apparatus and signal processing method thereof | |
KR20210064166A (ko) | 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 | |
KR102429454B1 (ko) | 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 | |
KR20210064168A (ko) | 길이가 16200이며, 부호율이 4/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 | |
KR102576527B1 (ko) | 길이가 16200이며, 부호율이 4/15인 ldpc 부호어 및 256-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법 | |
KR20220113324A (ko) | 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 1024-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법 | |
KR102240744B1 (ko) | 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 | |
KR102429457B1 (ko) | 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 | |
KR102240741B1 (ko) | 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 | |
KR102429475B1 (ko) | 길이가 16200이며, 부호율이 4/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 | |
JP6484041B2 (ja) | 連接符号を用いた送信装置、受信装置及びチップ | |
KR20220110713A (ko) | 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 256-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법 | |
KR20220110714A (ko) | 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 4096-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법 | |
KR102240740B1 (ko) | 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 | |
KR20220063132A (ko) | 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 bicm 수신 장치 및 이를 이용한 방법 | |
KR102371670B1 (ko) | 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 | |
KR102371675B1 (ko) | 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 | |
KR102536691B1 (ko) | 길이가 16200이며, 부호율이 10/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 bicm 수신 장치 및 이를 이용한 방법 | |
KR102371684B1 (ko) | 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 | |
KR20220058522A (ko) | 길이가 16200이며, 부호율이 4/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 bicm 수신 장치 및 이를 이용한 방법 | |
KR20220031604A (ko) | 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 16-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법 | |
KR20220031888A (ko) | 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 256-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6484041 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |