JPWO2012108117A1 - 積層コンデンサ - Google Patents

Abstract

積層コンデンサ（１）は、複数の誘電体層（１１）と複数の内部電極（２１，３１，３２）とが交互に積層された積層体（１０）と、該積層体（１０）の一方の長手方向の側面（１２）に引き出された幅が狭い引き出し部（２１ａ）を覆うように形成された抵抗層（４０）と、積層体（１０）の長手方向の対向する側面（１２，１３）を覆うように形成された一対の外部電極（５０，５１）とを備える。外部電極（５０）は、内部電極（２１）の引き出し部（２１ａ）と抵抗層（４０）を介して接続されるとともに、内部電極（３２）の引き出し部（３２ａ）の両端部と直接的に接続されている。また、内部電極（２１）によって形成される高ＥＳＲコンデンサ部（２０）の静電容量は、実装される多層基板の電源プレーン−グランドプレーン間の静電容量と略同じに設定される。

Description

本発明は、積層コンデンサに関する。

ディジタル回路では、ＩＣやＬＳＩの動作中の負荷変動を吸収したり、ノイズを除去するため、電源−グランド間にデカップリングコンデンサが挿入されている。電圧変動を抑制する観点から、電源インピーダンスは可能な限り低い方がよく、よってデカップリングコンデンサのインピーダンスも低いことが望ましい。

ところで、現実のコンデンサには、容量成分（ＥＳＣ（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｃａｐａｃｉｔａｎｃｅ））の他、等価直列インダクタンス（ＥＳＬ（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）や等価直列抵抗（ＥＳＲ（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔａｎｃｅ））が存在する。そのため、デカップリングコンデンサが実装された多層プリント基板（以下、単に「多層基板」という）では、デカップリングコンデンサの静電容量（ＥＳＣ）と、多層基板の配線等のインダクタンス（Ｌ成分）及びデカップリングコンデンサのＥＳＬとによる共振（直列共振）、及び、多層基板の電源プレーン−グランドプレーン間の静電容量と、多層基板の配線等のインダクタンス（Ｌ成分）及びデカップリングコンデンサのＥＳＬとによる反共振（並列共振）が起きる。

よって、電源インピーダンスは、共振周波数を境にして、低周波側では、周波数が高くなるに従って低くなるが、高周波側では、周波数が高くなるほど高くなる傾向を示す。すなわち、電源インピーダンスは、共振周波数付近で谷型の特性を示す。一方、電源インピーダンスは、反共振周波数を境にして、低周波側では周波数が高くなるに従って高くなるが、高周波側では周波数が高くなるほど低くなる。すなわち、反共振周波数付近で山型の特性を示す。ここで、共振周波数では、インピーダンスが極小となり低く保たれるため、電圧変動は小さくなるが、反共振周波数では、インピーダンスが極大となり高くなるため、電圧変動が大きくなる。このような反共振を抑制する方法としては、デカップリングコンデンサの等価直列抵抗を大きくする（Ｑ値を低くする）ことが考えられる。

ここで、特許文献１には、単一のコンデンサ本体内に形成された２つのコンデンサ部を有し、高い等価直列抵抗（ＥＳＲ）と低い等価直列インダクタンス（ＥＳＬ）とを持った積層型チップコンデンサを用いてインピーダンス周波数特性をフラットにする技術が開示されている。この積層型チップコンデンサは、積層方向に沿って配列された第１コンデンサ部及び第２コンデンサ部を有するコンデンサ本体と、該コンデンサ本体の外側に形成された４つの外部電極を有している。また、この積層チップコンデンサは、第１コンデンサ部のＥＳＬが第２コンデンサ部のＥＳＬよりも小さくなるように、かつ、第１コンデンサ部のＥＳＲが第２コンデンサ部のＥＳＲより大きくなるように形成されている。そして、この積層型チップコンデンサが回路基板に実装される際に、第１コンデンサ部と第２コンデンサ部とが連結導体ラインを通じて相互並列に連結される。この連結導体ラインの抵抗の直列的付加により、第２コンデンサ部のＥＳＲが実質的に増大され、２つのコンデンサ部間の差異が実質的に減少される。これによって、広い周波数帯域で一定のインピーダンス特性が具現化される。

特開２００９−６０１１４号公報

上述した技術では、ＥＳＲの小さな第２コンデンサ部について、連結導体ラインを用いてＥＳＲを増大し、第１コンデンサ部のＥＳＲに近づけることによって、広い周波数範囲でフラットなインピーダンス特性を実現している。しかしながら、フラットな特性であるがゆえに、反共振周波数でのインピーダンスは比較的低く抑えられるが、反共振周波数よりも低周波数側の領域、特に共振周波数周辺でインピーダンスが増大するという問題がある。

本発明は、上記問題点を解消する為になされたものであり、共振周波数での電源インピーダンスを低く保ったまま反共振周波数での電源インピーダンスを下げることが可能な積層コンデンサを提供することを目的とする。

本発明に係る積層コンデンサは、複数の誘電体層と、引き出し部の幅が異なる内部電極を含んで構成される複数の内部電極とが交互に積層された積層体と、積層体の少なくとも一方の長手方向の側面に、該側面に引き出された幅が異なる引き出し部のうち幅が狭い方の引き出し部を覆うように形成された抵抗層と、積層体の長手方向の対向する側面それぞれを覆うように形成された一対の外部電極とを備え、一対の外部電極は、少なくともいずれか一方が、引き出し部の幅が狭い方の内部電極と抵抗層を介して接続されるとともに、引き出し部の幅が広い方の内部電極と一部又は全部が直接的に接続されていることを特徴とする。

本発明に係る積層コンデンサによれば、引き出し部の幅が狭い内部電極は、抵抗層を介して外部電極に接続されているため、該内部電極により形成されるコンデンサ部は、ＥＳＲ（等価直列抵抗）が高くなる。一方、引き出し部の幅が広い内部電極は、少なくとも一部分は直接的に外部電極に接続されているため、該内部電極により形成されるコンデンサ部は、ＥＳＲが低くなる。そのため、該積層コンデンサが実装された際に、電源からグランドに流れる電流は、反共振周波数の付近以外の周波数（共振周波数を含む）ではＥＳＲが小さい方のコンデンサ部（以下「低ＥＳＲコンデンサ部」ともいう）を通り、反共振周波数の付近の周波数ではＥＳＲが高い方のコンデンサ部（以下「高ＥＳＲコンデンサ部」ともいう）を通る。そのため、共振周波数でのインピーダンスを低く保ったまま、反共振周波数でのインピーダンスを下げることが可能となる。

本発明に係る積層コンデンサでは、抵抗層を介して外部電極と接続された引き出し部の幅が狭い方の内部電極によって形成されるコンデンサ部の静電容量が、実装される基板の電源プレーン−グランドプレーン間の静電容量と略同じ静電容量となるように設定されていることが好ましい。

この場合、高ＥＳＲコンデンサ部の静電容量が、基板の電源プレーン−グランドプレーン間の静電容量と略同一となるように設定されるため、反共振周波数付近でのインピーダンスをより効果的に低減することが可能となる。なお、ここで、基板には、プリント基板の他、インターポーザなどを含むものとする。

本発明に係る積層コンデンサでは、引き出し部の幅が狭い方の内部電極が、積層体の積層方向の下端に配設されていることが好ましい。

このようにすれば、高ＥＳＲコンデンサ部が積層方向の下端に形成されるため、積層コンデンサが基板に実装される際に、基板の実装面と高ＥＳＲコンデンサ部との距離が短くなる。そのため、ＥＳＬを低減することができる。

本発明に係る積層コンデンサでは、引き出し部の幅が狭い方の内部電極が、積層体の積層方向の両端に配設されていることが好ましい。

このようにすれば、高ＥＳＲコンデンサ部が積層方向の両端に形成されるため、積層コンデンサに上下方向の対称性を持たせることができる。そのため、積層コンデンサを基板等に実装する際に、上下の向きを区別する必要がなくなる。

本発明に係る積層コンデンサでは、上記抵抗層の幅が、幅が狭い方の引き出し部の幅よりも広く、幅が広い方の引き出し部の幅よりも狭く、かつ、当該抵抗層が、積層体の積層方向に沿って、上端から下端まで形成されていることが好ましい。

このようにすれば、抵抗層の形成を容易に行うことができるため、積層コンデンサの製造効率を向上することが可能となる。

本発明によれば、共振周波数での電源インピーダンスを低く保ったまま反共振周波数での電源インピーダンスを下げることができることが可能となる。

実施形態に係る積層コンデンサの斜視図である。 図１の白抜きの矢印方向から見た、積層コンデンサを構成する積層体の斜視図である。 図１のＩＩＩ−ＩＩＩ線に沿った断面図である。 実施形態に係る積層コンデンサの積層体の分解平面図である。 積層体の側面に形成された抵抗層を示す斜視図である。 実施形態に係る積層コンデンサの挿入損失特性を示すグラフである。 積層体の側面に形成された他の抵抗層を示す斜視図である。

以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図において、同一要素には同一符号を付して重複する説明を省略する。

まず、図１〜５を併せて用いて、実施形態に係る積層コンデンサ１の構成について説明する。ここで、図１は、積層コンデンサ１の外観を示す斜視図である。また、図２は、図１の白抜きの矢印方向から見た、積層コンデンサ１を構成する積層体１０の斜視図であり、図３は、図１のＩＩＩ−ＩＩＩ線に沿った断面図である。図４は、積層コンデンサ１の積層体１０の分解平面図である。また、図５は、積層体１０の側面１２に形成された抵抗層４０を示す斜視図である。

積層コンデンサ１は、図１に示されるように、直方体形状の積層体１０と、該積層体１０の長手方向に延びる側面１２，１３に形成された一対の外部電極５０，５１を備えている。積層コンデンサ１は、外部電極５０，５１を長手方向に配置することによって、内部電極の電流経路を太く短くし、ＥＳＬを低減したＬＷ逆転型積層セラミックコンデンサである。

積層体１０は、図２乃至図５に示されるように、矩形に形成された複数の誘電体層１１と、複数の内部電極２１，３１，３２とが交互に積層されることにより構成されている。誘電体層１１は、例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３などを主成分とする誘電体セラミックから形成される。なお、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分が添加されていてもよい。

複数の内部電極２１，３１，３２は、引き出し部２１ａの幅（積層体１０の長手方向に沿った長さ）が狭い内部電極２１と、該内部電極２１よりも引き出し部３１ａ，３２ａの幅が広い内部電極３１，３２とを含んでいる。引き出し部２１ａの幅が狭い内部電極２１は、積層体１０の積層方向（厚み方向）における両端（すなわち上部及び下部）に配設されている。積層体１０の積層方向における中央部には、内部電極３１及び内部電極３２が配設されている。

内部電極２１、内部電極３１、及び内部電極３２は、図４に示されるように、矩形の薄膜状に形成されている。内部電極２１又は内部電極３２と、内部電極３１とは、誘電体層１１を介して互いに対向するように、交互に積層されている。内部電極２１，３１，３２それぞれは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどから形成される。なお、図４に示した例では、内部電極２１の幅を、引き出し部２１ａの幅と同じにしたが、内部電極２１の幅は、例えば所望する静電容量に応じて、引き出し部２１ａの幅よりも大きく形成してもよい。

内部電極２１及び内部電極３２は、積層体１０の一方の側面１２に引き出され、内部電極３１は、積層体１０の他方の側面１３に引き出されている。

積層体１０の一方の長手方向の側面１２には、該側面１２に引き出された内部電極２１の引き出し部２１ａを全て覆うように、かつ、内部電極３２の引き出し部３２ａの一部を覆うように抵抗層４０が形成されている。より具体的には、図５に示されるように、抵抗層４０は、内部電極２１の引き出し部２１ａの幅Ｄ１よりも広く、かつ、内部電極３２の引き出し部３２ａの幅Ｄ３よりも狭い幅Ｄ２を有し、積層体１０の積層方向に沿って、上端から下端に渡って形成されている。なお、積層体１０の他方の側面１３には、抵抗層は形成されていない。

ここで、抵抗層４０は、抵抗成分を含有する抵抗ペーストを焼き付けることによって形成される。なお、抵抗成分としては、例えば、Ｉｎ−Ｓｎ複合酸化物（ＩＴＯ）、Ｌａ−Ｃｕ複合酸化物、Ｓｒ−Ｆｅ複合酸化物、Ｃａ−Ｓｒ−Ｒｕ複合酸化物などの複合酸化物が用いられる。また、抵抗層４０には、例えばＢ−Ｓｉ系ガラス、Ｂ−Ｓｉ−Ｚｎ系ガラスなどのガラスが添加される。さらに、抵抗層４０に、Ｎｉ，Ｃｕ、Ｍｏ、Ｃｒ、Ｎｂなどの金属や、Ａｌ２Ｏ３、ＴｉＯ２、ＺｒＯ２、ＺｎＯ２などの金属酸化物を添加することにより、比抵抗等を調整してもよい。

上述したように、積層体１０の長手方向の両側面１２，１３には、該両側面１２，１３の全面を覆うように一対の外部電極５０，５１が形成されている。すなわち、一対の外部電極５０と外部電極５１とは、積層体１０を挟んで対向するように、該積層体１０の側面１２，１３に形成されている。外部電極５０は、抵抗層４０を介して、内部電極２１の引き出し部２１ａと接続されている。また、外部電極５０は、抵抗層４０を介して内部電極３２の引き出し部３２ａの中央部分と接続されるとともに、該内部電極３２の引き出し部３２ａの両端部分と直接的に接続されている。一方、外部電極５１は、内部電極３１の引き出し部３１ａ全体と直接的に接続されている。

ここで、外部電極５０，５１は、複数のメッキ層から構成されることが好ましく、例えば、耐はんだ喰われ性を有するニッケルメッキ層と、該ニッケルメッキ層を覆うように形成されるスズメッキ層とを含んで構成される。また、外部電極５０，５１それぞれは、長手方向の側面１２，１３から、該側面１２，１３と直交する短手方向の側面及び上下の主面に回り込むように形成されている。

上述したように構成されることにより、内部電極２１と、該内部電極２１と対向する内部電極３１とによって形成されるコンデンサ部２０は、抵抗層４０を介して外部電極５０と接続されるため、該コンデンサ部２０に対して抵抗成分が直列に挿入されることとなり、ＥＳＲの値が大きくなる。以下、当該コンデンサ部２０を高ＥＳＲコンデンサ部２０という。一方、内部電極３１と内部電極３２とによって形成されるコンデンサ部３０は、内部電極３２の引き出し部３２ａの両端部分が直接的に外部電極５０と接続されるため、ＥＳＲの値は、高ＥＳＲコンデンサ部２０よりも小さくなる。以下、当該コンデンサ部３０を低ＥＳＲコンデンサ部３０という。

上述したように、内部電極２１は、積層体１０の積層方向における両端に配設されている。そのため、積層コンデンサ１では、積層体１０の積層方向における両端、すなわち上部及び下部に、２つの高ＥＳＲコンデンサ部２０，２０が配置され、その間に低ＥＳＲコンデンサ部３０が挟まれるように配置される。

ここで、高ＥＳＲコンデンサ部２０のＥＳＲは、１００ｍΩよりも高く、例えば、所望する電源インピーダンス特性に応じて１Ω〜２０Ω程度に設定される。なお、本実施形態では、高ＥＳＲコンデンサ部２０のＥＳＲを１Ωに設定した。一方、低ＥＳＲコンデンサ部３０のＥＳＲ値は、例えば、１００ｍΩ以下に設定される。なお、本実施形態では、低ＥＳＲコンデンサ部３０のＥＳＲを１０ｍΩに設定した。

また、抵抗層４０を介して外部電極５０と接続された内部電極２１によって形成される高ＥＳＲコンデンサ部２０の静電容量は、積層コンデンサ１が実装される多層基板の電源プレーン−グランドプレーン間の静電容量と略同じ静電容量に設定される。例えば、実装される多層基板の電源プレーン−グランドプレーン間の静電容量が１００ｐＦ程度である場合には、高ＥＳＲコンデンサ部２０の静電容量は、１００ｐＦ程度に設定される。なお、高ＥＳＲコンデンサ部２０の静電容量は、例えば、内部電極２１の面積や積層数などを調節することにより調節される。

以上、説明したように、積層コンデンサ１は、外部電極５０，５１を長手方向に配置することによって縦横を逆転させたＬＷ逆転型の積層セラミックコンデンサであるため、高ＥＳＲコンデンサ部２０のＥＳＬ、及び低ＥＳＲコンデンサ部３０のＥＳＬは共に低く（低ＥＳＬ）なっている。また、積層コンデンサ１によれば、低ＥＳＲコンデンサ部３０のＥＳＲが低いため、共振周波数を含む低周波領域では、減衰量が大きくなる（インピーダンスが小さくなる）。また、静電容量が大きい低ＥＳＲコンデンサ部３０の共振周波数は、高ＥＳＲコンデンサ部２０の共振周波数より低周波にあるため、共振が急峻なものとなり、深い減衰量が実現される。

一方、積層コンデンサ１では、積層体１０の側面１２と外部電極５０との間に形成された抵抗層４０によって抵抗が付加されることにより高ＥＳＲコンデンサ部２０が形成されているため、多層基板のプレーン間静電容量との反共振が抑制される。

さらに、積層コンデンサ１では、高ＥＳＲコンデンサ部２０の静電容量が、実装される多層基板のプレーン間（電源プレーン−グランドプレーン間）の静電容量と略同一となるように設定されているため、反共振周波数付近でのインピーダンスが効果的に低減される。

ここで、本実施形態に係る積層コンデンサ１において、高ＥＳＲコンデンサ部２０の静電容量と多層基板のプレーン間容量とを一致させることによる電源インピーダンスの低減効果（すなわち電圧変動抑制効果及びノイズ低減効果）を確認するために、積層コンデンサ１の挿入損失を測定した。なお、挿入損失が大きい程、電源インピーダンスが小さく、電圧変動抑制効果及びノイズ低減効果が大きくなることを示す。

ここでは、積層コンデンサ１を実装する多層基板として、電源プレーン−グランドプレーン間容量が１００ｐＦのものを用いた。また、積層コンデンサ１として、高ＥＳＲコンデンサ部２０のＥＳＲを１Ω、低ＥＳＲコンデンサ部３０の静電容量を０．１μＦで固定し、高ＥＳＲコンデンサ部２０の静電容量を、１μＦ、１０００ｐＦ、１００ｐＦ、４７μＦ、１０ｐＦと変化させたものを用いた。

プレーン間容量が１００ｐＦの多層基板に、高ＥＳＲコンデンサ部２０の静電容量を変えた積層コンデンサ１を実装した場合の挿入損失（測定結果）を図６に示す。図６に示されたグラフの横軸は周波数（ＭＨｚ）であり、縦軸は挿入損失（ｄＢ）である。また、図６のグラフでは、高ＥＳＲコンデンサ部２０の静電容量を、多層基板のプレーン間容量と一致させたとき（すなわち１００ｐＦとしたとき）の測定結果を太い実線で示した。また、高ＥＳＲコンデンサ２０の静電容量を１μＦとしたときの挿入損失を破線で、静電容量１０ｐＦとしたときの挿入損失を一点鎖線で示した。さらに、高ＥＳＲコンデンサ２０の静電容量を４７ｐＦとしたときの挿入損失を細い実線で、静電容量１０００ｐＦとしたときの挿入損失を二点鎖線でそれぞれ示した。

図６に示されるように、高ＥＳＲコンデンサ部２０の静電容量を、多層基板のプレーン間容量（１００ｐＦ）より大きくした場合（１０００ｐＦ、１μＦ）も、小さくしたとき（４７ｐＦ、１０ｐＦ）も、挿入損失のピーク（最小値）が小さくなった（すなわちインピーダンスが大きくなった）。すなわち、図６に太い実線で示されるように、高ＥＳＲコンデンサ部２０の静電容量を、多層基板のプレーン間容量と一致させたとき（すなわち１００ｐＦとしたとき）に挿入損失のピーク（最小値）が最も大きくなる（すなわちインピーダンスが最も低くなる）ことが確認された。

本実施形態によれば、内部電極２１が抵抗層４０を介して外部電極５０に接続されているため、該内部電極２１により形成されるコンデンサ部２０は、ＥＳＲが高くなる。一方、内部電極３１，３２は、一部又は全部が直接的に外部電極５０，５１に接続されているため、該内部電極３１，３２により形成されるコンデンサ部３０は、ＥＳＲが低くなる。そのため、該積層コンデンサ１が実装された際に、電源からグランドに流れる電流は、反共振周波数の付近以外の周波数（共振周波数を含む）ではＥＳＲの値が小さい低ＥＳＲコンデンサ部３０を通る。一方、反共振周波数の付近の周波数では低ＥＳＲコンデンサ部３０のインピーダンスは反共振により極めて大きくなるため、電流は相対的にインピーダンスの低くなる高ＥＳＲコンデンサ部２０を通る。そのため、共振周波数でのインピーダンスを低く保ったまま、反共振周波数でのインピーダンスを下げることが可能となる。

また、本実施形態によれば、高ＥＳＲコンデンサ部２０の静電容量が、多層基板の電源プレーン−グランドプレーン間の静電容量と略同一となるように設定されるため、反共振周波数付近でのインピーダンスをより効果的に低減することが可能となる。

本実施形態によれば、引き出し部２１ａの幅が狭い内部電極２１が、積層体１０の積層方向の両端に配設されているため、積層コンデンサ１に上下方向の対称性を持たせることができる。そのため、積層コンデンサ１を基板等に実装する際に、上下の向きを区別する必要がなくなる。

本実施形態によれば、抵抗層４０の幅Ｄ２が、引き出し部２１ａの幅Ｄ１よりも広く、引き出し部３１ａの幅Ｄ３よりも狭く設定され、かつ、抵抗層４０が、積層体１０の積層方向に沿って、上端から下端まで形成されている。そのため、抵抗層４０の形成を容易に行うことができ、積層コンデンサ１の製造効率を向上することが可能となる。

以上、本発明の実施の形態について説明したが、本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。例えば、上記実施形態では、幅が狭い引き出し部２１ａを有する内部電極２１を積層体１０の両端に配設し、高ＥＳＲコンデンサ部２０を積層体１０の上部と下部とに形成したが、内部電極２１を、積層体１０の下端のみに配設し、高ＥＳＲコンデンサ部２０を積層体１０の下部にのみ形成する構成としてもよい。このようにすれば、積層コンデンサ１が多層基板に実装される際に、該多層基板と高ＥＳＲコンデンサ部２０との距離が短くなるため、ＥＳＬを低減することができる。

上記実施形態では、引き出し部２１ａの幅Ｄ１よりも広く、かつ引き出し部３１ａの幅Ｄ３よりも狭い抵抗層４０を、積層体１０の積層方向に沿って、上端から下端まで形成したが、図７に示されるように、積層体１０の側面１２に引き出された２つの内部電極２１，２１の引き出し部２１ａ，２１ａのみを覆うように抵抗層４０を形成してもよい。

上記実施形態では、幅が狭い引き出し部２１ａを有する内部電極２１を積層体１０の一方の側面１２に引き出すとともに、該側面１２にのみ抵抗層４０を形成する構成としたが、この内部電極２１と対向するように新たな内部電極２１を設け、該新たな内部電極２１の引き出し部２１ａを他方の側面１３に引き出すとともに、該側面１３にも同様の抵抗層４０を形成する構成としてもよい。

１ 積層コンデンサ
１０ 積層体
１１ 誘電体層
２０ 高ＥＳＲコンデンサ部
３０ 低ＥＳＲコンデンサ部
２１，３１，３２ 内部電極
２１ａ，３１ａ，３２ａ 引き出し部
４０ 抵抗層
５０，５１ 外部電極

Claims (5)

1. 複数の誘電体層と、引き出し部の幅が異なる内部電極を含んで構成される複数の内部電極とが交互に積層された積層体と、
   前記積層体の少なくとも一方の長手方向の側面に、該側面に引き出された幅が異なる前記引き出し部のうち幅が狭い方の引き出し部を覆うように形成された抵抗層と、
   前記積層体の長手方向の対向する側面それぞれを覆うように形成された一対の外部電極と、を備え、
   一対の前記外部電極は、少なくともいずれか一方が、引き出し部の幅が狭い方の前記内部電極と前記抵抗層を介して接続されるとともに、引き出し部の幅が広い方の前記内部電極と一部又は全部が直接的に接続されていることを特徴とする積層コンデンサ。
2. 前記抵抗層を介して前記外部電極と接続された、引き出し部の幅が狭い方の前記内部電極によって形成されるコンデンサ部の静電容量は、実装される基板の電源プレーン−グランドプレーン間の静電容量と略同じ静電容量となるように設定されていることを特徴とする請求項１に記載の積層コンデンサ。
3. 引き出し部の幅が狭い方の前記内部電極は、前記積層体の積層方向の下端に配設されていることを特徴とする請求項１又は２に記載の積層コンデンサ。
4. 引き出し部の幅が狭い方の前記内部電極は、前記積層体の積層方向の両端に配設されていることを特徴とする請求項１又は２に記載の積層コンデンサ。
5. 前記抵抗層は、その幅が、幅が狭い方の引き出し部の幅よりも広く、幅が広い方の引き出し部の幅よりも狭く、かつ、前記積層体の積層方向に沿って、上端から下端まで形成されていることを特徴とする請求項１〜４のいずれか１項に記載の積層コンデンサ。
   

Images