JPWO2012099010A1 - 被成膜基板、有機ｅｌ表示装置 - Google Patents

被成膜基板、有機ｅｌ表示装置 Download PDF

Info

Publication number
JPWO2012099010A1
JPWO2012099010A1 JP2012553680A JP2012553680A JPWO2012099010A1 JP WO2012099010 A1 JPWO2012099010 A1 JP WO2012099010A1 JP 2012553680 A JP2012553680 A JP 2012553680A JP 2012553680 A JP2012553680 A JP 2012553680A JP WO2012099010 A1 JPWO2012099010 A1 JP WO2012099010A1
Authority
JP
Japan
Prior art keywords
vapor deposition
substrate
organic
gap
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012553680A
Other languages
English (en)
Other versions
JP5313406B2 (ja
Inventor
通 園田
通 園田
伸一 川戸
伸一 川戸
井上　智
智 井上
智志 橋本
智志 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012553680A priority Critical patent/JP5313406B2/ja
Application granted granted Critical
Publication of JP5313406B2 publication Critical patent/JP5313406B2/ja
Publication of JPWO2012099010A1 publication Critical patent/JPWO2012099010A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

射出口（８６）を備えた蒸着源（８５）と、開口部（８２）を備えた蒸着マスク（８１）とを有する蒸着装置（５０）により、開口部（８２）を介して蒸着粒子が蒸着された蒸着部が形成されるＴＦＴ基板（１０）であって、画素領域（ＡＧ）に２次元的に配列された画素と、各画素と電気的に接続される配線（１４）とを有し、複数の蒸着部（Ｑ）が互いに間隙（Ｘ）を介して形成され、配線（１４）の各端子が間隙（Ｘ）に配置されている。

Description

本発明は、被成膜基板に所定のパターンの成膜を行う蒸着技術の分野に関するものである。
近年、様々な商品や分野でフラットパネルディスプレイが活用されており、フラットパネルディスプレイのさらなる大型化、高画質化、低消費電力化が求められている。
そのような状況下、有機材料の電界発光（Electroluminescence；以下、「ＥＬ」と記す）を利用した有機ＥＬ素子を備えた有機ＥＬ表示装置は、全固体型で、低電圧駆動、高速応答性、自発光性等の点で優れたフラットパネルディスプレイとして、高い注目を浴びている。
有機ＥＬ表示装置は、例えば、ＴＦＴ（薄膜トランジスタ）が設けられたガラス基板等からなる基板上に、ＴＦＴに接続された有機ＥＬ素子が設けられた構成を有している。
有機ＥＬ素子は、低電圧直流駆動による高輝度発光が可能な発光素子であり、第１電極、有機ＥＬ層及び第２電極が、この順に積層された構造を有している。そのうち、第１電極はＴＦＴと接続されている。また、第１電極と第２電極との間には、前記有機ＥＬ層として、正孔注入層、正孔輸送層、電子ブロッキング層、発光層、正孔ブロッキング層、電子輸送層、電子注入層等を積層させた有機層が設けられている。
フルカラーの有機ＥＬ表示装置は、一般的に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色の有機ＥＬ素子をサブ画素として基板上に配列形成してなり、ＴＦＴを用いて、これら有機ＥＬ素子を選択的に所望の輝度で発光させることにより画像表示を行っている。
このような有機ＥＬ表示装置の製造においては、少なくとも各色に発光する有機発光材料からなる発光層が、発光素子である有機ＥＬ素子毎にパターン形成される（例えば特許文献１，２参照）。
発光層のパターン形成を行う方法としては、例えば、シャドウマスクと称される蒸着用のマスクを用いた真空蒸着法が知られている。
例えば、低分子型有機ＥＬディスプレイ（ＯＬＥＤ）では、従来、シャドウマスクを用いた蒸着法により、有機膜（有機層）の塗り分け形成を行っている。
シャドウマスクを用いた真空蒸着法では、基板の蒸着領域全体に蒸着できるサイズのシャドウマスク（密着型全面シャドウマスク）が使用される。一般的には、シャドウマスクとしては、基板と同等サイズのマスクが用いられる。
図２０は、シャドウマスクを用いた従来の蒸着装置の概略構成を示す断面図である。
シャドウマスクを用いた真空蒸着法では、図２０に示すように、基板３０１と蒸着源３０２とを対向配置させ、目的とする蒸着領域以外の領域に蒸着粒子が付着しないように、シャドウマスク３０３に、蒸着領域の一部のパターンに対応した開口部３０４を設け、該開口部３０４を介して蒸着粒子を基板３０１に蒸着させることによりパターン形成を行う。
基板３０１は、図示しない真空チャンバ内に配置され、基板３０１の下方には、蒸着源３０２が固定される。シャドウマスク３０３は、基板３０１に密着固定されるか、もしくは、真空チャンバの内壁に基板３０１及び蒸着源３０２が固定された状態で、基板３０１に対して相対移動される。
例えば特許文献１には、ロードロック式の蒸着源を使用し、マスクと基板との位置合わせを行った後、第１の発光材料を基板の真下から真空蒸着して、マスクの開口部とほぼ同じ形状の第１発光部の配列を形成した後、マスクを移動して第２の発光材料を基板の真下から真空蒸着してマスクの開口部とほぼ同じ形状の第２発光部の配列を形成することが開示されている。
例えば、特許文献２には、基板と同等サイズのマスクに、小径または細長いスリット孔を、マスクの移動方向に対し交差する方向に配列し、小径またはスリット孔の配列方向に沿ってマスクを移動させながら電極材料を蒸着させることで電極パターンを形成することが開示されている。
このようにシャドウマスクを用いた真空蒸着法では、シャドウマスクは、撓みや歪みを抑制するために、張力をかけてマスクフレームに固定（例えば溶接）される。
シャドウマスクを用いた真空蒸着法では、このようなシャドウマスクを基板に密着させ、蒸着源から、シャドウマスクの開口部を通して基板の所望の位置に蒸着粒子を蒸着（付着）させることで、発光層あるいは電極のパターン形成が行われる。
日本国公開特許公報「特開２０００−１８８１７９号公報（公開日：２０００年７月４日）（対応米国特許第６２９４８９２号（公告日：２００１年９月２５日））」 日本国公開特許公報「特開平１０−１０２２３７号公報（公開日：１９９８年４月２１日）」
しかしながら、基板サイズが大きくなると、これに伴ってシャドウマスク３０３も大型化される。
この結果、シャドウマスク３０３の自重撓みや延びにより、基板３０１とシャドウマスク３０３との間に隙間が生じる。この結果、位置精度の高いパターン形成を行うことができず、蒸着位置ズレや混色が発生し、高精細化が困難となる。
また、基板サイズの大型化に伴い、シャドウマスク３０３及びこれを保持するマスクフレームが巨大化、超重量化する。この結果、このようなシャドウマスク３０３を取扱う装置が巨大化、複雑化し、装置の設計が困難になるだけでなく、製造工程あるいはマスク交換等の工程において、取り扱いの安全性の問題も発生する。
このため、大型のシャドウマスクを利用した大型基板のパターン化は極めて困難である。
有機ＥＬ表示装置の製造プロセスにおいて、現行量産プロセスである密着型全面シャドウマスクを用いた蒸着方法を適用できる基板サイズは１ｍ角程度であり、それ以上の基板サイズを有する大型基板への対応は困難である。したがって、大型基板に対応した有機層塗り分け技術は現在未だ確立されておらず、６０インチクラス以上の大型の有機ＥＬ表示装置は量産できていない。
また、一般的に、基板サイズが大きくなるほど１枚の基板から形成できるパネル数が多くなり、パネル１枚当たりの費用が安くなる。このため、大型の基板を用いれば用いるほど、有機ＥＬ表示装置を低コストにて作製することができる。しかしながら、従来は、前記したように基板サイズの制約から、低コストの有機ＥＬ表示装置を実現することはできなかった。
このような問題に対し、基板とシャドウマスク３０３とを一定の間隙を介しつつ一方向に相対移動させて蒸着を行うようにすれば、シャドウマスク３０３の面積を小型化することができると考えられる。
ところが、このように構成した場合には、次のような問題が発生する。
すなわち、基板には、通常、蒸着粒子を蒸着させる必要の無い領域、或いは、蒸着粒子の蒸着を避けるべき領域（以下、これらの領域を蒸着不要領域という）がある。例えば、外部回路と接続するための端子が集約された接続部（端子部）であり、この端子は、外部回路と接続するため、蒸着しないで露出される。
ここで、前記のような基板とシャドウマスクとの相対移動によって基板の移動方向一方端部から他方端部に亘って蒸着を行うように構成した場合に、その蒸着領域に蒸着不要領域が含まれていると、有機膜として電気抵抗が大きい有機膜が形成されている場合は、前記接続部（端子部）と前記外部回路との良好な電気的な接続を行うことができなくなる。
そこで、シャッタを用いて蒸着を遮断するように構成すると、蒸着不要領域への蒸着を回避することができると考えられる。
しかしながら、この場合、シャドウマスクの開口部の形状等によっては、蒸着を遮断した時点で蒸着を未実施の領域や未だ完全に蒸着が完了していない領域が残る場合があり、この領域については、有機膜の適切な膜厚を確保することができないという問題が生じる。
また、別の手段として、後の工程において有機溶剤による有機膜の拭き取りを行うという手段が考えられる。しかしながら、この方法では、前記有機溶剤の残渣が残ったり、ダストが混入したりして、製品の信頼性が低下するという問題が発生する。また、有機膜の拭取り工程の分、工程が増加し、製造時間や製造コストの増大を招来する。
本発明は、前記問題点に鑑みなされたものであり、製品の信頼性が低下するのを防止または抑制しつつ、蒸着不要領域への蒸着を回避することのできる被成膜基板及び有機ＥＬ装置を提供することを目的とする。
前記の課題を解決するために、本発明に係る被成膜基板は、蒸着粒子を射出するための射出口を備えた蒸着源と、前記蒸着源に対向配置され、前記射出口から射出された蒸着粒子が通過する複数の開口部を備えた蒸着マスクとを有する蒸着装置により、前記開口部を介して前記蒸着粒子が蒸着されてなる蒸着部が形成される被成膜基板であって、画素領域に２次元的に配列された複数の画素と、各画素と電気的に接続される複数の配線とを有し、前記画素領域が前記開口部と対向する領域を通過するように、当該被成膜基板が前記蒸着マスクに対して一方向に相対移動されつつ前記蒸着粒子が前記射出口から射出されることにより、前記画素領域を含む領域に複数の蒸着部が互いに間隙を介して形成され、前記複数の配線の各端子が前記間隙に配置されていることを特徴とするものである。
この発明によれば、当該被成膜基板と蒸着マスクとを一方向に相対移動させることで蒸着膜の形成が行われるため、面積の小さい蒸着マスクを利用し得る。このように面積の小さい蒸着マスクを利用することで、蒸着マスクの大型化に伴う自重撓みや延びの問題が発生せず、大型の基板に対しても蒸着層のパターン形成が可能となるとともに、位置精度の高いパターン形成及び高精細化を行うことが可能となる。
また、面積が小さい蒸着マスクが使用可能となることから、蒸着マスクの大型化に伴って蒸着マスクを保持するフレームが巨大化・超重量化することで生じる問題の発生も抑制又は回避することができる。
これに加えて、本発明に係る被成膜基板においては、蒸着マスクには前記複数の開口部が設けられていることにより形成される複数の蒸着部間の間隙に、前記画素領域の各画素と電気的に接続される複数の配線の端子が配置されている。
そのため、当該被成膜基板が前記蒸着マスクに対して一方向に相対移動されつつ前記蒸着粒子が前記射出口から射出されたとき、前記複数の配線の端子が配置された領域には蒸着層が形成されない。したがって、製品の信頼性が低下するのを防止または抑制しつつ、蒸着不要領域への蒸着を回避することのできる被成膜基板を提供することができる。
以上のように、本発明に係る被成膜基板は、蒸着粒子を射出するための射出口を備えた蒸着源と、前記蒸着源に対向配置され、前記射出口から射出された蒸着粒子が通過する複数の開口部を備えた蒸着マスクとを有する蒸着装置により、前記開口部を介して前記蒸着粒子が蒸着されてなる蒸着部が形成される被成膜基板であって、画素領域に２次元的に配列された複数の画素と、各画素と電気的に接続される複数の配線とを有し、前記画素領域が前記開口部と対向する領域を通過するように、当該被成膜基板が前記蒸着マスクに対して一方向に相対移動されつつ前記蒸着粒子が前記射出口から射出されることにより、前記画素領域を含む領域に複数の蒸着部が互いに間隙を介して形成され、前記複数の配線の各端子が前記間隙に配置されている。
これにより、製品の信頼性が低下するのを防止または抑制しつつ、蒸着不要領域への蒸着を回避することのできる被成膜基板を提供できるという効果を奏する。
本発明の実施の一形態に係る蒸着装置における真空チャンバ内の被成膜基板とマスクユニットとを被成膜基板の裏面側から見た平面図である。 本発明の実施の一形態に係る蒸着装置における真空チャンバ内の主要構成要素の鳥瞰図である。 本発明の実施の一形態に係る蒸着装置における要部の概略構成を模式的に示す断面図である。 本発明の実施の一形態に係る蒸着装置の構成の一部を示すブロック図である。 （ａ）〜（ｃ）は、本発明の実施の一形態にかかる被成膜基板および蒸着マスクのアライメントマーカの形状の一例を示す図である。 ＲＧＢフルカラー表示の有機ＥＬ表示装置の概略構成を示す断面図である。 図６に示す有機ＥＬ表示装置を構成する画素の構成を示す平面図である。 図７に示す有機ＥＬ表示装置におけるＴＦＴ基板のＡ−Ａ線矢視断面図である。 本発明の実施の一形態に係る有機ＥＬ表示装置の製造工程を工程順に示すフローチャートである。 本発明の実施の一形態に係る蒸着装置を用いてＴＦＴ基板に所定のパターンを成膜する方法の一例を示すフローチャートである。 アライメント調整方法を示すフローチャートである。 ＴＦＴの回路構成を示す図である。 発光層を形成する前の段階におけるＴＦＴ基板の概略構成を示す図である。 封止基板によって封止されたＴＦＴ基板がフレキシブルフィルムケーブルに接続される直前の状態を示す図である。 交差側端子部領域に位置する配線の端子周辺の構成を示す図である。 複数の配線の配線態様を示す図である。 本実施形態に係るＴＦＴ基板の構成を示す図である。 第２の実施形態に係るＴＦＴ基板（被成膜基板）の概略構成を示す図である。 図１８に示す配線の端子周辺の構造を示す拡大図である。 シャドウマスクを用いた従来の蒸着装置の概略構成を示す断面図である。
［第１の実施形態］
本発明の第１の実施形態について図１〜図１９に基づいて説明すれば以下の通りである。
本実施の形態では、本実施の形態にかかる蒸着装置を用いた蒸着方法の一例として、ＴＦＴ基板側から光を取り出すボトムエミッション型でＲＧＢフルカラー表示の有機ＥＬ表示装置の製造方法を例に挙げて説明する。
まず、上記有機ＥＬ表示装置の全体構成について以下に説明する。
図６は、ＲＧＢフルカラー表示の有機ＥＬ表示装置の概略構成を示す断面図である。また、図７は、図６に示す有機ＥＬ表示装置を構成する画素の構成を示す平面図であり、図８は、図６に示す有機ＥＬ表示装置におけるＴＦＴ基板のＡ−Ａ線矢視断面図である。
図６に示すように、本実施の形態で製造される有機ＥＬ表示装置１は、ＴＦＴ１２（図８参照）が設けられたＴＦＴ基板１０上に、ＴＦＴ１２に接続された有機ＥＬ素子２０、接着層３０、封止基板４０が、この順に設けられた構成を有している。
図６に示すように、有機ＥＬ素子２０は、該有機ＥＬ素子２０が積層されたＴＦＴ基板１０を、接着層３０を用いて封止基板４０と貼り合わせることで、これら一対の基板（ＴＦＴ基板１０、封止基板４０）間に封入されている。
上記有機ＥＬ表示装置１は、このように有機ＥＬ素子２０がＴＦＴ基板１０と封止基板４０との間に封入されていることで、有機ＥＬ素子２０への酸素や水分の外部からの浸入が防止されている。
ＴＦＴ基板１０は、図８に示すように、支持基板として、例えばガラス基板等の透明な絶縁基板１１を備えている。絶縁基板１１上には、図７に示すように、水平方向に敷設された複数のゲート線１４Ｇ（図１２参照）と、垂直方向に敷設され、ゲート線１４Ｇと交差する複数のソース線１４Ｓ（図１２参照）及び電源配線１４Ｖ（図１２参照）とからなる複数の配線１４が設けられている。ゲート線１４Ｇには、ゲート線１４Ｇを駆動する図示しないゲート線駆動回路が接続され、信号線には、信号線を駆動する図示しない信号線駆動回路が接続されている。本実施形態に係るＴＦＴ基板１０の配線１４の設計態様については後述する。
有機ＥＬ表示装置１は、フルカラーのアクティブマトリクス型の有機ＥＬ表示装置であり、絶縁基板１１上には、これら配線１４で囲まれた領域に、それぞれ、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色の有機ＥＬ素子２０からなる各色のサブ画素２Ｒ・２Ｇ・２Ｂが、マトリクス状に配列されている。
すなわち、これら配線１４で囲まれた領域が１つのサブ画素（ドット）であり、サブ画素毎にＲ、Ｇ、Ｂの発光領域が画成されている。
画素２（すなわち、１画素）は、赤色の光を透過する赤色のサブ画素２Ｒ、緑色の光を透過する緑色のサブ画素２Ｇ、青色の光を透過する青色のサブ画素２Ｂの、３つのサブ画素２Ｒ・２Ｇ・２Ｂによって構成されている。
各サブ画素２Ｒ・２Ｇ・２Ｂには、各サブ画素２Ｒ・２Ｇ・２Ｂにおける発光を担う各色の発光領域として、ストライプ状の各色の発光層２３Ｒ・２３Ｇ・２３Ｂによって覆われた開口部１５Ｒ・１５Ｇ・１５Ｂがそれぞれ設けられている。
これら発光層２３Ｒ・２３Ｇ・２３Ｂは、各色毎に、蒸着によりパターン形成されている。なお、開口部１５Ｒ・１５Ｇ・１５Ｂについては後述する。
これらサブ画素２Ｒ・２Ｇ・２Ｂには、有機ＥＬ素子２０における第１電極２１に接続されたＴＦＴ１２がそれぞれ設けられている。各サブ画素２Ｒ・２Ｇ・２Ｂの発光強度は、配線１４およびＴＦＴ１２による走査および選択により決定される。このように、有機ＥＬ表示装置１は、ＴＦＴ１２を用いて、有機ＥＬ素子２０を選択的に所望の輝度で発光させることにより画像表示を実現している。
次に、上記有機ＥＬ表示装置１におけるＴＦＴ基板１０および有機ＥＬ素子２０の構成について詳述する。
まず、ＴＦＴ基板１０について説明する。
ＴＦＴ基板１０は、図８に示すように、ガラス基板等の透明な絶縁基板１１上に、ＴＦＴ１２（スイッチング素子）、層間膜１３（層間絶縁膜、平坦化膜）、配線１４、エッジカバー１５がこの順に形成された構成を有している。
上記絶縁基板１１上には、配線１４が設けられているとともに、各サブ画素２Ｒ・２Ｇ・２Ｂに対応して、それぞれＴＦＴ１２を含む画素駆動回路が設けられている。図１２は、画素駆動回路の回路構成の一例を示す図である。
図１２に示すように、画素駆動回路は、制御用のトランジスタＴｒ１，駆動用のトランジスタＴｒ２、およびコンデンサＣを備える。
トランジスタＴｒ１のソース端子は、ソース線１４Ｓに接続されている。トランジスタＴｒ１のゲート端子は、ゲート線１４Ｇに接続されている。トランジスタＴｒ１のドレイン端子は、トランジスタＴｒ２のゲート端子に接続されている。
トランジスタＴｒ２のソース端子は電源配線１４Ｖと接続されている。トランジスタＴｒ２のドレイン端子は、有機ＥＬ素子２０に接続されている。
コンデンサＣは、トランジスタＴｒ２のソース端子とトランジスタＴｒ２のゲート端子との間に設置されている。コンデンサＣは、電圧保持用のコンデンサである。
このような構成を有する画素駆動回路においては、データ書込み時に、ゲート線１４ＧがＨ（ハイ）になることによりトランジスタＴｒ１がオンとなる。これにより、ソース線１４Ｓからのデータ電圧信号がコンデンサＣに書き込まれる。続いて、ゲート線１４ＧがＬ（ロー）となることにより、トランジスタＴｒ１がオフとなる。これにより、コンデンサＣとソース線１４Ｓとが遮断され、コンデンサＣはデータ書込み時に書き込まれたデータ電圧信号を保持する。
トランジスタＴｒ２の電流は、コンデンサＣの両端の電圧の大きさにより決定される。このため、データ電圧信号に応じた電流が有機ＥＬ素子に供給される。
なお、各画素駆動回路の構成は前記のものに限定されるものではない。例えば、トランジスタＴｒ１，Ｔｒ２の特性バラツキや経年変化を補償するための回路などが追加されることもある。それに伴って、ゲート線１４Ｇ，ソース線１４Ｓ及び電源配線１４Ｖ以外の配線が設けられる場合がある。
層間膜１３は、各ＴＦＴ１２を覆うように、上記絶縁基板１１上に、上記絶縁基板１１の全領域に渡って積層されている。
層間膜１３上には、有機ＥＬ素子２０における第１電極２１が形成されている。
また、層間膜１３には、有機ＥＬ素子２０における第１電極２１をＴＦＴ１２に電気的に接続するためのコンタクトホール１３ａが設けられている。これにより、ＴＦＴ１２は、上記コンタクトホール１３ａを介して、有機ＥＬ素子２０に電気的に接続されている。
エッジカバー１５は、第１電極２１のパターン端部で有機ＥＬ層が薄くなったり電界集中が起こったりすることで、有機ＥＬ素子２０における第１電極２１と第２電極２６とが短絡することを防止するための絶縁層である。
エッジカバー１５は、層間膜１３上に、第１電極２１のパターン端部を被覆するように形成されている。
エッジカバー１５には、サブ画素２Ｒ・２Ｇ・２Ｂ毎に開口部１５Ｒ・１５Ｇ・１５Ｂが設けられている。このエッジカバー１５の開口部１５Ｒ・１５Ｇ・１５Ｂが、各サブ画素２Ｒ・２Ｇ・２Ｂの発光領域となる。
言い換えれば、各サブ画素２Ｒ・２Ｇ・２Ｂは、絶縁性を有するエッジカバー１５によって仕切られている。エッジカバー１５は、素子分離膜としても機能する。
次に、有機ＥＬ素子２０について説明する。
有機ＥＬ素子２０は、低電圧直流駆動による高輝度発光が可能な発光素子であり、第１電極２１、有機ＥＬ層、第２電極２６が、この順に積層されている。
第１電極２１は、上記有機ＥＬ層に正孔を注入（供給）する機能を有する層である。第１電極２１は、前記したようにコンタクトホール１３ａを介してＴＦＴ１２と接続されている。
第１電極２１と第２電極２６との間には、図８に示すように、有機ＥＬ層として、第１電極２１側から、正孔注入層兼正孔輸送層２２、発光層２３Ｒ・２３Ｇ・２３Ｂ、電子輸送層２４、電子注入層２５が、この順に形成された構成を有している。
なお、上記積層順は、第１電極２１を陽極とし、第２電極２６を陰極としたものであり、第１電極２１を陰極とし、第２電極２６を陽極とする場合には、有機ＥＬ層の積層順は反転する。
正孔注入層は、発光層２３Ｒ・２３Ｇ・２３Ｂへの正孔注入効率を高める機能を有する層である。また、正孔輸送層は、発光層２３Ｒ・２３Ｇ・２３Ｂへの正孔輸送効率を高める機能を有する層である。正孔注入層兼正孔輸送層２２は、第１電極２１およびエッジカバー１５を覆うように、上記ＴＦＴ基板１０における表示領域全面に一様に形成されている。
なお、本実施の形態では、上記したように、正孔注入層および正孔輸送層として、正孔注入層と正孔輸送層とが一体化された正孔注入層兼正孔輸送層２２を設けた場合を例に挙げて説明する。しかしながら、本実施の形態はこれに限定されるものではない。正孔注入層と正孔輸送層とは互いに独立した層として形成されていてもよい。
正孔注入層兼正孔輸送層２２上には、発光層２３Ｒ・２３Ｇ・２３Ｂが、エッジカバー１５の開口部１５Ｒ・１５Ｇ・１５Ｂを覆うように、それぞれ、サブ画素２Ｒ・２Ｇ・２Ｂに対応して形成されている。
発光層２３Ｒ・２３Ｇ・２３Ｂは、第１電極２１側から注入されたホール（正孔）と第２電極２６側から注入された電子とを再結合させて光を出射する機能を有する層である。発光層２３Ｒ・２３Ｇ・２３Ｂは、それぞれ、低分子蛍光色素、金属錯体等の、発光効率が高い材料で形成されている。
電子輸送層２４は、第２電極２６から発光層２３Ｒ・２３Ｇ・２３Ｂへの電子輸送効率を高める機能を有する層である。また、電子注入層２５は、第２電極２６から電子輸送層２４への電子注入効率を高める機能を有する層である。
電子輸送層２４は、発光層２３Ｒ・２３Ｇ・２３Ｂおよび正孔注入層兼正孔輸送層２２を覆うように、これら発光層２３Ｒ・２３Ｇ・２３Ｂおよび正孔注入層兼正孔輸送層２２上に、上記ＴＦＴ基板１０における表示領域全面に渡って一様に形成されている。また、電子注入層２５は、電子輸送層２４を覆うように、電子輸送層２４上に、上記ＴＦＴ基板１０における表示領域全面に渡って一様に形成されている。
なお、電子輸送層２４と電子注入層２５とは、上記したように互いに独立した層として形成されていてもよく、互いに一体化して設けられていてもよい。すなわち、上記有機ＥＬ表示装置１は、電子輸送層２４および電子注入層２５に代えて、電子輸送層兼電子注入層を備えていてもよい。
第２電極２６は、上記のような有機層で構成される有機ＥＬ層に電子を注入する機能を有する層である。第２電極２６は、電子注入層２５を覆うように、電子注入層２５上に、上記ＴＦＴ基板１０における表示領域全面に渡って一様に形成されている。
なお、発光層２３Ｒ・２３Ｇ・２３Ｂ以外の有機層は有機ＥＬ層として必須の層ではなく、要求される有機ＥＬ素子２０の特性に応じて適宜形成すればよい。また、有機ＥＬ層には、必要に応じ、キャリアブロッキング層を追加することもできる。例えば、発光層２３Ｒ・２３Ｇ・２３Ｂと電子輸送層２４との間にキャリアブロッキング層として正孔ブロッキング層を追加することで、正孔が電子輸送層２４に抜けるのを阻止し、発光効率を向上することができる。
前記有機ＥＬ素子２０の構成としては、例えば、下記（１）〜（８）に示すような層構成を採用することができる。
（１）第１電極／発光層／第２電極
（２）第１電極／正孔輸送層／発光層／電子輸送層／第２電極
（３）第１電極／正孔輸送層／発光層／正孔ブロッキング層（キャリアブロッキング層）／電子輸送層／第２電極
（４）第１電極／正孔輸送層／発光層／正孔ブロッキング層／電子輸送層／電子注入層／第２電極
（５）第１電極／正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層／第２電極
（６）第１電極／正孔注入層／正孔輸送層／発光層／正孔ブロッキング層／電子輸送層／第２電極
（７）第１電極／正孔注入層／正孔輸送層／発光層／正孔ブロッキング層／電子輸送層／電子注入層／第２電極
（８）第１電極／正孔注入層／正孔輸送層／電子ブロッキング層（キャリアブロッキング層）／発光層／正孔ブロッキング層／電子輸送層／電子注入層／第２電極
なお、上記したように、例えば正孔注入層と正孔輸送層とは、一体化されていてもよい。また、電子輸送層と電子注入層とは一体化されていてもよい。
また、有機ＥＬ素子２０の構成は上記例示の層構成に限定されるものではなく、上記したように、要求される有機ＥＬ素子２０の特性に応じて所望の層構成を採用することができる。
次に、上記有機ＥＬ表示装置１の製造方法について以下に説明する。
図９は、上記有機ＥＬ表示装置１の製造工程を工程順に示すフローチャートである。
図９に示すように、本実施の形態にかかる有機ＥＬ表示装置１の製造方法は、例えば、ＴＦＴ基板・第１電極作製工程（Ｓ１）、正孔注入層・正孔輸送層蒸着構成（Ｓ２）、発光層蒸着工程（Ｓ３）、電子輸送層蒸着工程（Ｓ４）、電子注入層蒸着工程（Ｓ５）、第２電極蒸着工程（Ｓ６）、封止工程（Ｓ７）を備えている。
以下に、図９に示すフローチャートに従って、図７および図８を参照して上記した各工程について説明する。
但し、本実施の形態に記載されている各構成要素の寸法、材質、形状等はあくまで一実施形態に過ぎず、これによって本発明の範囲が限定解釈されるべきではない。
また、前記したように、本実施形態に記載の積層順は、第１電極２１を陽極、第２電極２６を陰極としたものであり、反対に第１電極２１を陰極とし、第２電極２６を陽極とする場合には、有機ＥＬ層の積層順は反転する。同様に、第１電極２１および第２電極２６を構成する材料も反転する。
まず、図８に示すように、公知の技術でＴＦＴ１２並びに配線１４等が形成されたガラス等の絶縁基板１１上に感光性樹脂を塗布し、フォトリソグラフィ技術によりパターニングを行うことで、絶縁基板１１上に層間膜１３を形成する。
上記絶縁基板１１としては、例えば厚さが０．７〜１．１ｍｍであり、ｙ軸方向の長さ（縦長さ）が４００〜５００ｍｍであり、ｘ軸方向の長さ（横長さ）が３００〜４００ｍｍのガラス基板あるいはプラスチック基板が用いられる。なお、本実施の形態では、ガラス基板を用いた。
層間膜１３としては、例えば、アクリル樹脂やポリイミド樹脂等を用いることができる。アクリル樹脂としては、例えば、ＪＳＲ株式会社製のオプトマーシリーズが挙げられる。また、ポリイミド樹脂としては、例えば、東レ株式会社製のフォトニースシリーズが挙げられる。但し、ポリイミド樹脂は一般に透明ではなく、有色である。このため、図８に示すように上記有機ＥＬ表示装置１としてボトムエミッション型の有機ＥＬ表示装置を製造する場合には、上記層間膜１３としては、アクリル樹脂等の透明性樹脂が、より好適に用いられる。
上記層間膜１３の膜厚としては、ＴＦＴ１２による段差を補償することができればよく、特に限定されるものではない。本実施の形態では、例えば、約２μｍとした。
次に、層間膜１３に、第１電極２１をＴＦＴ１２に電気的に接続するためのコンタクトホール１３ａを形成する。
次に、導電膜（電極膜）として、例えばＩＴＯ（Indium Tin Oxide：インジウム錫酸化物）膜を、スパッタ法等により、１００ｎｍの厚さで成膜する。
次いで、上記ＩＴＯ膜上にフォトレジストを塗布し、フォトリソグラフィ技術を用いてパターニングを行った後、塩化第二鉄をエッチング液として、上記ＩＴＯ膜をエッチングする。その後、レジスト剥離液を用いてフォトレジストを剥離し、さらに基板洗浄を行う。これにより、層間膜１３上に、第１電極２１をマトリクス状に形成する。
なお、上記第１電極２１に用いられる導電膜材料としては、例えば、ＩＴＯ、ＩＺＯ（Indium Zinc Oxide：インジウム亜鉛酸化物）、ガリウム添加酸化亜鉛（ＧＺＯ）等の透明導電材料、金（Ａｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）等の金属材料を用いることができる。
また、上記導電膜の積層方法としては、スパッタ法以外に、真空蒸着法、ＣＶＤ（chemical vapor deposition、化学蒸着）法、プラズマＣＶＤ法、印刷法等を用いることができる。
上記第１電極２１の厚さとしては特に限定されるものではないが、上記したように、例えば、１００ｎｍの厚さとすることができる。
次に、層間膜１３と同様にして、エッジカバー１５を、例えば約１μｍの膜厚でパターニング形成する。エッジカバー１５の材料としては、層間膜１３と同様の絶縁材料を使用することができる。
以上の工程により、ＴＦＴ基板１０および第１電極２１が作製される（Ｓ１）。
次に、上記のような工程を経たＴＦＴ基板１０に対し、脱水のための減圧ベークおよび第１電極２１の表面洗浄として酸素プラズマ処理を施す。
次いで、従来の蒸着装置を用いて、上記ＴＦＴ基板１０上に、正孔注入層および正孔輸送層（本実施の形態では正孔注入層兼正孔輸送層２２）を、上記ＴＦＴ基板１０における表示領域全面に蒸着する（Ｓ２）。
具体的には、表示領域全面が開口したオープンマスクを、ＴＦＴ基板１０に対しアライメント調整を行った後に密着して貼り合わせ、ＴＦＴ基板１０とオープンマスクとを共に回転させながら、蒸着源より飛散した蒸着粒子を、オープンマスクの開口部を通じて表示領域全面に均一に蒸着する。
ここで表示領域全面への蒸着とは、隣接した色の異なるサブ画素間に渡って途切れなく蒸着することを意味する。
正孔注入層および正孔輸送層の材料としては、例えば、ベンジン、スチリルアミン、トリフェニルアミン、ポルフィリン、トリアゾール、イミダゾール、オキサジアゾール、ポリアリールアルカン、フェニレンジアミン、アリールアミン、オキザゾール、アントラセン、フルオレノン、ヒドラゾン、スチルベン、トリフェニレン、アザトリフェニレン、およびこれらの誘導体、ポリシラン系化合物、ビニルカルバゾール系化合物、チオフェン系化合物、アニリン系化合物等の、鎖状式共役系のモノマー、オリゴマー、またはポリマー等が挙げられる。
正孔注入層と正孔輸送層とは、前記したように一体化されていてもよく、独立した層として形成されていてもよい。各々の膜厚としては、例えば、１０〜１００ｎｍである。
本実施の形態では、正孔注入層および正孔輸送層として、正孔注入層兼正孔輸送層２２を設けるとともに、正孔注入層兼正孔輸送層２２の材料として、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（α−ＮＰＤ）を使用した。また、正孔注入層兼正孔輸送層２２の膜厚は３０ｎｍとした。
次に、上記正孔注入層兼正孔輸送層２２上に、エッジカバー１５の開口部１５Ｒ・１５Ｇ・１５Ｂを覆うように、サブ画素２Ｒ・２Ｇ・２Ｂに対応して発光層２３Ｒ・２３Ｇ・２３Ｂをそれぞれ塗り分け形成（パターン形成）する（Ｓ３）。
前記したように、発光層２３Ｒ・２３Ｇ・２３Ｂには、低分子蛍光色素、金属錯体等の発光効率が高い材料が用いられる。
発光層２３Ｒ・２３Ｇ・２３Ｂの材料としては、例えば、アントラセン、ナフタレン、インデン、フェナントレン、ピレン、ナフタセン、トリフェニレン、アントラセン、ペリレン、ピセン、フルオランテン、アセフェナントリレン、ペンタフェン、ペンタセン、コロネン、ブタジエン、クマリン、アクリジン、スチルベン、およびこれらの誘導体、トリス（８−キノリノラト）アルミニウム錯体、ビス（ベンゾキノリノラト）ベリリウム錯体、トリ（ジベンゾイルメチル）フェナントロリンユーロピウム錯体、ジトルイルビニルビフェニル等が挙げられる。
発光層２３Ｒ・２３Ｇ・２３Ｂの膜厚としては、例えば、１０〜１００ｎｍである。
本実施の形態にかかる蒸着方法並びに蒸着装置は、このような発光層２３Ｒ・２３Ｇ・２３Ｂの塗り分け形成（パターン形成）に特に好適に使用することができる。
本実施の形態にかかる蒸着方法並びに蒸着装置を用いた発光層２３Ｒ・２３Ｇ・２３Ｂの塗り分け形成については、後で詳述する。
次に、上記した正孔注入層・正孔輸送層蒸着工程（Ｓ２）と同様の方法により、電子輸送層２４を、上記正孔注入層兼正孔輸送層２２および発光層２３Ｒ・２３Ｇ・２３Ｂを覆うように、上記ＴＦＴ基板１０における表示領域全面に蒸着する（Ｓ４）。
続いて、上記した正孔注入層・正孔輸送層蒸着工程（Ｓ２）と同様の方法により、電子注入層２５を、上記電子輸送層２４を覆うように、上記ＴＦＴ基板１０における表示領域全面に蒸着する（Ｓ５）。
電子輸送層２４および電子注入層２５の材料としては、例えば、トリス（８−キノリノラト）アルミニウム錯体、オキサジアゾール誘導体、トリアゾール誘導体、フェニルキノキサリン誘導体、シロール誘導体等が挙げられる。
具体的には、Ａｌｑ（トリス（８−ヒドロキシキノリン）アルミニウム）、アントラセン、ナフタレン、フェナントレン、ピレン、アントラセン、ペリレン、ブタジエン、クマリン、アクリジン、スチルベン、１，１０−フェナントロリン、およびこれらの誘導体や金属錯体、ＬｉＦ等が挙げられる。
前記したように電子輸送層２４と電子注入層２５とは、一体化されていても独立した層として形成されていてもよい。各々の膜厚としては、例えば、１〜１００ｎｍである。また、電子輸送層２４および電子注入層２５の合計の膜厚は、例えば２０〜２００ｎｍである。
本実施の形態では、電子輸送層２４の材料にＡｌｑを使用し、電子注入層２５の材料には、ＬｉＦを使用した。また、電子輸送層２４の膜厚は３０ｎｍとし、電子注入層２５の膜厚は１ｎｍとした。
次に、上記した正孔注入層・正孔輸送層蒸着工程（Ｓ２）と同様の方法により、第２電極２６を、上記電子注入層２５を覆うように、上記ＴＦＴ基板１０における表示領域全面に蒸着する（Ｓ６）。
第２電極２６の材料（電極材料）としては、仕事関数の小さい金属等が好適に用いられる。このような電極材料としては、例えば、マグネシウム合金（ＭｇＡｇ等）、アルミニウム合金（ＡｌＬｉ、ＡｌＣａ、ＡｌＭｇ等）、金属カルシウム等が挙げられる。第２電極２６の厚さは、例えば５０〜１００ｎｍである。
本実施の形態では、第２電極２６としてアルミニウムを５０ｎｍの膜厚で形成した。これにより、ＴＦＴ基板１０上に、上記した有機ＥＬ層、第１電極２１、および第２電極２６からなる有機ＥＬ素子２０を形成した。
次いで、図６に示すように、有機ＥＬ素子２０が形成された上記ＴＦＴ基板１０と、封止基板４０とを、接着層３０にて貼り合わせ、有機ＥＬ素子２０の封入を行った。
上記封止基板４０としては、例えば厚さが０．４〜１．１ｍｍのガラス基板あるいはプラスチック基板等の絶縁基板が用いられる。なお、本実施の形態では、ガラス基板を用いた。
なお、封止基板４０の縦長さおよび横長さは、目的とする有機ＥＬ表示装置１のサイズにより適宜調整してもよく、ＴＦＴ基板１０における絶縁基板１１と略同一のサイズの絶縁基板を使用し、有機ＥＬ素子２０を封止した後で、目的とする有機ＥＬ表示装置１のサイズに従って分断してもよい。
なお、有機ＥＬ素子２０の封止方法としては、上記した方法に限定されない。他の封止方式としては、例えば、掘り込みガラスを封止基板４０として使用し、封止樹脂やフリットガラス等により枠状に封止を行う方法や、ＴＦＴ基板１０と封止基板４０との間に樹脂を充填する方法等が挙げられる。上記有機ＥＬ表示装置１の製造方法は、上記封止方法に依存せず、あらゆる封止方法を適用することが可能である。
また、上記第２電極２６上には、該第２電極２６を覆うように、酸素や水分が外部から有機ＥＬ素子２０内に浸入することを阻止する、図示しない保護膜が設けられていてもよい。
上記保護膜は、絶縁性や導電性の材料で形成される。このような材料としては、例えば、窒化シリコンや酸化シリコンが挙げられる。また、上記保護膜の厚さは、例えば１００〜１０００ｎｍである。
上記の工程により、有機ＥＬ表示装置１が完成される。
このような有機ＥＬ表示装置１において、配線１４からの信号入力によりＴＦＴ１２をＯＮ（トランジスタＴｒ１，Ｔｒ２ともにＯＮ）させると、第１電極２１から有機ＥＬ層へ正孔が注入される。一方で、第２電極２６から有機ＥＬ層に電子が注入され、正孔と電子とが発光層２３Ｒ・２３Ｇ・２３Ｂ内で再結合する。再結合した正孔および電子がエネルギーを失活する際に、光として出射される。
上記有機ＥＬ表示装置１においては、各サブ画素２Ｒ・２Ｇ・２Ｂの発光輝度を制御することで、所定の画像が表示される。
次に、本実施の形態にかかる蒸着装置の構成について説明する。
図１は、本実施の形態にかかる蒸着装置における真空チャンバ内の被成膜基板とマスクユニットとを被成膜基板の裏面側（つまり蒸着面とは反対側）から見た平面図である。なお、図示の便宜上、図１において、被成膜基板は二点鎖線にて示している。また、図２は、本実施の形態にかかる蒸着装置における真空チャンバ内の主要構成要素の鳥瞰図である。図３は、本実施の形態にかかる蒸着装置における要部の概略構成を模式的に示す断面図である。なお、図３は、図１に示すＢ−Ｂ線矢視断面から見たときの蒸着装置の断面に相当する。図４は、本実施の形態にかかる蒸着装置の構成の一部を示すブロック図である。
図３に示すように、本実施の形態にかかる蒸着装置５０は、真空チャンバ６０（成膜チャンバ）、基板移動機構７０（基板移動手段、移動手段）、マスクユニット８０、イメージセンサ９０、および制御回路１００（図４参照）を備えている。
上記真空チャンバ６０内には、図３に示すように、基板移動機構７０およびマスクユニット８０が設けられている。
なお、上記真空チャンバ６０には、蒸着時に該真空チャンバ６０内を真空状態に保つために、該真空チャンバ６０に設けられた図示しない排気口を介して真空チャンバ６０内を真空排気する図示しない真空ポンプが設けられている。
上記基板移動機構７０は、例えば、被成膜基板２００（例えばＴＦＴ基板１０）を保持する基板保持部材７１（基板保持手段）と、モータ７２（図４参照）とを備えている。
上記基板移動機構７０は、基板保持部材７１により被成膜基板２００を保持するとともに、後述するモータ駆動制御部１０３（図４参照）によってモータ７２を駆動させることで、被成膜基板２００を保持して水平方向に移動させる。なお、上記基板移動機構７０は、ｘ軸方向およびｙ軸方向の何れにも移動可能に設けられていてもよく、何れか一方向に移動可能に設けられていてもよい。
上記基板保持部材７１には、静電チャックが使用される。被成膜基板２００は、上記静電チャックにより、自重による撓みがない状態で、上記マスクユニット８０における後述するシャドウマスク８１との間の隙間ｇ１（空隙、垂直間距離）が一定に保持されている。
上記被成膜基板２００とシャドウマスク８１との間の隙間ｇ１は、５０μｍ以上、３ｍｍ以下の範囲内であることが好ましく、より好ましくは２００μｍ程度である。
上記隙間ｇ１が５０μｍ未満の場合、被成膜基板２００がシャドウマスク８１に接触するおそれが高くなる。
一方、上記隙間ｇ１が３ｍｍを越えると、シャドウマスク８１の開口部８２を通過した蒸着粒子が広がって、形成される蒸着膜２１１のパターン幅が広くなり過ぎる。例えば上記蒸着膜２１１が、発光層２３Ｒである場合、上記隙間ｇ１が３ｍｍを越えると、隣接サブ画素であるサブ画素２Ｇ・２Ｂの開口部１５Ｇ・１５Ｂにも発光層２３Ｒの材料が蒸着されてしまうおそれがある。
また、上記隙間ｇ１が２００μｍ程度であれば、被成膜基板２００がシャドウマスク８１に接触するおそれもなく、また、蒸着膜２１１のパターン幅の広がりも十分に小さくすることができる。
また、マスクユニット８０は、図３に示すように、シャドウマスク８１（蒸着マスク、マスク）と、蒸着源８５と、マスク保持部材８７（保持手段）と、マスクテンション機構８８と、シャッタ８９（図４参照）とを備えている。
上記シャドウマスク８１としては、例えば金属製のマスクが用いられる。
上記シャドウマスク８１は、被成膜基板２００の蒸着領域２１０よりも面積が小さく、その少なくとも１辺が、被成膜基板２００の蒸着領域２１０の幅よりも短く形成されている。
本実施の形態では、上記シャドウマスク８１として、以下の大きさを有する矩形状（帯状）のシャドウマスクを使用する。上記シャドウマスク８１は、図１に示すように、その長手方向（長軸方向）の長さである長辺８１ａの幅ｄ１が、蒸着領域２１０における、上記シャドウマスク８１の長辺８１ａに対向する辺（図１に示す例では蒸着領域２１０の長辺２１０ａ）の幅ｄ３よりも長くなるように形成されている。また、上記シャドウマスク８１は、その短手方向（短軸方向）の長さである短辺８１ｂの幅ｄ２が、蒸着領域２１０における、上記シャドウマスク８１の短辺８１ｂに対向する辺（図１に示す例では蒸着領域２１０の短辺２１０ｂ）の幅ｄ４よりも短くなるように形成されている。
上記シャドウマスク８１には、図１および図２に示すように、例えば帯状（ストライプ状）の開口部８２（貫通口）が、一次元方向に複数配列して設けられている。上記開口部８２は、被成膜基板２００への蒸着膜２１１（図３参照）のパターン形成として、例えばＴＦＴ基板１０における発光層２３Ｒ・２３Ｇ・２３Ｂの塗り分け形成を行う場合、これら発光層２３Ｒ・２３Ｇ・２３Ｂの同色列のサイズとピッチに合わせて形成されている。
また、上記シャドウマスク８１には、図１に示すように、例えば、被成膜基板２００の走査方向（基板走査方向）に沿って、アライメントマーカ部８３が設けられており、該アライメントマーカ部８３に、被成膜基板２００とシャドウマスク８１との位置合わせ（アライメント）を行うためのアライメントマーカ８４（図３参照）が設けられている。
本実施の形態では、上記アライメントマーカ部８３は、図１に示すように、上記シャドウマスク８１の短辺８１ｂ（短軸）に沿って設けられている。
また、上記したようにシャドウマスク８１として、その長辺８１ａの幅ｄ１が、蒸着領域２１０における対向する辺の幅ｄ３よりも長く、短辺８１ｂの幅ｄ２が、蒸着領域２１０における対向する辺の幅ｄ４よりも短いシャドウマスクを使用することで、その長手方向両側部（つまり、両短辺８１ｂ・８１ｂ）にアライメントマーカ部８３を形成することができる。したがって、アライメントを容易かつより精密に行うことができる。
一方、被成膜基板２００には、図１に示すように、蒸着領域２１０の外側に、被成膜基板２００の走査方向（基板走査方向）に沿って、アライメントマーカ部２２０が設けられており、該アライメントマーカ部２２０に、被成膜基板２００とシャドウマスク８１との位置合わせを行うためのアライメントマーカ２２１（図３参照）が設けられている。
本実施の形態では、上記アライメントマーカ部２２０は、図１に示すように、被成膜基板２００の蒸着領域２１０の短辺２１０ｂ（短軸）に沿って設けられている。
本実施の形態では、上記ストライプ状の開口部８２は、基板走査方向であるシャドウマスク８１の短辺方向に延設されているとともに、基板走査方向に直交するシャドウマスク８１の長辺方向に複数並んで設けられている。
蒸着源８５は、例えば、内部に蒸着材料を収容する容器であり、図１〜図３に示すように、シャドウマスク８１との間に一定の隙間ｇ２（空隙）を有して（つまり、一定距離離間して）対向配置されている。
なお、上記蒸着源８５は、容器内部に蒸着材料を直接収容する容器であってもよく、ロードロック式の配管を有する容器であってもよい。
上記蒸着源８５は、例えば、上方に向けて蒸着粒子を射出する機構を有している。
上記蒸着源８５は、シャドウマスク８１との対向面に、上記蒸着材料を蒸着粒子として射出（飛散）させる複数の射出口８６を有している。
本実施の形態では、上記したように蒸着源８５が被成膜基板２００の下方に配されており、被成膜基板２００が、上記蒸着領域２１０が下方を向いている状態で基板保持部材７１により保持される。このため、本実施の形態では、蒸着源８５は、シャドウマスク８１の開口部８２を介して蒸着粒子を下方から上方に向かって被成膜基板２００に蒸着（アップデポジション、以下、「デポアップ」と記す）させる。
上記射出口８６は、図１および図２に示すように、シャドウマスク８１の開口領域において開口するように、それぞれ、シャドウマスク８１の開口部８２に対向して設けられている。本実施の形態では、上記射出口８６は、シャドウマスク８１の開口部８２に対向して、シャドウマスク８１の開口部８２の並設方向に沿って一次元配列されている。
このため、図１および図２に示すように、被成膜基板２００の裏面側から見たときに（つまり平面視で）、上記蒸着源８５におけるシャドウマスク８１との対向面（すなわち、射出口８６の形成面）は、例えば、矩形状（帯状）のシャドウマスク８１の形状に合わせて、矩形状（帯状）に形成されている。
上記マスクユニット８０において、上記シャドウマスク８１と蒸着源８５とは、相対的に位置が固定されている。すなわち、上記シャドウマスク８１と上記蒸着源８５の射出口８６の形成面との間の隙間ｇ２は、常に一定に保たれているとともに、上記シャドウマスク８１の開口部８２の位置と上記蒸着源８５の射出口８６の位置とは、常に同じ位置関係を有している。
なお、上記蒸着源８５の射出口８６は、上記マスクユニット８０を上記被成膜基板２００の裏面から見たときに（つまり、平面視で）、上記シャドウマスク８１の開口部８２の中央に位置するように配置されている。
上記シャドウマスク８１と蒸着源８５とは、例えば、図３に示すように、マスクテンション機構８８を介して上記シャドウマスク８１および蒸着源８５を保持・固定するマスク保持部材８７（例えば同一のホルダ）に備えられ、これにより一体化されることで、その相対的な位置が保持・固定されている。
またシャドウマスク８１は、マスクテンション機構８８により、テンション（張力）が加えられ、自重によるたわみや延びが発生しないように適宜調整されている。
上記したように、上記蒸着装置５０においては、被成膜基板２００が、基板保持部材７１（静電チャック）にて吸着板に吸着されることで自重による撓みが防止されており、マスクテンション機構８８によってシャドウマスク８１にテンションが加えられていることで、被成膜基板２００とシャドウマスク８１とが平面上で重なる領域の全面に渡って、被成膜基板２００とシャドウマスク８１との距離が一定に保持されている。
また、シャッタ８９は、蒸着粒子のシャドウマスク８１への到達を制御するために、必要に応じて用いられる。シャッタ８９は、後述する蒸着ＯＮ／ＯＦＦ制御部１０４（図４参照）からの蒸着ＯＦＦ信号もしくは蒸着ＯＮ信号に基づいてシャッタ駆動制御部１０５（図４参照）によって閉鎖もしくは開放される。
上記シャッタ８９は、例えば、シャドウマスク８１と蒸着源８５との間に進退可能（挿入可能）に設けられている。シャッタ８９は、シャドウマスク８１と蒸着源８５との間に挿入されることでシャドウマスク８１の開口部８２を閉鎖する。
なお、上記蒸着装置５０において、蒸着源８５から飛散した蒸着粒子はシャドウマスク８１内に飛散するように調整されており、シャドウマスク８１外に飛散する蒸着粒子は、防着板（遮蔽板）等で適宜除去される構成としてもよい。
また、上記真空チャンバ６０の外側には、撮像手段（画像読取手段）として例えばＣＣＤを備えたイメージセンサ９０（図４参照）が設けられているとともに、制御手段として、上記イメージセンサ９０に接続された制御回路１００が設けられている。
上記イメージセンサ９０は、被成膜基板２００とシャドウマスク８１との位置合わせを行うための位置検出手段として機能する。
また、制御回路１００は、画像検出部１０１、演算部１０２、モータ駆動制御部１０３、蒸着ＯＮ／ＯＦＦ制御部１０４、およびシャッタ駆動制御部１０５を備えている。
前記したように、被成膜基板２００には、図１に示すように、蒸着領域２１０の外側に、例えば基板走査方向に沿ってアライメントマーカ部２２０が設けられており、該アライメントマーカ部２２０に、アライメントマーカ２２１が設けられている。
画像検出部１０１は、イメージセンサ９０で取り込まれた画像から、被成膜基板２００に設けられたアライメントマーカ２２１並びにシャドウマスク８１のアライメントマーカ８４の画像検出を行うとともに、被成膜基板２００に設けられたアライメントマーカ２２１における、蒸着領域２１０の始端を示す始端マーカ、および、蒸着領域２１０の終端を示す終端マーカから、被成膜基板２００の蒸着領域２１０の始端および終端を検出する。
なお、上記始端マーカと終端マーカとは、同じものであってもよい。この場合、基板走査方向にて、蒸着領域２１０の始端か終端かを判断する。
また、上記演算部１０２は、画像検出部１０１で検出された画像より、被成膜基板２００とシャドウマスク８１との相対的な移動量（例えばシャドウマスク８１に対する被成膜基板２００の移動量）を決定する。例えば、上記演算部１０２は、アライメントマーカ２２１とアライメントマーカ８４とのズレ量（ｘ軸方向およびｙ軸方向におけるズレ成分、並びに、ｘｙ平面における回転成分）を計算し、被成膜基板２００の基板位置の補正値を演算して決定する。つまり、上記補正値は、基板走査方向に対して垂直な方向および被成膜基板２００の回転方向に関して演算することで決定される。
なお、ここで、被成膜基板の回転方向とは、被成膜基板２００の被成膜面の中心におけるｚ軸を回転軸とした、ｘｙ平面内での回転の方向を示す。
上記補正値は、補正信号としてモータ駆動制御部１０３に出力され、モータ駆動制御部１０３は、上記演算部１０２からの補正信号に基づいて、基板保持部材７１に接続されたモータ７２を駆動することで、被成膜基板２００の基板位置を補正する。
なお、アライメントマーカ８４・２２１を用いた基板位置補正については、アライメントマーカ８４・２２１の形状例と併せて後述する。
モータ駆動制御部１０３は、モータ７２を駆動することで、被成膜基板２００を、前記したように水平方向に移動させる。
蒸着ＯＮ／ＯＦＦ制御部１０４は、画像検出部１０１で蒸着領域２１０の終端が検出されると、蒸着ＯＦＦ（オフ）信号を発生させ、画像検出部１０１で蒸着領域２１０の始端が検出されると、蒸着ＯＮ（オン）信号を発生させる。
シャッタ駆動制御部１０５は、上記蒸着ＯＮ／ＯＦＦ制御部１０４から蒸着ＯＦＦ信号が入力されると、シャッタ８９を閉鎖する一方、上記蒸着ＯＮ／ＯＦＦ制御部１０４から蒸着ＯＮ信号が入力されると、シャッタ８９を開放する。
次に、アライメントマーカ８４・２２１を用いた基板位置補正並びにアライメントマーカ８４・２２１の形状例について説明する。
図５の（ａ）〜（ｃ）に、上記アライメントマーカ８４・２２１の形状の一例を示す。なお、図５の（ｂ）・（ｃ）は、それぞれ、図示の都合上、並列して配置されたアライメントマーカ８４・２２１のうち２つだけを抜粋して示している。
演算部１０２は、画像検出部１０１で検出したアライメントマーカ８４・２２１の画像から、ｘ軸方向におけるアライメントマーカ８４・２２１の端部（外縁部）間の距離ｒおよびｙ軸方向におけるアライメントマーカ８４・２２１の端部（外縁部）間の距離ｑを測定（算出）することで、アライメントのズレ量を計算して基板位置の補正値を演算する。
例えば、基板走査方向がｘ軸方向である場合、図５の（ａ）〜（ｃ）中、ｒが基板走査方向における上記端部間の距離であり、ｑが、基板走査方向に垂直な方向の上記端部間の距離である。演算部１０２は、距離ｒと距離ｑとを、例えば被成膜基板２００における蒸着領域２１０の両側で測定（算出）することで、基板走査時におけるアライメントのズレ量を計算する。
なお、本実施の形態では、後述するように、被成膜基板２００を走査しながらシャドウマスク８１と被成膜基板２００とのアライメントを行う場合を例に挙げて説明するが、これに限らず、基板走査前に十分なアライメントを行い、基板走査中はアライメントを行わないことも可能である。
例えば、後述する実施の形態に示すように、被成膜基板２００を被成膜基板２００の蒸着領域２１０の一辺（例えば、図５の（ａ）〜（ｃ）中、ｙ軸方向）に沿って移動させた後、上記辺に直交する辺（例えば、図５の（ａ）〜（ｃ）中、ｘ軸方向）に沿って移動させることが考えられる。この場合、図５の（ａ）〜（ｃ）中、ｒが、基板走査方向に垂直な方向の上記端部間の距離であり、ｑは、被成膜基板２００の移動方向（シフト方向）の上記端部間の距離を示す。
この場合、演算部１０２は、四隅のアライメントマーカにおける、距離ｒと距離ｑとを測定することで、基板走査開始時におけるアライメントのズレ量と被成膜基板２００の移動（シフト）時のアライメントのズレ量とを計算する。
なお、図５の（ａ）〜（ｃ）に示すように、アライメントマーカ８４・２２１の形状は、帯状であってもよく、正方形等の矩形状であってもよく、枠状、十字状等であってもよい。アライメントマーカ８４・２２１の形状は、特に限定されるものではない。
また、上記したように、基板走査前に十分なアライメントを行い、基板走査中はアライメントを行わない場合、被成膜基板２００の蒸着領域２１０の側面に沿ってアライメントマーカ２２１が配置されている必要はなく、被成膜基板２００の四隅等に配置されていればよい。
次に、本実施の形態にかかる上記蒸着装置５０を有機ＥＬ表示装置１の製造装置として用いて、有機ＥＬ層をパターン形成する方法について詳述する。
なお、以下の説明では、前記したように、被成膜基板２００として、前記正孔注入層・正孔輸送層蒸着工程（Ｓ２）が終了した段階でのＴＦＴ基板１０を使用し、有機ＥＬ層のパターン形成として、発光層蒸着工程（Ｓ３）において発光層２３Ｒ・２３Ｇ・２３Ｂの塗り分け形成を行う場合を例に挙げて説明する。
なお、本実施の形態では、蒸着源８５とシャドウマスク８１との間の隙間ｇ２（すなわち、蒸着源８５の射出口８６形成面とシャドウマスク８１との間の距離）を１００ｍｍとし、被成膜基板２００である上記ＴＦＴ基板１０とシャドウマスク８１との間の距離を２００μｍとした。
上記ＴＦＴ基板１０の基板サイズは、走査方向が３２０ｍｍ、走査方向に垂直な方向が４００ｍｍとし、蒸着領域（表示領域）の幅は、走査方向の幅（幅ｄ４）が２６０ｍｍ、走査方向に垂直な方向の幅（幅ｄ３）が３１０ｍｍとした。
また、上記ＴＦＴ基板１０における各サブ画素２Ｒ・２Ｇ・２Ｂの開口部１５Ｒ・１５Ｇ・１５Ｂの幅は、３６０μｍ（走査方向）×８０μｍ（走査方向に垂直な方向）とした。また、上記開口部１５Ｒ・１５Ｇ・１５Ｂ間のピッチは４８０μｍ（走査方向）×１６０μｍ（走査方向と垂直方向）とした。なお、上記開口部１５Ｒ・１５Ｇ・１５Ｂ間のピッチ（画素開口部間ピッチ）は、隣り合うサブ画素２Ｒ・２Ｇ・２Ｂにおけるそれぞれの開口部１５Ｒ・１５Ｇ・１５Ｂ間のピッチを示しており、同色サブ画素間のピッチではない。
また、シャドウマスク８１には、長辺８１ａ（長軸方向）の幅ｄ１（走査方向に垂直な方向の幅）が６００ｍｍ、短辺８１ｂ（短軸方向）の幅ｄ２（走査方向の幅）が２００ｍｍのシャドウマスクを用いた。また、シャドウマスク８１の開口部８２の開口幅は、１５０ｍｍ（長軸方向の幅ｄ５；図１参照）×１１０μm（短軸方向の幅ｄ６；図１参照）とし、隣り合う開口部８２・８２間の間隔ｄ８（図１参照）は３７０μｍとし、隣り合う開口部８２・８２の中心間のピッチｐ（図１参照）は４８０μｍとした。
なお、本実施の形態において、上記シャドウマスク８１の短辺８１ｂの幅ｄ２（短辺長）としては、２００ｍｍ以上であることが好ましい。この理由は以下の通りである。
つまり、蒸着レートは１０ｎｍ／ｓ以下が好ましく、これを超えると、蒸着された膜（蒸着膜）の均一性が低下し、有機ＥＬ特性が低下する。
また、蒸着膜の膜厚は一般に１００ｎｍ以下である。１００ｎｍ以上となると、必要な印加電圧が高くなり、結果として、製造された有機ＥＬ表示装置の消費電力が増加する。したがって、蒸着レートと蒸着膜の膜厚とから、必要な蒸着時間は１０秒と見積もられる。
一方、処理能力（タクトタイム）の制限によって、例えば幅２ｍのガラス基板に対して蒸着を１５０秒で完了するためには、少なくとも、走査速度を１３．３ｍｍ／ｓ以上にする必要がある。処理時間１５０秒は、およそ一日当たり５７０枚を処理できるタクトタイムである。
上記走査速度で、上記したように１０秒の蒸着時間を得るためには、シャドウマスク８１の開口部８２は、走査方向に少なくとも１３３ｍｍ以上、開口している必要がある。
開口部８２の端からシャドウマスク８１の端までの距離（マージン幅ｄ７；図１参照）を３０ｍｍ程度が妥当と想定した場合、シャドウマスク８１の走査方向の幅は、１３３＋３０＋３０≒２００ｍｍが必要となる。
したがって、シャドウマスク８１の短辺長（幅ｄ２）は、２００ｍｍ以上であることが好ましいと言える。但し、蒸着レートや蒸着膜の膜厚、タクトタイムの許容量が変化すればこの限りではない。
また、本実施の形態において、上記ＴＦＴ基板１０の走査速度は３０ｍｍ／ｓとした。
図９は、本実施の形態にかかる蒸着装置５０を用いてＴＦＴ基板１０に所定のパターンを成膜する方法の一例を示すフローチャートである。
以下に、上記蒸着装置５０を用いて図８に示す発光層２３Ｒ・２３Ｇ・２３Ｂを成膜する方法について、図１０に示すフローにしたがって具体的に説明する。
まず、図３に示すように、マスク保持部材８７を用いて、マスクテンション機構８８を介して、シャドウマスク８１を真空チャンバ６０内の蒸着源８５上に設置（固定）し、自重による撓みや延びが発生しないように、マスクテンション機構８８にてテンションをかけて水平に保持する。このとき、蒸着源８５とシャドウマスク８１との間の距離を、マスク保持部材８７によって一定に保持すると同時に、基板走査方向とシャドウマスク８１に形成されたストライプ状の開口部８２の長軸方向とが一致するように、シャドウマスク８１のアライメントマーカ８４を用いて位置合わせすることで、マスクユニット８０を組み立てる（マスクユニットの準備）。
次に、上記真空チャンバ６０にＴＦＴ基板１０を投入し、該ＴＦＴ基板１０の同色サブ画素列の方向が基板走査方向に一致するように、被成膜基板２００であるＴＦＴ基板１０のアライメントマーカ２２１を用いて、図１０に示すように粗アライメントを行う（Ｓ１１）。ＴＦＴ基板１０は、自重による撓みが発生しないように、基板保持部材７１により保持する。
続いて、ＴＦＴ基板１０とシャドウマスク８１との間の隙間ｇ１（基板−マスクギャップ）が一定になるようにギャップ調整してＴＦＴ基板１０とシャドウマスク８１とを対向配置させることにより、ＴＦＴ基板１０とシャドウマスク８１との位置合わせを行う（Ｓ１３）。本実施の形態では、ＴＦＴ基板１０とシャドウマスク８１との間の隙間ｇ１が、ＴＦＴ基板１０全体に渡って凡そ２００μｍとなるようにギャップ調整した。
次に、上記ＴＦＴ基板１０を、３０ｍｍ／ｓにて走査しながら、該ＴＦＴ基板１０に、赤色の発光層２３Ｒの材料を蒸着させた。
このとき、上記ＴＦＴ基板１０が、上記シャドウマスク８１上を通過するように基板走査を行った。また、シャドウマスク８１の開口部８２が、赤色のサブ画素２Ｒ列に一致するように上記アライメントマーカ８４・２２１を用いて、走査と同時に精密なアライメントを行った（Ｓ１４）。
上記発光層２３Ｒは、その材料に、３−フェニル−４（１’−ナフチル）−５−フェニル−１，２，４−トリアゾール（ＴＡＺ）（ホスト材料）と、ビス（２−(２’−ベンゾ[４，５−α]チエニル)ピリジナト−Ｎ，Ｃ３’）イリジウム（アセチルアセトネート）(ｂｔｐ２Ｉｒ（ａｃａｃ）)（赤色発光ドーパント）とを使用し、それぞれの蒸着速度を５．０ｎｍ／ｓ、０．５３ｎｍ／ｓとして、これら材料（赤色有機材料）を共蒸着させることにより形成した。
蒸着源８５から射出された上記赤色有機材料の蒸着粒子は、上記ＴＦＴ基板１０がシャドウマスク８１上を通過するときに、シャドウマスク８１の開口部８２を通じて、シャドウマスク８１の開口部８２に対向する位置に蒸着される。本実施の形態においては、上記ＴＦＴ基板１０がシャドウマスク８１上を完全に通過した後には、上記赤色有機材料が、膜厚２５ｎｍにて上記ＴＦＴ基板１０に蒸着された。
これにより、ＴＦＴ基板１０には、その移動方向における一端部から他端部に亘ってストライプ状の蒸着膜が形成される（図１７参照）。
ここで、上記Ｓ１４におけるアライメントの調整方法について、図１１を参照して以下に説明する。
図１１は、アライメント調整方法を示すフローチャートである。アライメントの調整は、図１１に示すフローに従って行われる。
まず、被成膜基板２００である上記ＴＦＴ基板１０の基板位置を、イメージセンサ９０にて取り込む（Ｓ２１）。
次に、上記イメージセンサ９０で取り込まれた画像から、画像検出部１０１にて、上記ＴＦＴ基板１０のアライメントマーカ２２１およびシャドウマスク８１のアライメントマーカ２２１の画像検出を行う（Ｓ２２）。
その後、上記画像検出部１０１にて検出されたアライメントマーカ２２１・８４の画像から、演算部１０２にて、アライメントマーカ２２１とアライメントマーカ８４とのズレ量を計算し、基板位置の補正値を演算して決定する（Ｓ２３）。
次いで、モータ駆動制御部１０３が、上記補正値に基づいてモータ７２を駆動することで、基板位置を補正する（Ｓ２４）。
次いで、補正後の基板位置を再びイメージセンサ９０で検出してＳ２１〜Ｓ２５の工程（ステップ）を繰り返す。
このように、本実施の形態によれば、繰り返し基板位置をイメージセンサ９０で検出して基板位置を補正することで、基板走査しながら基板位置を補正することが可能であり、ＴＦＴ基板１０とシャドウマスク８１とを精密アライメントしながら成膜することができる。
上記発光層２３Ｒの膜厚は、往復走査（つまり、ＴＦＴ基板１０の往復移動）並びに走査速度により調整することができる。本実施の形態では、Ｓ１４による走査後、ＴＦＴ基板１０の走査方向を反転させ、Ｓ１４と同様の方法にて、Ｓ１４における上記赤色有機材料の蒸着位置に、さらに上記赤色有機材料を蒸着させた。これにより、膜厚５０ｎｍの発光層２３Ｒを形成した。
本実施の形態では、Ｓ１４に示すステップ後、上記発光層２３Ｒが形成されたＴＦＴ基板１０を上記真空チャンバ６０から取り出し（Ｓ１５）、緑色の発光層２３Ｇ形成用のマスクユニット８０並びに真空チャンバ６０を用いて、上記発光層２３Ｒの成膜処理と同様にして緑色の発光層２３Ｇを成膜した。
また、このようにして発光層２３Ｇを形成した後、青色の発光層２３Ｂ形成用のマスクユニット８０並びに真空チャンバ６０を用いて、上記発光層２３Ｒ・２３Ｇの成膜処理と同様にして青色の発光層２３Ｂを成膜した。
すなわち、上記発光層２３Ｇ・２３Ｂの成膜処理では、これら発光層２３Ｇ・２３Ｂに相当する位置に開口部８２を有するシャドウマスク８１をそれぞれ準備した。そして、それぞれのシャドウマスク８１を、発光層２３Ｇ・２３Ｂ形成用の各真空チャンバ６０に設置し、それぞれのシャドウマスク８１の開口部８２が、各サブ画素２Ｇ・２Ｂ列に一致するようにアライメントを行いながら、ＴＦＴ基板１０を走査して蒸着を行った。
上記発光層２３Ｇは、その材料に、（ＴＡＺ）（ホスト材料）と、Ｉｒ（ｐｐｙ）３（緑色発光ドーパント）とを使用し、それぞれの蒸着速度を５．０ｎｍ／ｓ、０．６７ｎｍ／ｓとして、これら材料（緑色有機材料）を共蒸着させることにより形成した。
また、発光層２３Ｂは、その材料に、ＴＡＺ（ホスト材料）と、２−（４’−ｔ−ブチルフェニル）−５−（４’’−ビフェニルイル）−１，３，４−オキサジアゾール（ｔ−Ｂｕ ＰＢＤ）（青色発光ドーパント）とを使用し、それぞれの蒸着速度を５．０ｎｍ／ｓ、０．６７ｎｍ／ｓとして、これら材料（青色有機材料）を共蒸着させることにより形成した。
なお、上記発光層２３Ｇ・２３Ｂの膜厚は、それぞれ５０ｎｍとした。
以上の工程によって、発光層２３Ｒ・２３Ｇ・２３Ｂが赤（Ｒ）、緑（Ｇ）、青（Ｂ）にパターン形成されたＴＦＴ基板１０を得た。
ところで、前述のようなシャドウマスク８１とＴＦＴ基板１０との相対移動によって蒸着層（ここでは有機ＥＬ素子２０の発光層２３Ｒ，２３Ｇ，２３Ｂ）を形成する場合に、次のような問題が考えられる。図１３は、発光層２３Ｒ，２３Ｇ，２３Ｂを形成する前の段階におけるＴＦＴ基板１０の概略構成を示す図である。
図７に示すように、ＴＦＴ基板１０は、前記複数の画素が２次元的（ここではマトリクス状とする）に配列されている。前記複数の画素が配列されている領域を画素領域ＡＧというものとする。
配線１４は、前述したように、画素領域ＡＧ内を画素の配列方向に沿って網目状に配設されており、外部回路と電気的に接続できるように、画素領域ＡＧの外側まで引き出されている。前記外部回路としては、例えばフレキシブルフィルムケーブルＦＣやＩＣ（Integrated circuit）などがある。
そして、画素領域ＡＧの外側まで引き出された配線１４の端子は、画素領域ＡＧの外側の複数の位置に分けて集約されている。配線１４の端子が集約された領域を端子部領域という。
具体的には、前記端子部領域Ａ１〜Ａ４が複数設けられており、各端子部領域Ａ１〜Ａ４は、前記画素領域ＡＧを取り囲むように、前記マトリクスが成す前記矩形の各辺Ｌ１〜Ｌ４の外側に隣接して（各辺Ｌ１〜Ｌ４の外側で該辺Ｌ１〜Ｌ４に沿って）設けられている。
なお、ここでは、図１３に示すように、画素領域ＡＧの左側に位置する端子部領域を端子部領域Ａ１、画素領域ＡＧの右側に位置する端子部領域を端子部領域Ａ２、画素領域ＡＧの上側に位置する端子部領域を端子部領域Ａ３、画素領域ＡＧの下側に位置する端子部領域を端子部領域Ａ４とする。
そして、各配線１４の各端子（第２電極２６と接続される端子を除く）は、前記マトリクスが成す矩形の４辺Ｌ１〜Ｌ４の中で最も近い辺に隣接する端子部領域に集約されている。
なお、図１３において左右方向をＴＦＴ基板１０の移動方向とすると、端子部領域Ａ１〜Ａ４のうち、前記ＴＦＴ基板１０の移動方向に交差する辺Ｌ１，Ｌ２に近い端子部領域Ａ１，Ａ２を交差側端子部領域Ａ１，Ａ２といい、ＴＦＴ基板１０の移動方向に平行な辺に近い端子部領域Ａ３，Ａ４を平行側端子部領域Ａ３，Ａ４というものとする。
一方、第２電極２６と接続される接続部が端子部領域Ａ１〜Ａ４と異なる領域に設けられている。本実施形態では、第２電極２６と接続される接続部は、前記矩形の上下の辺の外側で隣接する領域に設けられている。第２電極２６と接続される接続部が設けられている領域を第２電極接続部といい、図１３に示すように、上側に位置する第２電極接続部を第２電極接続部Ａ５、下側に位置する第２電極接続部を第２電極接続部Ａ６というものとする。
図１３においては、画素領域ＡＧ及び第２電極接続部Ａ５，Ａ６が封止基板４０によって封止され、端子部領域Ａ１〜Ａ４は封止されずに外部に露出する。
図１４は、封止基板４０によって封止されたＴＦＴ基板１０が外部回路の一例である前記フレキシブルフィルムケーブルＦＣに接続される直前の状態を示す図である。図１５は、交差側端子部領域Ａ１に位置する配線１４の端子周辺の構成を示す図である。
交差側端子部領域Ａ１に端子が集約された配線１４の端子は、例えば図１５に示すように、接続領域２０２において、異方性導電接着フィルム（ＡＣＦ）等を介してフレキシブルフィルムケーブルＦＣの接続端子ＦＣＴと接続される。交差側端子部領域Ａ２及び平行側端子部領域Ａ３，Ａ４に端子が集約された配線１４の端子についても同様である。
ここで、端子部領域Ａ１〜Ａ４が外部に露出したＴＦＴ基板１０に対し発光層２３Ｒ等の有機膜の蒸着処理を行う場合に、前述のようなシャドウマスク８１とＴＦＴ基板１０との相対移動によって、ＴＦＴ基板１０における前記移動方向の一方端部から他方端部に亘って有機膜の蒸着処理を行うものとする。
このとき、前記移動方向と交差する方向においては、開口部８２を設ける範囲を適宜設定することで、蒸着領域を画素領域ＡＧと略合致させることができ、平行側端子部領域Ａ３、Ａ４に有機膜が蒸着されるのを回避することができる。
ところが、図１５に示すように、前記交差側端子部領域Ａ１，Ａ２については有機膜が蒸着され、交差側端子部領域Ａ１，Ａ２の端子における前記接続領域２０２が有機膜で覆われることになる。前述したように、シャドウマスク８１で形成された有機膜は、ストライプ状のパターン膜であり、１本のパターン部分を蒸着部Ｑというものとすると、この蒸着部Ｑと配線１４との位置関係によっては、交差側端子部領域Ａ１，Ａ２の端子における前記接続領域２０２が蒸着部Ｑで覆われることが考えられる。
有機膜が高い電気抵抗を有している場合、交差側端子部領域Ａ１，Ａ２に端子が集約された配線１４については、フレキシブルフィルムケーブルＦＣの接続端子ＦＣＴと良好な電気的接続を確立することができないという問題が生じる。フレキシブルフィルムケーブルＦＣの接続端子ＦＣＴとの電気的な接続を良好にできないと、フレキシブルフィルムケーブルＦＣがＴＦＴ基板１０から剥離したり、或いは、当該有機ＥＬ表示装置１において表示不良が発生したりする。
一方、前記有機膜の電気抵抗が低い場合、有機膜を介して電気的なリークが発生するという問題が生じる。
したがって、前記交差側端子部領域Ａ１，Ａ２に集約されている端子に対して、有機膜の蒸着形成を避ける手段を講じる必要がある。以下、有機膜の蒸着を避けるべき領域を蒸着不要領域という。
前記手段の１つとして、シャッタ８９を用いて有機膜の蒸着を遮断して前記蒸着不要領域への蒸着を防ぐことが考えられる。すなわち、前記蒸着不要領域がシャドウマスク８１の開口部８２に到達した時点でシャッタ８９を閉鎖することが考えられる。
しかしながら、この場合、前記開口部８２が前記移動方向に一定の長さを有しているため、ＴＦＴ基板１０において開口部８２に対向する時間が部位によって差が生じ、シャッタ８９を閉鎖した時点で有機膜を蒸着すべき領域がシャドウマスク８１の開口部８２上に残る可能性がある。この状態でシャッタ８２を閉鎖すると、その蒸着すべき一部の領域の蒸着量が不足し、該領域における蒸着膜の膜厚を適切に確保することができないという問題がある。
一方、後の工程において有機溶剤による有機膜の拭き取りを行うという手段を採った場合、前記有機溶剤の残渣が残ったり、ダストが混入したりするという問題が発生する。
そこで、本実施形態に係るＴＦＴ基板１０においては、配線１４の端子（第２電極２６が接続される端子を除く）を、蒸着膜が蒸着される部分（以下、蒸着部という）を避けて配置するようにしている。
図１６は、１つのＴＦＴ基板１０における複数の配線１４の配線態様を示す図である。図１７は、図１６に示す配線１４の端子周辺の構造を示す拡大図である。なお、図１６，図１７では、配線１４を配線Ｌと表記している。
本実施形態では、シャドウマスク８１（図２）に形成されている複数の開口部８２は、シャドウマスク８１とＴＦＴ基板１０との相対移動の移動方向と直交する方向に配列されている。そのため、前記複数の蒸着部Ｑは、前記移動方向に対応した方向、図１６では左右方向に延びる直線状を成し、全体としてストライプ状を成す。
ここで、本実施形態では、図１６，図１７に示すように、交差側端子部領域Ａ１，Ａ２に配置される配線Ｌの端子を、隣り合う２つの蒸着部Ｑ間に形成される直線状の間隙Ｘに配置している。
なお、本実施形態では、平行側端子部領域Ａ３，Ａ４とこれらの領域Ａ３，Ａ４の近傍に位置する前記辺との間には、第２電極接続部Ａ５，Ａ６が設けられている。ただし、第２電極接続部Ａ５，Ａ６が設けられる位置はこの位置に限られるものではない。
これにより、交差側端子部領域Ａ１，Ａ２に集約されていた配線Ｌの端子に対して有機膜の蒸着が行われるのを回避することができる。その結果、配線Ｌ（ゲート線１４Ｇ）の端子をフレキシブルフィルムケーブルＦＣの接続端子ＦＣＴと良好に電気接続することができる。
また、従来のように交差側端子部領域Ａ１，Ａ２に形成された有機膜を後の工程で有機溶剤によって拭き取るという作業が不要となり、この拭取り工程が不要となる分、製造時間の短縮や製造コストの削減を図ることが出来る。
また、従来技術のように有機溶剤で蒸着膜の拭き取りを行った場合に、拭き取りが不十分で残渣が残りやすいといった問題や、拭き取り時に異物が発生し、外部回路との接続などに不良を及ぼして有機ＥＬ表示装置の歩留まりを低下させるといった問題を回避することができる。さらに、封止基板４０などに有機溶剤が損傷を与えて、有機ＥＬ表示装置１の信頼性を低下させる虞があるなどの問題が生じるのを回避することができる。
また、ＴＦＴ基板１０上の配線の設計を変更するだけであるので、工程や装置の追加が不要である。
本実施形態では、交差側端子部領域Ａ１，Ａ２に配置される配線Ｌの端子が、隣り合う２つの蒸着部Ｑ間に形成される直線状の間隙Ｘに配置されている点に加えて、配線Ｌごとに（配線Ｌに対応して）間隙Ｘが設けられており、画素領域ＡＧから外部に引き出された配線Ｌは、当該配線Ｌに対応する間隙Ｘに延設されている。
一方、各間隙Ｘに複数の端子Ｔが配置されており、且つ、各間隙Ｘに配置される複数の端子Ｔは、当該間隙Ｘの延びる方向（図１６，図１７では左右方向）に配列されている。
そして、一部の配線Ｌは、画素領域ＡＧから蒸着部Ｑを横切りつつ当該配線１４の端子Ｔまで至るように配設されている。なお、本実施形態においては、前記一部の配線Ｌは、上下方向における中央部分に位置する配線Ｌ以外の配線Ｌであるが、これに限定されるものではない。また、ここでは、画素領域ＡＧから蒸着部Ｑを横切りつつ当該配線１４の端子Ｔまで至る配線１４は、一部の配線１４としたが、一部に限定されず、全ての配線１４が画素領域ＡＧから蒸着部Ｑを横切りながら当該配線１４の端子Ｔまで至るような配線設計とされていてもよい。
例えば図１７に示すように、最も上側の位置で画素領域ＡＧから引き出される配線ＬＰ１の端子Ｔ１、及び、該配線ＬＰ１より１つ下の列に位置する配線ＬＰ２の端子Ｔ２は、同じ間隙ＸＰに配置されているとともに、前記端子Ｔ１，Ｔ２は、間隙ＸＰの延びる方向に配列されている。
配線ＬＰ１，ＬＰ２は、画素領域ＡＧから該配線ＬＰ１，ＬＰ２にそれぞれ対応する間隙Ｘ１，Ｘ２に引き出され、途中の位置で折り曲げられている。そして、配線ＬＰ１は、蒸着部Ｑ１〜Ｑ５を斜めに横切りつつ（斜めに交差しつつ）間隙ＸＰに配置された端子Ｔ１まで至るように配設されており、また、配線ＬＰ２は、蒸着部Ｑ２〜Ｑ５を斜めに横切りつつ（斜めに交差しつつ）間隙ＸＰに配置された端子Ｔ２まで至るように配設されている。
このように、複数の端子Ｔを共通の間隙Ｘに配設するとともに、前記複数の端子Ｔを前記間隙Ｘの延びる方向（図１６，図１７では左右方向）に配列するようにしたので、交差側端子部領域Ａ１，Ａ２のサイズに関し、ＴＦＴ基板１０とシャドウマスク８１との相対移動の移動方向と直交する方向の長さＨを、１つの間隙Ｘに１つの端子Ｔを配設する場合に比して短くすることができる。その結果、交差側端子部領域Ａ１，Ａ２に配置された各端子Ｔに接続されるフレキシブルフィルムケーブルＦＣなどの対応する方向の長さを短くすることができる。
なお、本実施形態は、各間隙Ｘの幅が、複数の配線１４を配設するには長さが不足している場合（１本の配線１４しか配設できない幅である場合）に特に有効となる。
本発明に係る被成膜基板は、本実施形態に限らず、次のような変形形態も採り得る。
［第２の実施形態］
次に、本発明の第２の実施形態について説明する。なお、本実施の形態では、主に、前記第１の実施形態との相違点について説明するものとし、前記第１の実施形態で用いた構成要素と同一の機能を有する構成要素には同一の番号を付し、その説明を省略する。
図１８は、１つのＴＦＴ基板１０における複数の配線１４の第２の実施形態に係る配線態様を示す図である。図１９は、図１８に示す配線１４の端子周辺の構造を示す拡大図である。なお、図１８，図１９では、配線１４を配線Ｌと表記している。
本実施形態に係るＴＦＴ基板１０は、配線の配設態様が第１の実施形態と異なる。
すなわち、本実施形態では、画素領域ＡＧから外部に引き出された配線Ｌは、予め定められた複数本（図１８，図１９では２本）ごとにグループ分けされており、各グループと各間隙Ｘとがそれぞれ対応付けられている。そして、各間隙Ｘにおいて、当該間隙に対応付けられたグループに属する複数本の配線１４が当該間隙Ｘの延びる方向と平行に延設されている。
一方、前記第１の実施形態と同様、前記各間隙Ｘには、複数の端子Ｔが配置されており、各間隙Ｘに配置される複数の端子Ｔは、当該間隙Ｘにおいて当該間隙Ｘが延びる方向（図１８，図１９では左右方向）に配列されている。この点は前記第１の実施形態と同様である。
そして、本実施形態では、１つの間隙Ｘに配列された複数の端子Ｔに着目すると、前記画素領域ＡＧから遠い方の端子を有する配線Ｌは、前記画素領域ＡＧから近い方の端子の近傍位置において、前記蒸着部Ｑと重複しながら前記近い方の端子Ｔを回避するように配設されている。
例えば図１９に示すように、最も上側の位置で画素領域ＡＧから引き出される配線ＬＰ１’の端子Ｔ１’、及び、該配線ＬＰ１’より１つ下の列に位置する配線ＬＰ２’の端子Ｔ２’は、同じグループに属し、同じ間隙ＸＰ’に配置されているものとする。このとき、端子Ｔ１’，Ｔ２’は、間隙ＸＰ’の延びる方向に配列されている。
配線ＬＰ１’，ＬＰ２’は、画素領域ＡＧから該配線ＬＰ１’，ＬＰ２’に対応する共通の間隙ＸＰ’に引き出され、該間隙ＸＰ’において延設されている。また、配線ＬＰ１’の端子Ｔ１’は、配線ＬＰ２’の端子Ｔ２’よりも画素領域ＡＧから遠い位置に配置されている。
そして、配線ＬＰ２’は、端子Ｔ２’の位置までストレートに（直線状を保ったまま）延設されている。一方、矢印Ｗで示すように、配線ＬＰ１’は、端子Ｔ２’の近傍位置においてのみ、前記蒸着部Ｑと重複しながら端子Ｔ２’を回避する回避部分を有している。
このように、複数の端子Ｔを共通の間隙Ｘに配設するとともに、前記複数の端子Ｔを前記間隙Ｘの延びる方向（図１８，図１９では左右方向）に配列するようにしたので、交差側端子部領域Ａ１，Ａ２のサイズに関し、ＴＦＴ基板１０とシャドウマスク８１との相対移動の移動方向と直交する方向の長さＨを短くすることができる。その結果、交差側端子部領域Ａ１，Ａ２に配置された各端子に接続されるフレキシブルフィルムケーブルＦＣなどの対応する方向の長さを短くすることができる。
本実施形態は、前記間隙Ｘの数が配線１４（端子Ｔ）の数より少ないが、間隙Ｘの幅が複数の配線１４を配設するのに必要な幅を有している場合に特に有効となる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
例えば、各色ごとに有機膜の総厚を変更したい等の理由により、発光層以外、例えば正孔輸送層においても、前記のように画素ごとに有機層を塗り分けるように前記シャドウマスクを用いて蒸着形成を行うことも可能である。この場合、正孔輸送層が形成される直前のＴＦＴ基板１０が、本発明に係る被成膜基板の一例となる。
また、蒸着装置５０は、基板移動機構７０に代えて、被成膜基板２００を固定する基板保持部材７１（例えば静電チャック）を備えるとともに、マスクユニット８０を、シャドウマスク８１と蒸着源８５との相対的な位置を保ったまま被成膜基板２００に対して相対移動させるマスクユニット移動機構を備えていてもよい。或いは、基板移動機構７０及びマスクユニット移動機構の両方を備えていてもよい。
すなわち、被成膜基板２００及びマスクユニット８０は、その少なくとも一方が相対移動可能に設けられていればよく、何れを移動させる場合であっても、本発明の効果を得ることができる。
但し、前記したようにマスクユニット８０に対して被成膜基板２００を相対移動させる場合には、シャドウマスク８１と蒸着源８５とは、相対的に位置が固定されていれば、必ずしも一体化されている必要はない。
例えば、前記マスクユニット８０は、蒸着源８５が真空チャンバ６０の内壁における例えば底壁に固定されるとともに、マスク保持部材８７が、前記真空チャンバ６０の内壁の何れかに固定されることで、前記シャドウマスク８１と蒸着源８５との相対的な位置が固定されていても構わない。
また、前記シャドウマスク８１の開口部８２は、前記蒸着源８５における射出口８６の配置に合わせて、各射出口８６が、平面視で何れかの開口部８２内に位置するとともに、開口部８２と射出口８６とが１対１に対応して設けられている場合を例に挙げて説明した。しかしながら、本実施の形態は、これに限定されるものではない。開口部８２と射出口８６とは、必ずしも対向配置されている必要はなく、また、必ずしも１対１に対応していなくてもよい。
また、本実施の形態では、シャドウマスク８１の開口部８２及び蒸着源８５の射出口８６が、一次元に配列されている場合を例に挙げて説明した。しかしながら、本実施の形態はこれに限定されるものではない。シャドウマスク８１の開口部８２と蒸着源８５の射出口８６とは、それぞれ、互いに対向して配置されていればよく、二次元に配列されていても構わない。
また、本実施の形態では、シャドウマスク８１の開口部８２及び蒸着源８５の射出口８６が、それぞれ複数設けられている場合を例に挙げて説明した。しかしながら、本実施の形態はこれに限定されるものではない。前記シャドウマスク８１は、開口部８２を少なくとも１つ備えていればよく、蒸着源８５は、射出口８６を少なくとも１つ備えていればよい。
つまり、シャドウマスク８１並びに蒸着源８５は、開口部８２並びに射出口８６が、それぞれ１つだけ設けられている構成を有していてもよい。この場合でも、マスクユニット８０及び被成膜基板２００のうち少なくとも一方を相対移動させて、蒸着粒子をシャドウマスク８１の開口部８２を介して被成膜基板２００の蒸着領域２１０に順次蒸着させることで、被成膜基板２００に所定のパターンの成膜を行うことができる。
また、本実施の形態では、蒸着流の広がりを制限するような機構に関しては特に記載していないが、例えば、蒸着源８５とシャドウマスク８１との間に射出口８６から射出された蒸着流の広がりを一定の量に制限し得るような制限板が挿入されていてもよい。この構造によれば、開口部８２を通過して被成膜基板２００の蒸着領域２１０に到達する蒸着粒子の入射角を制限することができるため、被成膜基板上のパターンのボケをより抑制することができる。このボケの抑制により、間隙Ｘをより広くすることができる。
また、本実施の形態では、シャドウマスク８１が、スリット状の開口部８２を有している場合を例に挙げて説明した。しかしながら、前記開口部８２の形状は、所望の蒸着パターンが得られるように適宜設定すればよく、特に限定されるものではない。
また、本実施の形態では、前記したように、ＴＦＴ基板１０側から光を取り出すボトムエミッション型の有機ＥＬ表示装置１の製造方法を例に挙げて説明した。しかしながら、本実施の形態はこれに限定されるものではない。本発明は、封止基板４０側から光を取り出すトップエミッション型の有機ＥＬ表示装置１にも好適に適用することができる。
また、本実施の形態では、ＴＦＴ基板１０及び封止基板４０の支持基板としてガラス基板を用いる場合を例に挙げて説明したが、本実施の形態はこれに限定されるものではない。
これらＴＦＴ基板１０並びに封止基板４０における各支持基板としては、有機ＥＬ表示装置１がボトムエミッション型の有機ＥＬ表示装置である場合、ガラス基板以外に、例えば、プラスチック基板等の透明基板を用いることもできる。一方、前記有機ＥＬ表示装置１がトップエミッション型の有機ＥＬ表示装置である場合には、前記支持基板としては、前記したような透明基板以外に、例えば、セラミックス基板等の不透明な基板を用いることもできる。
また、本実施の形態では、陽極（本実施の形態では、第１電極２１）が、マトリクス状に形成されている場合を例に挙げて説明した。しかしながら、前記陽極としては、有機ＥＬ層に正孔を供給する電極としての機能を有していれば、その形状、材質、並びに大きさは、特に限定されるものではなく、例えばストライプ状に形成されていても構わない。但し、有機ＥＬ素子の性質上、陽極及び陰極のうち少なくとも一方は透明であることが好ましい。一般的には、透明な陽極が用いられる。
また、本実施の形態では、各画素にＴＦＴを有するアクティブマトリクス方式の有機ＥＬ表示装置の製造方法を例に挙げて説明した。しかしながら、これに限らず、各画素にＴＦＴを有さないパッシブマトリクス方式の有機ＥＬ表示装置１に対しても、本発明は好適に適用することができる。
また、本実施の形態において走査速度や蒸着速度等は適宜設定するとよい。
また、被成膜基板２００であるＴＦＴ基板１０とシャドウマスク８１との間の隙間ｇ１や、前記蒸着源８５とシャドウマスク８１との間の隙間ｇ２は適宜設定可能である。
ＴＦＴ基板１０とシャドウマスク８１との間の隙間ｇ１は、隙間を一定に保持し、両者が接触しない範囲で適宜調整すればよい。また、前記隙間ｇ２は、蒸着粒子の空間的な広がりの分布や蒸着源８５から放射される熱の影響を鑑みて適宜調整すればよい。
また、本発明は、有機ＥＬ表示装置１の製造だけでなく、基板とシャドウマスクとの相対移動によって蒸着を行った場合に、端子部領域への蒸着膜の形成が問題となる他の装置の製造に適用可能である。
［要点概要］
以上のように、本発明の実施の形態に係る被成膜基板においては、前記複数の開口部を、前記被成膜基板の相対移動方向と直交する方向に配列し、前記複数の蒸着部を、前記相対移動方向に対応した方向に延びる直線状を成すように形成し、前記各端子を、直線状に形成される前記間隙に配置することが考えられる。
本発明の実施の形態に係る被成膜基板は、前記各間隙には複数の端子が配置されているものである。
この形態によれば、前記各間隙に複数の端子を配置したので、複数の配線（端子）の数が前記間隙の数より多い場合でも、各端子に対して蒸着されるのを回避することが可能となる。
本発明の実施の形態に係る被成膜基板は、前記各間隙に配置される複数の端子は、当該間隙において当該間隙が延びる方向に配列されており、前記配線の少なくとも一部は、前記画素領域から前記蒸着部を横切りつつ当該配線の端子まで至るように構成することが可能である。この形態は、前記間隙の幅が複数の配線分の幅を有していない場合に有効となる。
本発明の実施の形態に係る被成膜基板は、前記各間隙に配置される複数の端子は、当該間隙において当該間隙が延びる方向に配列されており、前記各間隙には、複数の配線が平行に配設されており、当該間隙に配設された複数の配線のうち、前記画素領域から遠い方の端子を有する配線は、前記画素領域から近い方の端子を回避するための回避部分を有しており、当該回避部分の少なくとも一部を、前記蒸着部と重複するように構成することが可能である。この形態は、前記間隙の数は前記配線（端子）の数より少ないが、前記間隙の幅が複数の配線を配設するのに必要な幅を有している場合に特に有効となる。
本発明の実施の形態に係る有機ＥＬ表示装置は、蒸着部が形成された前記いずれかの形態に係る被成膜基板を備え、前記蒸着部は、電流が供給されることにより発光する有機ＥＬ素子を含む有機ＥＬ表示装置である。
この形態によれば、前記いずれかの形態による効果が得られる有機ＥＬ表示装置を実現することができる。
本発明に係る被成膜基板は、例えば、有機ＥＬ表示装置における有機層の塗り分け形成等の成膜プロセスに用いられる、有機ＥＬ表示装置の製造装置及び製造方法等に好適に用いることができる。
１ 有機ＥＬ表示装置
２ 画素
１０ ＴＦＴ基板（被成膜基板）
２６ 第２電極
５０ 蒸着装置
８１ シャドウマスク（蒸着マスク）
８２ 開口部
８５ 蒸着源
８６ 射出口
２００ 被成膜基板
２１０ 蒸着領域
２１１ 蒸着膜（蒸着部）
１４ 配線
ＡＧ 画素領域

Claims (6)

  1. 蒸着粒子を射出するための射出口を備えた蒸着源と、前記蒸着源に対向配置され、前記射出口から射出された蒸着粒子が通過する複数の開口部を備えた蒸着マスクとを有する蒸着装置により、前記開口部を介して前記蒸着粒子が蒸着されてなる蒸着部が形成される被成膜基板であって、
    画素領域に２次元的に配列された複数の画素と、各画素と電気的に接続される複数の配線とを有し、
    前記画素領域が前記開口部と対向する領域を通過するように、当該被成膜基板が前記蒸着マスクに対して一方向に相対移動されつつ前記蒸着粒子が前記射出口から射出されることにより、前記画素領域を含む領域に複数の蒸着部が互いに間隙を介して形成され、
    前記複数の配線の各端子が前記間隙に配置されていることを特徴とする被成膜基板。
  2. 前記複数の開口部は、前記被成膜基板の相対移動方向と直交する方向に配列されており、
    前記複数の蒸着部は、前記相対移動方向に対応した方向に延びる直線状を成し、
    前記各端子は、直線状に形成される前記間隙に配置されていることを特徴とする請求項１に記載の被成膜基板。
  3. 前記各間隙には、複数の端子が配置されていることを特徴とする請求項２に記載の被成膜基板。
  4. 前記各間隙に配置される複数の端子は、当該間隙において当該間隙が延びる方向に配列されており、
    前記配線の少なくとも一部は、前記画素領域から前記蒸着部を横切りつつ当該配線の端子まで至ることを特徴とする請求項３に記載の被成膜基板。
  5. 前記各間隙に配置される複数の端子は、当該間隙において当該間隙が延びる方向に配列されており、
    前記各間隙には、複数の配線が平行に配設されており、
    当該間隙に配設された複数の配線のうち、前記画素領域から遠い方の端子を有する配線は、前記画素領域から近い方の端子を回避するための回避部分を有しており、当該回避部分の少なくとも一部は、前記蒸着部と重複していることを特徴とする請求項３に記載の被成膜基板。
  6. 蒸着部が形成された請求項１〜５のいずれかに記載の被成膜基板を備え、
    前記蒸着部は、電流が供給されることにより発光する有機ＥＬ素子を含む有機ＥＬ表示装置。
JP2012553680A 2011-01-20 2012-01-13 被成膜基板、有機ｅｌ表示装置 Active JP5313406B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012553680A JP5313406B2 (ja) 2011-01-20 2012-01-13 被成膜基板、有機ｅｌ表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011010177 2011-01-20
JP2011010177 2011-01-20
JP2012553680A JP5313406B2 (ja) 2011-01-20 2012-01-13 被成膜基板、有機ｅｌ表示装置
PCT/JP2012/050576 WO2012099010A1 (ja) 2011-01-20 2012-01-13 被成膜基板、有機ｅｌ表示装置

Publications (2)

Publication Number Publication Date
JP5313406B2 JP5313406B2 (ja) 2013-10-09
JPWO2012099010A1 true JPWO2012099010A1 (ja) 2014-06-09

Family

ID=46515638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012553680A Active JP5313406B2 (ja) 2011-01-20 2012-01-13 被成膜基板、有機ｅｌ表示装置

Country Status (6)

Country Link
US (1) US8828856B2 (ja)
JP (1) JP5313406B2 (ja)
KR (1) KR101399729B1 (ja)
CN (1) CN103340012B (ja)
TW (1) TWI506152B (ja)
WO (1) WO2012099010A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103314464B (zh) * 2011-01-19 2016-05-25 夏普株式会社 被成膜基板、有机el显示装置和蒸镀方法
CN102812540B (zh) * 2011-03-24 2016-01-20 松下知识产权经营株式会社 挠性半导体装置及其制造方法、使用该挠性半导体装置的图像显示装置及其制造方法
KR102309620B1 (ko) 2014-11-18 2021-10-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN105549321B (zh) * 2016-02-18 2020-01-31 京东方科技集团股份有限公司 一种掩模板罩及掩模板
US11024656B2 (en) * 2016-06-28 2021-06-01 Sharp Kabushiki Kaisha Active matrix substrate, optical shutter substrate, display device, and method for manufacturing active matrix substrate
CN107994117B (zh) * 2017-12-08 2021-01-12 京东方科技集团股份有限公司 制备oled显示器件的方法、oled显示器件和oled显示设备
US10950448B2 (en) * 2018-04-06 2021-03-16 Applied Materials, Inc. Film quality control in a linear scan physical vapor deposition process

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10102237A (ja) 1996-09-25 1998-04-21 Casio Comput Co Ltd 電極形成方法
JP3019095B1 (ja) 1998-12-22 2000-03-13 日本電気株式会社 有機薄膜ｅｌデバイスの製造方法
JP4260126B2 (ja) * 1999-02-26 2009-04-30 三洋電機株式会社 カラー有機ｅｌ表示装置
US6366025B1 (en) 1999-02-26 2002-04-02 Sanyo Electric Co., Ltd. Electroluminescence display apparatus
JP2003223988A (ja) 2002-01-30 2003-08-08 Nippon Seiki Co Ltd 有機ｅｌパネル
JP2004349101A (ja) 2003-05-22 2004-12-09 Seiko Epson Corp 膜形成方法、膜形成装置、有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置
KR101133754B1 (ko) * 2004-08-19 2012-04-09 삼성전자주식회사 액정 표시 장치
JP5081516B2 (ja) * 2007-07-12 2012-11-28 株式会社ジャパンディスプレイイースト 蒸着方法および蒸着装置
JP2009259510A (ja) 2008-04-15 2009-11-05 Seiko Epson Corp 固体装置、有機エレクトロルミネッセンス装置、およびそれらの製造方法

Also Published As

Publication number Publication date
CN103340012A (zh) 2013-10-02
JP5313406B2 (ja) 2013-10-09
CN103340012B (zh) 2015-11-25
KR101399729B1 (ko) 2014-05-28
KR20130098440A (ko) 2013-09-04
TWI506152B (zh) 2015-11-01
WO2012099010A1 (ja) 2012-07-26
US8828856B2 (en) 2014-09-09
TW201250023A (en) 2012-12-16
US20130292666A1 (en) 2013-11-07

Similar Documents

Publication Publication Date Title
JP5384755B2 (ja) 被成膜基板、有機ｅｌ表示装置
JP5350547B2 (ja) 被成膜基板および有機ｅｌ表示装置
JP5623598B2 (ja) 蒸着装置、蒸着方法、並びに、有機エレクトロルミネッセンス表示装置の製造方法
JP5329718B2 (ja) 蒸着方法、蒸着膜および有機エレクトロルミネッセンス表示装置の製造方法
JP5269256B2 (ja) 蒸着方法及び蒸着装置
WO2012099019A1 (ja) 被成膜基板、有機ｅｌ表示装置および蒸着方法
JP5313406B2 (ja) 被成膜基板、有機ｅｌ表示装置
JP6199967B2 (ja) 有機エレクトロルミネッセンス素子の製造方法
JP6042988B2 (ja) 蒸着装置、蒸着方法、及び、有機エレクトロルミネッセンス素子の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130703

R150 Certificate of patent or registration of utility model

Ref document number: 5313406

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150