JPWO2012060254A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JPWO2012060254A1
JPWO2012060254A1 JP2012541814A JP2012541814A JPWO2012060254A1 JP WO2012060254 A1 JPWO2012060254 A1 JP WO2012060254A1 JP 2012541814 A JP2012541814 A JP 2012541814A JP 2012541814 A JP2012541814 A JP 2012541814A JP WO2012060254 A1 JPWO2012060254 A1 JP WO2012060254A1
Authority
JP
Japan
Prior art keywords
auxiliary capacitance
line
connection
auxiliary
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012541814A
Other languages
English (en)
Other versions
JP5538559B2 (ja
Inventor
正彦 中溝
正彦 中溝
下敷領 文一
文一 下敷領
鈴木 貴光
貴光 鈴木
理史 橋本
理史 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012541814A priority Critical patent/JP5538559B2/ja
Publication of JPWO2012060254A1 publication Critical patent/JPWO2012060254A1/ja
Application granted granted Critical
Publication of JP5538559B2 publication Critical patent/JP5538559B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10Intensity circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3659Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本発明に係る表示装置10は、各々が分割された複数の副絵素42を含む複数の絵素40と、副絵素42との間で補助容量56を形成する複数の補助容量配線36と、補助容量配線36に補助容量駆動信号を供給して補助容量を駆動する補助容量ドライバ34と、を備える。この表示装置10では、補助容量ドライバ34には、補助容量配線36と接続する複数の出力端子64が設けられており、各補助容量配線36は、互いに異なる出力端子64に接続されている。

Description

本発明は、複数の表示絵素を有する表示装置に関し、特に表示絵素との間で補助容量を形成する補助容量配線を備える表示装置に関する。
近年、大画面テレビジョンなどの高性能な表示装置が普及しつつある。これらの表示装置においては、表示画像に発生するムラが画質に大きな影響を与えるため、ムラを適切に補正することが必要となる。表示画像に発生するムラには、表示絵素毎に表示輝度や表示色度が異なることに起因する輝度ムラや色ムラに加えて、表示輝度の階調依存性であるγ特性の視覚依存性に伴うムラの問題が顕著化している。
γ特性の視覚依存性に伴うムラを抑制する技術として、マルチ絵素駆動法が開示されている(特許文献1、2参照)。この技術では、1つの表示絵素を複数の副絵素に分割し、各副絵素と補助容量を形成する複数の補助容量配線に互いに異なる補助容量駆動信号を供給する。マルチ絵素駆動法では、各副絵素に対応する補助容量が別々に制御されることで、各副絵素におけるγ特性の視覚依存性を変化させることができ、γ特性の視覚依存性に伴うムラを抑制することができるという。
特開2009−128533号公報 特開2009−145470号公報
(発明が解決しようとする課題)
しかし、従来技術のマルチ絵素駆動法では、補助容量配線に供給される補助容量駆動信号の種類が少なく、各補助容量駆動信号は表示装置に含まれる比較的多くの補助容量配線に供給される必要があった。そのため、同一の補助容量駆動信号が供給される補助容量配線に補助容量駆動信号を伝搬する幹配線の負荷(配線抵抗並びに配線容量)が増大し、補助容量駆動信号の伝搬が遅延してしまう問題が生じていた。また、各補助容量配線において遅延差が起こるという問題が生じていた。補助容量駆動信号の伝搬遅延や遅延差が発生した場合、副絵素に対応する補助容量を適切に制御することができず、表示不良が生じてしまう。
補助容量駆動信号を供給する配線を幅広に設けることで、配線抵抗を減少させることができ、表示不良を抑制することができるように思える。しかし、これらの配線を幅広に設けると、表示絵素が形成されていない領域である額縁領域の狭小化が困難であるという問題が発生する。
本発明は、このような状況に鑑みてなされたものであり、表示装置において、表示不良の抑制と、額縁領域の狭小化の両方を実現することができる技術を提供することを目的とする。
(課題を解決するための手段)
上記課題を解決するために、本発明の表示装置は、各々が分割された複数の副絵素を含む複数の表示絵素と、前記副絵素との間で補助容量を形成する複数の補助容量配線と、前記補助容量配線に補助容量駆動信号を供給して前記補助容量を駆動する補助容量線駆動装置と、を備える。この表示装置では、前記補助容量線駆動装置に、前記補助容量配線と接続する複数の第1接続端子が設けられており、前記補助容量配線は、互いに異なる前記第1接続端子に接続されている。
この表示装置では、各補助容量配線が補助容量線駆動装置と個別に接続されており、補助容量駆動信号が補助容量線駆動装置から各補助容量配線に直接供給される。これにより、補助容量駆動信号の伝搬遅延及び伝搬遅延差の発生を抑制することができ、表示不良を抑制することができる。また、この表示装置では、補助容量駆動信号を伝搬するために、補助容量配線間に幹配線を設ける必要もなければ、補助容量駆動信号の伝搬遅延の発生を抑制するために、その幹配線を幅広に設ける必要もない。これによって、表示絵素以外の領域である額縁領域を狭小化することができる。
1つの表示絵素を構成する複数の副絵素は、互いに異なる前記補助容量配線との間で補助容量を形成していてもよい。
上記の表示装置によれば、1つの表示絵素を構成する各副絵素に対応する補助容量を別々に制御することができ、これによる表示上の効果、例えばγ特性の視覚依存性改善に伴う視野角拡大等の効果を得ることができる。
前記補助容量線駆動装置は、前記複数の補助容量配線に含まれる第1補助容量配線群に第1補助容量駆動信号を供給しており、前記第1補助容量配線群が、第1幹配線によって接続されていてもよい。
上記の表示装置によれば、第1幹配線を設けることで、第1補助容量配線群に供給される第1補助容量駆動信号を同期させることができる。これにより、第1補助容量駆動信号の伝搬差異の発生を抑制することができ、表示特性を向上させることができる。第1幹配線は、第1補助容量駆動信号を同期させるためのものであり、第1補助容量駆動信号を伝搬する必要がない。そのため、補助容量駆動信号を伝搬する従来の幹配線に比べて、第1幹配線を幅狭に設けることができ、額縁領域を狭小化することができる。
前記表示絵素に接続される複数の走査線と、前記走査線に走査線駆動信号を供給して前記表示絵素を駆動する走査線駆動装置と、を更に備えていてもよい。この場合、前記走査線と前記補助容量配線は、共に第1方向に延びており、前記補助容量線駆動装置と前記走査線駆動装置は、前記複数の表示絵素に対して前記第1方向の第1端部側に配置されていることが好ましい。
上記の表示装置によれば、補助容量線駆動装置と補助容量配線を接続する額縁領域と、走査線駆動装置と走査線を接続する額縁領域と、を共通化することができ、額縁領域を狭小化することができる。
前記補助容量線駆動装置と前記走査線駆動装置は、前記複数の表示絵素に対して前記第1方向の両端部側に配置されていてもよい。
上記の表示装置によれば、補助容量配線及び走査線に両側から各駆動信号を供給することができ、駆動信号の伝搬遅延を抑制することができる。
前記補助容量線駆動装置と前記走査線駆動装置は、同一の表示絵素駆動装置内に形成されていてもよい。
上記の表示装置によれば、電源電位等、補助容量線駆動装置及び走査線駆動装置に共通して供給される信号等の配線を共通化することができ、額縁領域を狭小化することができる。また、表示装置を製造する際に、補助容量線駆動装置及び走査線駆動装置を補助容量配線及び走査線に接続する作業を簡略化することができる。
前記走査線駆動装置は、前記走査線と接続する複数の第2接続端子を更に備えていてもよい。この場合、前記第1接続端子と前記第2接続端子は、前記第1方向と異なる第2方向において、各々が接続する前記補助容量配線及び前記走査線の前記第2方向における配列に基づいて配置されていることが好ましい。
上記の表示装置によれば、第1接続端子と補助容量配線、及び第2接続端子と走査線を、配線等を用いて接続する際に、これらの配線同士が重なり合うことが抑制され、額縁領域を狭小化することができる。
接続装置と、複数の第1接続線と、複数の第2接続線と、を更に備えていてもよい。また、前記走査線駆動装置は、前記走査線と接続する複数の第2接続端子が設けられており、前記接続装置は、前記第1接続線を介して前記第1接続端子に接続する複数の第3接続端子と、前記第2接続線を介して前記第2接続端子に接続する複数の第4接続端子と、前記補助容量配線に接続するとともに前記接続装置内において前記第3接続端子に接続する複数の第5接続端子と、前記走査線に接続するとともに前記接続装置内において前記第4接続端子に接続する複数の第6接続端子と、が設けられていてもよい。この場合、前記第3接続端子と前記第4接続端子は、前記第1方向と異なる第2方向において、各々が接続する前記第1接続端子及び前記第2接続端子の前記第2方向における配置に基づいて配置され、前記第5接続端子と前記第6接続端子は、各々が接続する前記補助容量配線及び前記走査線の前記第2方向における配列に基づいて配置されていることが好ましい。
上記の表示装置によれば、接続装置を用いることで、第1接続端子と第3接続端子、及び第2接続端子と第4接続端子を、接続線を用いて接続する際に、これらの接続線同士が重なり合うことが抑制される。また、第5接続端子と補助容量配線、及び第6接続端子と走査線を、配線等を用いて接続する際に、これらの配線同士が重なり合うことが抑制される。これによって、額縁領域を狭小化することができる。
前記補助容量配線と前記補助容量駆動装置の間に配置され、前記補助容量配線及び前記補助容量駆動装置に接続する複数の第2幹配線と、複数の第3接続線と、を更に備えていてもよい。この場合、前記第1接続端子は、前記第3接続線を介して前記第2幹配線にそれぞれ接続されており、前記第3接続線が前記第2幹配線に接続する第1位置と、前記補助容量配線が前記第2幹配線に接続する第2位置と、が互いに異なることが好ましい。
上記の表示装置によれば、第1接続端子の配置と、補助容量配線の配列が対応しない場合でも、第1位置と第2位置の違いを利用することで、第3接続線を用いていずれか一方の並び順を変換することができ、第1接続端子と補助容量配線との接続が容易となる。
本発明の表示装置は、各補助容量配線が補助容量線駆動装置と個別に接続される場合に限られず、例えば補助容量配線の配線材料等から算出される配線抵抗等によって決定される基準本数内の補助容量配線が接続された補助容量配線群が補助容量線駆動装置と個別に接続されるのであれば、同等の効果を得ることができる。
本発明の表示装置は、各々が分割された複数の副絵素を含む複数の表示絵素と、前記副絵素との間で補助容量を形成する複数の補助容量配線と、前記補助容量配線に補助容量駆動信号を供給して補助容量を駆動する補助容量線駆動装置と、複数の第3幹配線と、を備えていてもよい。この表示装置では、前記複数の補助容量配線は、前記第3幹配線によって予め決められた基準本数の補助容量配線が接続されて複数の第2補助容量配線群が設けられており、前記補助容量線駆動装置には、前記各補助容量配線に接続する複数の第1接続端子が設けられており、前記各第2補助容量配線群は、互いに異なる前記第1接続端子に接続されている。この表示装置において、前記基準本数は、例えば2本である。
この表示装置では、各第2補助容量配線群が補助容量線駆動装置と個別に接続されており、補助容量駆動信号が補助容量線駆動装置から各第2補助容量配線群に直接供給される。これにより、補助容量駆動信号の伝搬遅延及び伝搬遅延差の発生を抑制することができ、表示不良を抑制することができる。また、この表示装置では、第3幹配線は、予め決められた基準本数の補助容量配線にのみ補助容量駆動信号を伝搬すればよく、基準本数に応じて決定される基準幅以下となるように幅狭に設けることによる狭小化の効果と、第3幹配線と補助容量線駆動装置を接続する配線数を減らすことによる狭小化の効果の両効果を好適に含めることで、額縁領域を好適に狭小化することができる。
前記補助容量線駆動装置は、前記補助容量駆動信号を、オーバーシュート駆動により出力してもよい。
この表示装置によれば、各補助容量配線に接続される補助容量が充電される時間を短縮することができ、副絵素の駆動を高速化することができる。これにより、補助容量配線の増加に起因して、各補助容量配線に対する補助容量駆動信号の供給時間が短くなる場合においても、表示上の効果、例えば視野角拡大等の効果を確実に得ることができる。
(発明の効果)
本発明によれば、表示装置において、表示不良の抑制と、額縁領域の狭小化の両方を実現することができる。
実施形態1の表示装置10の構成を示す図である。 絵素40の等価回路を示す図である。 補助容量信号を示すグラフである。 実施形態2の液晶パネル20の構成を示す図である。 実施形態3の液晶パネル20の構成を示す図である。 実施形態4の液晶パネル20の構成を示す図である。 実施形態5の液晶パネル20の構成を示す図である。 実施形態6の液晶パネル20の構成を示す図である。 実施形態7の液晶パネル20の構成を示す図である。 実施形態8の液晶パネル20の構成を示す図である。 オーバーシュート駆動により出力される補助容量信号を示すグラフである。
<実施形態1>
本発明の実施形態1を、図面を参照して説明する。
1. 表示装置の構成
図1に示すように、表示装置10は、制御回路12と表示部14とバックライト制御回路16とを含む。表示部14は、液晶パネル20とバックライトユニット90を含んで構成される。
制御回路12は、外部装置(図示されていない)から供給される入力画像Gに基づいて液晶パネル20を駆動する。バックライト制御回路16は、バックライトユニット90を駆動する。バックライト制御回路16は、制御回路12と連動してバックライトユニット90を駆動しても良ければ、制御回路12と独立してバックライトユニット90を駆動しても良い。
液晶パネル20には、複数の絵素40が設けられた表示領域22の周辺に額縁領域24が広がっている。液晶パネル20の外周部には、信号線28に表示信号を印加するソースドライバ26と、走査線32に走査線駆動信号(走査線信号)を印加するゲートドライバ(走査線駆動装置の一例)30と、補助容量配線36に補助容量駆動信号(補助容量信号)を印加する補助容量ドライバ(補助容量駆動装置の一例)34とがCOF(chip on film)実装されている。信号線28、走査線32、補助容量配線36は、対応するドライバ26、30、24の出力端子に接続されるとともに、額縁領域24を通って表示領域22まで延び、各絵素40に接続されている。
図2に、絵素40の等価回路を示す。表示領域22には、紙面上の左右方向(以後、第1方向と呼ぶ)に複数の走査線32及び複数の補助容量配線36が延びており、紙面上の上下方向(以後、第2方向と呼ぶ)に信号線28が延びており、絵素40はこれらの配線28、32、36に沿って形成されている。絵素40には、各々2つの副絵素42が形成されており、各副絵素42は、スイッチ装置44とピクセル電極46と容量電極52を含む。スイッチ装置44には、スイッチ電極44Aとデータ電極44B、44Cが設けられている。スイッチ電極44Aは、対応する走査線32に接続されている。一方のデータ電極44Bは、対応する信号線28に接続されている。他方のデータ電極44Cは、ピクセル電極46及び容量電極52に接続されている。
ピクセル電極46は、液晶パネル20に封入された液晶分子を介して対向電極48に対向配置され、対向電極48との間にピクセル容量50を形成している。容量電極52は、対応する補助容量配線36に接続された対向電極54に対向配置され、対向電極54との間に補助容量56を形成している。副絵素42では、ピクセル容量50と補助容量56が並列に接続されている。そのため、各副絵素42のピクセル電極46に対向する領域の液晶分子に印加される電圧は、スイッチ装置44を介してピクセル電極46(容量電極52)に印加される表示信号や、対向電極48に印加される対向電位Vcomの他、対向電極54に印加される補助容量信号によって変化する。つまり、当該液晶分子の偏向は、補助容量信号に基づいて変化し、これによって、絵素40(副絵素42)の光透過率及び視野角が変化する。
絵素40A、40Bは、同一の信号線28に接続されている一方、お互いに異なる走査線32A、32Bに接続されている。走査線32Aは、絵素40Aに含まれる副絵素42A、42Bの各スイッチ装置44に接続されるとともに、ゲートドライバ30の出力端子60Aに接続されている。走査線32Bは、絵素40Bに含まれる副絵素42C、42Dの各スイッチ装置44に接続されるとともに、ゲートドライバ30の出力端子60Bに接続されている。走査線32A、32Bは、ゲートドライバ30のお互いに異なる出力端子60に接続されている。
副絵素42A〜42Dは、お互いに異なる補助容量配線36A〜36Dに接続されている。補助容量配線36Aは、副絵素42Aの対向電極54に接続されるとともに、補助容量ドライバ34の出力端子64Aに接続されている。補助容量配線36Bは、副絵素42Bの対向電極54に接続されるとともに、補助容量ドライバ34の出力端子64Bに接続されている。すなわち、1つの絵素40Aに含まれる副絵素42A、42Bは、お互いに異なる補助容量配線36A、36Bとの間で補助容量56を形成している。また、補助容量配線36A、36Bは、補助容量ドライバ34のお互いに異なる出力端子64に接続されている。尚、絵素40Bに含まれる副絵素42C、42Dについても同様であり、重複した説明を省略する。
バックライトユニット90は、液晶パネル20の背面に配置されている。バックライトユニット90は、拡散板92と、光源であるLED94(Light Emitting Diode:発光ダイオード)を備えている。LED94は、拡散板92の背面に対向して配置されている。拡散板92は、その主面が液晶パネル20に対向して配置されている。拡散板92では、LED94からの光が背面から入射され、その入射された光が拡散を伴って透過し、該拡散した光を液晶パネル20に対向する主面から当該液晶パネル20に照射している。バックライトユニット90は、その奥行側の背面部にLED64が配置され、その前面に拡散板92を配してなる、いわゆる直下型とされている。
2.表示装置の制御
制御回路12は、表示部14の液晶パネル20を駆動する際、ゲートドライバ30を制御し、走査線32に走査線信号を出力させるとともに、ソースドライバ26を制御し、信号線28に表示信号を出力させる。各絵素40では、走査線信号によってスイッチ装置44がオンに切り替わっている間に表示信号が入力されると、スイッチ装置44を介して表示信号がピクセル電極46及び容量電極52に入力される。さらに制御回路12は、補助容量ドライバ34を制御し、走査線信号の出力に同期させて補助容量配線36に補助容量信号を出力させ、対向電極54に補助容量信号を入力する。これにより、副絵素42では、表示信号、補助容量信号、ピクセル容量50と補助容量56の容量比等に基づいて液晶分子に印加される電圧が決定され、液晶分子の偏向が変化する。これにより、絵素40が所望の光透過率に設定される。
また、図3に示すように、制御回路12は、補助容量ドライバ34から補助容量配線36に補助容量信号を出力させる際に、各補助容量配線36に対して異なる補助容量信号を出力させる。これにより、1つの絵素40を構成する各副絵素42では、液晶分子に異なる電圧が印加される。これにより、各副絵素42が異なる視野角に設定され、絵素40全体として所望の視野角に設定される。
3.本実施形態の効果
(1)本実施形態の表示装置10では、各補助容量配線36が補助容量ドライバ34と個別に接続されており、補助容量信号が補助容量ドライバ34から各補助容量配線36に直接供給される。これにより、補助容量信号の伝搬遅延及び伝搬遅延差の発生を抑制することができ、表示不良を抑制することができる。また、本実施形態の表示装置10では、補助容量信号を補助容量配線間で伝搬するために、額縁領域24に幹配線を設ける必要がない。これによって、額縁領域24を狭小化することができる。
(2)本実施形態の表示装置10では、1つの絵素40を構成する各副絵素42に対応する補助容量56を別々に制御することができ、これによる表示上の効果、例えばγ特性の視覚依存性改善に伴う視野角拡大等の効果を得ることができる。
<実施形態2>
実施形態2を、図4を用いて説明する。図4に示すように、本実施形態の表示装置10は、液晶パネル20の額縁領域24に幹配線66が設けられている点で実施形態1の表示装置10と異なる。
補助容量配線36に印加される補助容量信号は、各絵素40に所望の光透過率及び視野角を設定できる場合、すべての補助容量配線36に異なる補助容量信号を印加する必要はなく、例えば一定本数毎の補助容量配線36に同一の補助容量信号を印加することで、補助容量信号を生成する補助容量ドライバ34の構成を単純化することができる。
本実施形態では、図4に示すように、同一の補助容量信号が与えられる補助容量配線36を幹配線(第1幹配線の一例)66を用いて接続しておく。これにより、補助容量ドライバ34から印加される同一の補助容量信号が同期して出力される。
1.本実施形態の効果
(1)本実施形態の表示装置10では、幹配線66を設けることで、同一の補助容量信号を同期して出力することができる。これにより、補助容量信号の伝搬差異の発生が抑制され、表示装置10の表示特性を向上させることができる。なお、幹配線66は、補助容量駆動信号を同期させるためのものであり、補助容量駆動信号を伝搬する必要がない。そのため、補助容量駆動信号を伝搬する従来の幹配線に比べて、幹配線66を幅狭に設けることができ、額縁領域24を狭小化することができる。
<実施形態3>
実施形態3を、図5を用いて説明する。図5に示すように、本実施形態の表示装置10は、ゲートドライバ30と補助容量ドライバ34が液晶パネル20の表示領域22に対して第1方向の同一側に配置されている点で実施形態2の表示装置10と異なる。
1.本実施形態の効果
(1)本実施形態の表示装置10では、ゲートドライバ30と走査線32を接続するための額縁領域24と、補助容量ドライバ34と補助容量配線36を接続するための額縁領域24と、を共通化することができ、額縁領域24を狭小化することができる。
<実施形態4>
実施形態4を、図6を用いて説明する。図6に示すように、本実施形態の表示装置10は、ゲートドライバ30と補助容量ドライバ34が液晶パネル20の表示領域22に対して第1方向の同一側に配置されている点で実施形態3の表示装置10と異なる。
1.本実施形態の効果
(1)本実施形態の表示装置10では、補助容量配線36及び走査線32に両側から各駆動信号を印加することができ、駆動信号の伝搬遅延を抑制することができる。
<実施形態5>
実施形態5を、図7を用いて説明する。図7に示すように、本実施形態の表示装置10は、ゲートドライバ30と補助容量ドライバ34に代わって、これらのドライバ30、34の機能を兼ね備えた表示絵素ドライバ(表示絵素駆動装置)38が液晶パネル20の外周部に実装されている点で実施形態3の表示装置10と異なる。尚、表示絵素ドライバ38は、液晶パネル20の表示領域22に対して第1方向の片側のみに配置されていても良ければ、第1方向の両側に配置されていても良い。
1.表示装置の構成
表示絵素ドライバ38は、ゲートドライバ30と補助容量ドライバ34の機能を兼ね備えており、走査線32に走査線信号を印加するための出力端子60と、補助容量配線36に補助容量信号を印加するための出力端子64と、を備えている。出力端子60、64は、第2方向に並んで配されている。本実施形態では、出力端子60、64の第2方向における順番は、表示絵素ドライバ38が実装される液晶パネル20の対応する走査線32と補助容量配線36の第2方向における順番に等しい。
2.本実施形態の効果
(1)本実施形態の表示装置10では、電源電位等、制御回路12からゲートドライバ30及び補助容量ドライバ34に供給される信号等の配線を共通化することができ、これらの配線が設けられる額縁領域24を狭小化することができる。
(2)本実施形態の表示装置10では、出力端子60と走査線32を接続する配線70と、出力端子64と補助容量配線36を接続する配線74と、が重なり合うことを抑制することができる。これにより、これらの配線70、74の距離を短くすることができ、額縁領域24を狭小化することができる。また、配線70、74の重なりに起因した信号電位の揺らぎ等の発生を抑制することができ、表示特性を向上させることができる。
<実施形態6>
実施形態6を、図8を用いて説明する。図8に示すように、本実施形態の表示装置10は、表示絵素ドライバ38と表示領域22の間に接続チップ(接続装置の一例)82がCOG(chip on glass)実装されている点で実施形態5の表示装置10と異なる。
1.表示装置の構成
表示絵素ドライバ38では、実施形態5のように、出力端子60と出力端子64の第2方向における順番が、表示絵素ドライバ38が実装される液晶パネル20の対応する走査線32と補助容量配線36の第2方向における順番に等しいことが好ましいものの、ドライバの小型化が要望から、必ずしも出力端子60と出力端子64を上記のように配置することができないことがある。例えば図8は、表示絵素ドライバ38のうち、出力端子60が第2方向の一方側(上側)にまとめて配置され、出力端子64が第2方向の他方側(下側)にまとめて配置された例である。このような場合でも、額縁領域24の狭小化や、表示特性の向上のため、配線同士が重なり合うことを抑制したいという要望がある。
本実施形態では、図8に示すように、表示絵素ドライバ38と表示領域22の間に接続チップ82を配置し、この接続チップ82を介して出力端子60と走査線32を接続するとともに、出力端子64と補助容量配線36を接続する。接続チップ82には、入力端子76、78と出力端子80、84が形成されている。
入力端子76、78は、接続チップ82を液晶パネル20に実装した状態で、接続チップ82の表示絵素ドライバ38側に配置されている。入力端子76は、配線70を介して表示絵素ドライバ38の出力端子60に接続されている。また、入力端子78は、配線74を介して表示絵素ドライバ38の出力端子64に接続されている。入力端子76、78の第2方向における順番は、出力端子60、64の第2方向における順番に等しい。そのため、本実施形態の液晶パネル20では、表示絵素ドライバ38と接続チップ82の間で配線70、74が重なり合うことが抑制される。
出力端子80、84は、接続チップ82を液晶パネル20に実装した状態で、接続チップ82の表示領域22側に配置されている。出力端子80は、配線70を介して走査線32に接続されている。また、出力端子80は、配線74を介して補助容量配線36に接続されている。出力端子80、84の第2方向における順番は、液晶パネル20の対応する走査線32と補助容量配線36の第2方向における順番に等しい。そのため、本実施形態の液晶パネル20では、接続チップ82と表示領域22の間で配線70、74が重なり合うことが抑制される。
2.本実施形態の効果
(1)本実施形態の表示装置10では、表示絵素ドライバ38の出力端子60、64に対応させて入力端子78、80が配置され、走査線32及び補助容量配線36に対応させて出力端子84、80が配置された接続チップ82を用いることで、接続チップ82を用いることで配線70、74が重なり合うことが抑制され、接続チップ82を用ない場合に比べて額縁領域24を狭小化することができるとともに、表示特性を向上させることができる。
<実施形態7>
実施形態7を、図9を用いて説明する。図9に示すように、本実施形態の表示装置10は、接続チップ82に代えて幹配線(第2幹配線の一例)86を介して出力端子64と補助容量配線36を接続する点で実施形態6の表示装置10と異なる。尚、本実施形態では、出力端子60と走査線32は、配線70を介して直接的に接続される。
1.表示装置の構成
幹配線86は、第1位置L1において表示絵素ドライバ38の出力端子64に接続する配線74と接続しており、第2位置L2において補助容量配線36に接続している。本実施形態では、配線70、74の重なり合りを抑制し、出力端子60と走査線32を、配線70を介して直接的に接続している。そのため、図9に示すように、出力端子60、64の第2方向における順番によっては、第1位置L1と第2位置L2が配線70及び走査線32に対して第2方向の異なる側に配置されてしまうことがある。つまり、幹配線88において、第1位置L1と第2位置L2がお互いに異なる位置となることがある。
本実施形態では、このような場合に、幹配線86を介して第1位置L1と第2位置L2の間に補助容量信号を伝搬する。そのため、本実施形態の幹配線86は、第2方向に補助容量信号を伝搬する点で、補助容量信号の同期を取るための実施形態2の幹配線66と異なる。その一方、本実施形態の表示装置10は、出力端子64と補助容量配線36が1対1に対応している点で実施形態1〜6の表示装置10に等しい。
2.本実施形態の効果
(1)本実施形態の表示装置10では、第1位置L1と第2位置L2を幹配線88の異なる位置に配置することで、出力端子60と走査線32を直接的に接続した場合でも、配線70、74が重なり合うことが抑制され、額縁領域24を狭小化することができるとともに、表示特性を向上させることができる。
(2)本実施形態の表示装置10では、幹配線86を介して第2方向に補助容量信号を伝搬する必要があり、実施形態2の幹配線66に比べて幅広となるものの、出力端子64と補助容量配線36は1対1に対応しており、幹配線86を介して1つの出力端子64から複数の補助容量配線36に補助容量信号を伝搬する必要がない。そのため、1つの出力端子64から複数の補助容量配線36に補助容量信号を伝搬する従来の幹配線に比べて、幹配線86を幅狭に設けることができ、額縁領域24を狭小化することができる。
<実施形態8>
実施形態8を、図10を用いて説明する。図10に示すように、本実施形態の表示装置10は、1つの出力端子64が、液晶パネル20の2本の補助容量配線36に対応している点で実施形態7の表示装置10と異なる。
1.表示装置の構成
表示装置10では、補助容量配線36が表示絵素ドライバ38と個別に接続されることで、補助容量信号の伝搬遅延及び伝搬遅延差の発生を抑制することができる。しかし、補助容量信号の伝搬遅延及び伝搬遅延差の発生を抑制できるか否かは、補助容量配線36の配線抵抗や伝搬する補助容量信号の電位レベル等によって異なり、出力端子64と補助容量配線36が1対1に対応しているだけでなく、出力端子64と補助容量配線36が1対N(N=2、3・・・)に対応している場合にも、補助容量信号の伝搬遅延及び伝搬遅延差の発生を抑制できる場合がある。
本実施形態では、補助容量配線36の配線抵抗や伝搬する補助容量信号の電位レベル等から補助容量信号の伝搬遅延及び伝搬遅延差の発生を抑制できる補助容量配線36の基準本数N(本実施形態ではN=2)を決定しておき、この基準本数Nの補助容量配線36に1つの出力端子64から補助容量信号を印加する。
もちろん、基準本数N以下の補助容量配線36に1つの出力端子64から補助容量信号を印加した場合でも、補助容量信号の伝搬遅延及び伝搬遅延差の発生を抑制することができる。しかし、1つの出力端子64からN本の補助容量配線36に補助容量信号を印加することで、出力端子64と補助容量配線36を接続する配線74の本数を減らすことができ、額縁領域24を狭小化することができる。
また、同一の出力端子64から補助容量信号が印加される基準本数Nの補助容量配線36は、幹配線(第3幹配線の一例)88を介して互いに接続され、幹配線88に接続する配線74を介して出力端子64に接続される。そのため、本実施形態の幹配線88は、第2方向に補助容量信号を伝搬する点で実施形態7の幹配線86と等しいものの、補助容量信号を伝搬する補助容量配線36が複数である点で実施形態7の幹配線86と異なる。幹配線88は複数の補助容量配線36に補助容量信号を伝搬するため、単数の補助容量配線36に補助容量信号を伝搬する幹配線86に比べて幅広となり、額縁領域24が増大するとも考えられる。
本実施形態では、幹配線86は、予め決められた基準本数Nの補助容量配線36にのみ補助容量駆動信号を伝搬し、幹配線86の線幅が、基準本数Nに応じて決定される基準幅W以下となるようにすることで、幹配線86の幅広化により額縁領域24が増大することを抑制する。本実施形態では、幹配線86の幅広化により額縁領域24が増大することを抑制しつつ、配線74の減数により額縁領域24を狭小化することで、全体として額縁領域24を狭小化することが可能である。
2.本実施形態の効果
(1)本実施形態の表示装置10では、表示絵素ドライバ38の出力端子64が液晶パネル20等から決定される基準本数Nの補助容量配線36に接続されており、補助容量駆動信号が表示絵素ドライバ38から基準本数Nの補助容量配線36に直接供給される。基準本数Nは、補助容量駆動信号の伝搬遅延及び伝搬遅延差の発生を抑制できる本数に決定されていることから、1つの出力端子64から複数の補助容量配線36に補助容量信号を印加した場合でも、補助容量駆動信号の伝搬遅延及び伝搬遅延差の発生が発生することを抑制することができる。
(2)本実施形態の表示装置10では、幹配線88は、予め決められた基準本数Nの補助容量配線にのみ補助容量駆動信号を伝搬すればよく、幹配線86の線幅が基準幅W以下に制御される。これによって、額縁領域24を狭小化することができる。
(3)本実施形態の表示装置10では、所定の線幅の幹配線86を設ける必要があるものの、幹配線86を所定の線幅に制限して設けるとともに、出力端子64と幹配線86を接続する配線74を減数することで、好適に額縁領域24を狭小化することができる。
<他の実施形態>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
(1)上記実施形態では、補助容量信号がオーバーシュート駆動により出力されてもよい。図11は、オーバーシュート駆動により出力された補助容量信号の波形を示す。
この補助容量信号では、信号の立ち上がりから所定期間T1経過後までの間において、第1到達レベルVHよりも数V高い電位が印加されるとともに、信号の立ち下がりから所定期間T2経過後までの間において、第2到達レベルVLよりも数V低い電位が印加される。つまり、補助容量駆動信号の立ち上がりにおいては、出力されるべき電位より高い電位を一旦出力し、その後、目的の電位を出力する。同様に、補助容量駆動信号の立ち下がり時においては、出力されるべき電位より低い電位を一旦出力し、その後、目的の電位を出力する。これにより、補助容量56の充電時間を早め、副絵素42の駆動を高速化することができる。そして、これにより、補助容量配線36に対する補助容量駆動信号の供給時間が短くなる場合においても、補助容量信号を印加する効果、例えば視野角拡大等の効果を確実に得ることができる。
10…表示装置、12…制御回路、14…表示部、16…バックライト制御回路、20…液晶パネル、22…表示領域、24…額縁領域、26…ソースドライバ、28…信号線、30…ゲートドライバ、32…走査線、34…補助容量ドライバ、36…補助容量配線、38…表示絵素ドライバ、40…絵素、42…副絵素、46…ピクセル電極、50…ピクセル容量、52…容量電極、56…補助容量、60、64、80、84…出力端子、66、86、88…幹配線、76、78…入力端子、82…接続チップ、90…バックライトユニット、92…拡散板、92…LED、L1…第1位置、L2…第2位置、N…基準本数、W…基準幅

Claims (12)

  1. 各々が、分割された複数の副絵素を含む複数の表示絵素と、
    前記副絵素との間で補助容量を形成する複数の補助容量配線と、
    前記補助容量配線に補助容量駆動信号を供給して前記補助容量を駆動する補助容量線駆動装置と、を備え、
    前記補助容量線駆動装置には、前記補助容量配線と接続する複数の第1接続端子が設けられており、
    前記補助容量配線は、互いに異なる前記第1接続端子に接続されていることを特徴とする表示装置。
  2. 1つの表示絵素を構成する複数の副絵素は、互いに異なる前記補助容量配線との間で補助容量を形成していることを特徴とする請求項1に記載の表示装置。
  3. 前記補助容量線駆動装置は、前記複数の補助容量配線に含まれる第1補助容量配線群に第1補助容量駆動信号を供給しており、
    前記第1補助容量配線群は、第1幹配線によって接続されていることを特徴とする請求項1または請求項2に記載の表示装置。
  4. 前記表示絵素に接続される複数の走査線と、
    前記走査線に走査線駆動信号を供給して前記表示絵素を駆動する走査線駆動装置と、を備え、
    前記走査線と前記補助容量配線は、共に第1方向に延びており、
    前記補助容量線駆動装置と前記走査線駆動装置は、前記複数の表示絵素に対して前記第1方向の第1端部側に配置されていることを特徴とする請求項1ないし請求項3のいずれか一項に記載の表示装置。
  5. 前記補助容量線駆動装置と前記走査線駆動装置は、前記複数の表示絵素に対して前記第1方向の両端部側に配置されていることを特徴とする請求項4に記載の表示装置。
  6. 前記補助容量線駆動装置と前記走査線駆動装置は、同一の表示絵素駆動装置内に形成されていることを特徴とする請求項4または請求項5に記載の表示装置。
  7. 前記走査線駆動装置は、前記走査線と接続する複数の第2接続端子を備え、
    前記第1接続端子と前記第2接続端子は、前記第1方向と異なる第2方向において、各々が接続する前記補助容量配線及び前記走査線の前記第2方向における配列に基づいて配置されていることを特徴とする請求項6に記載の表示装置。
  8. 接続装置と、複数の第1接続線と、複数の第2接続線と、を備え、
    前記走査線駆動装置は、前記走査線と接続する複数の第2接続端子が設けられており、
    前記接続装置は、前記第1接続線を介して前記第1接続端子に接続する複数の第3接続端子と、前記第2接続線を介して前記第2接続端子に接続する複数の第4接続端子と、前記補助容量配線に接続するとともに前記接続装置内において前記第3接続端子に接続する複数の第5接続端子と、前記走査線に接続するとともに前記接続装置内において前記第4接続端子に接続する複数の第6接続端子と、が設けられており、
    前記第3接続端子と前記第4接続端子は、前記第1方向と異なる第2方向において、各々が接続する前記第1接続端子及び前記第2接続端子の前記第2方向における配置に基づいて配置され、前記第5接続端子と前記第6接続端子は、各々が接続する前記補助容量配線及び前記走査線の前記第2方向における配列に基づいて配置されていることを特徴とする請求項6に記載の表示装置。
  9. 前記補助容量配線と前記補助容量駆動装置の間に配置され、前記補助容量配線及び前記補助容量駆動装置に接続する複数の第2幹配線と、複数の第3接続線と、を備え、
    前記第1接続端子は、前記第3接続線を介して前記第2幹配線にそれぞれ接続されており、
    前記第3接続線が前記第2幹配線に接続する第1位置と、前記補助容量配線が前記第2幹配線に接続する第2位置と、は互いに異なることを特徴とする請求項1ないし請求項6のいずれか一項に記載の表示装置。
  10. 各々が、分割された複数の副絵素を含む複数の表示絵素と、
    前記副絵素との間で補助容量を形成する複数の補助容量配線と、
    前記補助容量配線に補助容量駆動信号を供給して補助容量を駆動する補助容量線駆動装置と、
    複数の第3幹配線と、を備え、
    前記複数の補助容量配線は、前記第3幹配線によって予め決められた基準本数の補助容量配線が接続されて複数の第2補助容量配線群が設けられており、
    前記補助容量線駆動装置には、前記各補助容量配線に接続する複数の第1接続端子が設けられており、
    前記各第2補助容量配線群は、互いに異なる前記第1接続端子に接続されていることを特徴とする表示装置。
  11. 前記基準本数は、2本であることを特徴とする請求項10に記載の表示装置。
  12. 前記補助容量線駆動装置は、前記補助容量駆動信号を、オーバーシュート駆動により出力することを特徴とする請求項1ないし請求項11のいずれか一項に記載の表示装置。
JP2012541814A 2010-11-02 2011-10-26 表示装置 Expired - Fee Related JP5538559B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012541814A JP5538559B2 (ja) 2010-11-02 2011-10-26 表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010246478 2010-11-02
JP2010246478 2010-11-02
JP2012541814A JP5538559B2 (ja) 2010-11-02 2011-10-26 表示装置
PCT/JP2011/074607 WO2012060254A1 (ja) 2010-11-02 2011-10-26 表示装置

Publications (2)

Publication Number Publication Date
JPWO2012060254A1 true JPWO2012060254A1 (ja) 2014-05-12
JP5538559B2 JP5538559B2 (ja) 2014-07-02

Family

ID=46024370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012541814A Expired - Fee Related JP5538559B2 (ja) 2010-11-02 2011-10-26 表示装置

Country Status (4)

Country Link
US (1) US9202436B2 (ja)
JP (1) JP5538559B2 (ja)
CN (1) CN103189791B (ja)
WO (1) WO2012060254A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101952936B1 (ko) * 2012-05-23 2019-02-28 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN204302636U (zh) * 2015-01-07 2015-04-29 京东方科技集团股份有限公司 一种显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3660886B2 (ja) * 2000-03-31 2005-06-15 シャープ株式会社 液晶表示装置
JP4050100B2 (ja) * 2002-06-19 2008-02-20 シャープ株式会社 アクティブマトリクス基板および表示装置
JP2006284787A (ja) * 2005-03-31 2006-10-19 Sharp Corp 液晶表示装置
WO2007091365A1 (ja) * 2006-02-06 2007-08-16 Sharp Kabushiki Kaisha 表示装置、アクティブマトリクス基板、液晶表示装置、テレビジョン受像機
EP2284829A1 (en) * 2006-08-24 2011-02-16 Sharp Kabushiki Kaisha Liquid crystal display device
WO2008023602A1 (fr) * 2006-08-24 2008-02-28 Sharp Kabushiki Kaisha Écran à cristaux liquides
WO2008090660A1 (ja) * 2007-01-23 2008-07-31 Sharp Kabushiki Kaisha 液晶表示装置および液晶表示装置の駆動方法
JP4710953B2 (ja) * 2007-10-31 2011-06-29 カシオ計算機株式会社 液晶表示装置及びその駆動方法
JP4522445B2 (ja) 2007-12-12 2010-08-11 シャープ株式会社 表示装置
JP4478710B2 (ja) * 2007-11-21 2010-06-09 シャープ株式会社 表示装置
WO2009066591A1 (ja) * 2007-11-21 2009-05-28 Sharp Kabushiki Kaisha 表示装置及び走査線駆動装置
EP2219069B1 (en) * 2007-11-30 2013-05-15 Sharp Kabushiki Kaisha Liquid crystal display
EP2226788A4 (en) * 2007-12-28 2012-07-25 Sharp Kk DISPLAY CONTROL, DISPLAY ARRANGEMENT AND DISPLAY CONTROL PROCEDURE
CN102292669B (zh) * 2009-01-27 2014-07-02 夏普株式会社 液晶显示装置
JP5128703B2 (ja) * 2009-03-24 2013-01-23 シャープ株式会社 Tft基板及びこれを用いた液晶表示装置

Also Published As

Publication number Publication date
JP5538559B2 (ja) 2014-07-02
WO2012060254A1 (ja) 2012-05-10
US20130207884A1 (en) 2013-08-15
US9202436B2 (en) 2015-12-01
CN103189791B (zh) 2015-05-13
CN103189791A (zh) 2013-07-03

Similar Documents

Publication Publication Date Title
US10923052B2 (en) Liquid crystal display device
WO2018121307A1 (zh) 液晶显示器件
RU2565480C2 (ru) Дисплейное устройство и способ отображения
US10176772B2 (en) Display device having an array substrate
CN107481689B (zh) 图像处理装置及其处理方法
EP3086313A1 (en) Liquid crystal display
JP2016161920A (ja) 表示装置
KR20170001904A (ko) 다중 시각 표시 장치
JP2006259135A (ja) 表示装置およびカラーフィルタ基板
KR20090038369A (ko) 액정 표시 장치 및 액정 표시 장치의 화상 표시 방법
US20180059464A1 (en) Electro-optical device, electronic apparatus, and control method of electro-optical device
JP2013122588A (ja) 液晶駆動装置及びその駆動方法
JP5425977B2 (ja) 映像表示装置
KR20190014361A (ko) 표시 패널
US20130307839A1 (en) Liquid crystal display device having drive circuits with master/slave control
US20130181968A1 (en) Drive circuit of display device, display device, and method of driving display device
JP5117633B2 (ja) 液晶表示装置
JP2022182139A (ja) 液晶表示装置
JP5538559B2 (ja) 表示装置
JP2001343636A (ja) マトリクス型カラー表示装置
WO2012043408A1 (ja) 液晶表示装置、駆動方法、および、ディスプレイ装置
WO2011077802A1 (ja) 液晶駆動回路、それを備えた液晶表示装置、及び液晶駆動回路の駆動方法
KR20180009188A (ko) 표시패널 및 액정표시장치
JP2011164236A (ja) 表示装置
TW201939467A (zh) 源極驅動模組、顯示裝置以及顯示面板驅動方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140403

R150 Certificate of patent or registration of utility model

Ref document number: 5538559

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140428

LAPS Cancellation because of no payment of annual fees