JPWO2012043430A1 - 高周波モジュール - Google Patents

Abstract

小型でありながら、ハイパワーの送信信号がスイッチ素子に漏洩することのない高周波モジュールを実現する。積層体の天面には、スイッチ素子（ＳＷＩＣ）とデュプレクサ（ＤＵＰ）とが所定の距離を空けて実装されている。スイッチ素子（ＳＷＩＣ）とデュプレクサ（ＤＵＰ）との間には、送信系回路とは異なる回路に接続されたインダクタ（Ｌｍ）、抵抗器（Ｒ１，Ｒ２，Ｒ３）が実装されている。この際、インダクタ（Ｌｍ）、抵抗器（Ｒ１，Ｒ２，Ｒ３）は、スイッチ素子（ＳＷＩＣ）に接続する外部接続端子ＳＡがスイッチ素子（ＳＷＩＣ）側となり、高周波モジュール（１０）の外部接続用の電源系ポート電極（ＰＭＶｃ１，ＰＭＶｃ２，ＰＭＶｃ３）に接続する外部接続端子（ＳＢ）がデュプレクサ（ＤＵＰ）側となるように、実装されている。

Description

この発明は、複数の通信信号を共通アンテナで送受信する高周波モジュールに関する。

従来、それぞれに異なる周波数帯域を利用した複数の通信信号を共通アンテナで送受信する高周波モジュールが各種考案されている。このような高周波モジュールとして、例えば、特許文献１に記載の高周波モジュールは、スイッチＩＣおよびデュプレクサを備えている。

ここで、デュプレクサとは、一つの通信帯域における異なる周波数帯域を利用する送信信号と受信信号とを分波する回路素子である。例えば、特許文献１に記載のデュプレクサは、ＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）通信システムのうちの一つの通信帯域の送信信号入力ポートおよび受信信号出力ポートとアンテナ入出力ポート（具体的には、スイッチＩＣを介したアンテナ入出力ポート）との間に接続される。デュプレクサは、前記一つの通信帯域の送信信号を送信信号入力ポートからアンテナ入出力ポート側へ伝送し、前記一つの通信帯域の受信信号をアンテナ入出力ポート側から受信信号出力ポートへ伝送する。

特開２００８−１０９９５号公報

現在、通信機器の小型化に伴い、高周波モジュールも小型化が要求されている。このため、特許文献１に示すように、デュプレクサとスイッチ素子とを近接させて実装しなければならない場合が生じる。

しかしながら、デュプレクサには、ハイパワーの送信信号が入力されるので、デュプレクサからスイッチ素子側に送信信号の一部が漏洩するという問題が生じることがある。特に、スイッチ素子に駆動電圧および制御電圧を印加するための電源系端子に送信信号が漏洩し、駆動電圧や制御電圧に重畳した場合、スイッチ特性が劣化し、高周波モジュールとしての各特性が劣化してしまうことがある。

したがって、本発明の目的は、ハイパワーの送信信号がスイッチ素子に影響することなく、比較的小型に形成された高周波モジュールを実現することにある。

この発明は、共通端子に対して複数の個別端子を切り替えて接続するスイッチ素子と、一つの通信帯域における送信信号と受信信号とを分波するデュプレクサと、スイッチ素子およびデュプレクサが天面に実装され、底面に外部接続ポート用の電極が形成され、内層に高周波モジュールを構成する所定の電極パターンが形成された積層体と、を備える高周波モジュールに関する。この発明の高周波モジュールは、積層体の天面に実装される表面実装型の回路素子をさらに備える。この発明の高周波モジュールは、送信信号の伝送経路とは異なる箇所に接続される表面実装型の回路素子を、スイッチ素子とデュプレクサとの間に実装している。

この構成では、デュプレクサに入力されたハイパワーの送信信号が漏洩しても、デュプレクサとスイッチ素子との間に表面実装型の回路素子が介在することで、漏洩した送信信号がスイッチ素子に影響を与えることを抑制できる。

また、この発明の高周波モジュールでは、デュプレクサは、積層方向に沿って見た形状が略四角形である。デュプレクサは、各側辺の近傍に送信信号入力端子と共通端子と受信信号出力端子がそれぞれ形成されている。そして、デュプレクサは、送信信号入力端子および共通端子が近接する側辺と異なる側辺がスイッチ素子側になるように、実装されている。

この構成では、送信信号が伝搬する送信信号入力端子および共通端子が、スイッチ素子から、より離間される。これにより、スイッチ素子への送信信号の漏洩を、さらに抑制することができる。

また、この発明の高周波モジュールでは、デュプレクサは、送信信号入力端子が近接する側辺がスイッチ素子側と反対側になるように、実装されている。

この構成では、デュプレクサの送信信号入力端子とスイッチＩＣのとの位置関係を、より具体的に示している。そして、デュプレクサにおいて、最も電力の大きい信号が入力される送信信号入力端子が、スイッチ素子と反対側に配置されることで、スイッチ素子への送信信号の漏洩を、さらに抑制することができる。

また、この発明の高周波モジュールでは、外部接続ポート用の電極は、送信信号を外部から入力する送信信号入力ポート用の電極を含む。送信信号入力端子と送信信号入力ポート用の電極とは、積層体を平面視した状態で、少なくとも一部が重なるように、デュプレクサが実装されている。

この構成では、積層体の天面に形成されたデュプレクサの送信信号入力端子が実装される電極と、積層体の底面に形成された送信信号入力ポート用の電極とが、積層体を平面視した状態で略同じ位置となる。したがって、通常の積層方向に沿った引き回しを行えば、デュプレクサの送信信号入力端子が実装される電極と送信信号入力ポート用の電極とを接続する内層の送信系の電極パターンを短くすることができる。したがって、送信系の電極パターンが、他の電極パターン、例えばスイッチ素子に接続する電極パターンに対する不要な電磁結合および静電結合を抑制できる。これにより、スイッチ素子への送信信号の漏洩を、さらに抑制することができる。

また、この発明の高周波モジュールでは、送信信号入力端子が実装される電極と送信信号入力ポート用の電極とは、積層体の積層方向に沿って形成されたビア電極のみによって接続されている。

この構成では、デュプレクサの送信信号入力端子が実装される電極と送信信号入力ポート用の電極とが、積層方向に沿った最短距離で接続される。これにより、送信系の電極パターンが、他の電極パターン、例えばスイッチ素子に接続する電極パターンに対して不要に電磁結合および静電結合することを、さらに抑制できる。これにより、スイッチ素子への送信信号の漏洩を、さらに抑制することができる。

また、この発明の高周波モジュールでは、スイッチ素子は、駆動電圧および制御電圧が印加される複数の電源系端子を備える。外部接続ポート用の電極は、駆動電圧、制御電圧をそれぞれ入力する複数の電源系入力ポート用の電極を備える。スイッチ素子とデュプレクサとの間に実装される回路素子は、複数の電源系端子と複数の電源系入力ポート用電極との間に接続される抵抗素子もしくはコイル部品である。

この構成では、スイッチ素子とデュプレクサとの間に実装する回路素子の具体的な例を示している。このような抵抗素子およびコイル部品を用いることで、送信信号が漏洩しても、これらの部品で減衰されて、スイッチ素子への漏洩を抑制できる。

また、この発明の高周波モジュールでは、抵抗素子もしくはコイル部品は、電源系入力ポート用電極と接続する側の端部がデュプレクサ側となるように、実装されている。

この構成では、抵抗素子もしくはコイル部品の具体的な実装態様を示している。この実装態様では、抵抗素子もしくはコイル部品のスイッチ素子と接続される側の端部がデュプレクサ側に向かず近接しないので、抵抗素子もしくはコイル電極を介さずにスイッチ素子へ漏洩する送信信号をより抑制できる。

また、この発明の高周波モジュールでは、スイッチ素子とデュプレクサとの間に実装される回路素子は、デュプレクサを含む受信信号伝送経路とは異なる受信信号伝送経路に接続された整合用素子である。

スイッチ素子とデュプレクサとの間に実装する回路素子の別の具体的な例を示している。このような整合用素子を用いることで、送信信号が漏洩しても、整合用素子で減衰されて、スイッチ素子への漏洩を抑制できる。

また、この発明の高周波モジュールでは、整合用素子は一方端がグランドに接続している。整合用素子は、この一方端がデュプレクサ側となるように実装されている。

この構成では、整合用素子の具体的な実装態様を示している。この実装態様では、整合用素子のグランド側がデュプレクサ側となるので、漏洩した送信信号はグランドへ流れやすくなり、スイッチ素子へ漏洩する送信信号をより抑制できる。

また、この発明の高周波モジュールでは、デュプレクサは、スイッチ素子に対して、電源系端子が配設された側と反対側に実装されている。

この構成では、スイッチ素子の電源系端子とデュプレクサとが、より離間される。したがって、漏洩した送信信号の駆動電圧および制御電圧への重畳をより抑制できる。

この発明によれば、スイッチ素子へハイパワーの送信信号の漏洩を大幅に抑制でき、スイッチ特性等の各種特性に優れ、比較的小型の形状からなる高周波モジュールを実現することができる。

第１の実施形態に係る高周波モジュール１０の回路構成を示すブロック図である。 第１の実施形態の高周波モジュール１０の積み図である。 第１の実施形態の高周波モジュール１０の積層体９００の最上層の実装態様図、および、最下層の外部接続用のポート電極の配列パターン図である。 第２の実施形態に係る高周波モジュール１０Ａの回路構成を示すブロック図である。 第２の実施形態の高周波モジュール１０Ａの積み図である。 第２の実施形態の高周波モジュール１０Ａの積層体９００Ａの最上層の実装態様図、および、積層体９００Ａの最下層の外部接続用のポート電極の配列パターン図である。 第３の実施形態の高周波モジュール１０Ｂの積層体の最上層の実装態様を示す図である。

本発明の第１の実施形態に係る高周波モジュールについて、図を参照して説明する。本実施形態では、ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）８５０の通信帯域を利用する信号（送信信号及び受信信号）、ＧＳＭ９００の通信帯域を利用する信号、ＧＳＭ１８００の通信帯域を利用する信号（送信信号及び受信信号）、ＧＳＭ１９００の通信帯域を利用する信号（送信信号及び受信信号）の送受信とともに、ＣＤＭＡ通信システムの通信帯域を利用する信号（送信信号及び受信信号）の送受信を行う高周波モジュールについて説明する。ここで、ＧＳＭ８５０通信の信号、ＧＳＭ９００通信の信号、ＧＳＭ１８００通信の信号、ＧＳＭ１９００通信の信号の送受信回路は、適宜省略することができる。また、これらのＧＳＭ通信システムとは別の通信システムもＣＤＭＡ通信システムに限らず、またその数も一つに限るものではない。

また、以下の説明では、スイッチ素子の一例として、スイッチＩＣを用いた場合を示すが、他の構造からなるスイッチ素子にも適用することができる。

まず、本実施形態の高周波モジュール１０の回路構成について説明する。図１は本実施形態に係る高周波モジュール１０の回路構成を示すブロック図である。

スイッチ素子ＳＷＩＣは、単一の共通端子ＰＩＣ０と、六個の個別端子ＰＩＣ１１−ＰＩＣ１６を備える。スイッチ素子ＳＷＩＣは、グランドＧＮＤに接続するためのグランド用端子ＰＧＮＤを備える。グランド用端子ＰＧＮＤは、高周波モジュール１０の外部接続用のグランドポート電極ＰＭＧＮＤに接続している。スイッチ素子ＳＷＩＣは、表面実装型回路素子であり、積層体の天面に実装される。

スイッチ素子ＳＷＩＣは、駆動電圧印加用端子ＰＩＣＶｄｄ、および複数の制御電圧印加用端子ＰＩＣＶｃ１，ＰＩＣＶｃ２，ＰＩＣＶｃ３を備える。駆動電圧印加用端子ＰＩＣＶｄｄは、高周波モジュール１０の外部接続用の電源系ポート電極ＰＭＶｄｄに接続している。制御電圧印加用端子ＰＩＣＶｃ１，ＰＩＣＶｃ２，ＰＩＣＶｃ３は、高周波モジュール１０の外部接続用の電源系ポート電極ＰＭＶｃ１，ＰＭＶｃ２，ＰＭＶｃ３にそれぞれ接続している。

スイッチ素子ＳＷＩＣの駆動電圧印加用端子ＰＩＣＶｄｄと高周波モジュール１０の外部接続用の電源系ポート電極ＰＭＶｄｄとの間には、インダクタＬｍが接続されている。

スイッチ素子ＳＷＩＣの制御電圧印加用端子ＰＩＣＶｃ１と高周波モジュール１０の外部接続用の電源系ポート電極ＰＭＶｃ１との間には、抵抗器Ｒ１が接続されている。スイッチ素子ＳＷＩＣの制御電圧印加用端子ＰＩＣＶｃ２と高周波モジュール１０の外部接続用の電源系ポート電極ＰＭＶｃ２との間には、抵抗器Ｒ２が接続されている。スイッチ素子ＳＷＩＣの制御電圧印加用端子ＰＩＣＶｃ３と高周波モジュール１０の外部接続用の電源系ポート電極ＰＭＶｃ３との間には、抵抗器Ｒ３が接続されている。

インダクタＬｍは表面実装型のコイル部品からなり、抵抗器Ｒ１，Ｒ２，Ｒ３は表面実装型の抵抗素子からなり、それぞれが積層体の天面に実装される。

スイッチ素子ＳＷＩＣは、駆動電圧印加用端子ＰＩＣＶｄｄから印加される駆動電圧Ｖｄｄで駆動する。スイッチ素子ＳＷＩＣは、複数の制御電圧印加用端子ＰＩＣＶｃ１，ＰＩＣＶｃ２，ＰＩＣＶｃ３にそれぞれ印加される制御電圧Ｖｃ１，Ｖｃ２，Ｖｃ３の組み合わせにより、単一の共通端子ＰＩＣ０を、六個の個別端子ＰＩＣ１１−ＰＩＣ１６のいずれか一つに接続する。

共通端子ＰＩＣ０は、ＥＳＤ（Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）回路を兼ねるアンテナ側整合回路１１を介して高周波モジュール１０の外部接続用のポート電極ＰＭａｎに接続している。ポート電極ＰＭａｎは、外部のアンテナＡＮＴに接続している。

第１個別端子ＰＩＣ１１は、送信側フィルタ１２Ａを介して、高周波モジュール１０の外部接続用のポート電極ＰＭｔＬに接続している。ポート電極ＰＭｔＬは、ＧＳＭ８５０の送信信号またはＧＳＭ９００の送信信号が外部から入力されるポートである。送信側フィルタ１２Ａは、ＧＳＭ８５０の送信信号およびＧＳＭ９００の送信信号の２倍高調波および３倍高調波を減衰させ、ＧＳＭ８５０の送信信号およびＧＳＭ９００の送信信号の使用周波数帯域を通過帯域とするフィルタ回路である。送信側フィルタ１２Ａは、積層体の内層電極パターンを含み、必要に応じて表面実装型の回路素子を用いて実現される。

第２個別端子ＰＩＣ１２は、送信側フィルタ１２Ｂを介して、高周波モジュール１０の外部接続用のポート電極ＰＭｔＨに接続している。ポート電極ＰＭｔＨは、ＧＳＭ１８００の送信信号またはＧＳＭ１９００の送信信号が外部から入力されるポートである。送信側フィルタ１２Ｂは、ＧＳＭ１８００の送信信号およびＧＳＭ１９００の送信信号の２倍高調波および３倍高調波を減衰させ、ＧＳＭ１８００の送信信号およびＧＳＭ１９００の送信信号の使用周波数帯域を通過帯域とするフィルタ回路である。送信側フィルタ１２Ｂは、積層体の内層電極パターンを含み、必要に応じて表面実装型の回路素子を用いて実現される。

第３個別端子ＰＩＣ１３は、ダイプレクサＤＩＰの共通端子に接続している。第３個別端子ＰＩＣ１３とダイプレクサＤＩＰの共通端子とを接続する伝送線路とグランド電位との間には、整合用のインダクタＬ２が接続されている。インダクタＬ２は積層体の天面に実装される表面実装型の回路素子である。

ダイプレクサＤＩＰは、ＳＡＷフィルタＳＡＷ１とＳＡＷフィルタ２とが一つの筐体に一体形成された表面実装型の回路素子であり、積層体の天面に実装されている。

ＳＡＷフィルタＳＡＷ１は、ＧＳＭ８５０の受信信号の使用周波数帯域を通過帯域とするフィルタであり、平衡−不平衡変換機能を有する。ＳＡＷフィルタＳＡＷ１の他方端は平衡端子であり、高周波モジュール１０の外部接続用のポート電極ＰＭｒＬ１に接続している。ＳＡＷフィルタＳＡＷ２は、ＧＳＭ９００の受信信号の使用周波数帯域を通過帯域とするフィルタであり、平衡−不平衡変換機能を有する。ＳＡＷフィルタＳＡＷ２の他方端は平衡端子であり、高周波モジュール１０の外部接続用のポート電極ＰＭｒＬ２に接続している。

第４個別端子ＰＩＣ１４は、集合型ＳＡＷフィルタＳＡＷｕを構成するＳＡＷフィルタＳＡＷ３の一方端に接続している。第４個別端子ＰＩＣ１４とＳＡＷフィルタＳＡＷ３の一方端との間には、整合用のインダクタＬ３が直列接続されている。インダクタＬ３は積層体の天面に実装される表面実装型の回路素子である。

ＳＡＷフィルタＳＡＷ３は、ＧＳＭ１８００の受信信号の使用周波数帯域を通過帯域とするフィルタであり、平衡−不平衡変換機能を有する。ＳＡＷフィルタＳＡＷ３の他方端は平衡端子であり、高周波モジュール１０の外部接続用のポート電極ＰＭｒＨ１に接続している。

第５個別端子ＰＩＣ１５は、集合型ＳＡＷフィルタＳＡＷｕを構成するＳＡＷフィルタＳＡＷ４の一方端に接続している。第５個別端子ＰＩＣ１５とＳＡＷフィルタＳＡＷ４の一方端との間には、整合用のインダクタＬ４が直列接続されている。インダクタＬ４は積層体の天面に実装される表面実装型の回路素子である。

ＳＡＷフィルタＳＡＷ４は、ＧＳＭ１９００の受信信号の使用周波数帯域を通過帯域とするフィルタであり、平衡−不平衡変換機能を有する。ＳＡＷフィルタＳＡＷ４の他方端は平衡端子であり、高周波モジュール１０の外部接続用のポート電極ＰＭｒＨ２に接続している。

第６個別端子ＰＩＣ１６は、デュプレクサＤＵＰに接続している。第６個別端子ＰＩＣ１６とデュプレクサＤＵＰの共通端子との間には、第６個別端子ＰＩＣ１６とデュプレクサＤＵＰの共通端子とを接続する伝送線路とグランド電位との間には、整合用のインダクタＬ５が接続されている。インダクタＬ５は積層体の天面に実装される表面実装型の回路素子である。

デュプレクサＤＵＰは、ＳＡＷフィルタＳＡＷｕｔ１とＳＡＷフィルタＳＡＷｕｒ１とから構成され、これらが一つの筐体に一体形成された形状からなる。デュプレクサＤＵＰは、表面実装型の回路素子であり、積層体の天面に実装されている。

ＳＡＷフィルタＳＡＷｕｔ１は、ＣＤＭＡ通信システムの送信信号の使用周波数帯域を通過帯域とし、その受信信号の使用周波数帯域が減衰帯域内に設定されている。ＳＡＷフィルタＳＡＷｕｔ１の送信信号入力端子は、高周波モジュール１０の外部接続用のポート電極ＰＭｃｔ１に接続している。ポート電極ＰＭｃｔ１は、ＣＤＭＡ通信システムの送信信号が外部から入力されるポートである。

ＳＡＷフィルタＳＡＷｕｒ１は、ＣＤＭＡ通信システムの受信信号の使用周波数帯域を通過帯域とし、その送信信号の使用周波数帯域が減衰帯域内に設定されている。ＳＡＷフィルタＳＡＷｕｒ１の受信信号出力端子は、高周波モジュール１０の外部接続用のポート電極ＰＭｃｒ１に接続している。ポート電極ＰＭｃｒ１は、ＣＤＭＡ通信システムの受信信号を外部へ出力するポートである。

次に、上述の回路構成からなる高周波モジュール１０の構造について説明する。図２は本実施形態の高周波モジュール１０の積み図である。図３（Ａ）は本実施形態の高周波モジュール１０の積層体の最上層の実装態様図であり、図３（Ｂ）は積層体の最下層の外部接続用のポート電極の配列パターン図である。なお、図２、図３の各図において、図中に記載した小径の丸は、複数の誘電体層を積層方向に導通するビア電極を有するビアホールを意味している。

図２、図３（Ａ）に示すように、高周波モジュール１０は、積層体と、該積層体の天面に実装された、次に示す各回路素子からなる。

積層体は、誘電体層を所定数積層し、内層電極が形成されており、以下の回路素子を除く高周波モジュール１０を形成する電極パターンを実現している。なお、本実施形態の高周波モジュール１０では積層数が１７であるが、積層数は仕様に応じて適宜設定すればよい。

積層体の天面に実装される回路素子は、上述のスイッチ素子ＳＷＩＣ、ダイプレクサＤＩＰ、デュプレクサＤＵＰ、集合型ＳＡＷフィルタＳＡＷｕ、インダクタＬ２，Ｌ３，Ｌ４，Ｌ５，Ｌｍ、抵抗器Ｒ１，Ｒ２，Ｒ３、および、送信フィルタ１２Ａ，１２Ｂとアンテナ側整合回路１１を構成するための回路素子からなる。なお、送信フィルタ１２Ａ，１２Ｂとアンテナ側整合回路１１を構成するための回路素子については、符号を省略し、以下の構造説明では、詳細な説明を省略する。

積層体の最上層である第１層の天面には、上述の各回路素子を実装するための実装用電極が形成されている。デュプレクサＤＵＰ、スイッチ素子ＳＷＩＣ、ダイプレクサＤＩＰ、および集合型ＳＡＷフィルタＳＡＷｕは、互いに所定距離離間して、図３（Ａ）に示すような位置関係で第１層の天面へ実装されている。

デュプレクサＤＵＰとスイッチ素子ＳＷＩＣとの間には、インダクタＬｍ、抵抗器Ｒ１，Ｒ２，Ｒ３とが実装されている。このように、デュプレクサＤＵＰとスイッチ素子ＳＷＩＣとの間に、送信信号とは異なる電源系信号の伝送経路に接続されている回路素子が配置されることで、デュプレクサＤＵＰから漏洩したハイパワーの送信信号が、これら回路素子で減衰される。これより、デュプレクサＤＵＰから漏洩した送信信号がスイッチ素子ＳＷＩＣへ伝搬することを抑制できる。この結果、スイッチ素子ＳＷＩＣのスイッチ特性の劣化を防止できる。

さらに、インダクタＬｍ、抵抗器Ｒ１，Ｒ２，Ｒ３は、矩形状筐体を有し、長手方向の両端を外部接続端子としている。インダクタＬｍ、抵抗器Ｒ１，Ｒ２，Ｒ３は、それぞれの長手方向が平行になるように、短手方向に沿って配列して実装される。ここで、この配列方向は、スイッチ素子ＳＷＩＣとデュプレクサＤＵＰとが互いに対向する側面に平行になっている。このため、インダクタＬｍ、抵抗器Ｒ１，Ｒ２，Ｒ３は、スイッチ素子ＳＷＩＣとデュプレクサＤＵＰとの間で、対向する側面に沿った比較的長い領域に存在する。したがって、デュプレクサＤＵＰから漏洩した送信信号を、より確実にスイッチ素子への漏洩を抑制できる。

また、インダクタＬｍ、抵抗器Ｒ１，Ｒ２，Ｒ３は、それぞれ高周波モジュール１０の外部接続用の電源系ポート電極ＰＭＶｄｄ，ＰＭＶｃ１，ＰＭＶｃ２，ＰＭＶｃ３に接続する外部接続端子ＳＢがデュプレクサＤＵＰ側となるように、実装されている。この構成により、インダクタＬｍ、抵抗器Ｒ１，Ｒ２，Ｒ３のスイッチ素子に接続する側の外部接続端子ＳＡが、デュプレクサＤＵＰ側に向かず、近接もしない。これにより、インダクタＬｍ、抵抗器Ｒ１，Ｒ２，Ｒ３を介さずにスイッチ素子ＳＷＩＣ側へ漏洩する送信信号を、さらに大幅に抑制できる。この結果、スイッチ素子ＳＷＩＣへの送信信号の漏洩を、より大幅に抑制できる。

また、デュプレクサＤＵＰは、矩形状からなり、送信信号入力端子、共通端子、受信信号出力端子がそれぞれ異なる側辺の近傍に配設されている。具体的には、デュプレクサＤＵＰを、実装された状態の積層方向から見て（平面視して）、長方形の長手方向の一方端の側面付近に送信信号入力端子が配設され、他方端の側面付近に受信信号出力端子が配設されている。また、短手方向に送信信号入力端子および受信信号出力端子と反対側の側面付近に共通端子が配設されている。

そして、デュプレクサＤＵＰは、受信信号出力端子が配設された側面がスイッチ素子ＳＷＩＣ側となるように、実装されている。このような実装態様とすることで、送信信号入力端子および共通端子が、スイッチ素子ＳＷＩＣから、より離間することになる。これにより、送信信号のスイッチ素子ＳＷＩＣへの漏洩をさらに抑制できる。

また、さらに、送信信号入力端子がスイッチ素子ＳＷＩＣ側と反対側になるように、デュプレクサＤＵＰを実装することで、送信信号入力端子とスイッチ素子ＳＷＩＣとの距離を、さらに離間できる。これにより、送信信号のスイッチ素子ＳＷＩＣへの漏洩を、より一層抑制できる。

積層体の積層構造に説明を戻し、積層体の第２層から第５層には引き回しパターン電極が形成されている。第６層には所定位置に内層グランド電極ＧＮＤｉが形成されている。第７層には引き回しパターン電極が形成されている。第８層には、略全面に内層グランド電極ＧＮＤｉが形成されている。

第９層から第１５層には、アンテナ側整合回路１１、送信フィルタ１２Ａ，１２Ｂを構成するインダクタやキャパシタを形作る内層電極パターンが形成されている。第１６層には、略全面に内層グランド電極ＧＮＤｉが形成されている。

積層体の最下層である第１７層の底面には、外部接続用のポート電極が配列形成されている。図３（Ｂ）に示すように、デュプレクサＤＵＰが実装される側面に対応する第１７層の一端辺には、送信信号入力用となる外部接続用のポート電極ＰＭｃｔ１が配設されている。この際、ポート電極ＰＭｃｔ１は、積層体を平面視して、デュプレクサＤＵＰの送信信号入力端子が実装される実装用電極Ｐｓｔｘと、少なくとも一部が重なり合う位置に配設されている。そして、ポート電極ＰＭｃｔ１と実装用電極Ｐｓｔｘとは、積層方向に沿って積層体を貫通するビア電極ＶＨｔ１のみを介して接続されている。この構成により、ポート電極ＰＭｃｔ１と実装用電極Ｐｓｔｘとは、積層方向に沿って最短距離で接続され、他の回路要素に対して、不要な電磁結合および静電結合が起こりにくい。この構成によっても、送信信号がスイッチ素子ＳＷＩＣ側へ漏洩することを抑制できる。

以上のように、本実施形態の構成を用いることで、共に積層体の天面に実装されたスイッチ素子ＳＷＩＣとデュプレクサＤＵＰとの間での不要な電磁結合および静電結合を抑制でき、高いアイソレーションを確保することができる。これにより、デュプレクサＤＵＰに入力されるハイパワーの送信信号がスイッチ素子ＳＷＩＣに漏洩することを、大幅に抑制できる。そして、上述のように、スイッチ素子ＳＷＩＣとデュプレクサＤＵＰとの間に実装する回路素子は、元々、高周波モジュール１０を構成する回路素子であるので、高周波モジュール１０を大型化することなく、高いアイソレーションを確保することができる。

次に、第２の実施形態に係る高周波モジュールについて、図を参照して説明する。図４は本実施形態に係る高周波モジュール１０Ａの回路構成を示すブロック図である。図５は本実施形態の高周波モジュール１０Ａの積み図である。図６（Ａ）は本実施形態の高周波モジュール１０Ａの積層体９００Ａの最上層の実装態様図であり、図６（Ｂ）は積層体９００Ａの最下層の外部接続用のポート電極の配列パターン図である。なお、図５、図６の各図においても、図中に記載した小径の丸は、複数の誘電体層を積層方向に導通するビア電極を有するビアホールを意味している。

本実施形態の高周波モジュール１０Ａは、回路構成の点では、第１の実施形態に示した高周波モジュール１０に対して、インダクタＬｍ、抵抗器Ｒ１，Ｒ２，Ｒ３を省略したものであり、他の構成は同じである。したがって、異なる箇所のみを説明し、他の回路構成については説明を省略する。

スイッチ素子ＳＷＩＣの駆動電圧印加用端子ＰＩＣＶｄｄは高周波モジュール１０Ａの外部接続用の電源系ポート電極ＰＭＶｄｄに直接接続されている。スイッチ素子ＳＷＩＣの制御電圧印加用端子ＰＩＣＶｃ１は高周波モジュール１０Ａの外部接続用の電源系ポート電極ＰＭＶｃ１に直接接続されている。スイッチ素子ＳＷＩＣの制御電圧印加用端子ＰＩＣＶｃ２は高周波モジュール１０Ａの外部接続用の電源系ポート電極ＰＭＶｃ２に直接接続されている。スイッチ素子ＳＷＩＣの制御電圧印加用端子ＰＩＣＶｃ３は高周波モジュール１０Ａの外部接続用の電源系ポート電極ＰＭＶｃ３に直接接続されている。

このような回路構成の高周波モジュール１０Ａは、図５、図６に示すような積層構造および実装態様からなる。なお、積層構造および実装態様についても、第１の実施形態と異なる点のみを、具体的に説明する。

積層体の第１層の天面には、デュプレクサＤＵＰとスイッチ素子ＳＷＩＣとの間に、受信回路系の整合用素子であるインダクタＬ２が実装されている。このように、受信回路系のインダクタＬ２を、デュプレクサＤＵＰとスイッチ素子ＳＷＩＣとの間に配設することで、第１の実施形態に示したインダクタＬｍ、抵抗器Ｒ１，Ｒ２，Ｒ３と同様に、デュプレクサＤＵＰから漏洩した送信信号が減衰され、スイッチ素子ＳＷＩＣへ伝搬することを抑制できる。

また、インダクタＬ２は、グランド電位側の外部接続端子ＳＧがデュプレクサＤＵＰ側となるように、実装されている。この構成により、インダクタＬ２のスイッチ素子ＳＷＩＣに接続する側の外部接続端子ＳＬが、デュプレクサＤＵＰ側に向かず、近接もしない。これにより、漏洩した送信信号のほとんどは、グランドへ流れ、スイッチ素子ＳＷＩＣ側へ漏洩する送信信号を、さらに大幅に抑制できる。さらに、グランドへ流れなかった送信信号の漏洩分も、インダクタＬ２によって減衰される。この結果、スイッチ素子ＳＷＩＣへの送信信号の漏洩を、より大幅に抑制できる。

積層体の第２層および第３層には引き回しパターン電極が形成されている。また、第３層には部分的に内層グランド電極ＧＮＤｉが形成されている。この内層グランド電極ＧＮＤｉは、ビア電極ＶＨＧを介して、インダクタＬ２のグランド電位側の外部接続端子ＳＧが実装される実装用電極に導通している。このように、インダクタＬ２のグランド電位側の外部接続端子ＳＧが、ビア電極ＶＨＧのみを介して近距離で内層グランド電極ＧＮＤｉへ導通されていることにより、漏洩した送信信号は、よりグランド電位へ流れやすくなる。これにより、スイッチ素子ＳＷＩＣへの送信信号の漏洩を、さらに大幅に抑制できる。

第４層には略全面に内層グランド電極ＧＮＤｉが形成されている。第５層には引き回しパターン電極が形成されている。第６層には部分的に内層グランド電極ＧＮＤｉが形成されている。第７層には引き回しパターン電極が形成されている。第８層には略全面に内層グランド電極ＧＮＤｉが形成されている。

第９層から第１５層には、アンテナ側整合回路１１、送信フィルタ１２Ａ，１２Ｂを構成するインダクタやキャパシタを形作る内層電極パターンが形成されている。第１６層には、略全面に内層グランド電極ＧＮＤｉが形成されている。

積層体の最下層である第１７層の底面には、外部接続用のポート電極が配列形成されている。図３（Ｂ）に示すように、デュプレクサＤＵＰが実装される側面に対応する第１７層の一端辺には、送信信号入力用となる外部接続用のポート電極ＰＭｃｔ１が配設されている。この際、ポート電極ＰＭｃｔ１は、積層体を平面視して、デュプレクサＤＵＰの送信信号入力端子が実装される実装用電極Ｐｓｔｘと、少なくとも一部が重なり合う位置に配設されている。そして、ポート電極ＰＭｃｔ１と実装用電極Ｐｓｔｘとは、積層方向に沿って積層体を貫通するビア電極ＶＨｔ１のみを介して接続されている。この構成により、ポート電極ＰＭｃｔ１と実装用電極Ｐｓｔｘとは、積層方向に沿って最短距離で接続され、他の回路要素に対して、不要な電磁結合および静電結合が起こりにくい。この構成によっても、送信信号がスイッチ素子ＳＷＩＣ側へ漏洩することを抑制できる。

このように、本実施形態の構成であっても、第１の実施形態と同様に、高周波モジュールを小型に形成しながら、デュプレクサＤＵＰに入力されるハイパワーの送信信号がスイッチ素子に漏洩することを、大幅に抑制できる。

次に、第３の実施形態に係る高周波モジュール１０Ｂについて、図を参照して説明する。図７は、本実施形態の高周波モジュール１０Ｂの積層体の最上層の実装態様を示す図である。本実施形態の高周波モジュール１０Ｂは、回路構成が第２の実施形態の高周波モジュール１０Ａと同じであり、スイッチ素子ＳＷＩＣの積層体への実装態様が異なる。

具体的には、スイッチ素子ＳＷＩＣは、上述のように、駆動電圧印加用端子ＰＩＣＶｄｄ、および、複数の制御電圧印加用端子ＰＩＣＶｃ１，ＰＩＣＶｃ２，ＰＩＣＶｃ３を備えており、スイッチ素子ＳＷＩＣを平面視した一側辺の近傍に、当該一側辺に沿って配列形成されている。

スイッチ素子ＳＷＩＣは、これら駆動電圧印加用端子ＰＩＣＶｄｄ、および、複数の制御電圧印加用端子ＰＩＣＶｃ１，ＰＩＣＶｃ２，ＰＩＣＶｃ３が形成された側面がデュプレクサＤＵＰと反対側になるように、積層体に実装されている。

このような構成では、駆動電圧印加用端子ＰＩＣＶｄｄ、および、複数の制御電圧印加用端子ＰＩＣＶｃ１，ＰＩＣＶｃ２，ＰＩＣＶｃ３が、デュプレクサＤＵＰから遠くなるので、漏洩した送信信号がこれらの端子へ入力されにくくなる。これにより、制御電圧や駆動電圧に送信信号が重畳して、スイッチ素子ＳＷＩＣに入力されることを抑制できる。この結果、スイッチ素子ＳＷＩＣのスイッチ特性の劣化を抑制することができる。

なお、上述の実施形態では、接続すべきポート電極と実装電極とをビア電極のみで接続する例を示したが、例えば平面視したＳＡＷフィルタの実装領域に対応する程度の範囲内で、所定の内層電極により引き回しを行ってもよい。この構成でも、同じ通信信号の送信系回路と受信系回路との間のアイソレーションを高く確保することができる。

１０，１０Ａ，１０Ｂ−高周波モジュール、１１−アンテナ側整合回路、１２Ａ，１２Ｂ−送信フィルタ、ＳＷＩＣ−スイッチ素子、ＤＩＰ−ダイプレクサ、ＤＵＰ−デュプレクサ、ＳＡＷｕ−集合型ＳＡＷフィルタ、ＳＡＷ１，ＳＡＷ２，ＳＡＷｕｒ１，ＳＡＷｕｔ１−ＳＡＷフィルタ、ＶＨｔ１，ＶＨＧ−ビア電極

Claims (10)

1. 共通端子に対して複数の個別端子を切り替えて接続するスイッチ素子と、
   一つの通信帯域における送信信号と受信信号とを分波するデュプレクサと、
   前記スイッチ素子および前記デュプレクサが天面に実装され、底面に外部接続ポート用の電極が形成され、内層に高周波モジュールを構成する所定の電極パターンが形成された積層体と、を備える高周波モジュールであって、
   前記積層体の天面に実装される表面実装型の回路素子をさらに備え、
   前記送信信号の伝送経路とは異なる箇所に接続される前記表面実装型の回路素子を、前記スイッチ素子と前記デュプレクサとの間に実装した、高周波モジュール。
2. 請求項１に記載の高周波モジュールであって、
   前記デュプレクサは、
   積層方向に沿って見た形状が略四角形であり、
   各側辺の近傍に送信信号入力端子と共通端子と受信信号出力端子がそれぞれ形成されており、
   前記送信信号入力端子および前記共通端子が近接する側辺と異なる側辺が前記スイッチ素子側になるように、実装されている、高周波モジュール。
3. 請求項２に記載の高周波モジュールであって、
   前記デュプレクサは、前記送信信号入力端子が近接する側辺が前記スイッチ素子側と反対側になるように、実装されている、高周波モジュール。
4. 請求項１乃至請求項３のいずれか一項に記載の高周波モジュールであって、
   前記外部接続ポート用の電極は、前記送信信号を外部から入力する送信信号入力ポート用の電極を含み、
   前記送信信号入力端子と前記送信信号入力ポート用の電極とは、前記積層体を平面視した状態で、少なくとも一部が重なるように、前記デュプレクサが実装されている、高周波モジュール。
5. 請求項４に記載の高周波モジュールであって、
   前記送信信号入力端子が実装される電極と前記送信信号入力ポート用の電極とは、前記積層体の積層方向に沿って形成されたビア電極のみによって接続されている、高周波モジュール。
6. 請求項１乃至請求項５のいずれか一項に記載の高周波モジュールであって、
   前記スイッチ素子は、駆動電圧および制御電圧が印加される複数の電源系端子を備え、
   前記外部接続ポート用の電極は、前記駆動電圧、前記制御電圧をそれぞれ入力する複数の電源系入力ポート用の電極を備え、
   前記スイッチ素子と前記デュプレクサとの間に実装される回路素子は、前記複数の電源系端子と前記複数の電源系入力ポート用電極との間に接続される抵抗素子もしくはコイル部品である、高周波モジュール。
7. 請求項６に記載の高周波モジュールであって、
   前記抵抗素子もしくは前記コイル部品は、前記電源系入力ポート用電極と接続する側の端部が前記デュプレクサ側となるように、実装されている、高周波モジュール。
8. 請求項１乃至請求項７のいずれか一項に記載の高周波モジュールであって、
   前記スイッチ素子と前記デュプレクサとの間に実装される回路素子は、前記デュプレクサを含む受信信号伝送経路とは、異なる受信信号伝送経路に接続された整合用素子である、高周波モジュール。
9. 請求項８に記載の高周波モジュールであって、
   前記整合用素子は、一方端がグランドに接続し、該一方端が前記デュプレクサ側となるように、実装されている、高周波モジュール。
10. 請求項１乃至請求項９のいずれか一項に記載の高周波モジュールであって、
    前記デュプレクサは、前記スイッチ素子に対して、前記電源系端子が配設された側と反対側に実装されている、高周波モジュール。

Images