JPWO2012001785A1 - 表示装置と表示装置の制御方法 - Google Patents
表示装置と表示装置の制御方法 Download PDFInfo
- Publication number
- JPWO2012001785A1 JPWO2012001785A1 JP2012522390A JP2012522390A JPWO2012001785A1 JP WO2012001785 A1 JPWO2012001785 A1 JP WO2012001785A1 JP 2012522390 A JP2012522390 A JP 2012522390A JP 2012522390 A JP2012522390 A JP 2012522390A JP WO2012001785 A1 JPWO2012001785 A1 JP WO2012001785A1
- Authority
- JP
- Japan
- Prior art keywords
- booster circuit
- display
- driver
- control signal
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3218—Monitoring of peripheral devices of display devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3265—Power saving in display device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0469—Details of the physics of pixel operation
- G09G2300/0478—Details of the physics of pixel operation related to liquid crystal pixels
- G09G2300/0482—Use of memory effects in nematic liquid crystals
- G09G2300/0486—Cholesteric liquid crystals, including chiral-nematic liquid crystals, with transitions between focal conic, planar, and homeotropic states
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
メモリ性液晶を用いたパネルを駆動するドライバへ入力する制御信号に基づいて、高電力が必要な期間と低電力となる期間で、高電力と低電力の2つの昇圧回路を切り替える制御を行い、高電力を必要とする期間は高出力の昇圧回路を用い、それ以外の期間では低消費電力の低電力の昇圧回路を用いて電圧の保持をするようにし、表示装置の消費電力を低減する表示装置と表示装置の制御方法を提供する。
Description
本発明は、メモリ性液晶を用いる表示装置と表示装置の制御方法に関する。
近年、電子書籍、端末機器の表示部など、各分野で多様な形態でメモリ性液晶を用いたパネルが利用されている。メモリ性液晶のパネルには、例えば、コレステリック液晶などを用いたパネルがある。コレステリック液晶とは、半永久的な表示保持、鮮やかなカラー表示、高コントラスト、および高解像度であるという特徴を有している。また、メモリ性液晶を用いたパネルは、電力を供給しなくても描画されている内容を維持することができ、パネルのリセットをするパネルリセット期間とパネルに描画をする描画期間を除いて、電力の供給をしなくてよい。そのため、表示中に常に電力を必要とする液晶に比べて、メモリ性液晶を用いたパネルを利用した表示装置は、消費電力を低く抑えられる。なお、パネルリセット期間は、表示部の書き換えの対象となる領域をリセットする期間である。描画期間は、表示装置の運用中に以前に描画した内容を消去し、新しい内容を描画する期間である。
しかしながら、メモリ性液晶を用いたパネルを駆動するには、パネルリセット期間と描画期間にパネルを駆動するドライバに、高電力の昇圧回路を用いて連続して高電圧を印加しなくてはならない。また、メモリ性液晶を用いたパネルを駆動するには、パネルリセット期間と描画期間において、パネルを駆動するドライバはパネルが要求する最大の電流量を確保しなければならない。そのため、従来の昇圧回路では、パネルリセット期間と描画期間において、常に高電力でパネルが要求する最大の電流量をドライバに供給しなければならない。
なお、表示装置の技術として、昇圧用のコンデンサを充電する前に、電池電圧を所定レベルまで予め充電しておくことにより、昇圧時間を短時間とするという技術が知られている。また、メモリ性液晶を用いた表示装置の表示状態に応じて、昇圧動作を可変することにより必要十分な電力を発生して、表示装置の消費電力を軽減する技術が知られている。
本発明は上記のような実情に鑑みてなされたものであり、メモリ性液晶を駆動する電力を抑える表示装置と表示装置の制御方法を提供することを目的とする。
本発明の態様のひとつであるメモリ性液晶を用いた表示部と、上記表示部の走査ラインを駆動するロウドライバと、上記表示部のデータラインを駆動するカラムドライバとを備える表示装置は、第1の昇圧回路と第2の昇圧回路と制御部を備える。
第1の昇圧回路は、上記表示部と、上記ロウドライバと、上記カラムドライバを駆動する電流を出力する高電力の昇圧回路である。
第2の昇圧回路は、上記表示部の表示を保持する電圧を出力する低消費電力の昇圧回路である。
第2の昇圧回路は、上記表示部の表示を保持する電圧を出力する低消費電力の昇圧回路である。
制御部は、上記ロウドライバと上記カラムドライバを制御する、表示データを確定する表示データラッチ信号と液晶の劣化を防止するためのパルス極性制御信号のそれぞれが変化するタイミングを参照する。そして、表示データラッチ信号とパルス極性制御信号が変化するタイミングより前の予め設定したタイミングで上記第1の昇圧回路に切り替え、予め設定した期間経過したのち上記第2の昇圧回路に切り替える制御をする。
実施の態様によれば、表示装置の消費電力を抑えることができるという効果を奏する。
本実施形態は、メモリ性液晶を用いたパネルを駆動するドライバへ入力する制御信号に基づいて、高電力が必要な期間と低電力となる期間で、高電力と低電力の2つの昇圧回路を切り替えて、表示装置の消費電力を低減する。すなわち、高電力を必要とする期間は高出力の昇圧回路を起動し、それ以外の期間では低消費電力の低電力の昇圧回路で電圧の保持をするように、2つの昇圧回路の切替えを制御する。
以下図面に基づいて、実施形態について詳細に説明する。
図1は、表示装置の一実施例を示すブロック図である。
表示装置1は、充電制御部2、バッテリ3、電源部4、周辺回路5、制御部6、記録部7、ドライバ制御部8、表示部9、ロウドライバ10、カラムドライバ11、多電圧生成部12、コンデンサ13などを備えている。また、表示装置1は第1の昇圧回路14、第2の昇圧回路15、整流素子16、17、反転素子20を備えている。
図1は、表示装置の一実施例を示すブロック図である。
表示装置1は、充電制御部2、バッテリ3、電源部4、周辺回路5、制御部6、記録部7、ドライバ制御部8、表示部9、ロウドライバ10、カラムドライバ11、多電圧生成部12、コンデンサ13などを備えている。また、表示装置1は第1の昇圧回路14、第2の昇圧回路15、整流素子16、17、反転素子20を備えている。
充電制御部2は、交流電流源など外部電源から供給される電力をバッテリ3へ供給する。また、充電制御部2は、電源部4、第1の昇圧回路14、第2の昇圧回路15へ電力を供給する。外部電源から電力が供給されない場合、充電制御部2は外部電源からバッテリ3へ電力を切り替えるため、電力供給経路を切り替える制御を行う。なお、充電制御部2は外部電源から供給される電力が交流であれば直流に変換してもよい。
バッテリ3は、外部電源から電力が供給されない場合に、充電した電力を充電制御部2を介して電源部4、第1の昇圧回路14、第2の昇圧回路15へ供給する。
電源部4は、充電制御部2を介して供給された電力を周辺回路5で用いる電圧に変換して供給する。電源部4は、例えば、三端子レギュータ、交流−直流変換器(AC−DCコンバータ)、直流−直流変換器(DC−DCコンバータ)などである。
電源部4は、充電制御部2を介して供給された電力を周辺回路5で用いる電圧に変換して供給する。電源部4は、例えば、三端子レギュータ、交流−直流変換器(AC−DCコンバータ)、直流−直流変換器(DC−DCコンバータ)などである。
周辺回路5は、表示装置1が備える各部にクロック信号を供給するクロック源、制御部6、記録部7などを備えている。また、表示装置1に接続されているキーボードあるいはタッチパネルなどの入力装置、カメラ、スキャナなどの画像入力装置とネットワークなどから、周辺回路5はデータを取得する。また、周辺回路5は制御部6を介して取得したデータを記録部7に記録する。
制御部6は、表示装置1の各部を制御する。制御部6は、周辺回路5で取得した表示データをドライバ制御部8に出力する。本例において、ドライバ制御部8は制御部6と分けているが、制御部6にドライバ制御部8の機能を備えてもよい。また、制御部6は、Central Processing Unit(CPU)やプログラマブルなデバイス(Field Programmable Gate
Array(FPGA)、Programmable Logic Device(PLD)など)を用いて実現してもよい。
Array(FPGA)、Programmable Logic Device(PLD)など)を用いて実現してもよい。
記録部7には、ドライバ制御部8、多電圧生成部12、第1の昇圧回路14と第2の昇圧回路15を制御するプログラム、データが記録されている。また、記録部7は、表示装置1の各部を制御するためのプログラム、データなどが記録されている。なお、記録部7には、例えばRead Only Memory(ROM)、Random Access Memory(RAM)などのメモリである。また、記録部7は、パラメータ値、変数値などのデータを記録してもよいし、ワークエリアとして用いてもよい。
ドライバ制御部8は、制御部6の指示に従い複数種類の制御信号をロウドライバ10およびカラムドライバ11にバスを介して出力する。複数の制御信号には、例えば、表示データラッチ信号LP、パルス極性制御信号FR、表示データDATA、表示データ取り込みクロック信号CLKなどがある。表示データラッチ信号LPは、ロウドライバ10とカラムドライバ11に入力される。カラムドライバ11の場合には表示データをラッチするパルスである。なお、ロウドライバ10の場合には走査データをラッチするパルスである。パルス極性制御信号FRは、第1の昇圧回路14と第2の昇圧回路15からロウドライバ10およびカラムドライバ11へ印加する電圧の極性を反転させて、液晶に特有の経時劣化を回復させる電圧の極性反転制御信号である。表示データDATAは、ドライバ制御部8からカラムドライバ11へ出力されるデータである。また、カラムドライバ11と表示部9を接続するデータラインを駆動する1ライン分のデータである。データ取り込みクロックCLKは、ドライバ制御部8からカラムドライバ11に出力された表示データを取り込むときに用いるクロックである。なお、本例では便宜上6つの制御信号について説明したが、実際には6つの制御信号以外にも制御信号は存在する。なお、表示装置1で用いる表示部9、ロウドライバ10およびカラムドライバ11の種類や表示部9とロウドライバ10およびカラムドライバ11間の接続の仕方によって制御信号の数は異なる。
また、ドライバ制御部8は、第1の昇圧回路14と第2の昇圧回路15を切り替える昇圧切替制御信号18を、第1の昇圧回路14と第2の昇圧回路15に出力する。昇圧切替制御信号18を出力するタイミングは、記録部7に記録されている表示データラッチ信号LPとパルス極性制御信号FRの変化のタイミングに基づいて予め求められている。
表示部9は、コレステリック液晶などのメモリ性の表示材料を用いた液晶パネルである。例えば、A4判XGA仕様であれば1024×768画素を有するものである。ただし、液晶パネルの画素数は上記画素数に限定されるものではない。
ロウドライバ10は、表示部9に接続されている走査ラインを駆動する。例えば、ロウドライバ10は、A4判XGA仕様であれば768本の走査ラインを駆動する。ただし、液晶パネルの画素数は限定されるものではない。
カラムドライバ11は、表示部9に接続されているデータラインを駆動する。例えば、カラムドライバ11は、A4判XGA仕様であれば1024本分のデータラインを駆動する。ただし、液晶パネルの画素数は限定されるものではない。
多電圧生成部12は、電圧制御信号19をドライバ制御部8から受信し、電圧制御信号19の指示に従い、第1の昇圧回路14、第2の昇圧回路15から出力される電圧VDDHを用いて、カラムドライバ11とロウドライバ10各々に供給する各種電圧を生成する。電圧制御信号19は、ドライバ制御部8から出力される信号であり、カラムドライバ11とロウドライバ10の駆動の仕方により決められる電圧値を多電圧生成部12に通知する信号である。
コンデンサ13は、第1の昇圧回路14、第2の昇圧回路15と多電圧生成部12とを接続するラインとグランドの間に設けられ、電圧VDDHを平滑して安定させる。
第1の昇圧回路14は、直流−直流変換器(DC−DCコンバータ)などにより、充電制御部2からの入力電圧を昇圧する回路である。第1の昇圧回路14は、高出力タイプの昇圧回路で、カラムドライバ11とロウドライバ10が高電力を必要とする期間に用いられ、それ以外の期間はシャットダウンされる。例えば、第1の昇圧回路14をシャットダウンさせるための昇圧制御端子を備えるデバイスを用いることが望ましい。つまり、昇圧制御端子に昇圧切替制御信号18により、第1の昇圧回路14を容易にシャットダウンさせられる。なお、第1の昇圧回路14の昇圧は、パネルリセット、描画時に必要な最大の電圧まで昇圧するものである。例えば、入力電圧4.2Vをパネルリセットに必要な電圧38Vまで昇圧し、描画時は入力電圧4.2Vを描画に必要な電圧24Vまで昇圧する。ただし、昇圧は上記に限定されるものではない。
第1の昇圧回路14は、直流−直流変換器(DC−DCコンバータ)などにより、充電制御部2からの入力電圧を昇圧する回路である。第1の昇圧回路14は、高出力タイプの昇圧回路で、カラムドライバ11とロウドライバ10が高電力を必要とする期間に用いられ、それ以外の期間はシャットダウンされる。例えば、第1の昇圧回路14をシャットダウンさせるための昇圧制御端子を備えるデバイスを用いることが望ましい。つまり、昇圧制御端子に昇圧切替制御信号18により、第1の昇圧回路14を容易にシャットダウンさせられる。なお、第1の昇圧回路14の昇圧は、パネルリセット、描画時に必要な最大の電圧まで昇圧するものである。例えば、入力電圧4.2Vをパネルリセットに必要な電圧38Vまで昇圧し、描画時は入力電圧4.2Vを描画に必要な電圧24Vまで昇圧する。ただし、昇圧は上記に限定されるものではない。
第2の昇圧回路15は、直流−直流変換器(DC−DCコンバータ)などにより、充電制御部2からの入力電圧を昇圧する回路である。第2の昇圧回路15は、低電力タイプの昇圧回路で、カラムドライバ11とロウドライバ10を低消費電力で駆動する期間に用いられ、それ以外の期間はシャットダウンされる。例えば、第2の昇圧回路15をシャットダウンさせるための昇圧制御端子を備えるデバイスを用いることが望ましい。つまり、昇圧制御端子に昇圧切替制御信号18の反転信号を入力することにより、第2の昇圧回路15を容易にシャットダウンさせられる。反転信号は、例えば、反転素子20を用いて生成される。なお、第2の昇圧回路15の昇圧動作は、パネルリセット、描画時に必要な最大の電圧まで昇圧するものである。例えば、入力電圧4.2Vをパネルリセットに必要な電圧38Vまで昇圧し、描画時は入力電圧4.2Vを描画に必要な電圧24Vまで昇圧する。ただし、昇圧は上記に限定されるものではない。
整流素子16は、第1の昇圧回路14の出力端子と、多電圧生成部12の入力端子とコンデンサ13の電圧VDDH側の端子が接続される接続点との間に配置されている。そして、整流素子16のアノード端子は第1の昇圧回路14の出力端子と接続され、カソード端子は上記接続点と接続されている。整流素子17は、第2の昇圧回路15の出力端子と上記接続点との間に配置されている。そして、整流素子17のアノード端子は第2の昇圧回路15の出力端子と接続され、カソード端子は上記接続点と接続されている。つまり、整流素子16と整流素子17の接続はダイオードORであり、電流の逆流も防止している。
表示装置1における電力切り替え動作について説明する。
図2は、高電力の昇圧回路と低電力の昇圧回路の切り替え処理の一実施例を示すフロー図である。本実施形態の表示装置1では、表示部9の書き換えの対象となる領域をリセットするパネルリセット期間と描画を実行する描画期間内において、高電力の第1の昇圧回路14と低電力の第2の昇圧回路15の切り替えを行う。
図2は、高電力の昇圧回路と低電力の昇圧回路の切り替え処理の一実施例を示すフロー図である。本実施形態の表示装置1では、表示部9の書き換えの対象となる領域をリセットするパネルリセット期間と描画を実行する描画期間内において、高電力の第1の昇圧回路14と低電力の第2の昇圧回路15の切り替えを行う。
ステップS1で制御部6は、入力装置などから表示部9の表示画像を書き換える要求通知を受信して、表示部9と表示部9を駆動する各部に電力を供給する電源に、電力の供給を指示する。なお、充電制御部2が電力を供給するとき、表示装置1の各パスコンやコンデンサ13などに流れ込む突入電流が発生する。
ステップS2では、第1の昇圧回路14を選択する。
ドライバ制御部8が制御部6から昇圧切替制御信号18と電圧制御信号19を出力すべきことを示す通知を受信したのち、ドライバ制御部8は昇圧切替制御信号18と電圧制御信号19を出力する。昇圧切替制御信号18は、第1の昇圧回路14を選択する情報を有している。電圧制御信号19は、パネルリセット時に多電圧生成部12が出力すべき電圧値の設定情報を有する。昇圧切替制御信号18を出力するタイミングは、表示データラッチ信号LPのデータラッチのタイミングまたはそのラッチに係るパルス極性制御信号FRの反転タイミングより前である。また、第1の昇圧回路14が安定して動作可能な状態になるまでに必要な時間を考慮して、昇圧切替制御信号18を出力する。パルス極性制御信号FRの反転タイミング、表示データラッチ信号LPのデータラッチのタイミングおよび昇圧切替制御信号18を出力するタイミングは、予め記録部7にタイミング情報として記録されている。このタイミング情報に含まれるタイミングは、例えば、カウンタまたは時計機能を備えるデバイスなどを用いて計測する。
ドライバ制御部8が制御部6から昇圧切替制御信号18と電圧制御信号19を出力すべきことを示す通知を受信したのち、ドライバ制御部8は昇圧切替制御信号18と電圧制御信号19を出力する。昇圧切替制御信号18は、第1の昇圧回路14を選択する情報を有している。電圧制御信号19は、パネルリセット時に多電圧生成部12が出力すべき電圧値の設定情報を有する。昇圧切替制御信号18を出力するタイミングは、表示データラッチ信号LPのデータラッチのタイミングまたはそのラッチに係るパルス極性制御信号FRの反転タイミングより前である。また、第1の昇圧回路14が安定して動作可能な状態になるまでに必要な時間を考慮して、昇圧切替制御信号18を出力する。パルス極性制御信号FRの反転タイミング、表示データラッチ信号LPのデータラッチのタイミングおよび昇圧切替制御信号18を出力するタイミングは、予め記録部7にタイミング情報として記録されている。このタイミング情報に含まれるタイミングは、例えば、カウンタまたは時計機能を備えるデバイスなどを用いて計測する。
また、昇圧切替制御信号18を受信した第1の昇圧回路14はシャットダウンを解除して起動し、昇圧切替制御信号18の反転信号を受信した第2の昇圧回路15はシャットダウンする。すなわち、第1の昇圧回路14が選択される。多電圧生成部12は、第1の昇圧回路14から出力される電圧を用いてパネルリセット時に必要な電圧を出力する。
なお、本例では制御部6がドライバ制御部8に指示をしているが、制御部6がドライバ制御部8の機能を備えている場合は、制御部6が第1の昇圧回路14、第2の昇圧回路15、多電圧生成部12に指示をしてもよい。
ステップS3では、制御部6がドライバ制御部8にパネルリセット電圧を印加する指示をする。制御部6からの指示を受信したドライバ制御部8は、表示画像の書き換え対象となっている領域をリセットするため、該領域に対応するカラムドライバ11とロウドライバ10に電圧を印加する指示を出力する。そして、カラムドライバ11とロウドライバ10は表示画像の書き換え対象をリセットする。
ステップS4では、第2の昇圧回路15を選択する。
制御部6が第1の昇圧回路14から第2の昇圧回路15に切り替える指示をドライバ制御部8に出力する。ドライバ制御部8は指示を受信して、昇圧切替制御信号18を出力する。昇圧切替制御信号18は、第2の昇圧回路15を選択する情報を有している。ドライバ制御部8が該昇圧切替制御信号18を出力するタイミングは、少なくとも表示画像の書き換え対象のリセットを完了した後である。第1の昇圧回路14から第2の昇圧回路15に切り替えるタイミングは、予め記録部7にタイミング情報として記録されている。また、昇圧切替制御信号18の反転信号を受信した第2の昇圧回路15はシャットダウンを解除して起動し、昇圧切替制御信号18を受信した第1の昇圧回路14はシャットダウンする。すなわち、第2の昇圧回路15が選択される。
制御部6が第1の昇圧回路14から第2の昇圧回路15に切り替える指示をドライバ制御部8に出力する。ドライバ制御部8は指示を受信して、昇圧切替制御信号18を出力する。昇圧切替制御信号18は、第2の昇圧回路15を選択する情報を有している。ドライバ制御部8が該昇圧切替制御信号18を出力するタイミングは、少なくとも表示画像の書き換え対象のリセットを完了した後である。第1の昇圧回路14から第2の昇圧回路15に切り替えるタイミングは、予め記録部7にタイミング情報として記録されている。また、昇圧切替制御信号18の反転信号を受信した第2の昇圧回路15はシャットダウンを解除して起動し、昇圧切替制御信号18を受信した第1の昇圧回路14はシャットダウンする。すなわち、第2の昇圧回路15が選択される。
ステップS5では、第1の昇圧回路14を選択する。
ドライバ制御部8が制御部6から昇圧切替制御信号18を出力すべきことを示す通知を受信したのち、ドライバ制御部8が昇圧切替制御信号18を出力する。昇圧切替制御信号18は、第1の昇圧回路14を選択する情報を有している。ドライバ制御部8が昇圧切替制御信号18を出力するタイミングは、パルス極性制御信号FRを反転するタイミングより前であり、少なくとも第1の昇圧回路14が安定して動作可能な状態になるまでに必要な時間を考慮して、昇圧切替制御信号18を出力する。パルス極性制御信号FRの反転タイミングおよび昇圧切替制御信号18を出力するタイミングは、予め記録部7にタイミング情報として記録されている。タイミング情報に含まれるタイミングは、カウンタまたは時計機能を備えるデバイスなどを用いて計測する。
ドライバ制御部8が制御部6から昇圧切替制御信号18を出力すべきことを示す通知を受信したのち、ドライバ制御部8が昇圧切替制御信号18を出力する。昇圧切替制御信号18は、第1の昇圧回路14を選択する情報を有している。ドライバ制御部8が昇圧切替制御信号18を出力するタイミングは、パルス極性制御信号FRを反転するタイミングより前であり、少なくとも第1の昇圧回路14が安定して動作可能な状態になるまでに必要な時間を考慮して、昇圧切替制御信号18を出力する。パルス極性制御信号FRの反転タイミングおよび昇圧切替制御信号18を出力するタイミングは、予め記録部7にタイミング情報として記録されている。タイミング情報に含まれるタイミングは、カウンタまたは時計機能を備えるデバイスなどを用いて計測する。
また、昇圧切替制御信号18を受信した第1の昇圧回路14はシャットダウンを解除して起動し、昇圧切替制御信号18の反転信号を受信した第2の昇圧回路15はシャットダウンする。すなわち、第1の昇圧回路14が選択される。
本例では、制御部6がドライバ制御部8に指示をしているが、制御部6がドライバ制御部8の機能を備えている場合は、制御部6が第1の昇圧回路14、第2の昇圧回路15、多電圧生成部12に指示をしてもよい。
ステップS6では、ドライバ制御部8が制御部6から出力される印加電圧の極性を反転させてメモリ性液晶に特有の経時劣化を回復させる指示を受信し、印加電圧の極性を反転させて液晶に特有の経時劣化を回復させる。
ステップS7では、第2の昇圧回路15を選択する。
制御部6が第1の昇圧回路14から第2の昇圧回路15に切り替える指示をドライバ制御部8に出力する。ドライバ制御部8は切り替える指示を受信して、昇圧切替制御信号18を出力する。昇圧切替制御信号18は、第2の昇圧回路15を選択する情報を有している。ドライバ制御部8が該昇圧切替制御信号18を出力するタイミングは、少なくともパルス極性制御信号FRの反転が完了した後のタイミングである。なお、第1の昇圧回路14から第2の昇圧回路15に切り替える出力タイミングは、予め記録部7にタイミング情報として記録されている。また、昇圧切替制御信号18の反転信号を受信した第2の昇圧回路15はシャットダウンを解除して起動し、昇圧切替制御信号18を受信した第1の昇圧回路14はシャットダウンする。すなわち、第2の昇圧回路15が選択される。
制御部6が第1の昇圧回路14から第2の昇圧回路15に切り替える指示をドライバ制御部8に出力する。ドライバ制御部8は切り替える指示を受信して、昇圧切替制御信号18を出力する。昇圧切替制御信号18は、第2の昇圧回路15を選択する情報を有している。ドライバ制御部8が該昇圧切替制御信号18を出力するタイミングは、少なくともパルス極性制御信号FRの反転が完了した後のタイミングである。なお、第1の昇圧回路14から第2の昇圧回路15に切り替える出力タイミングは、予め記録部7にタイミング情報として記録されている。また、昇圧切替制御信号18の反転信号を受信した第2の昇圧回路15はシャットダウンを解除して起動し、昇圧切替制御信号18を受信した第1の昇圧回路14はシャットダウンする。すなわち、第2の昇圧回路15が選択される。
ステップS8では、パネルリセットを終了する。
ステップS9では描画処理を開始する。
図3を用いて、描画処理の一実施例について説明をする。図3は、縦軸に各種信号の波形を示し、横軸に時間軸を示している。縦軸の信号波形は、表示データラッチ信号LP、パルス極性制御信号FR、表示データDATA、表示データ取り込みクロック信号CLK、出力電圧OUT、第1の昇圧回路14への入力電流、昇圧切替制御信号18、昇圧切替制御信号18の反転信号を示している。
ステップS9では描画処理を開始する。
図3を用いて、描画処理の一実施例について説明をする。図3は、縦軸に各種信号の波形を示し、横軸に時間軸を示している。縦軸の信号波形は、表示データラッチ信号LP、パルス極性制御信号FR、表示データDATA、表示データ取り込みクロック信号CLK、出力電圧OUT、第1の昇圧回路14への入力電流、昇圧切替制御信号18、昇圧切替制御信号18の反転信号を示している。
ステップ9で制御部6からの指示に従いドライバ制御部8は、表示データ取り込みクロック信号CLKを用いてカラムドライバ11に1ライン分の表示データを転送する。図3の例では、t4−t5、t12−t13、t20−t21に示されている期間である。
ステップS10では、第1の昇圧回路14を選択する。
ドライバ制御部8が制御部6から昇圧切替制御信号18と電圧制御信号19を出力すべきことを示す通知を受信したのち、ドライバ制御部8は昇圧切替制御信号18と電圧制御信号19を出力する。図3の例ではt5、t13、t21のタイミングである。
ドライバ制御部8が制御部6から昇圧切替制御信号18と電圧制御信号19を出力すべきことを示す通知を受信したのち、ドライバ制御部8は昇圧切替制御信号18と電圧制御信号19を出力する。図3の例ではt5、t13、t21のタイミングである。
昇圧切替制御信号18は、第1の昇圧回路14を選択する情報を有している。電圧制御信号19は、描画時に多電圧生成部12が出力する電圧値の設定情報を有する。昇圧切替制御信号18を出力するタイミングは、表示データラッチ信号LPのデータラッチのタイミングとそのラッチに係るパルス極性制御信号FRの反転タイミングより前である。また、第1の昇圧回路14が安定して動作可能な状態になるまでに必要な時間を考慮して、昇圧切替制御信号18を出力する。描画時における、パルス極性制御信号FRの反転タイミング、表示データラッチ信号LPのデータラッチのタイミングおよび該昇圧切替制御信号18を出力すべきタイミングは、予め記録部7にタイミング情報として記録されている。このタイミング情報に含まれるタイミングは、例えば、カウンタまたは時計機能を備えるデバイスなどを用いて計測する。
また、昇圧切替制御信号18を受信した第1の昇圧回路14はシャットダウンを解除して起動し、昇圧切替制御信号18の反転信号を受信した第2の昇圧回路15はシャットダウンする。すなわち、第1の昇圧回路14が選択される。多電圧生成部12は、第1の昇圧回路14から出力される電圧を用いて描画時に必要な電圧を出力する。
なお、本例では制御部6がドライバ制御部8に指示をしているが、制御部6がドライバ制御部8の機能を備えている場合は、制御部6が第1の昇圧回路14、第2の昇圧回路15、多電圧生成部12に指示をしてもよい。
ステップS11では、制御部6がドライバ制御部8に描画電圧を印加する指示をする。制御部6からの指示を受信したドライバ制御部8は、表示部9に描画するためカラムドライバ11とロウドライバ10に電圧を印加する。図3の例では、t6−t7、t14−t15、t22−t23のタイミングである。
ステップS12では、第2の昇圧回路15を選択する。
制御部6が第1の昇圧回路14から第2の昇圧回路15に切り替える指示をドライバ制御部8に出力する。ドライバ制御部8は指示を受信して、昇圧切替制御信号18を出力する。図3の例では、t8、t16、t24のタイミングである。
制御部6が第1の昇圧回路14から第2の昇圧回路15に切り替える指示をドライバ制御部8に出力する。ドライバ制御部8は指示を受信して、昇圧切替制御信号18を出力する。図3の例では、t8、t16、t24のタイミングである。
昇圧切替制御信号18は、第2の昇圧回路15を選択する情報を有している。ドライバ制御部8が該昇圧切替制御信号18を出力するタイミングは、少なくとも表示画像の書き換え対象のリセットの完了後である。第1の昇圧回路14から第2の昇圧回路15に切り替えるタイミングは、予め記録部7にタイミング情報として記録されている。また、昇圧切替制御信号18の反転信号を受信した第2の昇圧回路15はシャットダウンを解除して起動し、昇圧切替制御信号18を受信した第1の昇圧回路14はシャットダウンする。すなわち、第2の昇圧回路15が選択される。
ステップS13では、第1の昇圧回路14を選択する。
ドライバ制御部8が制御部6から昇圧切替制御信号18を出力することを示す通知を受信したのち、ドライバ制御部8が昇圧切替制御信号18を出力する。図3の例では、t1、t9、t17のタイミングである。
ドライバ制御部8が制御部6から昇圧切替制御信号18を出力することを示す通知を受信したのち、ドライバ制御部8が昇圧切替制御信号18を出力する。図3の例では、t1、t9、t17のタイミングである。
昇圧切替制御信号18は、第1の昇圧回路14を選択する情報を有している。ドライバ制御部8が昇圧切替制御信号18を出力するタイミングは、パルス極性制御信号FRを反転するタイミングより前であり、少なくとも第1の昇圧回路14が安定して動作可能な状態になるまでに必要な時間を考慮して、昇圧切替制御信号18を出力する。パルス極性制御信号FRの反転タイミングおよび昇圧切替制御信号18を出力すべきタイミングは、予め記録部7にタイミング情報として記録されている。タイミング情報に含まれるタイミングは、カウンタまたは時計機能を備えるデバイスなどを用いて計測する。
また、昇圧切替制御信号18を受信した第1の昇圧回路14はシャットダウンを解除して起動し、昇圧切替制御信号18の反転信号を受信した第2の昇圧回路15はシャットダウンする。すなわち、第1の昇圧回路14が選択される。
本例では、制御部6がドライバ制御部8に指示をしているが、制御部6がドライバ制御部8の機能を備えている場合は、制御部6が第1の昇圧回路14、第2の昇圧回路15、多電圧生成部12に指示をしてもよい。
ステップS14では、ドライバ制御部8が制御部6からメモリ性液晶に特有の経時劣化を回復させる指示を受信し、印加電圧の極性を反転させて液晶に特有の経時劣化を回復させる。図3の例では、t2−t3、t10−t11、t18−t19のタイミングである。
ステップS15では、第2の昇圧回路15を選択する。
制御部6が、第1の昇圧回路14から第2の昇圧回路15に切り替える指示をドライバ制御部8に出力する。ドライバ制御部8は指示を受信して、昇圧切替制御信号18を出力する。図3の例では、t4、t12、t20のタイミングである。
制御部6が、第1の昇圧回路14から第2の昇圧回路15に切り替える指示をドライバ制御部8に出力する。ドライバ制御部8は指示を受信して、昇圧切替制御信号18を出力する。図3の例では、t4、t12、t20のタイミングである。
昇圧切替制御信号18は、第2の昇圧回路15を選択する情報を有している。ドライバ制御部8が該昇圧切替制御信号18を出力するタイミングは、少なくともパルス極性制御信号FRの反転が完了した後のタイミングである。なお、第1の昇圧回路14から第2の昇圧回路15に切り替える出力タイミングは、予め記録部7にタイミング情報として記録されている。また、昇圧切替制御信号18の反転信号を受信した第2の昇圧回路15はシャットダウンを解除して起動し、昇圧切替制御信号18を受信した第1の昇圧回路14はシャットダウンする。すなわち、第2の昇圧回路15が選択される。
ステップS16では、制御部6あるいはドライバ制御部8が最終のラインであるか否かを判定して、最終のラインである場合にはステップS17に移行し、最終のラインでない場合にはステップS9に移行する。例えば、A4判XGA仕様であれば768ラインであるか否かを判定する。
ステップS17で制御部6は、表示部9の表示画像の書き換えが完了したことを検出して、表示部9と表示部9を駆動する各部へ電力を供給する電源に、停止すべき指示を出力する。
本実施形態によれば、表示部9の負荷および表示させるコンテンツにより供給電流は変動するが、パネルリセット期間と描画期間の各々において高電力を必要とする期間は、高電力を出力可能な昇圧回路を用いて、それ以外の期間では低消費電力の昇圧回路を用いる。その結果、パネルリセット期間と描画期間の消費電力を低減することができる。
また、描画期間に必要な電力のかなりの部分をカットすることができるので、バッテリ駆動など限られた電力を有効に使用することができる。
なお、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
なお、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
1 表示装置
2 充電制御部
3 バッテリ
4 電源部
5 周辺回路
6 制御部
7 記録部
8 ドライバ制御部
9 表示部
10 ロウドライバ
11 カラムドライバ
12 多電圧生成部
13 コンデンサ
14 第1の昇圧回路
15 第2の昇圧回路
16、17 整流素子
18 昇圧切替制御信号
19 電圧制御信号
20 反転素子
2 充電制御部
3 バッテリ
4 電源部
5 周辺回路
6 制御部
7 記録部
8 ドライバ制御部
9 表示部
10 ロウドライバ
11 カラムドライバ
12 多電圧生成部
13 コンデンサ
14 第1の昇圧回路
15 第2の昇圧回路
16、17 整流素子
18 昇圧切替制御信号
19 電圧制御信号
20 反転素子
Claims (6)
- メモリ性液晶を用いた表示部と、前記表示部の走査ラインを駆動するロウドライバと、前記表示部のデータラインを駆動するカラムドライバとを備える表示装置であって、
前記表示部と、前記ロウドライバと、前記カラムドライバを駆動する電流を出力する第1の昇圧回路と、
前記表示部の表示を保持する電圧を出力する第2の昇圧回路と、
前記ロウドライバと前記カラムドライバを制御する、表示データを確定する表示データラッチ信号と液晶の劣化を防止するためのパルス極性制御信号のそれぞれが変化するタイミングを参照し、表示データラッチ信号とパルス極性制御信号が変化するタイミングより前の予め設定したタイミングで前記第1の昇圧回路に切り替え、予め設定した期間経過したのち前記第2の昇圧回路に切り替える制御をする制御部と、
を備えることを特徴とする表示装置。 - 前記制御部は、前記表示部をパネルリセットする期間内と描画する期間内に、前記第1の昇圧回路と前記第2の昇圧回路を切り替えることを特徴とする請求項1に記載の表示装置。
- 前記制御部は、前記第1の昇圧回路又は前記第2の昇圧回路のいずれか一方のみを選択して切り替える制御を行うことを特徴とする請求項1または2に記載の表示装置。
- メモリ性液晶を用いた表示部と、前記表示部の走査ラインを駆動するロウドライバと、前記表示部のデータラインを駆動するカラムドライバとを備える表示装置の制御方法であって、
コンピュータが、
記録部に記録されている、前記ロウドライバと前記カラムドライバを制御する、表示データを確定する表示データラッチ信号と液晶の劣化を防止するためのパルス極性制御信号のそれぞれが変化するタイミングを参照し、
前記表示データラッチ信号と前記パルス極性制御信号が変化するタイミングより前の予め設定したタイミングで、前記表示部と、前記ロウドライバと、前記カラムドライバを駆動する電流を出力する第1の昇圧回路に切り替え、
予め設定した期間経過したのち、前記表示部の表示を保持する電圧を出力する第2の昇圧回路に切り替える、
ことを実行する表示装置の制御方法。 - コンピュータが
前記表示部をパネルリセットする期間内と描画する期間内に、前記第1の昇圧回路と前記第2の昇圧回路を切り替えることを実行する請求項4に記載の表示装置の制御方法。 - コンピュータが、
前記第1の昇圧回路又は前記第2の昇圧回路のいずれか一方のみを選択して切り替えることを実行する請求項4または5に記載の表示装置の制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/061183 WO2012001785A1 (ja) | 2010-06-30 | 2010-06-30 | 表示装置と表示装置の制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2012001785A1 true JPWO2012001785A1 (ja) | 2013-08-22 |
Family
ID=45401540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012522390A Ceased JPWO2012001785A1 (ja) | 2010-06-30 | 2010-06-30 | 表示装置と表示装置の制御方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20130106822A1 (ja) |
JP (1) | JPWO2012001785A1 (ja) |
KR (1) | KR20130023277A (ja) |
CN (1) | CN102959612A (ja) |
TW (1) | TW201201173A (ja) |
WO (1) | WO2012001785A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI546787B (zh) * | 2014-09-29 | 2016-08-21 | 矽創電子股份有限公司 | 電源供應模組、顯示器及其電容切換方法 |
KR102360930B1 (ko) * | 2014-12-02 | 2022-02-08 | 에스케이플래닛 주식회사 | 데이터 송신 단말, 데이터 송수신 시스템 및 데이터 송신 방법 |
KR102606476B1 (ko) * | 2016-08-19 | 2023-11-29 | 삼성전자주식회사 | 디스플레이 장치의 저전력 모드를 지원하는 디스플레이 구동 회로 |
US10755622B2 (en) * | 2016-08-19 | 2020-08-25 | Samsung Electronics Co., Ltd. | Display driver integrated circuit for supporting low power mode of display panel |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002123234A (ja) * | 2000-08-09 | 2002-04-26 | Sharp Corp | 画像表示装置ならびに携帯電子機器 |
JP2002372951A (ja) * | 2001-06-13 | 2002-12-26 | Rohm Co Ltd | 表示駆動装置 |
JP2005151634A (ja) * | 2003-11-12 | 2005-06-09 | Toshiba Matsushita Display Technology Co Ltd | Dc−dc変換回路 |
WO2009050771A1 (ja) * | 2007-10-15 | 2009-04-23 | Fujitsu Limited | コレステリック液晶表示装置 |
JP2009258526A (ja) * | 2008-04-21 | 2009-11-05 | Casio Comput Co Ltd | 表示装置及び電源装置 |
JP2010026019A (ja) * | 2008-07-16 | 2010-02-04 | Renesas Technology Corp | 電子ペーパーディスプレイおよびそれに使用される半導体集積回路とその動作方法 |
-
2010
- 2010-06-30 WO PCT/JP2010/061183 patent/WO2012001785A1/ja active Application Filing
- 2010-06-30 CN CN2010800675257A patent/CN102959612A/zh active Pending
- 2010-06-30 JP JP2012522390A patent/JPWO2012001785A1/ja not_active Ceased
- 2010-06-30 KR KR1020127033355A patent/KR20130023277A/ko active IP Right Grant
- 2010-10-06 TW TW099134019A patent/TW201201173A/zh unknown
-
2012
- 2012-12-19 US US13/719,915 patent/US20130106822A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002123234A (ja) * | 2000-08-09 | 2002-04-26 | Sharp Corp | 画像表示装置ならびに携帯電子機器 |
JP2002372951A (ja) * | 2001-06-13 | 2002-12-26 | Rohm Co Ltd | 表示駆動装置 |
JP2005151634A (ja) * | 2003-11-12 | 2005-06-09 | Toshiba Matsushita Display Technology Co Ltd | Dc−dc変換回路 |
WO2009050771A1 (ja) * | 2007-10-15 | 2009-04-23 | Fujitsu Limited | コレステリック液晶表示装置 |
JP2009258526A (ja) * | 2008-04-21 | 2009-11-05 | Casio Comput Co Ltd | 表示装置及び電源装置 |
JP2010026019A (ja) * | 2008-07-16 | 2010-02-04 | Renesas Technology Corp | 電子ペーパーディスプレイおよびそれに使用される半導体集積回路とその動作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102959612A (zh) | 2013-03-06 |
US20130106822A1 (en) | 2013-05-02 |
WO2012001785A1 (ja) | 2012-01-05 |
TW201201173A (en) | 2012-01-01 |
KR20130023277A (ko) | 2013-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102548467B1 (ko) | Dc-dc 컨버터 및 이를 포함하는 표시 장치 | |
EP3751552B1 (en) | Residual image elimination unit, control method therefor and liquid crystal display device | |
JP6234662B2 (ja) | 表示装置 | |
WO2019184355A1 (zh) | 显示驱动电路及其控制方法、显示装置 | |
KR20060051884A (ko) | 주사선 구동회로로의 전원공급 방법, 전원회로 | |
KR101464076B1 (ko) | 디스플레이 패널을 위한 구동 회로 | |
US10008173B2 (en) | Liquid crystal display device with a discharge control circuit | |
US8928651B2 (en) | Display and power supply control method of a display | |
CN103943086A (zh) | 一种模拟电压源电路及显示装置 | |
WO2012001785A1 (ja) | 表示装置と表示装置の制御方法 | |
CN111480193A (zh) | 显示装置以及用于驱动其的方法 | |
JP5823108B2 (ja) | 電源ドライバ、その駆動方法、及び電源ドライバを備える有機発光表示装置 | |
TWI299148B (en) | Liquid crystal display and integrated driver circuit thereof | |
TWI556217B (zh) | 電源管理電路及其閘極脈衝調變電路 | |
CN113643644B (zh) | 电流控制电路、显示面板驱动装置及显示装置 | |
KR101778770B1 (ko) | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 | |
KR102230031B1 (ko) | 디스플레이 파워 서플라이를 위한 제어 방법, 제어 장치, 저장 매체 및 전자 장치 | |
JP2017143657A (ja) | スイッチング電源回路、負荷駆動装置、液晶表示装置 | |
JP6663281B2 (ja) | スイッチング電源回路、液晶駆動装置、液晶表示装置 | |
KR102551574B1 (ko) | 전원 공급 장치 및 표시장치 | |
KR20100107523A (ko) | 콜레스테릭 액정 패널의 다계조 구동 회로, 구동 방법 및 표시 장치 | |
KR20120137113A (ko) | 액정 표시장치의 구동 장치 및 그 방법 | |
JP2024029879A (ja) | 昇圧型dc/dcコンバータおよびそれを備えた液晶表示装置 | |
JP2005173245A (ja) | 電源装置、液晶表示装置 | |
CN116189630A (zh) | 一种放电保护电路、显示装置及放电保护方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20131224 |