JP2009258526A - 表示装置及び電源装置 - Google Patents

Abstract

【課題】 蓄積キャパシタの容量を比較的小さく抑えたとしても、蓄積キャパシタへの負荷変動による表示ムラの発生を防止可能な表示装置及び電源装置を提供する。
【解決手段】 第一蓄積キャパシタにおける第一蓄積電圧に基づいて第一昇圧用キャパシタの所定の電源への並列接続と前記第一昇圧用キャパシタの前記第一蓄積キャパシタへの並列接続とを切り換える第一昇圧手段と、第二蓄積キャパシタにおける第二蓄積電圧に基づいて第二昇圧用キャパシタの前記第一蓄積キャパシタへの並列接続と前記第二昇圧用キャパシタの前記第二蓄積キャパシタへの並列接続とを切り換える第二昇圧手段とを備え、前記第二昇圧手段は、前記非書込期間から前記書込期間に移行するタイミングＴｍのときに、前記第一蓄積キャパシタと前記第二昇圧用キャパシタとが並列接続になっているように制御する。
【選択図】 図６

Description

本発明は、所定の電源電圧を昇圧する表示装置及び電源装置に関する。

近年、スイッチング素子として薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型の液晶表示装置が開発されている。

アクティブマトリクス型の液晶表示装置は、その表示領域に、マトリクス状に配置された複数の表示画素と、各表示画素を行毎に順次走査するための複数の走査信号線と、各表示画素に書込む表示信号電圧を供給するための複数のデータ信号線とが形成されている。各表示画素には、ゲート電極が走査信号線に接続されソース電極がデータ信号線に接続されたスイッチング素子としての薄膜トランジスタ（ＴＦＴ）と、ＴＦＴのドレイン電極に接続された画素電極と、各表示画素で共通の電位に設定される共通電極と、画素電極と共通電極との電位差を所定の電位差に保つための電荷を蓄積する補助容量と、を備えている。ここで、画素電極と共通電極との間には、例えば、画素電極と共通電極との間の電位差に応じてその配向状態が変化する液晶が配されている。

表示領域の周囲には、各走査信号線に接続され、この各走査信号線を介して各ＴＦＴをオン・オフ制御するための走査信号線駆動回路や、各データ信号線に接続され、この各データ信号線を介して各表示画素（各補助容量や液晶）に所定の表示信号電圧を供給するデータ信号線駆動回路が形成されている。そして、走査信号線駆動回路は、各フレームの書込期間に各走査信号線へ、前段側の走査信号線から順にゲートオン電圧としての走査信号を供給することで各走査信号線を順に選択状態とし、このときにデータ信号線駆動回路によってデータ信号線に供給されている表示信号電圧を対応する表示画素に印加する。また、走査信号線駆動回路は、各フレームの非書込期間（帰線期間）には、各走査信号線へのゲートオン電圧の供給は停止し、全ての走査信号線にはゲートオフ電圧としての走査信号が供給される。

ところで、アクティブマトリクス型の液晶表示装置では、ガンマ基準電圧を複数に分圧することで各階調レベルに対応する表示信号電圧を生成している（特許文献１）。そして、このガンマ基準電圧は、所定の電源電圧を例えば特許文献２に記載されているようなチャージポンプ回路により昇圧することで得られている。また、各走査信号線に走査信号として供給されるゲートオン電圧は、通常、ガンマ基準電圧よりも高い電圧値に設定されるため、電源電圧を昇圧したガンマ基準電圧をさらに昇圧することにより生成している（特許文献３）。

特開２００７−２２５８４３号公報 特開平１０−２１５５６４号公報 特表２００６−５１６１６３号公報

従来のチャージポンプ回路では、電源電圧を昇圧したガンマ基準電圧は蓄積キャパシタに電荷を蓄積することにより得られるが、このガンマ基準電圧は、蓄積キャパシタにおける蓄積電圧を検出し、予め定められている目標のガンマ基準電圧との差分値に基づいて、昇圧用キャパシタの電源への並列接続と、昇圧用キャパシタの蓄積キャパシタへの直列接続と、を切り換える所謂フィードバック制御が行なわれる。

しかしながら、非書込期間から書込期間へ移行する際には、表示信号電圧の各表示画素への書き込みが開始されるため蓄積キャパシタの負荷変動が大きくなり、蓄積キャパシタの容量が十分に大きくないと書込期間の初期段階でガンマ基準電圧が不安定になる。そして、このことに伴って、表示領域における前段側の走査信号線に対応する領域で表示ムラが発生するという問題があった。また、蓄積キャパシタの容量を不必要に大きくすると、回路規模が大きくなったり、製造コストの増大を招来するという問題もあった。

本発明は、かかる従来の課題に鑑みてなされたものであり、蓄積キャパシタの容量を比較的小さく抑えたとしても、蓄積キャパシタへの負荷変動による表示ムラの発生を防止可能な表示装置及び電源装置を提供することを目的とする。

上述の目的を達成するため、請求項１に記載の表示装置は、所定の電源との並列接続と、第一蓄積キャパシタとの並列接続と、を繰り返すことによって、前記第一蓄積キャパシタに前記電源電圧に基づいた第一基準電圧を生成する第一昇圧用キャパシタと、前記第一蓄積キャパシタとの並列接続と、第二蓄積キャパシタとの並列接続と、を繰り返すことによって、前記第二蓄積キャパシタに前記第一基準電圧に基づいた第二基準電圧を生成する第二昇圧用キャパシタと、前記第一蓄積キャパシタに生成された前記第一基準電圧を複数に分圧して各階調レベルに対応した表示信号電圧を生成するとともに、当該生成された表示信号電圧から所定の表示信号電圧を選択してデータ信号線に供給するデータ信号線駆動手段と、各フレームの書込期間に前記第二基準電圧をゲートオン電圧として各走査信号線に順に供給するとともに、前記各フレームの非書込期間に前記ゲートオン電圧の前記各走査信号線への供給を停止する走査信号線駆動手段と、前記非書込期間から前記書込期間に移行するタイミングのときに、前記第一蓄積キャパシタと前記第二昇圧用キャパシタとが並列接続になっているように制御する制御手段と、を備えたことを特徴とする。
また、請求項２に記載の表示装置は、請求項１に記載の表示装置において、前記制御手段は、前記書込期間から前記非書込期間に移行して次の前記書込期間に移行するまでの所定時間内に前記第一蓄積キャパシタと前記第二昇圧用キャパシタとを並列接続させ、少なくとも前記次の書込期間に移行するまでの間、前記並列接続を維持することを特徴とする。
また、請求項３に記載の表示装置は、請求項１または２に記載の表示装置において、前記制御手段は、前記第二蓄積キャパシタと前記第二昇圧用キャパシタとを並列接続する際に、前記第二昇圧用キャパシタを前記第一蓄積キャパシタに直列接続することを特徴とする。

また、請求項４に記載の表示装置は、第一蓄積キャパシタにおける第一蓄積電圧に基づいて、第一昇圧用キャパシタの所定の電源への並列接続と、前記第一昇圧用キャパシタの前記第一蓄積キャパシタへの並列接続と、を切り換える第一昇圧手段と、第二蓄積キャパシタにおける第二蓄積電圧に基づいて、第二昇圧用キャパシタの前記第一蓄積キャパシタへの並列接続と、前記第二昇圧用キャパシタの前記第二蓄積キャパシタへの並列接続と、を切り換える第二昇圧手段と、前記第一蓄積電圧を複数に分圧して各階調レベルに対応した表示信号電圧を生成するとともに、当該生成された表示信号電圧から所定の表示信号電圧を選択してデータ信号線に供給するデータ信号線駆動手段と、各フレームの書込期間に前記第二蓄積電圧をゲートオン電圧として各走査信号線に順に供給するとともに、前記各フレームの非書込期間に前記ゲートオン電圧の前記各走査信号線への供給を停止する走査信号線駆動手段と、を備え、前記第二昇圧手段は、前記非書込期間から前記書込期間に移行するタイミングのときに、前記第一蓄積キャパシタと前記第二昇圧用キャパシタとが並列接続になっているように制御することを特徴とする。
また、請求項５に記載の表示装置は、請求項４に記載の表示装置において、前記第二昇圧手段は、前記書込期間から前記非書込期間に移行して次の前記書込期間に移行するまでの所定時間内に前記第一蓄積キャパシタと前記第二昇圧用キャパシタとを並列接続させ、少なくとも前記次の書込期間に移行するまでの間、前記第一蓄積キャパシタと前記第二昇圧用キャパシタとの並列接続を維持することを特徴とする。
また、請求項６に記載の表示装置は、請求項４に記載の表示装置において、前記第二昇圧手段は、前記第二蓄積キャパシタにおける第二蓄積電圧に基づいた、前記第二昇圧用キャパシタの前記第一蓄積キャパシタへの並列接続と、前記第二昇圧用キャパシタの前記第二蓄積キャパシタへの直列接続と、の切り換えを停止させる停止手段を備え、前記停止手段は、前記書込期間から前記非書込期間に移行した後、次の前記書込期間に移行するまでの間、前記切り換えを停止させることを特徴とする。
また、請求項７に記載の表示装置は、請求項４から６の何れかに記載の表示装置において、前記第二昇圧手段は、前記第二蓄積キャパシタと前記第二昇圧用キャパシタとを並列接続する際に、前記第二昇圧用キャパシタを前記第一蓄積キャパシタに直列接続することを特徴とする。

また、請求項８に記載の表示装置は、所定の電源との並列接続と直列接続とを繰り返すことによって、第一蓄積キャパシタに前記電源電圧に基づいた第一基準電圧を生成する第一昇圧用キャパシタと、前記第一蓄積キャパシタとの並列接続と直列接続とを繰り返すことによって、第二蓄積キャパシタに前記第一基準電圧に基づいた第二基準電圧を生成する第二昇圧用キャパシタと、前記第一蓄積キャパシタに生成された前記第一基準電圧を複数に分圧して各階調レベルに対応した表示信号電圧を生成するとともに、当該生成された表示信号電圧から所定の表示信号電圧を選択してデータ信号線に供給するデータ信号線駆動手段と、各フレームの書込期間に前記第二基準電圧をゲートオン電圧として各走査信号線に順に供給するとともに、前記各フレームの非書込期間に前記ゲートオン電圧の前記各走査信号線への供給を停止する走査信号線駆動手段と、前記非書込期間から前記書込期間に移行するタイミングのときに、前記第一蓄積キャパシタと前記第二昇圧用キャパシタとが並列接続になっているように制御する制御手段と、を備えたことを特徴とする。

また、請求項９に記載の表示装置は、第一蓄積キャパシタにおける第一蓄積電圧に基づいて、第一昇圧用キャパシタの所定の電源への並列接続と直列接続とを切り換える第一昇圧手段と、第二蓄積キャパシタにおける第二蓄積電圧に基づいて、第二昇圧用キャパシタの前記第一蓄積キャパシタへの並列接続と直列接続とを切り換える第二昇圧手段と、前記第一蓄積電圧を複数に分圧して各階調レベルに対応した表示信号電圧を生成するとともに、当該生成された表示信号電圧から所定の表示信号電圧を選択してデータ信号線に供給するデータ信号線駆動手段と、各フレームの書込期間に前記第二蓄積電圧をゲートオン電圧として各走査信号線に順に供給するとともに、前記各フレームの非書込期間に前記ゲートオン電圧の前記各走査信号線への供給を停止する走査信号線駆動手段と、を備え、前記第二昇圧手段は、前記非書込期間から前記書込期間に移行するタイミングのときに、前記第一蓄積キャパシタと前記第二昇圧用キャパシタとが並列接続になっているように制御することを特徴とする。

また、請求項１０に記載の電源装置は、分圧することで各階調レベルに対応した表示信号電圧を生成するための第一蓄積電圧を第一蓄積キャパシタに蓄積し、前記第一蓄積電圧を昇圧した第二蓄積電圧を第二蓄積キャパシタに蓄積し、前記第二蓄積電圧が、各フレームの書込期間に前記第二蓄積電圧をゲートオン電圧として各走査信号線に順に供給されるとともに、前記各フレームの非書込期間に前記ゲートオン電圧の前記各走査信号線への供給が停止される電源装置であって、前記第一蓄積キャパシタにおける前記第一蓄積電圧に基づいて、第一昇圧用キャパシタの所定の電源への並列接続と、前記第一昇圧用キャパシタの前記第一蓄積キャパシタへの並列接続と、を切り換える第一昇圧手段と、第二蓄積キャパシタにおける第二蓄積電圧に基づいて、第二昇圧用キャパシタの前記第一蓄積キャパシタへの並列接続と、前記第二昇圧用キャパシタの前記第二蓄積キャパシタへの並列接続と、を切り換える第二昇圧手段と、を備え、前記第二昇圧手段は、前記非書込期間から前記書込期間に移行するタイミングのときに、前記第一蓄積キャパシタと前記第二昇圧用キャパシタとが並列接続になっているように制御することを特徴とする。

また、請求項１１に記載の電源装置は、分圧することで各階調レベルに対応した表示信号電圧を生成するための第一蓄積電圧を第一蓄積キャパシタに蓄積し、前記第一蓄積電圧を昇圧した第二蓄積電圧を第二蓄積キャパシタに蓄積し、前記第二蓄積電圧が、各フレームの書込期間に前記第二蓄積電圧をゲートオン電圧として各走査信号線に順に供給されるとともに、前記各フレームの非書込期間に前記ゲートオン電圧の前記各走査信号線への供給が停止される電源装置であって、前記第一蓄積キャパシタにおける前記第一蓄積電圧に基づいて、第一昇圧用キャパシタの所定の電源への並列接続と直列接続とを切り換える第一昇圧手段と、第二蓄積キャパシタにおける第二蓄積電圧に基づいて、第二昇圧用キャパシタの前記第一蓄積キャパシタへの並列接続と直列接続とを切り換える第二昇圧手段と、を備え、前記第二昇圧手段は、前記非書込期間から前記書込期間に移行するタイミングのときに、前記第一蓄積キャパシタと前記第二昇圧用キャパシタとが並列接続になっているように制御することを特徴とする。

また、請求項１２に記載の電源装置は、それぞれが、所定の電圧に蓄積される蓄積キャパシタと前記蓄積キャパシタに前記所定の電圧を蓄積させるための昇圧用キャパシタとを有し、その値が異なる基準電圧毎に当該基準電圧を前記蓄積キャパシタに生成する複数の昇圧回路を備えた電源装置であって、他の昇圧回路における蓄積キャパシタへの負荷が増大するタイミングのときに、当該昇圧回路における昇圧用キャパシタが前記他の昇圧回路における蓄積キャパシタに対して並列接続になっているように制御する制御手段を備えたことを特徴とする。

本発明によれば、蓄積キャパシタの容量を比較的小さく抑えたとしても、蓄積キャパシタへの負荷変動による表示ムラの発生を防止することができる。

以下、本発明を実施するための形態を、図面を参照して説明する。本発明に係る表示装置１の概略全体構成は、図１に示すように、コントロールドライバ２と、コントロールドライバ２により駆動されるアクティブマトリクス型の液晶表示パネル３とから構成されている。

液晶表示パネル３は、図２に示すように、マトリクス基板１０と対向基板１１とが所定の間隔を隔てて互いに平行となるようにシール材１２により接着されるとともに、マトリクス基板１０と対向基板１１との間に液晶ＬＣが充填されている。

マトリクス基板１０には、図３（ａ）に示すように、対向基板１１との対向面側の表示領域Ｄａに、互いに平行な複数のデータ信号線Ｓ（ｉ）と、互いに平行でかつデータ信号線Ｓ（ｉ）に交差する複数の走査信号線Ｇ（ｊ）とが設けられている。そして、隣接する２本の走査信号線と隣接する２本のデータ信号線とで囲まれた各部分には、画素電極Ｅ（ｉ，ｊ）とスイッチング素子としての薄膜トランジスタＴＦＴ（ｉ，ｊ）が設けられている。なお、ＴＦＴ（ｉ，ｊ）は、そのゲート電極が走査信号線Ｇ（ｊ）に、ソース電極がデータ信号線Ｓ（ｉ）に、ドレイン電極が画素電極Ｅ（ｉ，ｊ）に接続されている。また、ｉ＝１，２，・・・，ｍ、ｊ＝１，２，・・・，ｎ。

また、対向基板１１には、図３（ｂ）に示すように、マトリクス基板１０との対向面側の表示領域Ｄａに、共通電極１３が設けられている。そして、対向基板１１は、共通電極１３が少なくとも各画素電極Ｅ（ｉ，ｊ）に対向するように、マトリクス基板１０に対して対向配置されている。

次に、上述した画素電極Ｅ（ｉ，ｊ）やＴＦＴ（ｉ，ｊ）等からなる各表示画素Ｐ（ｉ，ｊ）の具体的な構造例を図４及び図５に示す。マトリクス基板１０にはゲート電極５１を含む走査信号線Ｇ（ｊ）が設けられている。この走査信号線Ｇ（ｊ）と同一層に補助容量ライン４８が設けられている。つまり、走査信号線Ｇ（ｊ）と補助容量ライン４８とは一括形成される。そして、その上面全体にはゲート絶縁膜５２が設けられている。ゲート絶縁膜５２の上面には真性アモルファスシリコンからなる半導体薄膜５３が設けられている。半導体薄膜５３の上面ほぼ中央部にはチャネル保護膜５４が設けられている。チャネル保護膜５４の上面両側およびその両側における半導体薄膜５３の上面にはｎ型アモルファスシリコンからなるコンタクト層５５、５６が設けられている。

一方のコンタクト層５５の上面にはドレイン電極５７が設けられている。他方のコンタクト層５６の上面およびゲート絶縁膜５２の上面にはソース電極５８を含むデータ信号線Ｓ（ｉ）が設けられている。ソース電極５７及びデータ信号線Ｓ（ｉ）は、Ａｌ等の金属により構成されている。

そして、ゲート電極５１、ゲート絶縁膜５２、半導体薄膜５３、チャネル保護膜５４、コンタクト層５５、５６、ドレイン電極５７およびソース電極５８により、ＴＦＴ（ｉ，ｊ）が構成されている。

ＴＦＴ（ｉ，ｊ）等を含むゲート絶縁膜５２の上面全体には平坦化膜５９が設けられている。平坦化膜５９のドレイン電極５７の所定の箇所に対応する部分にはコンタクトホール６０が設けられている。平坦化膜５９の上面の所定の個所にはＩＴＯからなる画素電極Ｅ（ｉ，ｊ）が設けられている。画素電極Ｅ（ｉ，ｊ）はコンタクトホール６０を介してドレイン電極５７に接続されている。

ここで、補助容量ライン４８のうちの画素電極Ｅ（ｉ，ｊ）と重ね合わされた部分は補助容量電極となっている。そして、この重ね合わされた部分によって補助容量Ｃｃｓが形成されている。なお、各表示画素Ｐ（ｉ，ｊ）における補助容量Ｃｃｓの大きさは、それぞれ等しくなるように構成されている。また、補助容量ライン４８は、共通電極１３と電気的に接続されている（同電位となっている）。

そして、各表示画素Ｐ（ｉ，ｊ）では、画素電極Ｅ（ｉ，ｊ）と共通電極１３との間に配されることとなる液晶の配向状態を、画素電極Ｅ（ｉ，ｊ）と共通電極１３との間の電位差に基づいて変化させることによって、その表示状態の制御が可能となるように構成されている。

コントロールドライバ２は、例えば外部から外部信号として入力されてくる画像データを記憶する画像メモリ２０と、液晶表示パネル３の各データ信号線Ｓ（ｉ）へ画像メモリ２０に記憶された画像データに基づいて表示信号電圧を供給するデータ信号線駆動回路２１と、液晶表示パネル３の各走査信号線Ｇ（ｊ）へ走査信号を供給する走査信号線駆動回路２２と、液晶表示パネル３の共通電極１３及び補助容量ライン４８へコモン信号Ｖｃｏｍを供給する共通電極駆動回路２３と、後述の各種駆動電圧を生成してデータ信号線駆動回路２１や走査信号線駆動回路２２、共通電極駆動回路２３等に供給する電源回路２４と、データ信号線駆動回路２１や走査信号線駆動回路２２、共通電極駆動回路２３等に後述の各種制御信号を出力してこれらの同期を取るとともに画像メモリ２０に記憶された画像データをデータ信号線駆動回路２１へ供給する制御部２５等を備えている。

走査信号線駆動回路２２は、図６に示すように、制御部２５から出力される垂直同期信号Ｖｓや、水平同期信号Ｈｓとしての第１ゲートクロック信号ＧＣＫ１及び第２ゲートクロック信号ＧＣＫ２に基づいて、各走査信号線Ｇ（ｊ）に走査信号を出力する。なお、第１ゲートクロック信号ＧＣＫ１と第２ゲートクロック信号ＧＣＫ２とは互いに逆位相の矩形信号である。

走査信号線駆動回路２２の主要部における概略構成は、図７に示すように、例えば走査信号線数分（ｎ段）の保持回路３０１、３０２、３０３、３０４、・・・が直列に配置されて構成される。そして、それぞれの保持回路は、入力端子ＩＮと、出力端子ＯＵＴと、リセット端子ＲＳＴと、クロック信号入力端子ＣＫと、高電位電源入力端子Ｔｈと、低電位電源入力端子Ｔｌとを有している。そして、１段目の保持回路３０１の入力端子ＩＮには１段目の入力信号として垂直同期信号Ｖｓが供給される。また、２段目以後の保持回路の入力端子ＩＮには前段の保持回路の出力信号が供給される。また、各保持回路のリセット端子ＲＳＴには次段の保持回路の出力信号が供給される。なお、最終段（例えばｙ段目）の保持回路（図示せず）のリセット端子ＲＳＴには、別途リセット信号ＥＮＤが供給される構成としてもよいし、１段目の保持回路３０１の出力信号が供給される構成としてもよい。

さらに、奇数段目の保持回路のクロック信号入力端子ＣＫには、第１ゲートクロック信号ＧＣＫ１が供給され、偶数段目の保持回路のクロック信号入力端子ＣＫには、第１ゲートクロック信号ＧＣＫ１に対して逆位相となっている第２ゲートクロック信号ＧＣＫ２が供給される。また、各保持回路の高電位電源入力端子Ｔｈにはゲートオン電圧として各走査信号線Ｇ（ｊ）に供給される電圧Ｖｇｈが入力され、各保持回路の低電位電源入力端子Ｔｌにはゲートオフ電圧として各走査信号線Ｇ（ｊ）に供給される電圧Ｖｇｌが入力される。なお、Ｖｇｈ及びＶｇｌは、後述するように電源回路２４により生成される。

各保持回路３０１、３０２、３０３、３０４、・・・は、図８に示すように、それぞれ、６個のＭＯＳ型電界効果トランジスタ（以下、ＭＯＳトランジスタと記す）Ｔ１１〜Ｔ１６と、コンデンサＣｇとを有している。

このような走査信号線駆動回路２２は、図６に示すように、垂直同期信号Ｖｓに応じて当該フレームでの走査を開始するとともに、第１ゲートクロック信号ＧＣＫ１及び第２ゲートクロック信号ＧＣＫ２に応じて、所定の期間だけゲートオフ電圧Ｖｇｌからゲートオン電圧Ｖｇｈに切り換えるといった走査信号出力を、最前段の走査信号線Ｇ（１）から順に最後段の走査信号線Ｇ（ｎ）まで、走査信号線毎に行う。換言すると、走査信号線駆動回路２２は、走査信号線Ｇ（ｊ）毎に、当該走査信号線Ｇ（ｊ）に対応するＴＦＴ（ｉ，ｊ）を順次オン状態にし、このときにデータ信号線Ｓ（ｉ）に供給されている表示信号電圧を対応する画素電極Ｅ（ｉ，ｊ）に書き込む。

また、最後段の走査信号線Ｇ（ｎ）にゲートオン電圧Ｖｇｈが供給された後は、垂直同期信号Ｖｓとして次の所定のパルスが入力されるまでの間、何れの走査信号線Ｇ（ｊ）に対してもゲートオン電圧Ｖｇｈの供給が停止される。即ち、全ての走査信号線Ｇ（ｊ）に対してゲートオフ電圧Ｖｇｌが供給される。

そして、このような走査信号線駆動回路２２の動作により各フレームは、図６に示すように、走査信号線駆動回路２２によって各走査信号線Ｇ（ｊ）が順に選択状態とされ、各画素電極Ｅ（ｉ，ｊ）に表示信号電圧の書き込み動作が行われる書込期間と、全走査信号線Ｇ（ｊ）が非選択状態にされ、何れの画素電極Ｅ（ｉ，ｊ）においても表示信号電圧の書き込み動作が行なわれることのない非書込期間（帰線期間）とから構成されることになる。

データ信号線駆動回路２１は、制御部２５から出力される水平同期信号Ｈｓ、垂直同期信号Ｖｓ、画像データＤａｔａ、基準クロック信号ＣＬＫ、及び極性反転信号Ｐｏｌに基づいて、液晶表示パネル３に設けられた各データ信号線Ｓ（ｉ）に対して、各データ信号線Ｓ（ｉ）に対応する表示信号電圧を図６に示すように所定のタイミングで出力するものである。

データ信号線駆動回路２１の機能ブロック構成は、図９に示すように、サンプリングメモリ１３１、データラッチ部１３２、Ｄ／Ａ変換回路（ＤＡＣ）１３３、及び表示信号電圧生成回路１３４からなる。

サンプリングメモリ１３１は、制御部２５から出力される水平同期信号Ｈｓ及び基準クロック信号ＣＬＫに同期して、走査信号線一本分の表示画素に対応する画像データ（１水平期間分の画像データ）単位で、各表示画素に対応する画像データを前段側の走査信号線に対応するものから順に、画像メモリ２０から取り込むためのものであり、データ信号線Ｓ（ｉ）の数と同数のデータ格納領域を備えている。つまり、サンプリングメモリ１３１は、走査信号線毎に当該走査信号線に対応した画像データを取り込むとともに、当該取り込んだ画像データのそれぞれを、対応するデータ信号線Ｓ（ｉ）のデータ格納領域に格納する。ここで、画像データには、各表示画素に表示すべき階調レベルが含まれ、この階調レベルは、表示画素毎に例えば８ビットのデジタルデータとして表される。そして、各データ格納領域には、この８ビットのデジタルデータが格納される。

サンプリングメモリ１３１が取り込んだ一水平期間分の画像データは、後段のデータラッチ部１３２からの要求にしたがって、サンプリングメモリ１３１からデータラッチ部１３２に転送される。データラッチ部１３２に画像データが転送されると、サンプリングメモリ１３１は、次の一水平期間分の画像データとして次の行の走査信号線に対応した画像データの取り込み状態に移る。これは、水平同期信号Ｈｓに同期して行われる。

データラッチ部１３２は、水平同期信号Ｈｓに基づいて、サンプリングメモリ１３１から一水平期間分の画像データを一斉に取得するとともに、取得した画像データを後段のＤ／Ａ変換回路１３３に出力する。

Ｄ／Ａ変換回路１３３は、複数のＤＡＣ部１３５及び出力アンプ回路１３６で構成され、ＤＡＣ部１３５により表示信号電圧生成回路１３４から供給される表示信号電圧が選択されることで、データラッチ部１３２から出力されてくるそれぞれの画像データが、対応するアナログ信号としての表示信号電圧に変換され、出力アンプ回路１３６によりデータ信号線Ｓ（ｉ）へ出力される。

このとき、Ｄ／Ａ変換回路１３３は、制御部２５から出力される極性反転信号Ｐｏｌに対応するように、データラッチ部１３２から出力されたデジタル形式の画像データをアナログ電圧としての表示信号電圧に変換する。具体的には、Ｄ／Ａ変換回路１３３は、極性反転信号ＰｏｌがハイレベルＶｐｈであれば、データラッチ部１３２から出力された画像データが正極性の表示信号電圧になるようにＤ／Ａ変換し、極性反転信号ＰｏｌがローレベルＶｐｌであれば、データラッチ部１３２から出力された画像データが負極性の表示信号電圧になるようにＤ／Ａ変換する。換言すると、Ｄ／Ａ変換回路１３３は、極性反転信号ＰｏｌがハイレベルＶｐｈであるときは、液晶に印加される電圧が正極性となるようにＤ／Ａ変換し、極性反転信号ＰｏｌがローレベルＶｐｌであるときは、液晶に印加される電圧が負極性となるようにＤ／Ａ変換する。

表示信号電圧生成回路１３４は、図１０に示すように、それぞれが、端子２５５（電圧Ｖγ）と端子２５６（接地電圧ＧＮＤ）との間の電圧を画像データのビット数ｐ（本実施の形態では８ビット）に応じた複数の抵抗で分圧する２組のラダー抵抗器３１，３２と、何れか一方のラダー抵抗器に切り換えるための複数のスイッチＳＹ０，ＳＹ１，・・・，ＳＹ２５５と、切り換えられたラダー抵抗器に対応するように、ラダー抵抗器へ印加する電圧の極性を切り換えるためのスイッチＳＹａ，ＳＹｂなどから構成される。そして、表示信号電圧生成回路１３４は、制御部２５から出力される極性反転信号Ｐｏｌに基づいて各スイッチＳＹ０，ＳＹ１，・・・，ＳＹ２５５によりラダー抵抗器を選択するとともに、ラダー抵抗器に印加する電圧の極性をスイッチＳＹａ，ＳＹｂにより切り換え、ラダー抵抗器によって分圧されたそれぞれの電圧をこれに対応する階調レベルの表示信号電圧として電圧印加ラインＶ０，Ｖ１，・・・，Ｖ２５５に印加する。つまり、表示信号電圧生成回路１３４は、後述するように電源回路２４により生成されるガンマ基準電圧Ｖγを複数に分圧して各階調レベルに対応した表示信号電圧を生成する。

具体的には、ラダー抵抗器３１は、制御部２５からの極性反転信号ＰｏｌがハイレベルＶｐｈのときに各スイッチＳＹ０，ＳＹ１，・・・，ＳＹ２５５により当該ラダー抵抗器３１が選択されるとともに、スイッチＳＹａ，ＳＹｂにより端子２５５ａ（電圧Ｖγ）と端子２５６ｂ（接地電圧ＧＮＤ）が選択されることで、端子２５５ａ（電圧Ｖγ）と端子２５６ｂ（接地電圧ＧＮＤ）の間の電圧を画像データのビット数（本実施の形態では８ビット）に応じた複数の抵抗ＲＡ１，ＲＡ２，・・・，ＲＡ２５５で分圧し、それぞれの電圧を、例えば液晶に印加される電圧が正極性になる表示信号電圧として電圧印加ラインＶ０，Ｖ１，・・・，Ｖ２５５に印加する。

また、ラダー抵抗器３２は、制御部２５からの極性反転信号ＰｏｌがローレベルＶｐｌのときに各スイッチＳＹ０，ＳＹ１，・・・，ＳＹ２５５により当該ラダー抵抗器３２が選択されるとともに、スイッチＳＹａ，ＳＹｂにより端子２５６ａ（接地電圧ＧＮＤ）と端子２５５ｂ（電圧Ｖγ）が選択されることで、端子２５６ａ（接地電圧ＧＮＤ）と端子２５５ｂ（電圧Ｖγ）の間の電圧を画像データのビット数（本実施の形態では８ビット）に応じた複数の抵抗ＲＢ１，ＲＢ２，・・・，ＲＢ２５５で分圧し、それぞれの電圧を、例えば液晶に印加される電圧が負極性になる表示信号電圧として電圧印加ラインＶ０，Ｖ１，・・・，Ｖ２５５に印加する。

各ＤＡＣ部１３５は、デコーダ１３７と、各電圧印加ラインＶ０，Ｖ１，・・・，Ｖ２５５に接続される選択スイッチＳＷ０，ＳＷ１，・・・，ＳＷ２５５とを備えて構成されている。デコーダ１３７は、データラッチ部１５２から出力された画像データを入力してデコードし、階調レベル数（ビット数）に応じたデータ信号を出力する。各選択スイッチＳＷ０、ＳＷ１、・・・、ＳＷ２５５はデコーダ１３７から出力されるデータ信号に基づいてオン／オフが制御される。そして選択された電圧印加ラインＶ０、Ｖ１、・・・、Ｖ２５５と電圧出力ラインＳＬとが導通されて、選択された電圧印加ラインＶ０、Ｖ１、・・・、Ｖ２５５に印加されている表示信号電圧が電圧出力ラインＳＬに印加される。そして、電圧出力ラインＳＬに印加された表示信号電圧は、出力アンプ回路１３６を介してデータ信号線Ｓ（ｉ）に供給される。

共通電極駆動回路２３は、制御部２５から出力される極性反転信号Ｐｏｌに基づいて共通電極１３及び補助容量線４８に共通信号Ｖｃｏｍを供給するもので、図６に示すように、極性反転信号ＰｏｌがハイレベルＶｐｈのときには液晶に印加される電圧が正極性になるように第一の共通電圧Ｖｃｌを印加し、極性反転信号ＰｏｌがローレベルＶｐｌのときには液晶に印加される電圧が負極性になるように第二の共通電圧Ｖｃｈを印加する。つまり、共通電極駆動回路２３は、共通電極１３及び補助容量線４８に矩形交流電圧を印加する。なお、Ｖｃｈ及びＶｃｌは、後述するように電源回路２４により生成される。また、制御部２５は、極性反転信号Ｐｏｌを、各表示画素Ｐ（ｉ，ｊ）の液晶に印加される電圧の極性がフレーム毎に反転するように出力する。

電源回路２４は、図１１に示すように、所定の電源電圧Ｖｃｃを発生する電源２４１と、電源電圧Ｖｃｃを昇圧してその値が電源電圧Ｖｃｃの大凡２倍になるようにガンマ基準電圧Ｖγ及び第二の共通電圧Ｖｃｈを生成する第一昇圧回路２４２と、ガンマ基準電圧Ｖγまたは第二の共通電圧Ｖｃｈを昇圧してその値がガンマ基準電圧Ｖγまたは第二の共通電圧Ｖｃｈの大凡３倍になるようにゲートオン電圧Ｖｇｈを生成する第二昇圧回路２４３と、ガンマ基準電圧Ｖγまたは第二の共通電圧Ｖｃｈを昇圧してその値がガンマ基準電圧Ｖγまたは第二の共通電圧Ｖｃｈの大凡３倍で且つ極性が反転するようにゲートオフ電圧Ｖｇｌを生成する第三昇圧回路２４４と、電源電圧Ｖｃｃを昇圧してその値が電源電圧Ｖｃｃの大凡１倍で且つ極性が反転するように第一の共通電圧Ｖｃｌを生成する第四昇圧回路２４５を備えている。

第一昇圧回路２４２は、図１２（ａ）に示すように、第一昇圧用キャパシタＣ１１と、第一蓄積キャパシタＣ１２と、第一フィードバック制御部（第一ＦＢ制御部）Ｆ１０と、接続切換スイッチＳｎ１１，Ｓｎ１２を備えている。そして、第一フィードバック制御部Ｆ１０は、第一蓄積キャパシタＣ１２の蓄積電圧（ＶγまたはＶｃｈ）に基づいて接続切換スイッチＳｎ１１，Ｓｎ１２を制御することによって電源２４１と第一昇圧用キャパシタＣ１１と第一蓄積キャパシタＣ１２との接続状態を切り換える。

具体的には、第一フィードバック制御部Ｆ１０は、ＧＮＤ−Ｓｎ１２間での、第一昇圧用キャパシタＣ１１の電源２４１への並列接続と、第一昇圧用キャパシタＣ１１の第一蓄積キャパシタＣ１２への並列接続と、を所定の周期で切り換える。第一昇圧用キャパシタＣ１１の電源２４１への並列接続は、図１２（ｂ）に示すように、接続切換スイッチＳｎ１１によって端子Ｎ１１と端子Ｎ１２とを接続するとともに、接続切換スイッチＳｎ１２によって端子Ｎ１４と端子Ｎ１５とを接続する。そして、このときには、第一蓄積キャパシタＣ１２と第一昇圧用キャパシタＣ１１とは接続切換スイッチＳｎ１２により切り離されている。

また、第一昇圧用キャパシタＣ１１の第一蓄積キャパシタＣ１２への並列接続は、図１２（ｃ）に示すように、接続切換スイッチＳｎ１１によって端子Ｎ１１と端子Ｎ１３とを接続するとともに、接続切換スイッチＳｎ１２によって端子Ｎ１４と端子Ｎ１６とを接続する。つまり、図１２（ｂ）に示した接続状態によって電源電圧Ｖｃｃが蓄積された第一昇圧用キャパシタＣ１１と電源２４１とを直列接続したものに対して第一蓄積キャパシタＣ１２を並列接続することで、その値が電源電圧Ｖｃｃの大凡２倍になるガンマ基準電圧Ｖγまたは第二の共通電圧Ｖｃｈを第一蓄積キャパシタＣ１２に蓄積する。第一蓄積キャパシタＣ１２に蓄積された電圧は出力端子N０１から第二昇圧回路２４３や第三昇圧回路２４３、データ信号線駆動回路２１、共通電極駆動回路へ出力される。この際、アンプ等により電圧出力を安定化させることが好ましい。

なお、第一フィードバック制御部Ｆ１０は、第一蓄積キャパシタＣ１２の蓄積電圧（ＶγまたはＶｃｈ）が予め定められている第一目標電圧Ｖｒ１（例えば２×Ｖｃｃ）よりも小さい場合には、第一目標電圧Ｖｒ１との差分値が大きいほどこの切り換え周期が短くなるように切り換え制御する。また、第一蓄積キャパシタＣ１２の蓄積電圧（ＶγまたはＶｃｈ）が予め定められている第一目標電圧Ｖｒ１よりも大きい場合には、第一目標電圧Ｖｒ１との差分値が大きいほどこの切り換え周期が長くなるように切り換え制御する。

第二昇圧回路２４３は、図１３（ａ）に示すように、第二昇圧用キャパシタＣ２１，Ｃ２２と、第二蓄積キャパシタＣ２３と、第二フィードバック制御部（第二ＦＢ制御部）Ｆ２０と、接続切換スイッチＳｎ２１，Ｓｎ２２，Ｓｎ２３，Ｓｎ２４，Ｓｎ２５，Ｓｎ２６を備えている。そして、第二フィードバック制御部Ｆ２０は、第二蓄積キャパシタＣ２２の蓄積電圧（Ｖｇｈ）に基づいて、第一蓄積キャパシタＣ１２と第二昇圧用キャパシタＣ２１，Ｃ２２と第二蓄積キャパシタＣ２３との接続状態を切り換える。

具体的には、第二フィードバック制御部Ｆ２０は、ＧＮＤ−Ｓｎ２６間での、第二昇圧用キャパシタＣ２１，Ｃ２２の第一蓄積キャパシタＣ１２への並列接続と、第二昇圧用キャパシタＣ２１，Ｃ２２の第二蓄積キャパシタＣ２３への並列接続と、を所定の周期で切り換える。この所定の周期での切り換え制御は、詳細は後述するが、非書込期間から書込期間へ移行する際には停止され、書込期間に移行した後に再び開始される。

第二昇圧用キャパシタＣ２１,Ｃ２２の第一蓄積キャパシタＣ１２への並列接続は、図１３（ｂ）に示すように、接続切換スイッチＳｎ２１によって端子Ｎ２１と端子Ｎ２３とを接続し、接続切換スイッチＳｎ２２によって端子Ｎ２４と端子Ｎ２５とを接続し、接続切換スイッチＳｎ２３によって端子Ｎ２ａと端子Ｎ２ｂとを接続し、接続切換スイッチＳｎ２４によって端子Ｎ２ｄと端子Ｎ２ｅとを接続し、接続切換スイッチＳｎ２５によって端子Ｎ２ｇと端子Ｎ２ｉとを接続し、接続切換スイッチＳｎ２６によって端子Ｎ２ｊと端子Ｎ２ｋとを接続する。そして、このときには、第二蓄積キャパシタＣ２３と第二昇圧用キャパシタＣ２１,Ｃ２２とは接続切換スイッチＳｎ２６により切り離されているとともに、第二昇圧用キャパシタのうちのＣ２１とＣ２２とは並列接続されている。

また、第二昇圧用キャパシタＣ２１,Ｃ２２の第二蓄積キャパシタＣ２３への並列接続は、図１３（ｃ）に示すように、接続切換スイッチＳｎ２１によって端子Ｎ２１と端子Ｎ２２とを接続し、接続切換スイッチＳｎ２２によって端子Ｎ２４と端子Ｎ２６とを接続し、接続切換スイッチＳｎ２３によって端子Ｎ２ａと端子Ｎ２ｃとを接続し、接続切換スイッチＳｎ２４によって端子Ｎ２ｄと端子Ｎ２ｆとを接続し、接続切換スイッチＳｎ２５によって端子Ｎ２ｇと端子Ｎ２ｈとを接続し、接続切換スイッチＳｎ２６によって端子Ｎ２ｊと端子Ｎ２ｌとを接続する。そして、このときには、第二昇圧用キャパシタのうちのＣ２１とＣ２２とは直列接続されている。つまり、図１３（ｂ）に示した接続状態によってガンマ基準電圧Ｖγまたは第二の共通電圧Ｖｃｈが蓄積された第二昇圧用キャパシタＣ２１,Ｃ２２と電源２４１とを直列接続したものに対して第二蓄積キャパシタＣ２３を並列接続することで、その値がガンマ基準電圧Ｖγまたは第二の共通電圧Ｖｃｈの大凡３倍になるゲートオン電圧Ｖｇｈを第二蓄積キャパシタＣ２３に蓄積する。第二蓄積キャパシタＣ２３に蓄積された電圧は出力端子N０２から走査信号線駆動回路２２へ出力される。この際、アンプ等により電圧出力を安定化させることが好ましい。

なお、第二フィードバック制御部Ｆ２０は、第二蓄積キャパシタＣ２３の蓄積電圧（Ｖｇｈ）が予め定められている第二目標電圧Ｖｒ２（例えば６×Ｖｃｃ）よりも小さい場合には、第二目標電圧Ｖｒ２との差分値が大きいほどこの切り換え周期が短くなるように切り換え制御する。また、第二蓄積キャパシタＣ２３の蓄積電圧（Ｖｇｈ）が予め定められている第二目標電圧Ｖｒ２よりも大きい場合には、第二目標電圧Ｖｒ２との差分値が大きいほどこの切り換え周期が長くなるように切り換え制御する。

また、第二フィードバック制御部Ｆ２０は、第二蓄積キャパシタＣ２２の蓄積電圧（Ｖｇｈ）に基づいた上述したような接続切り換え制御、即ち、フィードバック制御を、図６に示すように、書込期間から非書込期間に移行した後に一旦停止し、非書込期間から再び書込期間に移行した後に再度開始するといった動作を繰り返す。そして、フィードバック制御を停止している間は、図１３（ｂ）に示したような、第二昇圧用キャパシタＣ２１，Ｃ２２の第一蓄積キャパシタＣ１２への並列接続を維持する。即ち、第二フィードバック制御部Ｆ２０は、非書込期間から書込期間に移行するタイミングＴｍのときに、第一蓄積キャパシタＣ１２と第二昇圧用キャパシタＣ２１，Ｃ２２とが並列接続になっているように各接続切換スイッチＳｎ２１，Ｓｎ２２，Ｓｎ２３，Ｓｎ２４，Ｓｎ２５，Ｓｎ２６を制御する。

例えば、第二フィードバック制御部Ｆ２０は、図１４に示すように、フィードバック制御を停止しているときに、制御部２５から入力される垂直同期信号Ｖｓのパルスの立ち上がりタイミングを検出すると（ＳＴ１）、内蔵カウンタのカウント値Ｋをリセットするとともに、水平同期信号Ｈｓ（例えば第１ゲートクロック信号ＧＣＫ１）におけるパルスの立ち上がり回数のカウントを開始する（ＳＴ２）。そして、内蔵カウンタのカウント値Ｋが予め定められている第一のカウント閾値Ｋｔｈ１を超えると（ＳＴ３）、書込期間に移行してから所定の時間が経過したと判断し、上述したようなフィードバック制御を開始する（ＳＴ４）。また、内蔵カウンタのカウント値Ｋが予め定められている第二のカウント閾値Ｋｈ２を超えると（ＳＴ５）、非書込期間に移行してから所定の時間が経過したと判断し、上述したようなフィードバック制御を停止するとともに、図１３（ｂ）に示したように、第二昇圧用キャパシタＣ２１,Ｃ２２を第一蓄積キャパシタＣ１２に並列接続する（ＳＴ６）。そして、ステップＳＴ１に戻る。

そして、第二フィードバック制御部Ｆ２０がこのように動作することによって、非書込期間から書込期間に移行するタイミングＴｍのときには、第一蓄積キャパシタＣ１２と第二昇圧用キャパシタＣ２１，Ｃ２２とが並列接続になるため、表示信号電圧の各表示画素への書き込みが開始されることによる第一蓄積キャパシタＣ１２への負荷変動が急激に生じたとしても、第二昇圧用キャパシタＣ２１，Ｃ２２によってこの負荷変動を補うことができる。そして、このことにより、第一蓄積キャパシタＣ１２の蓄積容量を必要以上に大きくすることなく、第一蓄積キャパシタＣ１２への負荷変動による表示ムラの発生を防止することができる。

なお、上述の実施の形態では、非書込期間から書込期間に移行するタイミングＴｍのときに、第二の昇圧回路における第二昇圧用キャパシタＣ２１，Ｃ２２が第一蓄積キャパシタＣ１２に並列接続される場合について説明したが、第一蓄積キャパシタＣ１２に蓄積される蓄積電圧と実質的に等しい電圧が蓄積される他の昇圧回路における昇圧用キャパシタが第一蓄積キャパシタＣ１２に並列接続される構成としてもよい。例えば、詳細は図示しないが、第一の共通電圧Ｖｃｌを生成する第四昇圧回路２４５において電源２４１に並列接続されるタイミングのある昇圧用キャパシタを非書込期間から書込期間に移行するタイミングＴｍのときに第一蓄積キャパシタＣ１２に並列接続する構成としてもよい。

上述した実施の形態は、本発明の一例に過ぎず、各機能ブロックの具体的な構成は本発明の作用効果を奏する範囲において適宜変更設計できることはいうまでもない。

本発明に係る表示装置の概略構成図 液晶表示パネルの概略断面構成図 液晶表示パネルにおける表示領域の説明図 表示画素の平面構成図 表示画素の断面構成図 表示装置の動作を説明するためのタイミングチャート 走査信号線駆動回路の概略構成図 保持回路の説明図 データ信号線駆動回路の概略構成図 表示信号電圧生成回路の構成図 電源回路の説明図 第一昇圧回路の説明図 第二昇圧回路の説明図 第二フィードバック制御部の動作を説明するためのフローチャート

符号の説明

１：表示装置
２：コントロールドライバ
３：液晶表示パネル
１０：マトリクス基板
１１：対向基板
１３：共通電極
２１：データ信号線駆動回路
２２：走査信号線駆動回路
２３：共通電極駆動回路
２４：電源回路
２５：制御部
１３４：表示信号電圧生成回路
２４１：電源
２４２：第一昇圧回路
２４３：第二昇圧回路
２４４：第三昇圧回路
２４５：第四昇圧回路
Ｆ１０：第一フィードバック制御部
Ｆ２０：第二フィードバック制御部
Ｃ１１：第一昇圧用キャパシタ
Ｃ１２：第一蓄積キャパシタ
Ｃ２１、Ｃ２２：第二昇圧用キャパシタ
Ｃ２３：第二蓄積キャパシタ

Claims (12)

1. 所定の電源との並列接続と、第一蓄積キャパシタとの並列接続と、を繰り返すことによって、前記第一蓄積キャパシタに前記電源電圧に基づいた第一基準電圧を生成する第一昇圧用キャパシタと、
   前記第一蓄積キャパシタとの並列接続と、第二蓄積キャパシタとの並列接続と、を繰り返すことによって、前記第二蓄積キャパシタに前記第一基準電圧に基づいた第二基準電圧を生成する第二昇圧用キャパシタと、
   前記第一蓄積キャパシタに生成された前記第一基準電圧を複数に分圧して各階調レベルに対応した表示信号電圧を生成するとともに、当該生成された表示信号電圧から所定の表示信号電圧を選択してデータ信号線に供給するデータ信号線駆動手段と、
   各フレームの書込期間に前記第二基準電圧をゲートオン電圧として各走査信号線に順に供給するとともに、前記各フレームの非書込期間に前記ゲートオン電圧の前記各走査信号線への供給を停止する走査信号線駆動手段と、
   前記非書込期間から前記書込期間に移行するタイミングのときに、前記第一蓄積キャパシタと前記第二昇圧用キャパシタとが並列接続になっているように制御する制御手段と、
   を備えたことを特徴とする表示装置。
2. 前記制御手段は、前記書込期間から前記非書込期間に移行して次の前記書込期間に移行するまでの所定時間内に前記第一蓄積キャパシタと前記第二昇圧用キャパシタとを並列接続させ、少なくとも前記次の書込期間に移行するまでの間、前記並列接続を維持することを特徴とする請求項１に記載の表示装置。
3. 前記制御手段は、前記第二蓄積キャパシタと前記第二昇圧用キャパシタとを並列接続する際に、前記第二昇圧用キャパシタを前記第一蓄積キャパシタに直列接続することを特徴とする請求項１または２に記載の表示装置。
4. 第一蓄積キャパシタにおける第一蓄積電圧に基づいて、第一昇圧用キャパシタの所定の電源への並列接続と、前記第一昇圧用キャパシタの前記第一蓄積キャパシタへの並列接続と、を切り換える第一昇圧手段と、
   第二蓄積キャパシタにおける第二蓄積電圧に基づいて、第二昇圧用キャパシタの前記第一蓄積キャパシタへの並列接続と、前記第二昇圧用キャパシタの前記第二蓄積キャパシタへの並列接続と、を切り換える第二昇圧手段と、
   前記第一蓄積電圧を複数に分圧して各階調レベルに対応した表示信号電圧を生成するとともに、当該生成された表示信号電圧から所定の表示信号電圧を選択してデータ信号線に供給するデータ信号線駆動手段と、
   各フレームの書込期間に前記第二蓄積電圧をゲートオン電圧として各走査信号線に順に供給するとともに、前記各フレームの非書込期間に前記ゲートオン電圧の前記各走査信号線への供給を停止する走査信号線駆動手段と、を備え、
   前記第二昇圧手段は、前記非書込期間から前記書込期間に移行するタイミングのときに、前記第一蓄積キャパシタと前記第二昇圧用キャパシタとが並列接続になっているように制御することを特徴とする表示装置。
5. 前記第二昇圧手段は、前記書込期間から前記非書込期間に移行して次の前記書込期間に移行するまでの所定時間内に前記第一蓄積キャパシタと前記第二昇圧用キャパシタとを並列接続させ、少なくとも前記次の書込期間に移行するまでの間、前記第一蓄積キャパシタと前記第二昇圧用キャパシタとの並列接続を維持することを特徴とする請求項４に記載の表示装置。
6. 前記第二昇圧手段は、前記第二蓄積キャパシタにおける第二蓄積電圧に基づいた、前記第二昇圧用キャパシタの前記第一蓄積キャパシタへの並列接続と、前記第二昇圧用キャパシタの前記第二蓄積キャパシタへの直列接続と、の切り換えを停止させる停止手段を備え、
   前記停止手段は、前記書込期間から前記非書込期間に移行した後、次の前記書込期間に移行するまでの間、前記切り換えを停止させることを特徴とする請求項４に記載の表示装置。
7. 前記第二昇圧手段は、前記第二蓄積キャパシタと前記第二昇圧用キャパシタとを並列接続する際に、前記第二昇圧用キャパシタを前記第一蓄積キャパシタに直列接続することを特徴とする請求項４から６の何れかに記載の表示装置。
8. 所定の電源との並列接続と直列接続とを繰り返すことによって、第一蓄積キャパシタに前記電源電圧に基づいた第一基準電圧を生成する第一昇圧用キャパシタと、
   前記第一蓄積キャパシタとの並列接続と直列接続とを繰り返すことによって、第二蓄積キャパシタに前記第一基準電圧に基づいた第二基準電圧を生成する第二昇圧用キャパシタと、
   前記第一蓄積キャパシタに生成された前記第一基準電圧を複数に分圧して各階調レベルに対応した表示信号電圧を生成するとともに、当該生成された表示信号電圧から所定の表示信号電圧を選択してデータ信号線に供給するデータ信号線駆動手段と、
   各フレームの書込期間に前記第二基準電圧をゲートオン電圧として各走査信号線に順に供給するとともに、前記各フレームの非書込期間に前記ゲートオン電圧の前記各走査信号線への供給を停止する走査信号線駆動手段と、
   前記非書込期間から前記書込期間に移行するタイミングのときに、前記第一蓄積キャパシタと前記第二昇圧用キャパシタとが並列接続になっているように制御する制御手段と、
   を備えたことを特徴とする表示装置。
9. 第一蓄積キャパシタにおける第一蓄積電圧に基づいて、第一昇圧用キャパシタの所定の電源への並列接続と直列接続とを切り換える第一昇圧手段と、
   第二蓄積キャパシタにおける第二蓄積電圧に基づいて、第二昇圧用キャパシタの前記第一蓄積キャパシタへの並列接続と直列接続とを切り換える第二昇圧手段と、
   前記第一蓄積電圧を複数に分圧して各階調レベルに対応した表示信号電圧を生成するとともに、当該生成された表示信号電圧から所定の表示信号電圧を選択してデータ信号線に供給するデータ信号線駆動手段と、
   各フレームの書込期間に前記第二蓄積電圧をゲートオン電圧として各走査信号線に順に供給するとともに、前記各フレームの非書込期間に前記ゲートオン電圧の前記各走査信号線への供給を停止する走査信号線駆動手段と、を備え、
   前記第二昇圧手段は、前記非書込期間から前記書込期間に移行するタイミングのときに、前記第一蓄積キャパシタと前記第二昇圧用キャパシタとが並列接続になっているように制御することを特徴とする表示装置。
10. 分圧することで各階調レベルに対応した表示信号電圧を生成するための第一蓄積電圧を第一蓄積キャパシタに蓄積し、
    前記第一蓄積電圧を昇圧した第二蓄積電圧を第二蓄積キャパシタに蓄積し、
    前記第二蓄積電圧が、各フレームの書込期間に前記第二蓄積電圧をゲートオン電圧として各走査信号線に順に供給されるとともに、前記各フレームの非書込期間に前記ゲートオン電圧の前記各走査信号線への供給が停止される電源装置であって、
    前記第一蓄積キャパシタにおける前記第一蓄積電圧に基づいて、第一昇圧用キャパシタの所定の電源への並列接続と、前記第一昇圧用キャパシタの前記第一蓄積キャパシタへの並列接続と、を切り換える第一昇圧手段と、
    第二蓄積キャパシタにおける第二蓄積電圧に基づいて、第二昇圧用キャパシタの前記第一蓄積キャパシタへの並列接続と、前記第二昇圧用キャパシタの前記第二蓄積キャパシタへの並列接続と、を切り換える第二昇圧手段と、を備え、
    前記第二昇圧手段は、前記非書込期間から前記書込期間に移行するタイミングのときに、前記第一蓄積キャパシタと前記第二昇圧用キャパシタとが並列接続になっているように制御することを特徴とする電源装置。
11. 分圧することで各階調レベルに対応した表示信号電圧を生成するための第一蓄積電圧を第一蓄積キャパシタに蓄積し、
    前記第一蓄積電圧を昇圧した第二蓄積電圧を第二蓄積キャパシタに蓄積し、
    前記第二蓄積電圧が、各フレームの書込期間に前記第二蓄積電圧をゲートオン電圧として各走査信号線に順に供給されるとともに、前記各フレームの非書込期間に前記ゲートオン電圧の前記各走査信号線への供給が停止される電源装置であって、
    前記第一蓄積キャパシタにおける前記第一蓄積電圧に基づいて、第一昇圧用キャパシタの所定の電源への並列接続と直列接続とを切り換える第一昇圧手段と、
    第二蓄積キャパシタにおける第二蓄積電圧に基づいて、第二昇圧用キャパシタの前記第一蓄積キャパシタへの並列接続と直列接続とを切り換える第二昇圧手段と、を備え、
    前記第二昇圧手段は、前記非書込期間から前記書込期間に移行するタイミングのときに、前記第一蓄積キャパシタと前記第二昇圧用キャパシタとが並列接続になっているように制御することを特徴とする電源装置。
12. それぞれが、所定の電圧に蓄積される蓄積キャパシタと前記蓄積キャパシタに前記所定の電圧を蓄積させるための昇圧用キャパシタとを有し、その値が異なる基準電圧毎に当該基準電圧を前記蓄積キャパシタに生成する複数の昇圧回路を備えた電源装置であって、
    他の昇圧回路における蓄積キャパシタへの負荷が増大するタイミングのときに、当該昇圧回路における昇圧用キャパシタが前記他の昇圧回路における蓄積キャパシタに対して並列接続になっているように制御する制御手段を備えたことを特徴とする電源装置。

Images