JPWO2011111305A1 - 排他的論理和回路として不揮発論理回路を駆動する方法 - Google Patents
排他的論理和回路として不揮発論理回路を駆動する方法 Download PDFInfo
- Publication number
- JPWO2011111305A1 JPWO2011111305A1 JP2011513781A JP2011513781A JPWO2011111305A1 JP WO2011111305 A1 JPWO2011111305 A1 JP WO2011111305A1 JP 2011513781 A JP2011513781 A JP 2011513781A JP 2011513781 A JP2011513781 A JP 2011513781A JP WO2011111305 A1 JPWO2011111305 A1 JP WO2011111305A1
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- input
- state
- input electrode
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 100
- 230000010287 polarization Effects 0.000 description 38
- 239000000758 substrate Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910004121 SrRuO Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Logic Circuits (AREA)
Abstract
Description
前記不揮発論理回路を準備する工程(a)
ここで、前記不揮発論理回路は、制御電極、強誘電体膜、半導体膜、および電極群を具備し、
前記制御電極、前記強誘電体膜、前記半導体膜、および前記電極群は、この順で積層されており、
前記電極群は、電源電極、出力電極、第1の入力電極、第2の入力電極、第3の入力電極、および第4の入力電極を具備しており、
ここで、X方向、Y方向、およびZ方向が、それぞれ、前記強誘電体膜の長手方向、前記長手方向に直交する方向、および、前記積層方向であり、
前記第1の入力電極、前記第2の入力電極、前記第3の入力電極、および前記第4の入力電極は、前記電源電極および前記出力電極の間に挟まれており、
X方向に沿って、前記第1の入力電極は、前記電源電極と前記第3の入力電極との間に挟まれており、
X方向に沿って、前記第3の入力電極は、前記第1の入力電極と前記出力電極との間に挟まれており、
X方向に沿って、前記第2の入力電極は、前記電源電極と前記第4の入力電極との間に挟まれており、
X方向に沿って、前記第4の入力電極は、前記第2の入力電極と前記出力電極との間に挟まれており、
Y方向に沿って、前記第1の入力電極は前記第2の入力電極に隣接しており、
Y方向に沿って、前記第3の入力電極は前記第4の入力電極に隣接しており、
第1の状態、第2の状態、第3の状態、および第4の状態から選択される1つの状態を前記不揮発論理回路に書き込む工程(b)、
ここで、V1、Va、Vb、Vc、およびVdは、それぞれ、前記制御電極に印加される電圧、前記第1の入力電極に印加される電圧、前記第2の入力電極に印加される電圧、前記第3の入力電極に印加される電圧、そして前記第4の入力電極に印加される電圧であり、
前記第1の状態が書き込まれる場合には、V1>Va、V1>Vb、V1<Vc、およびV1<Vdの関係を満たす電圧が印加され、
前記第2の状態が書き込まれる場合には、V1<Va、V1>Vb、V1<Vc、およびV1>Vdの関係を満たす電圧が印加され、
前記第3の状態が書き込まれる場合には、V1>Va、V1<Vb、V1>Vc、およびV1<Vdの関係を満たす電圧が印加され、
前記第4の状態が書き込まれる場合には、V1<Va、V1<Vb、V1>Vc、およびV1>Vdの関係を満たす電圧が印加され、
前記第1の状態および前記第4の状態は高抵抗状態であり、
前記第2の状態および前記第3の状態は低抵抗状態であり、
前記電源電極および前記出力電極との間に電圧を印加することによって生じた電流を測定し、前記電流に基づいて前記不揮発論理回路に書き込まれた状態が前記高抵抗状態または前記低抵抗状態のどちらであるかを決定する工程(c)。
図1(a)は、実施の形態1における不揮発論理回路の上面図を示す。図1(b)はA−A’間の断面図を示す。
次に、図4、図5、および図6を参照しながら、不揮発論理回路20への書き込みが説明される。
V1>Va、V1>Vb、V1<Vc、およびV1<Vd・・・(I)
より具体的には、V1が0Vに保持されながら、−10VのVa、−10VのVb、+10VのVc、そして+10VのVdが印加される。
V1<Va、V1>Vb、V1<Vc、およびV1>Vd・・・(II)
より具体的には、V1が0Vに保持されながら、+10VのVa、−10VのVb、+10VのVc、そして−10VのVdが印加される。
V1>Va、V1<Vb、V1>Vc、およびV1<Vd・・・(III)
より具体的には、V1が0Vに保持されながら、−10VのVa、+10VのVb、−10VのVc、そして+10VのVdが印加される。
V1<Va、V1<Vb、V1>Vc、およびV1>Vd・・・(IV)
より具体的には、V1が0Vに保持されながら、+10VのVa、+10VのVb、−10VのVc、そして−10VのVdが印加される。
以下、不揮発性論理回路20からの読み出しの一例を説明する。
以下の実施例は、本発明をより詳細に説明する。
12 制御電極
13 強誘電体膜
14 半導体膜
15 電源電極
16 出力電極
17a 第1の入力電極
17b 第2の入力電極
17c 第3の入力電極
17d 第4の入力電極
20 不揮発性論理回路
30a 強誘電体膜13における上向きの分極
30b 強誘電体膜13における下向きの分極
31 半導体膜14における低抵抗部分
32 半導体膜14における高抵抗部分
33 信号「1」が入力される電極
34 信号「0」が入力される電極
前記不揮発論理回路を準備する工程(a)
ここで、前記不揮発論理回路は、制御電極、強誘電体膜、半導体膜、および電極群を具備し、
前記制御電極、前記強誘電体膜、前記半導体膜、および前記電極群は、この順で積層されており、
前記電極群は、電源電極、出力電極、第1の入力電極、第2の入力電極、第3の入力電極、および第4の入力電極を具備しており、
ここで、X方向、Y方向、およびZ方向が、それぞれ、前記強誘電体膜の長手方向、前記長手方向に直交する方向、および、前記積層方向であり、
前記第1の入力電極、前記第2の入力電極、前記第3の入力電極、および前記第4の入力電極は、前記電源電極および前記出力電極の間に挟まれており、
X方向に沿って、前記第1の入力電極は、前記電源電極と前記第3の入力電極との間に挟まれており、
X方向に沿って、前記第3の入力電極は、前記第1の入力電極と前記出力電極との間に挟まれており、
X方向に沿って、前記第2の入力電極は、前記電源電極と前記第4の入力電極との間に挟まれており、
X方向に沿って、前記第4の入力電極は、前記第2の入力電極と前記出力電極との間に挟まれており、
Y方向に沿って、前記第1の入力電極は前記第2の入力電極に隣接しており、
Y方向に沿って、前記第3の入力電極は前記第4の入力電極に隣接しており、
第1の状態、第2の状態、第3の状態、および第4の状態から選択される1つの状態を前記不揮発論理回路に書き込む工程(b)、
ここで、V1、Va、Vb、Vc、およびVdは、それぞれ、前記制御電極に印加される電圧、前記第1の入力電極に印加される電圧、前記第2の入力電極に印加される電圧、前記第3の入力電極に印加される電圧、そして前記第4の入力電極に印加される電圧であり、
前記第1の状態が書き込まれる場合には、V1>Va、V1>Vb、V1<Vc、およびV1<Vdの関係を満たす電圧が印加され、
前記第2の状態が書き込まれる場合には、V1<Va、V1>Vb、V1<Vc、およびV1>Vdの関係を満たす電圧が印加され、
前記第3の状態が書き込まれる場合には、V1>Va、V1<Vb、V1>Vc、およびV1<Vdの関係を満たす電圧が印加され、
前記第4の状態が書き込まれる場合には、V1<Va、V1<Vb、V1>Vc、およびV1>Vdの関係を満たす電圧が印加され、
前記第1の状態および前記第4の状態は高抵抗状態であり、
前記第2の状態および前記第3の状態は低抵抗状態であり、
前記電源電極および前記出力電極との間に電圧を印加することによって生じた電流を測定し、前記電流に基づいて前記不揮発論理回路に書き込まれた状態が前記高抵抗状態または前記低抵抗状態のどちらであるかを決定する工程(c)。
図1(a)は、実施の形態1における不揮発論理回路の上面図を示す。図1(b)はA−A’間の断面図を示す。
次に、図4、図5、および図6を参照しながら、不揮発論理回路20への書き込みが説明される。
V1>Va、V1>Vb、V1<Vc、およびV1<Vd・・・(I)
より具体的には、V1が0Vに保持されながら、−10VのVa、−10VのVb、+10VのVc、そして+10VのVdが印加される。
V1<Va、V1>Vb、V1<Vc、およびV1>Vd・・・(II)
より具体的には、V1が0Vに保持されながら、+10VのVa、−10VのVb、+10VのVc、そして−10VのVdが印加される。
V1>Va、V1<Vb、V1>Vc、およびV1<Vd・・・(III)
より具体的には、V1が0Vに保持されながら、−10VのVa、+10VのVb、−10VのVc、そして+10VのVdが印加される。
V1<Va、V1<Vb、V1>Vc、およびV1>Vd・・・(IV)
より具体的には、V1が0Vに保持されながら、+10VのVa、+10VのVb、−10VのVc、そして−10VのVdが印加される。
以下、不揮発性論理回路20からの読み出しの一例を説明する。
以下の実施例は、本発明をより詳細に説明する。
12 制御電極
13 強誘電体膜
14 半導体膜
15 電源電極
16 出力電極
17a 第1の入力電極
17b 第2の入力電極
17c 第3の入力電極
17d 第4の入力電極
20 不揮発性論理回路
30a 強誘電体膜13における上向きの分極
30b 強誘電体膜13における下向きの分極
31 半導体膜14における低抵抗部分
32 半導体膜14における高抵抗部分
33 信号「1」が入力される電極
34 信号「0」が入力される電極
Claims (4)
- 不揮発論理回路を駆動する方法であって、以下の工程(a)〜(c)を具備する:
前記不揮発論理回路を準備する工程(a)
ここで、前記不揮発論理回路は、制御電極、強誘電体膜、半導体膜、および電極群を具備し、
前記制御電極、前記強誘電体膜、前記半導体膜、および前記電極群は、この順で積層されており、
前記電極群は、電源電極、出力電極、第1の入力電極、第2の入力電極、第3の入力電極、および第4の入力電極を具備しており、
ここで、X方向、Y方向、およびZ方向が、それぞれ、前記強誘電体膜の長手方向、前記長手方向に直交する方向、および、前記積層方向であり、
前記第1の入力電極、前記第2の入力電極、前記第3の入力電極、および前記第4の入力電極は、前記電源電極および前記出力電極の間に挟まれており、
X方向に沿って、前記第1の入力電極は、前記電源電極と前記第3の入力電極との間に挟まれており、
X方向に沿って、前記第3の入力電極は、前記第1の入力電極と前記出力電極との間に挟まれており、
X方向に沿って、前記第2の入力電極は、前記電源電極と前記第4の入力電極との間に挟まれており、
X方向に沿って、前記第4の入力電極は、前記第2の入力電極と前記出力電極との間に挟まれており、
Y方向に沿って、前記第1の入力電極は前記第2の入力電極に隣接しており、
Y方向に沿って、前記第3の入力電極は前記第4の入力電極に隣接しており、
第1の状態、第2の状態、第3の状態、および第4の状態から選択される1つの状態を前記不揮発論理回路に書き込む工程(b)、
ここで、V1、Va、Vb、Vc、およびVdは、それぞれ、前記制御電極に印加される電圧、前記第1の入力電極に印加される電圧、前記第2の入力電極に印加される電圧、前記第3の入力電極に印加される電圧、そして前記第4の入力電極に印加される電圧であり、
前記第1の状態が書き込まれる場合には、V1>Va、V1>Vb、V1<Vc、およびV1<Vdの関係を満たす電圧が印加され、
前記第2の状態が書き込まれる場合には、V1<Va、V1>Vb、V1<Vc、およびV1>Vdの関係を満たす電圧が印加され、
前記第3の状態が書き込まれる場合には、V1>Va、V1<Vb、V1>Vc、およびV1<Vdの関係を満たす電圧が印加され、
前記第4の状態が書き込まれる場合には、V1<Va、V1<Vb、V1>Vc、およびV1>Vdの関係を満たす電圧が印加され、
前記第1の状態および前記第4の状態は高抵抗状態であり、
前記第2の状態および前記第3の状態は低抵抗状態であり、
前記電源電極および前記出力電極との間に電圧を印加することによって生じた電流を測定し、前記電流に基づいて前記不揮発論理回路に書き込まれた状態が前記高抵抗状態または前記低抵抗状態のどちらであるかを決定する工程(c)。 - 前記工程(a)および前記工程(b)の間に、
電圧Vinを前記第1の入力電極、前記第2の入力電極、前記第3の入力電極、および前記第4の入力電極に印加し、かつ電圧Vreset(ただし、Vreset>Vin)を前記制御電極に印加して、前記不揮発論理回路をリセットする工程(d)を具備する、請求項1に記載の方法。 - 前記工程(b)において、
前記第1の入力電極には、真または偽のどちらかである第1入力信号が入力され、
前記第2の入力電極には、真または偽のどちらかである第2入力信号が入力され、
前記第3の入力電極には、前記第2入力信号の否定が入力され、
前記第4の入力電極には、前記第1入力信号の否定が入力され、
前記高抵抗状態および前記低抵抗状態が、前記第1入力信号および前記第2入力信号に基づく排他的論理和の偽および真にそれぞれ対応する、請求項1に記載の方法。 - 前記工程(b)および前記工程(c)の間に、前記不揮発論理回路の電源を切る工程(e)をさらに具備する、請求項1に記載の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011513781A JP4762379B1 (ja) | 2010-03-10 | 2011-02-14 | 排他的論理和回路として不揮発論理回路を駆動する方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010052665 | 2010-03-10 | ||
JP2010052665 | 2010-03-10 | ||
JP2011513781A JP4762379B1 (ja) | 2010-03-10 | 2011-02-14 | 排他的論理和回路として不揮発論理回路を駆動する方法 |
PCT/JP2011/000801 WO2011111305A1 (ja) | 2010-03-10 | 2011-02-14 | 排他的論理和回路として不揮発論理回路を駆動する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4762379B1 JP4762379B1 (ja) | 2011-08-31 |
JPWO2011111305A1 true JPWO2011111305A1 (ja) | 2013-06-27 |
Family
ID=44563143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011513781A Expired - Fee Related JP4762379B1 (ja) | 2010-03-10 | 2011-02-14 | 排他的論理和回路として不揮発論理回路を駆動する方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8199555B2 (ja) |
JP (1) | JP4762379B1 (ja) |
CN (1) | CN102742163B (ja) |
WO (1) | WO2011111305A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4837149B1 (ja) * | 2010-05-11 | 2011-12-14 | パナソニック株式会社 | 不揮発論理回路を駆動する方法 |
CN102714497B (zh) * | 2010-09-02 | 2015-12-02 | 松下电器产业株式会社 | 驱动非易失性逻辑电路的方法和非易失性逻辑电路 |
US8427202B2 (en) * | 2010-11-04 | 2013-04-23 | Panasonic Corporation | Nonvolatile logic circuit and a method for operating the same |
CN103460375B (zh) * | 2012-02-07 | 2016-11-02 | 松下知识产权经营株式会社 | 驱动非易失性半导体装置的方法 |
JP5450912B1 (ja) | 2012-06-04 | 2014-03-26 | パナソニック株式会社 | 不揮発性半導体装置を駆動する方法 |
FR3069742B1 (fr) * | 2017-07-25 | 2019-10-25 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Cellule logique capacitive |
CN108493255B (zh) * | 2018-02-26 | 2021-03-02 | 上海电力学院 | 一种电场可控的二维材料肖特基二极管 |
KR102652757B1 (ko) * | 2018-11-02 | 2024-04-02 | 브이메모리 주식회사 | 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법 |
KR102059485B1 (ko) * | 2018-12-31 | 2019-12-27 | 브이메모리 주식회사 | 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법 |
KR102218663B1 (ko) * | 2019-06-27 | 2021-02-23 | 브이메모리 주식회사 | 전기장을 이용한 전류 경로 제어 방법 및 전자 소자 |
KR102642562B1 (ko) * | 2019-08-14 | 2024-03-04 | 브이메모리 주식회사 | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 |
KR102246248B1 (ko) * | 2019-08-14 | 2021-04-30 | 브이메모리 주식회사 | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 |
KR102246249B1 (ko) * | 2019-08-14 | 2021-04-30 | 브이메모리 주식회사 | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 |
KR102272521B1 (ko) * | 2019-08-14 | 2021-07-06 | 브이메모리 주식회사 | 변동 저저항 영역 기반 전자 소자, 이의 제조 방법 및 이의 제어 방법 |
KR102642566B1 (ko) * | 2019-08-14 | 2024-03-04 | 브이메모리 주식회사 | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 |
KR102271382B1 (ko) * | 2019-12-10 | 2021-07-01 | 브이메모리 주식회사 | 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200503420A (en) * | 2003-03-26 | 2005-01-16 | Japan Science & Tech Agency | Reconfigurable logic gates using transistors with spin-dependent transfer characteristics |
JP4671037B2 (ja) * | 2005-12-20 | 2011-04-13 | セイコーエプソン株式会社 | 記憶装置 |
JP2007194392A (ja) * | 2006-01-19 | 2007-08-02 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその動作方法 |
JP5106031B2 (ja) | 2007-10-12 | 2012-12-26 | パナソニック株式会社 | 半導体記憶装置及びその製造方法並びに半導体スイッチング装置 |
WO2010097862A1 (ja) * | 2009-02-24 | 2010-09-02 | パナソニック株式会社 | 半導体メモリセル及びその製造方法並びに半導体記憶装置 |
WO2011111309A1 (ja) * | 2010-03-11 | 2011-09-15 | パナソニック株式会社 | 焦電型温度センサを用いて温度を測定する方法 |
-
2011
- 2011-02-14 WO PCT/JP2011/000801 patent/WO2011111305A1/ja active Application Filing
- 2011-02-14 JP JP2011513781A patent/JP4762379B1/ja not_active Expired - Fee Related
- 2011-02-14 CN CN201180007856.6A patent/CN102742163B/zh not_active Expired - Fee Related
- 2011-08-31 US US13/222,782 patent/US8199555B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2011111305A1 (ja) | 2011-09-15 |
CN102742163B (zh) | 2014-12-03 |
US8199555B2 (en) | 2012-06-12 |
US20110309860A1 (en) | 2011-12-22 |
JP4762379B1 (ja) | 2011-08-31 |
CN102742163A (zh) | 2012-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4762379B1 (ja) | 排他的論理和回路として不揮発論理回路を駆動する方法 | |
JP4907747B1 (ja) | 不揮発性論理回路を駆動する方法 | |
JP4852670B1 (ja) | 不揮発スイッチング装置を駆動する方法 | |
JP4837149B1 (ja) | 不揮発論理回路を駆動する方法 | |
JP4837148B1 (ja) | 不揮発論理回路を駆動する方法 | |
US20150255513A1 (en) | Semiconductor memory device | |
US8508253B2 (en) | Nonvolatile logic circuit and a method for operating the same | |
JP5450912B1 (ja) | 不揮発性半導体装置を駆動する方法 | |
JP4955129B1 (ja) | 不揮発性論理回路を駆動する方法 | |
JP2006339395A (ja) | 抵抗変化型素子および半導体装置 | |
JP5406415B1 (ja) | 不揮発性半導体装置を駆動する方法 | |
KR20240037606A (ko) | 오보닉 문턱 스위칭 소자 및 이를 포함하는 메모리 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110325 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110325 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20110325 |
|
TRDD | Decision of grant or rejection written | ||
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20110509 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4762379 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |