JPWO2011096244A1 - 透明導電性基板の製造方法、透明導電性基板および表示素子 - Google Patents

Abstract

透明基板に形成した凹部を金属で充填して掘り込み電極を形成し、少なくとも透明基板と掘り込み電極とのエッジ部を絶縁膜で被覆した上に透明電極を形成することで、高開口率と低抵抗とを両立しつつ、掘り込み電極の腐食を防止することができ、高画質で信頼性の高い透明導電性基板、透明導電性基板の製造方法および表示素子を提供することができる。

Description

本発明は、透明導電性基板の製造方法、透明導電性基板および表示素子に関する。

フラットパネルディスプレイや太陽電池といった透明導電膜を有する基板を必要とするデバイスにおいては、透明導電膜の電気抵抗が低いことが電気特性の向上のためには不可欠である。

しかし、現在多く用いられている酸化インジウムスズ（ＩＴＯ）に代表される透明導電膜では、材料固有の抵抗率の限界から、高透過率を維持しながら低抵抗を実現するのは難しく、デバイスの大面積化への対応が困難になっている。

そこで、透明導電性基板の低抵抗化を実現するために、特許文献１には、透明基板上に絶縁膜を介して透明電極を設けるに際し、透明基板上に線状の金属の低抵抗電極を設け、この低抵抗電極を絶縁膜に形成したスルーホールを介して透明電極と電気的に接続する方法が開示されている。

また、特許文献２には、メッキ法により金属電極を形成した後に、金属電極間に透明樹脂材料を塗布充填し、その上に透明導電膜を積層する方法や、金属電極間に導電性を有する樹脂組成物を充填するとともに、その樹脂組成物で補助電極上を覆う方法が開示されている。

さらに、特許文献３には、透明基板上に透明導電膜を形成し、この透明導電膜上に透明絶縁材料によるパターンを形成したうえで、透明導電膜の露出部分に電気メッキ法により選択的に金属膜を形成する方法が開示されている。

特開平２−６３０１９号公報 特開２００５−３３２７０５号公報 特開２００７−１４９６３３号公報

しかしながら、特許文献１の方法では、透明基板上に低抵抗電極を形成した後に低抵抗電極間に絶縁材料を充填して絶縁膜を形成していると考えられることから、絶縁膜の形成工程において、低抵抗電極と透明導電膜との間に絶縁膜が介在しがちであり、低抵抗化を妨げるという問題がある。

また、特許文献２の方法では、透明樹脂材料として絶縁性のものを用いる方法の場合には、特許文献１の場合と同様に、金属電極と透明導電膜との間に絶縁材料が介在してしまう恐れがあり、低抵抗化の妨げになる。また、導電性を有する樹脂組成物を用いる方法も、樹脂組成物の表面の平坦性が確保できず、金属電極のエッジ部に対応した隆起部分で樹脂組成物および透明導電膜が切れる恐れがある。特に、樹脂組成物および透明導電膜が切れた状態で透明導電性基板を電気化学表示素子に用いた場合、電気化学表示素子の電解液が透明導電性基板の内部に侵入し、金属電極を腐食させる問題が起こる。

さらに、特許文献３に記載されているような構成の透明導電性基板を表示素子や太陽電池等に用いるには、電気メッキ工程の後に、透明絶縁材料及び金属膜の上に、さらに透明導電膜を形成する必要がある。また、電気メッキの電極として作用する透明導電膜の抵抗値によっては、メッキされた金属膜に厚みムラが生じ、表示濃度のムラや透明導電膜との接触不良等が発生するといった問題がある。

本発明は、上記課題を鑑みてなされたもので、製造工程の複雑化と高価格化を招くことなく、信頼性の高い透明導電性基板を製造することができる透明導電性基板の製造方法、その製造方法によって製造された透明導電性基板、およびそれを用いた表示素子を提供することを目的とする。

本発明の目的は、下記構成により達成することができる。

透明基板の表面に凹部を形成する凹部形成工程と、
前記凹部を含む前記透明基板の表面に金属の膜を形成する金属膜形成工程と、
前記凹部内の金属を残して、前記透明基板の表面に形成された金属の膜を化学機械研磨により除去し、前記凹部内の金属による掘り込み電極を形成する掘り込み電極形成工程と、
前記透明基板の表面における前記掘り込み電極のエッジ部を被覆する絶縁膜を形成する絶縁膜形成工程と、
前記透明基板の前記掘り込み電極および前記絶縁膜が形成された側に、前記掘り込み電極と電気的に接続された透明電極を形成する透明電極形成工程とを備えたことを特徴とする透明導電性基板の製造方法。

本発明によれば、製造工程の複雑化と高価格化を招くことなく、信頼性の高い透明導電性基板の製造方法、その製造方法によって製造された透明導電性基板、およびそれを用いた表示素子を提供することができる。

本発明の第１の実施の形態における透明導電性基板の構成を示す模式図である。 本発明の第２の実施の形態における透明導電性基板の構成を示す模式図である。 透明導電性基板の製造方法を示す工程図である。 図３の各工程を示す断面模式図（１／３）である。 図３の各工程を示す断面模式図（２／３）である。 図３の各工程を示す断面模式図（３／３）である。 掘り込み電極の形状を説明するための模式図である。 透明導電性基板を用いた表示素子の構成を示す回路ブロック図である。 透明導電性基板を用いた表示素子の構成を示す断面模式図である。

以下、本発明を図示の実施の形態に基づいて説明するが、本発明は該実施の形態に限らない。なお、図中、同一あるいは同等の部分には同一の番号を付与し、重複する説明は省略することがある。

最初に、本発明の第１の実施の形態について、図１を用いて説明する。図１は、第１の実施の形態における透明導電性基板の構成を示す模式図で、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ｂ−Ｃ断面図である。ここでは、表示素子の各表示画素に対して共通の共通基板として用いられる透明導電性基板を例にとって説明する。

図１（ａ）および（ｂ）において、透明導電性基板１００は、透明基板１０１に格子状に形成された凹部１０３を金属で充填して形成された掘り込み電極１０５と、掘り込み電極１０５を被覆する絶縁膜１０７と、透明基板１０１の掘り込み電極１０５および絶縁膜１０７が形成された側の全面に、絶縁膜１０７を覆うように形成された透明電極１１１を備えている。掘り込み電極１０５と透明電極１１１とは、絶縁膜１０７に形成されたコンタクトホール（開口部）１０９を介して電気的に接続されている。

掘り込み電極１０５は、透明導電性基板１００を表示素子に用いた場合の各画素Ｐの周囲を囲むように格子状の形状であり、凹部１０３を含む透明基板１０１の全面に金属膜を形成し、凹部１０３以外の金属膜を化学機械研磨によって除去する方法によって形成される。この方法によって、図１（ｂ）に示すように、アスペクト比の大きい金属電極を実現することができ、高開口率と低抵抗とを両立することができる。

化学機械研磨の特性から、掘り込み電極１０５は透明基板１０１よりも僅かに低く研磨されるので、掘り込み電極１０５と透明基板１０１との間には僅かな段差がある。

絶縁膜１０７は、掘り込み電極１０５を全面的に被覆する必要はなく、図１（ｂ）の右側のコンタクトホール１０９の部分のように、少なくとも透明基板１０１の表面における掘り込み電極１０５のエッジ部、即ち透明基板１０１と掘り込み電極１０５との境界部を被覆すればよい。また、掘り込み電極１０５だけを被覆するのではなく、コンタクトホール１０９の部分を除く透明基板１０１の掘り込み電極１０５が形成された側の全面を被覆してもよい。ただし、この場合、絶縁膜１０７は透明である必要がある。

なお、第１の実施の形態においては、掘り込み電極１０５の図１（ａ）において縦に延びる部分は、その幅方向の全体が絶縁膜１０７によって覆われており（図１（ｂ）の左側）、掘り込み電極１０５の図１（ａ）において横に延びる部分の一部は、その幅方向の中央部にコンタクトホール１０９を設けるようにエッジ部のみが絶縁膜１０７によって覆われている（図１ｂ）の右側）。

絶縁膜１０７を設けずに、透明基板１０１の掘り込み電極１０５が形成された側に透明電極１１１を直接形成すると、掘り込み電極１０５のエッジ部の上部の透明電極１１１に亀裂が入る可能性があり、この亀裂に表示素子の電解液が侵入して掘り込み電極が腐食する恐れがある。

この亀裂の原因は、上述したように透明基板１０１の表面と掘り込み電極１０５との間に僅かな段差があること、この段差部の端部が非常にシャープであること、透明基板１０１、掘り込み電極１０５および透明電極１１１の材料の熱膨張率が異なること等のために、温度変化等によって、掘り込み電極１０５のエッジ部の上部の透明電極１１１に歪みが集中するためである。

掘り込み電極１０５のエッジ部に絶縁膜１０７を設けることで、透明基板１０１の段差部の端部のシャープな部分をカバーして緩やかにすることができるので、透明電極１１１に亀裂が入ることを防止できる。

なお、掘り込み電極１０５と透明基板１０１との段差は、１μｍ以下であることが好ましい。段差が１μｍよりも大きくなると、透明基板１０１と掘り込み電極１０５とのエッジ部に絶縁膜１０７を設けても、透明電極１１１および絶縁膜１０７に亀裂が入ることを完全には防止できなくなる恐れがある。

コンタクトホール１０９は、図１（ａ）に示すように、掘り込み電極１０５の格子の水平部分に部分的に設けられているが、掘り込み電極１０５の格子の垂直部分や交差部分に設けられてもよく、格子の全周にわたって設けられてもよい。

次に、本発明の第２の実施の形態について、図２を用いて説明する。図２は、第２の実施の形態における透明導電性基板の構成を示す模式図で、図２（ａ）は平面図、図２（ｂ）は図２（ａ）のＡ−Ｂ−Ｃ断面図である。

第２の実施の形態は、透明電極１１１の下にフィルタ層１１３が形成されている点が第１の実施の形態と異なる。フィルタ層１１３以外は第１の実施の形態と同じであるので、説明は省略する。

フィルタ層１１３は、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色のカラーフィルタであり、透明電極１１１の下の絶縁膜１０７で囲まれた領域に形成されている。絶縁膜１０７は、フィルタ層１１３の形成時に、バンク層と呼ばれるフィルタ形成領域の仕切層として用いることができ、工程の省略化、低コスト化に貢献することができる。

第１および第２の実施の形態によれば、透明基板に形成した凹部を金属で充填して掘り込み電極を形成し、掘り込み電極のエッジ部を絶縁膜で被覆した上に透明電極を形成し、掘り込み電極と透明電極とを絶縁膜に形成したコンタクトホールを介して電気的に接続することで、高開口率と低抵抗とを両立しつつ、掘り込み電極の腐食を防止することができ、高画質で信頼性の高い透明導電性基板および表示素子を提供することができる。

次に、本発明の実施形態における透明導電性基板の製造方法について、図３から図６を用いて説明する。図３は、透明導電性基板の製造方法の流れを示す工程図であり、図４から図６は、図３の各工程における状態を示す断面模式図である。なお、図４から図６の断面模式図は、図２（ａ）のＡ−Ｂ−Ｃ断面を示す。

上述した第１の実施の形態の構成と第２の実施の形態の構成とでは、フィルタ層１１３の有無が異なるだけであるので、以下の説明では、フィルタ層１１３を有する第２の実施の形態の製造方法を説明する。第１の実施の形態の製造方法は、フィルタ層１１３を形成しない点が異なるだけである。

工程Ｓ１（凹部形成工程）
透明基板１０１に凹部１０３を形成する工程である。

図４（ａ）に示すように、透明基板１０１上にレジスト１５１が塗布され、透明基板１０１の凹部１０３が形成される位置に、例えばフォトリソグラフィ法等で開口パターン１５３が形成される。開口パターン１５３の形成方法としては、フォトリソグラフィ法以外に、スクリーン印刷法、インクジェット塗布法、フレキソ印刷法等の周知の方法が挙げられる。

透明基板１０１の材料としては、ソーダライムガラス、無アルカリガラス、石英等の電子デバイスに使用されている硬質の材料や、フレキシブルなプラスチックで構成されたものを用いることができる。

このプラスチック材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、トリアセチルセルロース（ＴＡＣ）、セルロースアセテートプロピオネート（ＣＡＰ）、ポリカーボネート（ＰＣ）、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリイミド（ＰＩ）等を用いることができ、またこれらのプラスチック材料で構成された基板の特性を高める為に、その表面に公知の表面コートや表面処理を行ったものを用いることが好ましい。

続いて、図４（ｂ）に示すように、開口パターン１５３を介して、例えばエッチング法により、透明基板１０１に凹部１０３が形成される。次に、レジスト１５１が剥離されて、凹部１０３を有する透明基板１０１が完成される。この状態を図４（ｃ）に示す。

工程Ｓ３（金属膜形成工程）
透明基板１０１の凹部１０３が形成された面に金属膜１５７を形成する工程である。

透明基板１０１の凹部１０３内部および凹部１０３が形成された面上に、例えばスパッタ法により、例えばＣｕ等の金属膜１５７が形成される。この状態を図４（ｄ）に示す。

金属膜の形成方法としては、スパッタ法以外に、真空蒸着法、無電界メッキ法、電界メッキ法等多くの方法が適用可能であり、また、これらの方法を組み合わせてもよい。例えば、スパッタ法で下地膜を形成し、電界メッキ法で厚膜化する方法等を用いることができる。また、金属膜１５７の材料としては、Ｃｕ以外に、Ａｕ、Ｐｔ、Ａｇ、Ａｌおよびそれらの合金等が挙げられる。

工程Ｓ５（掘り込み電極形成工程）
金属膜１５７を研磨して、掘り込み電極１０５を形成する工程である。

透明基板１０１上に形成された金属膜１５７を化学機械研磨法により研磨して、金属膜１５７を透明基板１０１の凹部１０３の内部のみに残すことで、凹部１０３内部の金属による掘り込み電極１０５が形成される。この状態を図５（ａ）に示す。形成された掘り込み電極１０５の表面の高さが透明基板１０１の表面の高さよりも僅かに低くなるまで研磨することで、凹部１０３内部以外の金属膜１５７を完全に除去することができる。

なお、化学機械研磨法とは、研磨対象物である透明基板１０１をキャリアと呼ばれる部材で保持し、研磨布または研磨パッドを張った平板（ラップ）に押し付けて、金属膜１５７の材料に応じた各種化学成分および硬質の微細な砥粒を含んだスラリーを流しながら、透明基板１０１と平板とを相対運動させることで研磨を行う方法である。

工程Ｓ７（絶縁膜形成工程）
掘り込み電極１０５を被覆する絶縁膜１０７と、コンタクトホール１０９とを形成する工程である。

透明基板１０１の掘り込み電極１０５が形成された側に感光性樹脂を成膜し、フォトリソグラフィ法を用いて露光、現像することで、絶縁膜１０７と、コンタクトホール１０９とが同時に形成される。この状態を図５（ｂ）に示す。実際には、絶縁膜１０７の端部の透明基板１０１に対する傾斜角度は図示したよりも非常に緩やかであり、後述する工程Ｓ１１（透明電極形成工程）で、透明電極１１１を絶縁膜１０７および透明基板１０１上に形成しても、絶縁膜１０７の端部で透明電極１１１に亀裂が入ることはない。

絶縁膜１０７とコンタクトホール１０９との形成方法としては、フォトリソグラフィ法以外に、例えばインクジェット法を用いて樹脂を所望の形状に直接印刷する方法等がある。また、絶縁膜１０７の材料としては、アクリル樹脂やシリコーン、フッ素等の有機材料や、ＳｉＯ_２、ＳｉＮ_Ｘ等の無機材料が適用可能であるが、透明性の高い材料が望ましい。

工程Ｓ９（フィルタ層形成工程）
透明基板１０１上にフィルタ層１１３を形成する工程である。第１の実施の形態の場合は、この工程を省略すればよい。

透明基板１０１上の絶縁膜１０７が形成されていない部分に、例えばインクジェット法により、フィルタ用樹脂を直接印刷することで、フィルタ層１１３が形成される。この状態を図５（ｃ）に示す。この際に、絶縁膜１０７は、バンク層と呼ばれるフィルタ形成領域の仕切層として用いることができ、別途バンク層を設ける必要がないので、工程の省略化、低コスト化に貢献することができる。

フィルタ層１１３の形成方法としては、インクジェット法以外に、スピンコート法等で感光性のフィルタ用樹脂をコートして成膜し、フォトリソグラフィ法を用いて露光、現像してフィルタ層１１３を形成する方法や、感光性のフィルタ用樹脂をフィルム化して透明基板１０１上にラミネートし、フォトリソグラフィ法を用いて露光、現像してフィルタ層１１３を形成する方法等、種々の方法を用いることができる。

工程Ｓ１１（透明電極形成工程）
透明電極１１１を形成する工程である。

絶縁膜１０７、コンタクトホール１０９およびフィルタ層１１３が形成された透明基板１０１の全面に、例えばスパッタ法により、例えば酸化インジウムスズ（ＩＴＯ）が成膜されて透明電極１１１が形成される。掘り込み電極１０５と透明電極１１１とは、コンタクトホール１０９の内部に入り込んだ透明電極１１１の材料によって電気的に接続される。この状態を図５（ｄ）に示す。

透明電極１１１は、酸化インジウムスズ（ＩＴＯ）以外に、フッ素ドープ酸化スズ（ＦＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、アモルファス酸化物半導体（ＩＧＺＯ）等の透明な無機酸化物をスパッタ法や真空蒸着法等を用いて成膜することで形成できる。あるいは、ポリスチレンスルホン酸ドープポリエチレンジオキシチオフェン（ＰＥＤＯＴ／ＰＳＳ）に代表される透明な導電性高分子をスピンコート等の各種ウェットコーティング法を用いて成膜することで形成できる。

以上の各工程を経て、透明導電性基板１００が形成される。

また、上述した工程Ｓ１（凹部形成工程）では、透明基板１０１にエッチング法により凹部１０３を形成したが、他の方法でも凹部１０３を形成することができる。これを、図６を用いて説明する。図６は、凹部を形成する他の方法を説明するための断面模式図である。ここでは、ナノインプリント法を用いて凹部１０３を形成する方法について説明する。

図６（ａ）において、例えばポリエーテルスルホン（ＰＥＳ）等の透明なベース板１０１ａ上に、例えば塗布法により、例えば透明な紫外線（ＵＶ）硬化性樹脂層１０１ｂが形成される。ベース板１０１ａとＵＶ硬化性樹脂層１０１ｂとを合わせて、透明基板１０１とする。一方、凹部１０３が形成される位置に凸部１６３を有する押し型１６１が用意される。

図６（ｂ）において、押し型１６１の凸部１６３がＵＶ硬化性樹脂層１０１ｂに型押しされて、凸部１６３の形状がＵＶ硬化性樹脂層１０１ｂに転写される。

図６（ｃ）において、押し型１６１を取り去った後に、ＵＶ硬化性樹脂層１０１ｂに紫外線ＵＶが照射されて、ＵＶ硬化性樹脂層１０１ｂが硬化されることで、透明基板１０１に凹部１０３が形成される。このような方法によっても、透明基板１０１に凹部１０３を形成することができる。

以上に説明した透明導電性基板の製造方法によれば、製造工程の複雑化と高価格化を招くことなく、高開口率と低抵抗とを両立しつつ、信頼性の高い透明導電性基板の製造方法を提供することができる。

次に、掘り込み電極１０５の形状について、図７を用いて説明する。図７は、掘り込み電極１０５の形状を説明するための模式図である。

上述した第１および第２の実施の形態では、掘り込み電極１０５は、透明導電性基板１００を表示素子に用いた場合の各画素Ｐの周囲を囲むような格子状の形状としたが、これに限るものではなく、掘り込み電極１０５を間引いて設けてもよい。

例えば図７（ａ）に示すように、画素Ｐの複数個（ここでは４個）の周囲を囲むように、掘り込み電極１０５を格子状に配置してもよい。あるいは、図７（ｂ）に示すように、画素Ｐの水平行毎あるいは垂直列毎、または複数の水平行毎あるいは複数の垂直列毎（ここでは２水平行毎）に掘り込み電極１０５をストライプ状に配置してもよい。

このようにして、図１および図２の例に比べて透明導電性基板１００上の掘り込み電極１０５の配線面積を少なくすることで、透明導電性基板１００を表示素子に用いた場合の画素Ｐの開口率を高くすることができ、高画質化に寄与することができる。配線面積を少なくしても、掘り込み電極１０５はアスペクト比が大きく低抵抗であるために、配線抵抗の増加が問題になることはない。

なお、図７では、図面を見やすくするために、掘り込み電極１０５と画素Ｐおよびフィルタ層１１３（ここでは、Ｒ、Ｇ、Ｂの３色のカラーフィルタを例示している）のみを図示している。

図７（ａ）や図７（ｂ）のように掘り込み電極１０５を間引いて設けると、掘り込み電極１０５が間引かれたフィルタ層１１３の間の部分、例えば図７（ｂ）のＤ部では、フィルタ層１１３の間に段差が生じ、透明電極１１１が透明基板１０１側に僅かに歪む。この歪みによって透明電極１１１に亀裂が生じないために、フィルタ層１１３の厚さは、１μｍ以下であることが好ましい。実際のカラーフィルタでは、その厚さは０．１μｍ程度であり、透明基板１０１に亀裂が入るような厚さではない。

また、掘り込み電極１０５が間引かれたフィルタ層１１３の間の部分、例えば図７（ｂ）のＤ部にも、絶縁膜１０７を設けてもよい。それによって、フィルタ層１１３の間の段差を埋めることができ、透明電極１１１の歪みを防止することができる。

次に、本実施の形態における表示素子の構成について、図８および図９を用いて説明する。図８は、本実施の形態における表示素子の構成を示す回路ブロック図である。本実施の形態においては、エレクトロデポジション方式の電気化学表示素子ＥＤ（以下、ＥＤ素子と言う）を用いた表示素子１のコモン基板として、上述した透明導電性基板１００を用いる例を示す。なお、ＥＤ素子に限らず、エレクトロクロミック方式の電気化学表示素子（以下、ＥＣＤ素子と言う）の場合であっても同様の構成を採用することができる。

図８において、表示素子１は、ｍ行ｎ列（ｍ、ｎは正の整数）の２次元マトリクス状に配置された画素Ｐｊｋ（ｊ、ｋは正の整数で、１≦ｊ≦ｍ、１≦ｋ≦ｎ）、ｍ行の垂直走査を行う垂直走査回路３１、ｎ列の水平走査を行う水平走査回路２１、画素Ｐｊｋの駆動電圧を供給する電源Ｖｄｄおよび画素Ｐｊｋの共通電位を供給するコモン電源Ｖｃｏｍ等で構成される。図８では、画素Ｐ１１、Ｐ１２、Ｐ２１、Ｐ２２の４画素を例示している。

垂直走査回路３１は、表示素子１を駆動するために外部から供給される垂直駆動信号Ｓｇに基づいて、垂直走査線Ｇｊ（１≦ｊ≦ｍ）を順次アクティブ状態（例えば高電位）に制御する。水平走査回路２１は、表示素子１を駆動するために外部から供給される水平駆動信号Ｓｓに基づいて、水平走査線Ｓｋ（１≦ｋ≦ｎ）を順次アクティブ状態（例えば高電位）に制御する。

画素Ｐｊｋは、選択トランジスタＱ１および駆動トランジスタＱ２の２個の薄膜トランジスタＴＦＴと、ＥＤ素子ＥＤ等で構成される。ＥＤ素子ＥＤは、各画素毎に設けられた画素電極２１１と、全画素共通の透明電極１１１との間に、表示材料である電解液３０１が封入されて構成されている（図９参照）。透明電極１１１は共通電源Ｖｃｏｍに接続されている。

２個の薄膜トランジスタＱ１とＱ２とは、所謂アクティブマトリクス方式の構成をとっている。選択トランジスタＱ１は、ゲートＧＡ１が垂直走査線Ｇｊに接続され、ソースＳＯ１が水平走査線Ｓｋに接続され、ドレインＤ１が駆動トランジスタＱ２のゲートＧＡ２に接続されている。駆動トランジスタＱ２は、ソースＳＯ２が電源Ｖｄｄに接続され、ドレインＤ２がＥＤ素子ＥＤの画素電極２１１に接続されている。

垂直走査線Ｇｊがアクティブ状態にある時、即ち画素Ｐｊ１から画素Ｐｊｎの各選択トランジスタＱ１がオン状態にある時に、水平走査線Ｓｋがアクティブ状態にされることで、画素Ｐｊｋの駆動トランジスタＱ２がオン状態となり、駆動トランジスタＱ２を介して画素電極２１１が電源Ｖｄｄに接続される。

これによって、画素電極２１１と透明電極１１１との間に正または負の極性の電圧が選択的に印加されることにより、両電極の表面で銀の酸化還元反応が行われ、透明電極１１１の表面では、還元状態の黒い銀が存在する状態と、酸化状態の透明な状態とが可逆的に切り替えられ、画素Ｐｊｋに表示が行われる。

図９は、図８に示した表示素子における画素の構成を示す断面模式図である。ここでは、画素Ｐｊｋの１画素分の断面を示してある。なお、断面の切り方は、図１（ａ）に示したＡ−Ｂ−Ｃ断面と同じである。

図９において、表示素子１は、表示素子１の観察側の基板であるコモン基板（透明導電性基板）１００、コモン基板１００に対向する画素電極基板（対向基板）２００およびコモン基板１００と画素電極基板２００との間に封入された電解液３０１等で構成される。表示素子１の端部は、コモン基板１００と画素電極基板２００との間に設けられた図示しないシール剤で封止されている。なお、ＥＤ素子ＥＤの画素電極２１１は、画素電極基板２００内に設けられている。

コモン基板１００としては、図１に示した第１の実施の形態の透明導電性基板を用いている。もしカラー表示等のためにフィルタ層１１３が必要な場合は、図２に示した第２の実施の形態の透明導電性基板を用いればよい。コモン基板１００の透明電極１１１は、電解液３０１に面するように配置される。

画素電極基板２００は、基板２０１、画素電極２１１、多孔質層２０７および選択トランジスタＱ１と駆動トランジスタＱ２との２個の薄膜トランジスタＴＦＴ等で構成される。

基板２０１の材料としては、ガラスやポリエチレンテレフタレート（ＰＥＴ）等の透明基板材料を用いることができる他に、必ずしも透明である必要はないので、ステンレスフォイルやポリイミドといった基板材料も用いることができる。

また、ＥＤ素子ＥＤを構成する画素電極２１１は、銀電極や銀パラジウム電極等の化学的に安定な金属電極を用いることが好ましく、画素電極基板２００の一部として形成される。

２個の薄膜トランジスタＴＦＴは、通常のボトムゲート型の薄膜トランジスタで、図８で示したように、アクティブマトリクス方式の構成になっている。断面構造としては、基板２０１上にゲートＧＡ１およびＧＡ２が形成され、ゲートＧＡ１およびＧＡ２がゲート絶縁膜２０３で覆われた上にソースＳＯ１、ＳＯ２、ドレインＤ１、Ｄ２および半導体層ＳＣ１、ＳＣ２が形成される。ソースＳＯ１、ＳＯ２、ドレインＤ１、Ｄ２および半導体層ＳＣ１、ＳＣ２が層間絶縁膜２０５で覆われた上に画素電極２１１が形成される。

画素電極２１１の上は、多孔質層２０７で覆われる。多孔質層２０７は、画素電極２１１の保護と白表示時の白色度向上のために用いられる層で、例えばＴｉＯ_２やＺｎＯ等の微粒子を水溶性高分子材料等のバインダを用いて多孔質化した層である。

電解液３０１としては、銀または銀を化学構造中に含む化合物、例えば、酸化銀、硫化銀、金属銀、銀コロイド粒子、ハロゲン化銀、銀錯体化合物、銀イオン等の化合物が用いられる。

電解液３０１の層の厚さを保つためのスペーサを電解液３０１中に混入させてもよい。スペーサとしては、例えば、液晶ディスプレイ等に使用されているガラス製、アクリル樹脂製、シリカ製等の微小真球を用いることができる。さらに、白表示時の白色度向上のために、多孔質層２０７の代わりに、電解液３０１にＴｉＯ_２やＺｎＯ等の金属酸化物微粒子を分散させてもよい。

なお、上述した例では、図１の透明導電性基板を表示素子１のコモン基板１００として用いた構成を示したが、画素電極基板２００としても同様の構成を用いることができる。この場合、透明電極１１１を画素毎に画素電極として分割して形成し、透明電極１１１の下に例えばアクティブマトリクス形式の薄膜トランジスタＴＦＴを形成し、透明電極１１１と掘り込み電極１０５とは薄膜トランジスタＴＦＴを介して接続するような構成とすればよい。

以上に説明した表示素子１によれば、細い掘り込み電極を用いて透明導電性基板の抵抗値を小さくできるので、表示面積を大きくしても抵抗値に起因する表示ムラの発生を防止でき、開口率も高くでき、表示品位の向上に寄与できる。

１ 表示素子
２１ 水平走査回路
３１ 垂直走査回路
１００ 透明導電性基板、コモン基板
１０１ 透明基板
１０３ 凹部
１０５ 掘り込み電極
１０７ 絶縁膜
１０９ コンタクトホール
１１１ 透明電極
１１３ フィルタ層
２００ 画素電極基板
２０１ 基板
２０３ ゲート絶縁膜
２０５ 層間絶縁膜
２０７ 多孔質層
２１１ 画素電極
３０１ 電解液
Ｐ 画素
Ｐｊｋ （ｊ行ｋ列の位置の）画素
ＥＤ ＥＤ素子（エレクトロデポジション方式の表示素子）
Ｖｄｄ 電源
Ｖｃｏｍ 共通電源
Ｑ１ 選択トランジスタ
Ｑ２ 駆動トランジスタ
ＴＦＴ 薄膜トランジスタ

Claims (12)

1. 透明基板の表面に凹部を形成する凹部形成工程と、
   前記凹部を含む前記透明基板の表面に金属の膜を形成する金属膜形成工程と、
   前記凹部内の金属を残して、前記透明基板の表面に形成された金属の膜を化学機械研磨により除去し、前記凹部内の金属による掘り込み電極を形成する掘り込み電極形成工程と、
   前記透明基板の表面における前記掘り込み電極のエッジ部を被覆する絶縁膜を形成する絶縁膜形成工程と、
   前記透明基板の前記掘り込み電極および前記絶縁膜が形成された側に、前記掘り込み電極と電気的に接続された透明電極を形成する透明電極形成工程とを備えたことを特徴とする透明導電性基板の製造方法。
2. 前記掘り込み電極は、前記透明基板の表面に、格子状またはストライプ状に形成され、
   前記絶縁膜は、
   前記掘り込み電極の一部においては、その幅方向の全体を覆うように形成され、
   前記掘り込み電極の他部においては、その幅方向の中央部にコンタクトホールを設けるように、エッジ部のみに形成されることを特徴とする請求項１に記載の透明導電性基板の製造方法。
3. 前記絶縁膜形成工程と前記透明電極形成工程との間に、
   前記透明基板の前記掘り込み電極および前記絶縁膜が形成された側にフィルタ層を形成するフィルタ層形成工程を備えたことを特徴とする請求項１または２に記載の透明導電性基板の製造方法。
4. 前記絶縁膜は、前記フィルタ層が形成されるべき領域を囲むように形成され、前記フィルタ層を形成する際の仕切層として用いられることを特徴とする請求項３に記載の透明導電性基板の製造方法。
5. 前記凹部は、エッチング加工により形成されることを特徴とする請求項１から４の何れか１項に記載の透明導電性基板の製造方法。
6. 前記凹部は、型押し加工により形成されることを特徴とする請求項１から４の何れか１項に記載の透明導電性基板の製造方法。
7. 前記透明基板と前記掘り込み電極との段差が１μｍ以下であることを特徴とする請求項１から６の何れか１項に記載の透明導電性基板の製造方法。
8. 前記絶縁膜が透明な材料で形成されることを特徴とする請求項１から７の何れか１項に記載の透明導電性基板の製造方法。
9. 前記フィルタ層の厚さが１μｍ以下であることを特徴とする請求項３または４に記載の透明導電性基板の製造方法。
10. 請求項１から９の何れか１項に記載の製造方法によって製造されたことを特徴とする透明導電性基板。
11. 請求項１０に記載の透明導電性基板と、
    前記透明導電性基板に対向して配置された対向基板と、
    前記透明導電性基板と前記対向基板との間に封入された表示材料とを備えたことを特徴とする表示素子。
12. 前記表示材料は、電解液であることを特徴とする請求項１１に記載の表示素子。

Images