JPWO2011064811A1 - 情報処理装置、制御プログラムおよび制御方法 - Google Patents
情報処理装置、制御プログラムおよび制御方法 Download PDFInfo
- Publication number
- JPWO2011064811A1 JPWO2011064811A1 JP2011542982A JP2011542982A JPWO2011064811A1 JP WO2011064811 A1 JPWO2011064811 A1 JP WO2011064811A1 JP 2011542982 A JP2011542982 A JP 2011542982A JP 2011542982 A JP2011542982 A JP 2011542982A JP WO2011064811 A1 JPWO2011064811 A1 JP WO2011064811A1
- Authority
- JP
- Japan
- Prior art keywords
- storage unit
- program
- type
- firmware
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5061—Partitioning or combining of resources
- G06F9/5077—Logical partitioning of resources; Management or configuration of virtualized resources
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/15—Use in a specific computing environment
- G06F2212/152—Virtualized environment, e.g. logically partitioned system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Stored Programmes (AREA)
- Hardware Redundancy (AREA)
Abstract
Description
2、3 パーティション
4、5、6 システムボード
7 予備ボード
8 制御部
11、12、13、14、15、16、17、18 記憶部
19 操作端末
20、23 CPU
21、24 揮発メモリ
22、25 不揮発メモリ
26 NIC
Claims (8)
- 演算を行う演算部と、
該演算部を動作させるプログラムを記憶した第一記憶部を有する複数のシステムボードと、
複数の第二記憶部を有するとともに、該複数の第二記憶部のいずれかに該複数のシステムボードが有する第一記憶部にそれぞれ記憶されているプログラムの種類に対応した種類のプログラムを記憶する一つの予備ボードと、
該第一記憶部に記憶したプログラムの種類と該第二記憶部のいずれかに記憶したプログラムの種類とを比較し、該第一記憶部に記憶したプログラムが該第二記憶部のいずれかにない場合に、該第一記憶部から該第二記憶部に該プログラムを書き込む制御部と
を有することを特徴とする情報処理装置。 - 該情報処理装置において、
該制御部は、該プログラムの種類ごとの優先順位を設定した優先順位情報を有し、該第一記憶部に記憶したプログラムの種類の数が該第二記憶部の数を越えた場合に、設定した該優先順位情報に応じて該第二記憶部に該プログラムを上書きすることを特徴とする請求項1記載の情報処理装置。 - 前記情報処理装置において、
該制御部は、新たな種類のプログラムを記憶した第一記憶部を有するシステムボードが該第二記憶部の数を超えて追加された場合に、該第二記憶部の記憶領域を分割するとともに、分割した該第二記憶部の該記憶領域に新たな種類の該プログラムを書き込むことを特徴とする請求項1記載の情報処理装置。 - 該情報処理装置において、
該制御部は、該システムボードごとの駆動時間を記憶し、該システムボードごとの駆動時間に応じて該システムボードに対応する種類の該プログラムに該優先順位を設定することを特徴とする請求項2記載の情報処理装置。 - 演算を行う演算部と、該演算部を動作させるプログラムを記憶した第一記憶部を有する複数のシステムボードと、複数の第二記憶部を有するとともに、該複数の第二記憶部のいずれかに該複数のシステムボードが有する第一記憶部にそれぞれ記憶されているプログラムの種類に対応した種類のプログラムを記憶する、少なくとも一つの予備ボードとを有する情報処理装置の制御プログラムであって、
該第一記憶部に記憶したプログラムの種類と該第二記憶部に記憶したプログラムの種類を読み出す読み出しステップと、
該第一記憶部に記憶したプログラムの種類と該第二記憶部に記憶したプログラムの種類とを比較する比較ステップと、
該第一記憶部に記憶したプログラムが該第二記憶部にない場合に、該第一記憶部から該第二記憶部に該プログラムを書き込む書き込みステップと
をコンピュータに実行させることを特徴とする制御プログラム。 - 該制御プログラムにおいて、
該書き込みステップは、該プログラムの種類ごとの優先順位を設定し、該第一記憶部に記憶したプログラムの種類の数が該第二記憶部の数を超えた場合に、設定した該優先順位に応じて該第二記憶部に該プログラムを上書きすることを特徴とする請求項5記載の制御プログラム。 - 演算を行う演算部と、該演算部を動作させるプログラムを記憶した第一記憶部を有する複数のシステムボードと、複数の第二記憶部を有するとともに、該複数の第二記憶部のいずれかに該複数のシステムボードが有する第一記憶部にそれぞれ記憶されているプログラムの種類に対応した種類のプログラムを記憶する、少なくとも一つの予備ボードとを有する情報処理装置を制御する制御方法であって、
該第一記憶部に記憶したプログラムの種類と該第二記憶部に記憶したプログラムの種類を読み出す読み出しステップと、
該第一記憶部に記憶したプログラムの種類と該第二記憶部に記憶したプログラムの種類とを比較し、
該第一記憶部に記憶したプログラムが該第二記憶部にない場合に、該第一記憶部から該第二記憶部に該プログラムを書き込む
ことを特徴とする制御方法。 - 該制御方法において、
該プログラムの種類ごとの優先順位を設定し、該第一記憶部に記憶したプログラムの種類の数が該第二記憶部の数を越えた場合に、設定した該優先順位に応じて該第二記憶部に該プログラムを上書きすることを特徴とする請求項7記載の制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2009/006313 WO2011064811A1 (ja) | 2009-11-24 | 2009-11-24 | 情報処理装置、制御プログラムおよび制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011064811A1 true JPWO2011064811A1 (ja) | 2013-04-11 |
JP5447532B2 JP5447532B2 (ja) | 2014-03-19 |
Family
ID=44065936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011542982A Expired - Fee Related JP5447532B2 (ja) | 2009-11-24 | 2009-11-24 | 情報処理装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8793446B2 (ja) |
JP (1) | JP5447532B2 (ja) |
WO (1) | WO2011064811A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016001441A (ja) * | 2014-06-12 | 2016-01-07 | 富士通株式会社 | システムおよび配下装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6090335B2 (ja) * | 2013-01-15 | 2017-03-08 | 富士通株式会社 | 情報処理装置 |
KR20210023184A (ko) * | 2019-08-22 | 2021-03-04 | 에스케이하이닉스 주식회사 | 런타임 오버레이를 통해 펌웨어를 관리하는 장치 및 방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61278902A (ja) * | 1985-06-04 | 1986-12-09 | Hitachi Ltd | 制御装置のバツクアツプ方法 |
JPH0417040A (ja) | 1990-05-11 | 1992-01-21 | Hitachi Ltd | 分散処理システムのプログラム管理方法 |
JPH06252985A (ja) * | 1993-02-26 | 1994-09-09 | Nec Corp | バックアップ親局ホットスタンバイ方式 |
JPH076114A (ja) | 1993-06-17 | 1995-01-10 | Toshiba Corp | コンピュータシステム |
JPH07295796A (ja) | 1994-04-20 | 1995-11-10 | Casio Comput Co Ltd | プログラム起動装置 |
JPH09330106A (ja) * | 1996-06-10 | 1997-12-22 | Toshiba Corp | バックアップ機能付制御システム |
JP2001022708A (ja) * | 1999-07-05 | 2001-01-26 | Mitsubishi Electric Corp | 車両用ネットワークシステム |
JP2003167752A (ja) * | 2001-11-29 | 2003-06-13 | Nec Yonezawa Ltd | プログラム更新システム、プログラム更新方法、および、プログラム更新プログラム |
JP4791061B2 (ja) * | 2005-03-18 | 2011-10-12 | 富士通株式会社 | 計算機システムのファームウェアのバージョン管理方法及び情報処理装置 |
-
2009
- 2009-11-24 JP JP2011542982A patent/JP5447532B2/ja not_active Expired - Fee Related
- 2009-11-24 WO PCT/JP2009/006313 patent/WO2011064811A1/ja active Application Filing
-
2012
- 2012-05-22 US US13/477,611 patent/US8793446B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016001441A (ja) * | 2014-06-12 | 2016-01-07 | 富士通株式会社 | システムおよび配下装置 |
Also Published As
Publication number | Publication date |
---|---|
US20120297126A1 (en) | 2012-11-22 |
US8793446B2 (en) | 2014-07-29 |
JP5447532B2 (ja) | 2014-03-19 |
WO2011064811A1 (ja) | 2011-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5831271B2 (ja) | 半導体不揮発性メモリ装置のリフレッシュ操作開始方法およびシステム | |
US8812910B2 (en) | Pilot process method for system boot and associated apparatus | |
JP7002358B2 (ja) | 情報処理システム、情報処理装置、情報処理装置のbios更新方法、及び情報処理装置のbios更新プログラム | |
JP2013222435A (ja) | 半導体記憶装置及びその制御方法 | |
US20230129037A1 (en) | Board management controller and method for starting thereof | |
JP2018060316A (ja) | 情報処理装置、情報処理システム、情報処理装置の制御方法および情報処理装置の制御プログラム | |
JP5447532B2 (ja) | 情報処理装置 | |
CN116450244B (zh) | 芯片启动方法、装置、计算机设备和存储介质 | |
KR101548452B1 (ko) | 비휘발성 메모리 기반의 전자 장치의 메타 데이터 복원 방법 및 장치 | |
JP5949816B2 (ja) | キャッシュ制御装置及びその制御方法、ストレージ装置、並びにコンピュータ・プログラム | |
JP2021026375A (ja) | ストレージシステム | |
JP6707939B2 (ja) | 制御装置、ストレージ装置、制御方法及びプログラム | |
US8453007B2 (en) | Storage device and recovery method | |
JP2008204327A (ja) | 二重化システムにおける記憶装置の制御方法 | |
WO2016139774A1 (ja) | 情報処理装置、情報処理システム | |
JP2014089497A (ja) | 情報処理装置 | |
JP4239754B2 (ja) | 不揮発メモリシステム | |
JP2016173744A (ja) | ブレードサーバ、ブレードシステム、bmc、チップセットおよびエンクロージャマネージャ | |
JP2006018594A (ja) | 情報処理装置 | |
JP6221702B2 (ja) | 情報処理装置、情報処理方法、及び情報処理プログラム | |
JP6306300B2 (ja) | メモリ管理装置、制御方法、プログラムおよび記録媒体 | |
KR101545077B1 (ko) | 비휘발성 메모리 기반의 전자 장치의 메타 데이터 복원 방법 및 장치 | |
JP2013137699A (ja) | 鉄道用電力系統監視制御装置 | |
WO2017192141A1 (en) | Method and apparatus for recovering in memory data processing system | |
JP6981098B2 (ja) | 復旧制御装置、復旧制御システム、復旧制御方法、及び、復旧制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130618 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131030 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131216 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |