JP6306300B2

JP6306300B2 - メモリ管理装置、制御方法、プログラムおよび記録媒体

Info

Publication number: JP6306300B2
Application number: JP2013171050A
Authority: JP
Inventors: 泰彦田邉
Original assignee: NEC Platforms Ltd
Current assignee: NEC Platforms Ltd
Priority date: 2013-08-21
Filing date: 2013-08-21
Publication date: 2018-04-04
Anticipated expiration: 2033-08-21
Also published as: JP2015041175A

Description

本発明は、メモリ管理装置、制御方法、プログラムおよび記録媒体に関する。

システムにおいて、メモリ障害が生じると、当該障害が生じたメモリを検出し、検出したメモリを使用しないようにする方法が知られている。

例えば、特許文献１には、運用中に、障害が生じたデータ記憶機構を検出し、置換データ及び利用可能データで置き換える装置が記載されている。

特許文献２には、運用中に、障害が発生したブロックを縮退し、ブロックが縮退していることをあらわす縮退情報をブロックに書き込んで、当該縮退情報の読み出し結果に基づいて当該ブロックの縮退状況を判定するキャッシュメモリ装置が記載されている。

特許文献３には、描画領域が割り当てられたメモリに対し、異常の発生が検知された場合、メモリ領域全体から異常領域を除く領域に対して、描画領域の再割り当てを行う表示装置が記載されている。

特表２０１１−５２１３９７号公報国際公開第２００７／０９７０１９号特開２００７−２１９０９６号公報

ミッションクリティカルな領域で運用されているハイエンドサーバでは、障害が発生した場合にシステムへの影響を最小限にとどめることが要求される。また、ハイエンドサーバにおいてシステムダウンを伴う障害の場合には、保守による故障部位の交換が必要となる場合がある。

しかしながら、システムが基幹系システムなど場合、運用状態によっては、保守を行うことよりも、システムダウンからいち早く回復しなければならない場合がある。このため、障害発生後においても障害の影響を最小限にとどめ、安定してシステムを動作させることが求められる。

特許文献１および２の技術では、運用中に障害が生じたブロック等を検出してデータの置換またはブロックの縮退運転を行っているが、システムダウンなどによりシステムが再起動した後では、障害が生じたメモリ自体を検出し、当該メモリを縮退して運転する場合がある。

近年では、ＤＩＭＭ（ＤｕａｌＩｎｌｉｎｅＭｅｍｏｒｙＭｏｄｕｌｅ）などのメモリの容量は大容量化してきており、１枚で６４ＧＢの容量を持ったＤＩＭＭも存在する。このため、特許文献２の技術のようにメモリを縮退する運転をする場合、このようなＤＩＭＭ１枚を縮退させることになる。しかしながら、ＤＩＭＭの大容量化に伴い、ＤＩＭＭ１枚を縮退しただけで、システム全体の性能を低下させ、システムを安定して動作させることができなくなってしまう可能性がある。

また、特許文献３の技術では、描画領域や表示領域など、特定の領域において、異常領域を除く領域に対して、描画領域の再割り当てを行っているが、物理的なメモリ（例えば、ＤＩＭＭなど）の容量を効率的に利用する方法については開示されていない。

本発明は、上記問題に鑑みてなされたものであり、その目的は、メモリ障害発生後の再起動後においても、物理的なメモリの使用を効率的に行うメモリ管理装置を提供することにある。

本発明の一態様に係るメモリ管理装置は、複数の記憶素子を含むメモリモジュールと、前記メモリモジュールに含まれる複数の記憶素子の夫々を特定するための特定情報から当該特定情報によって特定される記憶素子に割り当てられた物理アドレスを特定するメモリ特定手段と、前記複数の記憶素子のうち、何れの物理アドレスの記憶素子を使用するのかを制御する制御手段と、を備え、前記メモリ特定手段は、前記複数の記憶素子の少なくとも何れかに障害が発生した際、障害が発生した前記記憶素子の特定情報を保持し、再起動後に、保持した特定情報から障害が発生した前記記憶素子の物理アドレスを特定し、前記制御手段は、前記複数の記憶素子のうち、前記メモリ特定手段が特定した物理アドレスの記憶素子以外の記憶素子を使用するよう制御する。

本発明の一態様に係る制御方法は、複数の記憶素子を含むメモリモジュールを備えたメモリ管理装置の制御方法であって、前記複数の記憶素子の少なくとも何れかに障害が発生した際、障害が発生した前記記憶素子を特定するための特定情報を保持し、再起動後に、保持した特定情報から当該特定情報によって特定される記憶素子に割り当てられた物理アドレスであって、障害が発生した前記記憶素子の物理アドレスを特定し、前記複数の記憶素子のうち、前記特定した物理アドレスの記憶素子以外の記憶素子を使用するよう制御する。

本発明の一態様に係るプログラムは、メモリモジュールに含まれる複数の記憶素子の少なくとも何れかに障害が発生した際、障害が発生した前記記憶素子を特定するための特定情報を保持し、再起動後に、保持した特定情報から当該特定情報によって特定される記憶素子に割り当てられた物理アドレスであって、障害が発生した前記記憶素子の物理アドレスを特定する処理と、前記複数の記憶素子のうち、前記特定した物理アドレスの記憶素子以外の記憶素子を使用するよう制御する処理と、をコンピュータに実行させる。

本発明のメモリ管理装置によれば、メモリ障害発生後の再起動後においても、物理的なメモリの使用を効率的に行うことができる。

本発明の実施の形態に係るメモリ管理装置の構成を示すブロック図である。実施の形態に係るメモリ管理装置の機能構成を示す機能ブロック図である。各ＤＲＡＭのＤＲＡＭ番号と、各ＤＲＡＭに割り当てられている物理アドレスと、各ＤＲＡＭがＯＳで利用可能か否かを示す情報の一例を示す図である。実施の形態に係るメモリ管理装置の処理の流れを示すフローチャートである。障害が発生した後の、各ＤＲＡＭのＤＲＡＭ番号と、各ＤＲＡＭに割り当てられている物理アドレスと、各ＤＲＡＭがＯＳで利用可能か否かを示す情報の一例を示す図である。比較の形態に係る、障害が発生した後の、各ＤＲＡＭのＤＲＡＭ番号と、各ＤＲＡＭに割り当てられている物理アドレスと、各ＤＲＡＭがＯＳで利用可能か否かを示す情報の一例を示す図である。

＜実施の形態＞
本発明の実施の形態について、図面を参照して詳細に説明する。

図１は、本発明の一実施の形態に係るメモリ管理装置の構成を示すブロック図である。図１に示すように、本実施の形態に係るメモリ管理装置１は、ＣＰＵ１０と、複数のＤＩＭＭ１１〜１８と、を備えている。なお、本実施の形態においてメモリモジュールとしてＤＩＭＭを採用して説明を行うが、本発明はこれに限定されるものではない。また、本実施の形態においては、ＤＩＭＭが８つであることを例に説明を行うが、本発明はこれに限定されるものではない。

ＣＰＵ１０は、メモリ管理装置１の全体を制御する。ＤＩＭＭ１１〜１８は、図１に示すようにＣＰＵ１０に接続されている。なお、図１は、ＣＰＵ１０とＤＩＭＭ１１〜１８との典型的な接続例を示している。

ＤＩＭＭ１１〜１８の夫々には、６つの記憶素子（ＤＲＡＭ１１０〜１１５、１２０〜１２５、１３０〜１３５、１４０〜１４５、１５０〜１５５、１６０〜１６５、１７０〜１７５、１８０〜１８５）が含まれている。本実施の形態においては、記憶素子として、ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）を採用して説明を行うが、本発明はこれに限定されるものではない。また、各ＤＩＭＭに含まれるＤＲＡＭの数は６つに限定されるものではない。

各ＤＲＡＭには、物理アドレスが割り当てられている。なお、本実施の形態にて記述する物理アドレスとは、典型的なパーソナルコンピュータ等のハードウェアにおいて割り当てられる実メモリに対する物理アドレスであるとして説明を行う。

次に、本実施の形態に係るメモリ管理装置１の機能構成について、図２を参照して説明する。図２は、本実施の形態に係るメモリ管理装置１の機能構成を示す機能ブロック図である。

図２に示す通り、メモリ管理装置１は、メモリ特定部１０１と、メモリ制御部１０２と、を含んでいる。メモリ特定部１０１およびメモリ制御部１０２は、ＣＰＵ１０に実現される。また、図２において、図１のＤＩＭＭ１１〜１８は、ＤＩＭＭ群として表している。

メモリ特定部１０１は、ＤＲＡＭの少なくとも何れかに障害が発生した際、障害が発生した（故障した）ＤＲＡＭ（故障ＤＲＡＭ）を特定し、特定した故障ＤＲＡＭの位置情報を保持する。ここで、ＤＲＡＭの位置情報とは、各ＤＲＡＭを特定するための情報であり、例えば、故障ＤＲＡＭがどのＤＩＭＭの何番目のＤＲＡＭかを示す情報（特定情報）のことである。なお、本実施の形態では、各ＤＲＡＭの位置を特定する情報として、ＤＲＡＭ番号を採用して説明を行うが、本発明はこれに限定されるものではない。

メモリ特定部１０１は、保持している故障ＤＲＡＭの位置情報から当該故障ＤＲＡＭの物理アドレスを特定し、メモリ制御部１０２に通知する。

なお、メモリ特定部１０１の動作は、ＢＭＣＦＷ（ＢａｓｅｂｏａｒｄＭａｎａｇｅｍｅｎｔＣｏｎｔｒｏｌｌｅｒＦｉｒｍＷａｒｅ）などの典型的なマネージメントファームウェアの障害特定機能であってもよい。

メモリ制御部１０２は、複数のＤＲＡＭのうち、何れの物理アドレスのＤＲＡＭを使用するのかを制御する。つまり、メモリ制御部１０２は、メモリ特定部１０１から通知された、故障ＤＲＡＭの物理アドレスに基づいて、当該物理アドレスによって特定されるＤＲＡＭをメモリ管理装置１から除外するよう制御する。具体的には、メモリ制御部１０２は、上記故障ＤＲＡＭをメモリ管理装置１にて利用可能なＤＲＡＭでないと特定し、メモリ管理装置１のＯＳで利用可能なＤＲＡＭを使用して、メモリ管理装置１を起動する。

なお、メモリ制御部１０２は、メモリ管理装置１のＯＳに含まれる機能であってもよい。

図３は各ＤＲＡＭのＤＲＡＭ番号と、各ＤＲＡＭに割り当てられている物理アドレスと、各ＤＲＡＭがＯＳで利用可能か否かを示す情報の一例を示す図である。

図３の一番右側の列は、各ＤＲＡＭが、メモリ管理装置１のＯＳで利用可能か否かを表す情報（使用可否情報）を示している。図３においては、各ＤＲＡＭに対し、ＯＳで利用可能である場合「○」を示し、利用可能でない場合「×」を示している。図３に示す通り、各ＤＲＡＭは、すべて、ＯＳ（ＯｐｅｒａｔｉｏｎＳｙｓｔｅｍ）が利用可能であることがわかる。

図３に示すように、ＤＲＡＭを特定するＤＲＡＭ番号に、ＤＲＡＭの物理アドレスと、使用可否情報とが関連付けられている。図３に示す情報は、図示しないメモリに記録されてもよいし、ＣＰＵ１０に内蔵されたメモリに記録されていてもよい。

次に、メモリ管理装置１の動作について、図４を参照して説明する。図４は、メモリ障害が発生した際のメモリ管理装置１の処理の流れを示すフローチャートである。図４の各処理は、ＣＰＵ１０のプログラム制御によって実行される。

ここで、メモリ障害について説明する。本実施の形態で対象となるメモリ障害は、典型的なＤＩＭＭを利用して発生する可能性がある、ＤＲＡＭのシングルビット（Ｓｉｎｇｌｅｂｉｔ）エラー（継続運用可能障害）と、マルチビット（Ｍｕｌｔｉｂｉｔ）エラー（継続運用不可能障害）と、が挙げられる。

本実施の形態におけるメモリ管理装置１は、上記メモリ障害が起こった際に、図４に示す動作を行う。図４において、ステップＳ１〜Ｓ７の夫々は、以下の説明では、単にＳ１〜Ｓ７の符号で表すものとする。

図４に示す通り、障害が発生すると、まず、メモリ特定部１０１が、故障ＤＲＡＭを特定する（Ｓ１）。そして、メモリ特定部１０１は、特定した故障ＤＲＡＭの位置情報を図示しない不揮発性のメモリなどに保持する（Ｓ２）。

その後、メモリ管理装置１がメモリ障害を含む、各種再起動要因（例えば、ＯＳのアップデートや、その他の運用継続不可能障害発生など）で、再起動する（Ｓ３）と、メモリ特定部１０１は、図３に示す情報を参照し、Ｓ２で保持した故障ＤＲＡＭの位置情報から、当該故障ＤＲＡＭの物理アドレスを特定する（Ｓ４）。

メモリ特定部１０１は、Ｓ４で特定した故障ＤＲＡＭの物理アドレスを、メモリ制御部１０２に通知する（Ｓ５）。そして、メモリ制御部１０２は、通知された物理アドレスを、メモリ管理装置１から除外し（Ｓ６）、現時点で使用可能なＤＲＡＭを使用して、メモリ管理装置１を起動する（Ｓ７）。

ここで、図１に示すＤＲＡＭのうち、ＤＲＡＭ１１３でマルチビットエラーが発生した場合を例に挙げ、メモリ管理装置１の動作についてさらに説明する。

まずメモリ障害が発生すると、メモリ特定部１０１は、故障ＤＩＭＭ（本例では、ＤＩＭＭ１１）と、故障ＤＲＡＭ（ＤＲＡＭ１１３）を特定する。そして、メモリ特定部１０１は、特定した故障ＤＲＡＭ（ＤＲＡＭ１１３）の位置情報（ＤＲＡＭ番号）を保持する。

その後、ＤＩＭＭ１１の故障により継続運用不可となった場合や、その他の要因（ＯＳＵｐｄａｔｅ等）で、装置再起動が行われると、メモリ特定部１０１は、再起動時に、保持しておいた故障したＤＲＡＭ１１３の位置から物理アドレス「０ｘ０００００００３」を特定する。

メモリ特定部１０１は、特定した物理アドレス「０ｘ０００００００３」を、メモリ制御部１０２に通知する。そして、メモリ制御部１０２は、メモリ特定部１０１から通知された物理アドレス「０ｘ０００００００３」をメモリ管理装置１から使用しないように制御する。つまり、メモリ制御部１０２は、物理アドレス「０ｘ０００００００３」のＤＲＡＭ１１３をメモリ管理装置１が使用するＤＲＡＭから除外する。

そして、メモリ制御部１０２は、ＤＲＡＭ１１３に対し、メモリアクセスを行うことなく、メモリ管理装置１を起動する。

これにより、メモリ管理装置１としては、ＤＲＡＭ１１３のみが縮退された状態で起動し、運用状態となることができる。

この時の、各ＤＲＡＭのＤＲＡＭ番号と、各ＤＲＡＭに割り当てられている物理アドレスと、各ＤＲＡＭがＯＳで利用可能か否かを示す情報の一例を図５に示す。図５に示す通り、ＤＲＡＭ１１３の行における、ＯＳが利用可能か否かを示す欄が「×」になっていることがわかる。

このように、ＤＲＡＭ１１３のみ縮退しているため、ＯＳは図５に示す通り、故障したＤＲＡＭ１１３分の物理アドレスだけが使用できないことになる。したがって、メモリ管理装置１のメモリ容量は、上記処理後の運用ではメモリ障害発生以前より、ＤＲＡＭ１個分減少している状態となる。

＜比較の形態＞
次に、本発明の上記実施の形態と比較するための比較の形態について、説明する。比較の形態に係るメモリ管理装置２は、従来技術におけるメモリ管理装置２である。比較の形態に係るメモリ管理装置２のハードウェア構成は、図１のメモリ管理装置１と同じであるため、説明を省略する。また、障害発生前のメモリ管理装置２の各ＤＲＡＭに対する物理アドレスおよびＯＳが使用可能か否かを示す情報は、図３と同じであるとする。

比較の形態に係るメモリ管理装置２において、運用中にメモリ障害が発生した場合の動作について説明する。

メモリ管理装置２で、例えば、シングルビットエラーが発生した場合、典型的なハイエンドサーバの機能である、予防縮退（システムダウンを引き起こすマルチビットエラーになる前に縮退させる）機能によって、縮退運転が行われる。ここで、予防縮退機能とは、例えば、ある一定期間にシングルビットエラーが多発した場合（例えば、同じＤＩＭＭから、２４時間以内に２０回以上のシングルビットエラーが発生したなど）に、ＤＩＭＭを縮退予約としておき、次回再起動（他要因のエラーなど）で当該ＤＩＭＭを縮退させるというような機能である。

また、メモリ管理装置２で、例えば、マルチビットエラーが発生した場合、継続運用不可能であるため、例えば、システムダウンから再起動するなどした後に、ＤＩＭＭの縮退運転を行う。

比較の形態に係るメモリ管理装置２において、ＤＩＭＭ１１のＤＲＡＭ１１３でメモリ障害が発生した場合、ハイエンドサーバでは一般的なマネージメントファームウェア（ＢＭＣなど）の障害特定機能により、故障ＤＩＭＭ（ＤＩＭＭ１１）が特定される。

その後、ＤＩＭＭ１１の故障により継続運用不可となった場合や、その他の要因（ＯＳＵｐｄａｔｅ等）で、装置再起動が行われると、再起動時にマネージメントファームウェアにより自動的に故障したＤＩＭＭ１１が縮退される。そして故障したＤＩＭＭ１１が縮退した状態でメモリ管理装置２が起動し、運用状態となる。

この時の、各ＤＲＡＭに割り当てられている物理アドレスと、各ＤＲＡＭがＯＳで利用可能か否かを示す情報の一例を図６に示す。図６に示す通り、ＤＩＭＭ１１が縮退しているため、ＯＳは、故障したＤＲＡＭ１１３を含む、ＤＲＡＭ１１０、１１１、１１２、１１３、１１４および１１５の物理アドレスが使用できない。そのため、比較の形態に係るメモリ管理装置２において、障害発生後の運用では、メモリ障害発生以前よりメモリ容量がＤＩＭＭ１枚分減少している状態となる。

（メモリ管理装置１の効果）
以上に説明したように、本発明の実施の形態に係るメモリ管理装置１では、メモリ障害発生後の再起動後においても、物理的なメモリの使用を効率的に行うことができる。

その理由は、メモリ特定部１０１が故障したＤＲＡＭの位置を特定し、保持しておき、当該故障したＤＲＡＭの物理アドレスを、メモリ制御部１０２に通知することにより、メモリ制御部１０２が当該物理アドレスにアクセスせずにメモリ管理装置１を起動させるためである。

したがって、メモリ障害発生後のシステム再起動後であっても、ＤＲＡＭ単位での縮退が可能となる。これにより、メモリ縮退容量を最小限にとどめることができ、物理的なメモリの使用を効率的に行うことができる。また、メモリ管理装置１のＯＳから故障したＤＲＡＭへのアクセスも行われないことから、安定してシステムを動作させることができる。

なお、図３および５で示した、ＤＲＡＭを特定するＤＲＡＭ番号に、ＤＲＡＭの物理アドレスと、使用可否情報とが関連付けられた情報は、図示しないメモリに記録されてもよいし、ＣＰＵ１０に内蔵されたメモリに記録されて管理されていてもよい。

そして、メモリ制御部１０２は、複数のＤＩＭＭの少なくとも何れかに障害が発生した際、障害が発生したＤＩＭＭの使用可否情報を、使用不可に更新してもよい。また、メモリ制御部１０２は、使用可否情報を参照して、複数のＤＩＭＭのうち、メモリ管理装置１のＯＳで使用可能となっているＤＩＭＭを使用するよう制御してもよい。

このような情報を用いた場合であっても、実施の形態に係るメモリ管理装置１は、メモリ障害発生後の再起動後においても、物理的なメモリの使用を効率的に行うことができる。

以上、実施の形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

１メモリ管理装置
１０ＣＰＵ
１１〜１８ＤＩＭＭ
１０１メモリ特定部
１０２メモリ制御部

Claims

複数の記憶素子を含むメモリモジュールを備え、前記メモリモジュールを使用するメモリ管理装置であって、
前記メモリモジュールに含まれる複数の記憶素子の夫々を特定するための特定情報から当該特定情報によって特定される記憶素子に割り当てられた物理アドレスを特定するメモリ特定手段と、
前記複数の記憶素子のうち、何れの物理アドレスの記憶素子を使用するのかを制御する制御手段と、を備え、
前記メモリ管理装置の運用中にメモリ障害が発生すると、前記メモリ特定手段は、障害が発生した前記記憶素子を特定し、前記特定情報として保持し、
前記メモリ障害が発生した後の前記メモリ管理装置の再起動時に、前記メモリ特定手段は、前記特定情報から前記障害が発生した前記記憶素子の物理アドレスを特定し、
前記制御手段は、前記複数の記憶素子のうち、前記メモリ特定手段が特定した物理アドレスの記憶素子以外の記憶素子を使用するよう制御することを特徴とするメモリ管理装置。
前記記憶素子の前記特定情報には、当該記憶素子がメモリ管理装置で使用可能か否かを示す使用可否情報が関連付けられており、
前記制御手段は、前記使用可否情報を参照して、前記複数の記憶素子のうち、何れの物理アドレスの記憶素子を使用するのかを制御する、ことを特徴とする、請求項１に記載のメモリ管理装置。
前記制御手段は、前記メモリ特定手段が特定した物理アドレスの記憶素子の前記使用可否情報を、使用不可に更新することを特徴とする、請求項２に記載のメモリ管理装置。
複数の記憶素子を含むメモリモジュールを備え、前記メモリモジュールを使用するメモリ管理装置による制御方法であって、
前記メモリ管理装置の運用中にメモリ障害が発生すると、障害が発生した前記記憶素子を特定し、特定情報として保持し、前記メモリ障害が発生した後の前記メモリ管理装置の再起動時に、前記特定情報によって特定される記憶素子に割り当てられた物理アドレスであって、前記障害が発生した前記記憶素子の物理アドレスを特定し、
前記複数の記憶素子のうち、前記特定した物理アドレスの記憶素子以外の記憶素子を使用するよう制御する、ことを特徴とする制御方法。
複数の記憶素子を含むメモリモジュールを使用するメモリ管理装置の運用中にメモリ障害が発生すると、障害が発生した前記記憶素子を特定し、特定情報として保持し、前記メモリ障害が発生した後の前記システムの再起動時に、前記特定情報によって特定される記憶素子に割り当てられた物理アドレスであって、前記障害が発生した前記記憶素子の物理アドレスを特定する処理と、
前記複数の記憶素子のうち、前記特定した物理アドレスの記憶素子以外の記憶素子を使用するよう制御する処理と、を前記メモリ管理装置に実行させる、ことを特徴とするプログラム。
請求項５に記載のプログラムを記録した記録媒体。