JP2003167752A

JP2003167752A - プログラム更新システム、プログラム更新方法、および、プログラム更新プログラム

Info

Publication number: JP2003167752A
Application number: JP2001363906A
Authority: JP
Inventors: Minoru Kodaira; 実小平
Original assignee: NEC Yonezawa Ltd
Current assignee: NEC Yonezawa Ltd
Priority date: 2001-11-29
Filing date: 2001-11-29
Publication date: 2003-06-13

Abstract

(57)【要約】【課題】多重化された情報処理システムにおいて、メ
インプログラムの異常時に、効率的に復旧を行い、不揮
発メモリに冗長にメインプログラムを格納しなくてもよ
くする。【解決手段】処理システム１０は、デュアルポートメ
モリ４０内のシステム制御情報記憶部４０１内のプログ
ラム更新事象フラグがセットされていると、汎用データ
記憶部４０２にメインプログラムを格納し、システム制
御情報記憶部４０１内のダウンロード事象フラグをセッ
トする。処理システム２０は、メインプログラムを更新
する条件が成立すると、ダウンロードメインプログラム
更新事象フラグをセットし、システム制御情報記憶部４
０１内のダウンロード事象フラグがセットされると、汎
用データ記憶部４０２内のメインプログラムを実行し、
メインプログラムを不揮発メモリ２２に格納し、実行す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プログラム更新シ
ステム、プログラム更新方法、および、プログラム更新
プログラムに関し、特に、２重化を利用したプログラム
更新システム、プログラム更新方法、および、プログラ
ム更新プログラムに関する。

【０００２】

【従来の技術】従来のプログラム更新に関する技術とし
ては、たとえば、「特開２０００-２３１４９１号公
報」、「特開２０００-２１５０４２号公報」、「特開
２０００-２０７２１７号公報」、「特開２０００-０９
００１１号公報」、「特開２０００-０８９９３９号公
報」、「特開平０７-２００３０６号公報」、「特開平
０７-２００３０５号公報」、「特開平０５-１５８７０
３号公報」、「特開平０４-１６７１３９号公報」記載
の技術がある。

【０００３】上述の従来技術について図６を参照して説
明する。

【０００４】図６は、上述した従来技術の構成を示すブ
ロック図である。

【０００５】図６を参照すると、上述した従来技術は、
ＣＰＵ１１Ｃ、不揮発メモリ２１Ｃ、ＲＡＭ３１Ｃとを
含む系と、ＣＰＵ１２Ｃ、不揮発メモリ２２Ｃ、ＲＡＭ
３２Ｃとを含む系との２重化された構成をとり、たとえ
ば、不揮発メモリ２１ＣにメインプログラムＡ記憶部２
１２Ｃ、メインプログラムＢ記憶部２１３Ｃ、さらに、
不揮発メモリ２２ＣにメインプログラムＡ記憶部２２２
Ｃ、メインプログラムＢ記憶部２２３Ｃを加えた複数の
記憶領域を設け、旧メインプログラムを残しながら、一
方のメインプログラムを書き換えている。すなわち、メ
インプログラムを二重あるいは多重管理することによ
り、異常発生時の対策をしている。また、一方のメイン
プログラム記憶部３１１Ｃ（または、メインプログラム
記憶部３２１Ｃ）に新メインプログラムを正常に書き込
めた場合に、新メインプログラムに処理を移し、異常が
発生した場合には、旧メインプログラムを実行すること
により再書き込みを試みている。

【０００６】また、さらに、「特開２００１-０２７９
５４号公報」、「特開平１１-２７２６４２号公報」、
「特開平１０-０８３３５８号公報」、「特開平０７-０
９８６５９号公報」、「特開平０５-０４０６１９号公
報」、「特開平０４-３１９７３７号公報」記載の技術
がある。

【０００７】上述の従来技術について図７を参照して説
明する。

【０００８】図７は、上述した従来技術の構成を示すブ
ロック図である。

【０００９】図７を参照すると、上述した従来技術は、
ＣＰＵ１１Ｄ、不揮発メモリ２１Ｄ、ＲＡＭ３１Ｄとを
含む系と、ＣＰＵ１２Ｄ、不揮発メモリ２２Ｄ、ＲＡＭ
３２Ｄとを含む系との２重化された構成をとり、たとえ
ば、不揮発メモリ２１Ｄに非常用プログラム記憶部２１
２Ｄ、メインプログラム記憶部２１３Ｄ、さらに、不揮
発メモリ２２Ｄに非常用プログラム記憶部２２２Ｄ、メ
インプログラム記憶部２２３Ｄを加えた複数の記憶領域
を設け、ＲＡＭ３１Ｄのメインプログラム記憶部３１１
Ｄ、または、ＲＡＭ３２Ｄのメインプログラム記憶部３
１１Ｄ内のメインプログラム更新時に異常が発生する
と、非常用プログラムを動作させている。

【００１０】また、「特開平０９-０７３４３７号公
報」記載の技術では、共通監視用、個別制御用に機能を
分け共通監視用から個別制御用に毎回プログラムをダウ
ンロードするシステムとし、共通監視用のシステムが障
害によりダウンした場合、システム全体に影響がおよぶ
構成をとっている。

【００１１】また、「特開平７−２００２８２号公報」
記載の技術は、二重化メモリの交差に判定・書き込み回
路を持ち、引継情報が格納されている領域のメモリ内容
をそれぞれ互いに比較し、タンバイ系のメモリ内容がア
クト系のメモリ内容と不一致であればアクト系のメモリ
内容に合わせて更新し、基本機能を順次処理することに
よりアクト系の引継情報内容をスタンバイ系にコピー
し、すべてのコピーが終了すると系構成を切り替えて、
新アクト系となったプロセッサが新プログラムでの動作
を継続する構成をとっている。

【００１２】

【発明が解決しようとする課題】上述した従来の技術の
第１の問題点は、資源を大量に消費することである。

【００１３】その理由は、不揮発メモリへのプログラム
書き込み異常発生に対処するために、不揮発メモリに冗
長なプログラムを格納する領域を確保する必要があるか
らである。また、非常用プログラムや非常用ハードウェ
アが必要となるからである。

【００１４】第２の問題点は、不揮発メモリの交換を引
き起こす場合があることである。

【００１５】その理由は、不揮発メモリ上のプログラム
の不具合等では、妥当性チェックで不正とならず正常に
書き込まれる可能性があり、このような場合、復旧する
ためのプログラムを立ち上げることができなくなる可能
性がある。その場合、不揮発メモリを交換する必要が生
じるが、特に不揮発メモリが基盤から取り外しできない
構造である場合には工数がかかる。

【００１６】第３の問題点は、ダウンロード制御処理が
複雑なことである。

【００１７】本発明の目的は、二重化されたシステムに
おいてデュアルポートメモリを利用してダウンロードを
行うことで、上記に対応できるようなプログラム更新方
法を実現することである。また、現用系における主シス
テム処理の負担を軽減し、プログラム異常が発生した場
合にも直ちにプログラムを復旧することができるような
ダウンロード処理を実現し、プログラムを配布するダウ
ンロード元を集中固定化する方法では障害発生時にシス
テムが有効に働かない危険性をなくすことである。

【００１８】

【課題を解決するための手段】本発明の第１のプログラ
ム更新システムは、第１の処理システムと、第２の処理
システムと、前記第１の処理システム、前記第２の処理
システムからアクセス可能なシステム制御情報記憶部、
汎用データ記憶部を含むデュアルポートメモリとを有
し、前記第２の処理システムによる前記システム制御情
報記憶部内のプログラム更新事象フラグのセットを検出
すると、メインプログラムを前記汎用データ記憶部に格
納し、前記システム制御情報記憶部内のダウンロード事
象フラグをセットし、前記第２の処理システムによるプ
ログラム更新事象フラグがクリアを検出すると、ダウン
ロード事象フラグをクリアする前記第１の処理システム
を有することを特徴とする。

【００１９】本発明の第２のプログラム更新システム
は、第１の不揮発メモリを備える第１の処理システム
と、第２の不揮発メモリを備える第２の処理システム
と、前記第１の処理システム、前記第２の処理システム
からアクセス可能なシステム制御情報記憶部、汎用デー
タ記憶部を含むデュアルポートメモリとを有し、前記シ
ステム制御情報記憶部内のプログラム更新事象フラグの
セットを検出すると、メインプログラムを前記汎用デー
タ記憶部に格納し、前記システム制御情報記憶部内のダ
ウンロード事象フラグをセットし、前記第２の処理シス
テムによりプログラム更新事象フラグのクリアを検出す
ると、ダウンロード事象フラグをクリアする前記第１の
処理システムと、メインプログラムを更新する条件が成
立すると、プログラム更新事象フラグをセットし、ダウ
ンロード事象フラグのセットを検出すると、前記汎用デ
ータ記憶部内のメインプログラムを実行し、前記汎用デ
ータ記憶部内のメインプログラム自身を前記第２の不揮
発メモリに格納し、メインプログラム更新事象フラグを
クリアする前記第２の処理システムと、を有することを
特徴とする。

【００２０】本発明の第３のプログラム更新システム
は、第１の処理システムと、第２の処理システムと、前
記第１の処理システム、前記第２の処理システムからア
クセス可能なシステム制御情報記憶部、汎用データ記憶
部を含むデュアルポートメモリとを有し、前記第２の処
理システムによる前記システム制御情報記憶部内のプロ
グラム更新事象フラグのセットを検出すると、プログラ
ム更新事象フラグのクリアを検出しない間は、前記第２
の処理システムによるダウンロード事象フラグの状態に
従いメインプログラムブロックを順次、前記汎用データ
記憶部に格納し、プログラム更新事象フラグのクリアを
検出すると、ダウンロード事象フラグをクリアする前記
第１の処理システムを有することを特徴とする。

【００２１】本発明の第４のプログラム更新システム
は、第１の不揮発メモリ、第１のランダムアクセスメモ
リを備える第１の処理システムと、第２の不揮発メモ
リ、第２のランダムアクセスメモリを備える第２の処理
システムと、前記第１の処理システム、前記第２の処理
システムからアクセス可能なシステム制御情報記憶部、
汎用データ記憶部を含むデュアルポートメモリとを有
し、前記第２の処理システムによる前記システム制御情
報記憶部内のプログラム更新事象フラグのセットを検出
すると、プログラム更新事象フラグのクリアを検出しな
い間は、前記第２の処理システムによるダウンロード事
象フラグの状態に従いメインプログラムブロックを１ブ
ロックずつ順次、前記汎用データ記憶部に格納し、ダウ
ンロード事象フラグをセットし、プログラム更新事象フ
ラグのクリアを検出すると、ダウンロード事象フラグを
クリアする前記第１の処理システムと、メインプログラ
ムを更新する条件が成立すると、プログラム更新事象フ
ラグをセットし、ダウンロード事象フラグのセットを検
出すると、前記汎用データ記憶部内のメインプログラム
ブロックを１ブロックずつダウンロード事象フラグをク
リアしながら前記第２のランダムアクセスメモリに格納
し、前記ランダムアクセスメモリ内のメインプログラム
を実行し、前記ランダムアクセスメモリ内のメインプロ
グラム自身を前記第２の不揮発メモリに格納し、メイン
プログラム更新事象フラグをクリアする前記第２の処理
システムと、有することを特徴とする。

【００２２】本発明の第１のプログラム更新方法は、第
１の処理システムと、第２の処理システムと、前記第１
の処理システム、前記第２の処理システムからアクセス
可能なシステム制御情報記憶部、汎用データ記憶部を含
むデュアルポートメモリとを利用し、前記第２の処理シ
ステムによる前記システム制御情報記憶部内のプログラ
ム更新事象フラグのセットを検出すると、メインプログ
ラムを前記汎用データ記憶部に格納し、前記システム制
御情報記憶部内のダウンロード事象フラグをセットし、
前記第２の処理システムによるプログラム更新事象フラ
グがクリアを検出すると、ダウンロード事象フラグをク
リアする処理を前記第１の処理システムにさせる手順を
含むことを特徴とする。

【００２３】本発明の第２のプログラム更新方法は、第
１の不揮発メモリを備える第１の処理システムと、第２
の不揮発メモリを備える第２の処理システムと、前記第
１の処理システム、前記第２の処理システムからアクセ
ス可能なシステム制御情報記憶部、汎用データ記憶部を
含むデュアルポートメモリとを利用し、前記システム制
御情報記憶部内のプログラム更新事象フラグのセットを
検出すると、メインプログラムを前記汎用データ記憶部
に格納し、前記システム制御情報記憶部内のダウンロー
ド事象フラグをセットし、前記第２の処理システムによ
りプログラム更新事象フラグのクリアを検出すると、ダ
ウンロード事象フラグをクリアする処理を前記第１の処
理システムにさせる第１の手順と、メインプログラムを
更新する条件が成立すると、プログラム更新事象フラグ
をセットし、ダウンロード事象フラグのセットを検出す
ると、前記汎用データ記憶部内のメインプログラムを実
行し、前記汎用データ記憶部内のメインプログラム自身
を前記第２の不揮発メモリに格納し、メインプログラム
更新事象フラグをクリアする処理を前記第２の処理シス
テムにさせる第２の手順と、を含むことを特徴とする。

【００２４】本発明の第３のプログラム更新方法は、第
１の処理システムと、第２の処理システムと、前記第１
の処理システム、前記第２の処理システムからアクセス
可能なシステム制御情報記憶部、汎用データ記憶部を含
むデュアルポートメモリとを利用し、前記第２の処理シ
ステムによる前記システム制御情報記憶部内のプログラ
ム更新事象フラグのセットを検出すると、プログラム更
新事象フラグのクリアを検出しない間は、前記第２の処
理システムによるダウンロード事象フラグの状態に従い
メインプログラムブロックを順次、前記汎用データ記憶
部に格納し、プログラム更新事象フラグのクリアを検出
すると、ダウンロード事象フラグをクリアする処理を前
記第１の処理システムにさせる手順を含むことを特徴と
する。

【００２５】本発明の第４のプログラム更新方法は、第
１の不揮発メモリ、第１のランダムアクセスメモリを備
える第１の処理システムと、第２の不揮発メモリ、第２
のランダムアクセスメモリを備える第２の処理システム
と、前記第１の処理システム、前記第２の処理システム
からアクセス可能なシステム制御情報記憶部、汎用デー
タ記憶部を含むデュアルポートメモリとを利用し、前記
第２の処理システムによる前記システム制御情報記憶部
内のプログラム更新事象フラグのセットを検出すると、
プログラム更新事象フラグのクリアを検出しない間は、
前記第２の処理システムによるダウンロード事象フラグ
の状態に従いメインプログラムブロックを１ブロックず
つ順次、前記汎用データ記憶部に格納し、ダウンロード
事象フラグをセットし、プログラム更新事象フラグのク
リアを検出すると、ダウンロード事象フラグをクリアす
る処理を前記第１の処理システムにさせる第１の手順
と、メインプログラムを更新する条件が成立すると、プ
ログラム更新事象フラグをセットし、ダウンロード事象
フラグのセットを検出すると、前記汎用データ記憶部内
のメインプログラムブロックを１ブロックずつダウンロ
ード事象フラグをクリアしながら前記第２のランダムア
クセスメモリに格納し、前記ランダムアクセスメモリ内
のメインプログラムを実行し、前記ランダムアクセスメ
モリ内のメインプログラム自身を前記第２の不揮発メモ
リに格納し、メインプログラム更新事象フラグをクリア
する処理を前記第２の処理システムにさせる第２の手順
と、含むことを特徴とする。

【００２６】本発明の第１のプログラム更新プログラム
は、第１の処理システムと、第２の処理システムと、前
記第１の処理システム、前記第２の処理システムからア
クセス可能なシステム制御情報記憶部、汎用データ記憶
部を含むデュアルポートメモリとを利用し、前記第２の
処理システムによる前記システム制御情報記憶部内のプ
ログラム更新事象フラグのセットを検出すると、メイン
プログラムを前記汎用データ記憶部に格納し、前記シス
テム制御情報記憶部内のダウンロード事象フラグをセッ
トし、前記第２の処理システムによるプログラム更新事
象フラグがクリアを検出すると、ダウンロード事象フラ
グをクリアする処理を前記第１の処理システムに実行さ
せることを特徴とする。

【００２７】本発明の第２のプログラム更新プログラム
は、第１の不揮発メモリを備える第１の処理システム
と、第２の不揮発メモリを備える第２の処理システム
と、前記第１の処理システム、前記第２の処理システム
からアクセス可能なシステム制御情報記憶部、汎用デー
タ記憶部を含むデュアルポートメモリとを利用し、前記
システム制御情報記憶部内のプログラム更新事象フラグ
のセットを検出すると、メインプログラムを前記汎用デ
ータ記憶部に格納し、前記システム制御情報記憶部内の
ダウンロード事象フラグをセットし、前記第２の処理シ
ステムによりプログラム更新事象フラグのクリアを検出
すると、ダウンロード事象フラグをクリアする処理を前
記第１の処理システムに実行させ、メインプログラムを
更新する条件が成立すると、プログラム更新事象フラグ
をセットし、ダウンロード事象フラグのセットを検出す
ると、前記汎用データ記憶部内のメインプログラムを実
行し、前記汎用データ記憶部内のメインプログラム自身
を前記第２の不揮発メモリに格納し、メインプログラム
更新事象フラグをクリアする処理を前記第２の処理シス
テムに実行させることを特徴とする。

【００２８】本発明の第３のプログラム更新プログラム
は、第１の処理システムと、第２の処理システムと、前
記第１の処理システム、前記第２の処理システムからア
クセス可能なシステム制御情報記憶部、汎用データ記憶
部を含むデュアルポートメモリとを利用し、前記第２の
処理システムによる前記システム制御情報記憶部内のプ
ログラム更新事象フラグのセットを検出すると、プログ
ラム更新事象フラグのクリアを検出しない間は、前記第
２の処理システムによるダウンロード事象フラグの状態
に従いメインプログラムブロックを順次、前記汎用デー
タ記憶部に格納し、プログラム更新事象フラグのクリア
を検出すると、ダウンロード事象フラグをクリアする処
理を前記第１の処理システムに実行させることを特徴と
する。

【００２９】本発明の第４のプログラム更新プログラム
は、第１の不揮発メモリ、第１のランダムアクセスメモ
リを備える第１の処理システムと、第２の不揮発メモ
リ、第２のランダムアクセスメモリを備える第２の処理
システムと、前記第１の処理システム、前記第２の処理
システムからアクセス可能なシステム制御情報記憶部、
汎用データ記憶部を含むデュアルポートメモリとを利用
し、前記第２の処理システムによる前記システム制御情
報記憶部内のプログラム更新事象フラグのセットを検出
すると、プログラム更新事象フラグのクリアを検出しな
い間は、前記第２の処理システムによるダウンロード事
象フラグの状態に従いメインプログラムブロックを１ブ
ロックずつ順次、前記汎用データ記憶部に格納し、ダウ
ンロード事象フラグをセットし、プログラム更新事象フ
ラグのクリアを検出すると、ダウンロード事象フラグを
クリアする処理を前記第１の処理システムに実行させ、
メインプログラムを更新する条件が成立すると、プログ
ラム更新事象フラグをセットし、ダウンロード事象フラ
グのセットを検出すると、前記汎用データ記憶部内のメ
インプログラムブロックを１ブロックずつダウンロード
事象フラグをクリアしながら前記第２のランダムアクセ
スメモリに格納し、前記ランダムアクセスメモリ内のメ
インプログラムを実行し、前記ランダムアクセスメモリ
内のメインプログラム自身を前記第２の不揮発メモリに
格納し、メインプログラム更新事象フラグをクリアする
処理を前記第２の処理システムに実行させることを特徴
とする。

【００３０】

【発明の実施の形態】次に、本発明の第１の実施の形態
について図面を参照して詳細に説明する。

【００３１】図１は、本発明の第１の実施の形態の構成
を示すブロック図である。

【００３２】図１を参照すると、本発明の第１の実施の
形態は、プロセッサであるＣＰＵ１１と、不揮発メモリ
と、ＲＡＭ３１（ランダムアクセスメモリ）と、補助記
憶７１（ハードディスク等）と、通信手段８１とを備え
る処理システム１０と、プロセッサであるＣＰＵ１２
と、不揮発メモリと、ＲＡＭ３２（ランダムアクセスメ
モリ）と、補助記憶７２（ハードディスク等）と、通信
手段８２とを備える処理システム２０と、処理システム
１０、および、処理システム２０からアクセスできる共
通のデュアルポートメモリ４０（同時に２データを読み
出せるメモリであればよい）とから構成される。

【００３３】ここで、処理システム１０、処理システム
２０の２システムの２重化について説明するが、３重化
以上でも可能である。

【００３４】ＣＰＵ１１は、バス５１０を通じて不揮発
メモリ２１と、バス５１１を通じてＲＡＭ３１と、バス
５１２を通じてデュアルポートメモリ４０と、バス５１
３を通じて補助記憶７１と、バス５１４を通じて通信手
段８１と接続され、これらから読み込み、もしくは、こ
れらに書き込みをすることが可能である。また、ＣＰＵ
１２は、バス５２０を通じて不揮発メモリ２２と、バス
５２１を通じてＲＡＭ３２と、バス５２２を通じてデュ
アルポートメモリ４０と、バス５２３を通じて補助記憶
７２、バス５２４を通じて通信手段８２と接続され、こ
れらから読み込み、もしくは、これらに書き込みをする
ことが可能である。

【００３５】一般的に、バス５１０、バス５１１、バス
５１２、バス５１３、および、バス５１４は同一のバス
として構成される。また、バス５２０、バス５２１、バ
ス５２２、バス５２３、および、バス５２４も同一のバ
スとして構成される。

【００３６】不揮発メモリ２１は、内部にブートプログ
ラム記憶部２１１、メインプログラム記憶部２１２を配
置している。また、不揮発メモリ２２は、内部にブート
プログラム記憶部２２１、メインプログラム記憶部２２
２を配置している。不揮発メモリ２１、不揮発メモリ２
２は、通常よく使用されているＥＥＰＲＯＭ、フラッシ
ュメモリ等で構成される。本発明の第１の実施の形態に
おいては、メインプログラム記憶部２１２、または、メ
インプログラム記憶部２２２に格納されているメインプ
ログラム（たとえば、処理システム１０、または、処理
システム１０の動作が記述されるオペレーティングシス
テム）が更新される。

【００３７】また、ブートプログラム記憶部２１１、お
よび、ブートプログラム記憶部２２１は、それぞれ、メ
インプログラム記憶部２１２、および、メインプログラ
ム記憶部２２２に格納されたメインプログラムの妥当性
をチェックし、正常なメインプログラムを選択的に起動
するためのブートプログラムが格納されている。もし、
メインプログラムに妥当性チェックで異常が検出された
場合には、他系（処理システム１０に対しては処理シス
テム２０、処理システム２０に対しては処理システム１
０）からメインプログラムをダウンロードし、メインプ
ログラム記憶部２１２、あるいは、メインプログラム記
憶部２１２の内容を書き換える。

【００３８】ＲＡＭ３１、および、ＲＡＭ３２は、それ
ぞれの処理システム１０、処理システム１０で利用でき
るローカルな揮発性ランダムアクセスメモリ等である。

【００３９】デュアルポートメモリ４０は、内部にシス
テム制御情報記憶部４０１、ならびに、汎用データ記憶
部４０２を配置している。デュアルポートメモリ４０
は、共有可能な代表的メモリであり、資源を調停する機
能を有している。そのため、二重化された処理システム
１０、処理システム２０のどちらからでも内容の読み書
きが可能である。ここでは、デュアルポートメモリ４０
は、共有可能なメモリ一般を指すものである。

【００４０】システム制御情報記憶部４０１には、二重
化された処理システム１０、処理システム２０間の制御
情報、および、処理システム１０、処理システム２０に
共有の管理情報が格納されており、汎用データ記憶部ア
ドレスおよび汎用データ記憶部サイズ、現用系メインプ
ログラム版数、プログラム更新要求フラグ、プログラム
更新事象フラグ、ダウンロード事象フラグ等が含まれ
る。

【００４１】また、汎用データ記憶部４０２には、二重
化された処理システム１０、処理システム２０間でやり
取りされる一時的なデータが格納されており、資源の獲
得、解放により動的に再利用可能なメモリ領域を提供す
る。また、現用系（動作している方の処理システム１
０、または、処理システム２０）が汎用データ記憶部４
０２の資源管理をすることで更新したいプログラムが改
ざんされることを防止する。

【００４２】補助記憶７１、および、補助記憶７２は、
ローカルな記憶手段である。一般的に磁気媒体や光記憶
媒体等からプログラムをダウンロードする際に使用され
る。通信手段８１、および、通信手段８２は、それぞ
れ、処理システム１０、処理システム２０の外部との通
信を実施する。ここではシリアル、パラレル、イーサネ
ット（登録商標）等の手段である。

【００４３】図１において、処理システム１０、処理シ
ステム２０は、全体として二重化システムを構成してい
る。処理システム１０、処理システム２０のどちらか一
方が現用系となり主システム動作を受け持つ。また、も
う一方は、いつでも現用系から主動作を引き継いで現用
系となれるよう待機系として動作する。現用系に障害が
発生した場合、現用系は新待機系に、待機系は、現用系
の処理を引き継いで新現用系に切り替わる。引き継ぎす
るために必要な情報は全てデュアルポートメモリ４０内
のシステム制御情報記憶部４０１に格納しておく。した
がって、いつでも引き継ぐことができるよう、現用系の
障害に限らず、待機系の障害に関しても直ちに復旧され
る必要がある。

【００４４】待機系において、プログラム異常、あるい
は、プログラム更新要求や新規プログラムが検出された
場合、デュアルポートメモリ４０内に配置された汎用デ
ータ記憶部４０２を介して現用系からプログラムの提供
を受ける。その後、当該プログラムを実行してプログラ
ム自身を待機系のメインプログラム記憶部２２２（ある
いは、メインプログラム記憶部２１２）に書き込む。書
き換え完了後、待機系のメインプログラム記憶部２２２
（あるいは、メインプログラム記憶部２１２）に書き込
まれたプログラムを実行し、プログラム更新処理から抜
ける。当該更新処理の間、現用系では、ＣＰＵ１１（ま
たはＣＰＵ１２）、が現用系のメインプログラム記憶部
２１２（または、メインプログラム記憶部２２２）、ま
たは、補助記憶７１（または補助記憶７１）、あるい
は、通信手段８１（または通信手段８２）からメインプ
ログラムを読み込み、汎用データ記憶部４０２を介し
て、待機系に提供する。

【００４５】説明の便宜上、図１の二重化された処理シ
ステム１０を現用系、処理システム２０を待機系とす
る。なお、処理システム１０を待機系、処理システム２
０を現用系に切り替えた場合には、構成要素番号の左か
ら２番目の文字の１および２を読み替えて、同様に説明
することができる。

【００４６】図２は、本発明の第１の実施の形態の処理
システム１０、および、処理システム２０のメモリマッ
プの一例を示す説明図である。

【００４７】図２を参照すると、メモリアドレスＺＺＺ
Ｚに割り当てられたブートプログラム記憶部２１１、お
よび、ブートプログラム記憶部２２１は、それぞれ、不
揮発メモリ２１、不揮発メモリ２２内に配置され、格納
されているプログラムはメインプログラムの妥当性チェ
ック、および、メインプログラムの選択的起動を行うも
のであり、システム立ち上げ時に実行される。

【００４８】メモリアドレスＹＹＹＹに割り当てられた
メインプログラム記憶部２１２、および、メインプログ
ラム記憶部２２２は、それぞれ、不揮発メモリ２１、不
揮発メモリ２２内に配置され、通常のシステムの動作を
する。メモリアドレスＶＶＶＶに割り当てられたデュア
ルポートメモリ４０内のシステム制御情報記憶部４０１
は、二重化された処理システム１０、処理システム２０
間で共有する制御情報を格納する。

【００４９】メモリアドレスＸＸＸＸに割り当てられた
デュアルポートメモリ４０内の汎用データ記憶部４０２
は、処理システム１０、処理システム２０間でやり取り
されるデータを格納するものであり、資源の獲得、開放
は現用系が行う。メモリアドレスＶＶＶＶに割り当てら
れたデュアルポートメモリ４０内のシステム制御情報記
憶部４０１は、汎用データ記憶部アドレス（ＸＸＸＸを
指す）、汎用データ記憶部サイズ（汎用データ記憶部４
０２のサイズ）、現用系メインプログラム版数、プログ
ラム更新要求フラグ、プログラム更新事象フラグ、およ
び、ダウンロード事象フラグを含む。

【００５０】なお、処理システム１０、処理システム２
０のメモリマップにおいて、当該デュアルポートメモリ
４０のメモリ領域は同一アドレスに割り当てられる。

【００５１】次に、本発明の第１の実施の形態の動作に
ついて図面を参照して説明する。

【００５２】図３は、本発明の第１の実施の形態の動作
を示すフローチャートである。

【００５３】最初に、処理システム１０の動作から説明
を行う。この動作は、処理システム１０で、実行される
アプリケーションプログラムの動作である。このアプリ
ケーションプログラムは、たとえば、一定時間ごとに起
動される。

【００５４】図３を参照すると、処理システム１０で
は、まず、処理システム２０にメインプログラムをダウ
ンロードする必要があるかどうかをシステム制御情報記
憶部４０１のメインプログラム更新事象フラグを調べて
判断する（図３ステップＳ１０）。たとえば、システム
制御情報記憶部４０１を通じて、処理システム２０から
メインプログラム更新事象セット通知を受けた時、メイ
ンプログラムをダウンロードする必要性が生じる。ダウ
ンロードする必要がない場合、すなわち、メインプログ
ラム更新事象フラグがセットされていないと（図３ステ
ップＳ１０／ＮＯ）、処理を終了して通常動作に戻る。

【００５５】メインプログラム更新の必要がある場合に
は、すなわち、メインプログラム更新事象フラグがセッ
トされていると（図３ステップＳ１０／ＹＥＳ）、汎用
データ記憶部４０２を資源として獲得する（図３ステッ
プＳ１１）。資源が既に使用中であるならば使用可能な
状態になるまで待ち合わせる。

【００５６】次に、不揮発メモリ２１のメインプログラ
ム記憶部２１２、または、補助記憶７１、または、通信
手段８１からメインプログラムを読み込み、デュアルポ
ートメモリ４０の汎用データ記憶部４０２に格納する。
このとき、システム制御情報記憶部４０１内に汎用デー
タ記憶部アドレスおよび汎用データ記憶部サイズ等のダ
ウンロード制御情報を格納し（図３ステップＳ１２）、
システム制御情報記憶部４０１内のダウンロード事象フ
ラグをセットする（図３ステップＳ１３）。

【００５７】その後、システム制御情報記憶部４０１を
通じて、処理システム２０からプログラム更新事象フラ
グのクリアを検出するまで、ポーリングしながら待ち合
わせる（図３ステップＳ１４）。このとき、通常のシス
テム動作を行いながら待ち合わせることが可能である。
メインプログラム更新事象フラグのクリアを検出すると
（図３ステップＳ１４／ＹＥＳ）、システム制御情報記
憶部４０１内のダウンロード事象フラグをクリアする
（図３ステップＳ１５）。

【００５８】最後に、メインプログラムが格納されてい
た汎用データ記憶部４０２の資源を解放し、本処理を終
了する（図３ステップＳ１６）。

【００５９】続いて、処理システム２０の動作について
説明する。

【００６０】処理システム２０は、電源がオンされる
と、不揮発メモリ２２内のブートプログラム記憶部２２
１のブートプログラムが動作する。以下において、ステ
ップＳ３０〜Ｓ３４の処理はブートプログラムにより処
理される。ブートプログラムは、まず、システム制御情
報記憶部４０１内のメインプログラム更新事象フラグを
クリアする（図３ステップＳ３０）。次に、処理システ
ム２０のメインプログラム更新事象検出動作を行う（図
３ステップＳ３１）。

【００６１】待機系のメインプログラム更新事象は以下
の通りである。

【００６２】（１）待機系のメインプログラムに異常が
検出された場合。

【００６３】（２）現用系メインプログラムの版数が待
機系のメインプログラムの版数より新しい場合。

【００６４】（３）現用系、あるいは、待機系から待機
系のメインプログラム更新を要求された場合。

【００６５】上記項目（１）については、たとえば、メ
インプログラム記憶部２２２のサムチェック、あるい
は、識別文字列認識等による妥当性確認、項目（２）に
ついては、システム制御情報記憶部４０１内の現用系メ
インプログラム版数と待機系のメインプログラム版数
（待機系の内部に格納されている）との比較確認、項目
（３）については、システム制御情報記憶部４０１内の
メインプログラム更新要求フラグがセットされているの
を検出することにより行われる。メインプログラム更新
要求フラグは、上位装置あるいは保守機能等からのプロ
グラム更新要求発生時に、現用系または待機系によって
セットされ、メインプログラム更新完了時に、待機系に
よって２クリアされる。

【００６６】ここで、メインプログラムを更新する必要
がない場合、（図３ステップＳ３１／ＮＯ）、通常の動
作に戻る。メインプログラムを更新する必要がある場合
（図３ステップＳ３１／ＹＥＳ）、システム制御情報記
憶部４０１内のダウンロード事象フラグがクリアされて
いるかどうか調べ（図３ステップＳ３２）、現用系のダ
ウンロード準備ができるまで待ち合わせる。ダウンロー
ド事象フラグがクリアされていると（図３ステップＳ３
２／ＹＥＳ）、システム制御情報記憶部４０１を通じ
て、メインプログラム更新事象フラグをセットし、処理
システム１０に通知する（図３ステップＳ３３）。

【００６７】次に、システム制御情報記憶部４０１を通
じて、処理システム１０からダウンロード事象フラグが
セットがされたのを検出をするまで待ち合わせる（図３
のステップＳ３４）。ダウンロード事象フラグがセット
がされたのを検出をすると（図３ステップＳ３４／ＹＥ
Ｓ）、正常時には図２のメモリアドレスＹＹＹＹに処理
を移すところを、システム制御情報記憶部４０１内の汎
用データ記憶部アドレスＸＸＸＸで指定されるデュアル
ポートメモリ４０の汎用データ記憶部４０２内のメイン
プログラムに処理を移し、メインプログラムが実行され
る（図３ステップＳ３５）。このとき、システム制御情
報記憶部４０１内の汎用データ記憶部アドレスＸＸＸ
Ｘ、および、汎用データ記憶部サイズ等の情報が使用さ
れる。

【００６８】次に、メインプログラムは、プログラム更
新事象がセットされていると、汎用データ記憶部４０２
内に格納されたメインプログラム書き換え処理を実行す
る（図３ステップＳ３６）。当該メインプログラム書き
換え処理では、汎用データ記憶部４０２に格納されたメ
インプログラムを、不揮発メモリ２２のメインプログラ
ム記憶部２２２（アドレスはＹＹＹＹ）に書き込む。次
に、当該メインプログラム書き換え処理では、システム
制御情報記憶部４０１内のメインプログラム更新事象フ
ラグをクリアする（図３ステップＳ３７）。最後に、た
とえば、処理システム２０のＣＰＵ１２をリセットし、
上記処理により書き込まれたメインプログラム記憶部２
２２のメモリアドレスＹＹＹＹで指定されるメインプロ
グラムに実行を移す（図３ステップＳ３８）。

【００６９】次に、本発明の第２の実施の形態について
図面を参照して詳細に説明する。

【００７０】構成は、図１に示す本発明の第１の実施の
形態と同一であるが、ＲＡＭ３１、ＲＡＭ３２を利用す
る点が異なる。特に、メインプログラムのサイズよりも
デュアルポートメモリ４０の容量が小さい場合等に有効
である。

【００７１】説明の便宜上、図１の二重化されたシステ
ムの処理システム１０を現用系、処理システム２０を待
機系とする。なお、処理システム１０を待機系、処理シ
ステム２０を現用系に切り替えた場合には、構成要素番
号の左から２番目の文字の１および２を読み替えて、同
様に説明することができる。

【００７２】図４は、本発明の第２の実施の形態の処理
システム１０、および、処理システム２０のメモリマッ
プの一例を示す説明図である。

【００７３】図４を参照すると、メモリアドレスＺＺＺ
Ｚに割り当てられたブートプログラム記憶部２１１、お
よび、ブートプログラム記憶部２２１は、それぞれ、不
揮発メモリ２１、不揮発メモリ２２内に配置され、格納
されているプログラムはメインプログラムの妥当性チェ
ック、および、メインプログラムの選択的起動を行うも
のであり、システム立ち上げ時に実行される。

【００７４】メモリアドレスＹＹＹＹに割り当てられた
メインプログラム記憶部２１２、および、メインプログ
ラム記憶部２２２は、それぞれ、不揮発メモリ２１、不
揮発メモリ２２内に配置され、通常のシステムの動作を
する。メモリアドレスＶＶＶＶに割り当てられたデュア
ルポートメモリ４０内のシステム制御情報記憶部４０１
は、二重化された処理システム１０、処理システム２０
間で共有する制御情報を格納する。

【００７５】メモリアドレスＸＸＸＸに割り当てられた
デュアルポートメモリ４０内の汎用データ記憶部４０２
は、処理システム１０、処理システム２０間でやり取り
されるデータを格納するものであり、資源の獲得、開放
は現用系が行う。メモリアドレスＶＶＶＶに割り当てら
れたデュアルポートメモリ４０内のシステム制御情報記
憶部４０１は、汎用データ記憶部アドレス（ＸＸＸＸを
指す）、汎用データ記憶部サイズ（汎用データ記憶部４
０２のサイズ）、現用系メインプログラム版数、プログ
ラム更新要求フラグ、プログラム更新事象フラグ、およ
び、ダウンロード事象フラグを含む。

【００７６】また、メモリアドレスＴＴＴＴに割り当て
られたＲＡＭ３２の一時格納領域には、分割ダウンロー
ドされたメインプログラム先頭ブロック３２１〜メイン
プログラム最終ブロック３２Ｎのメインプログラムの断
片（メインプログラムブロック）が順々に連続格納され
る。

【００７７】次に本発明の第２の実施の形態の動作につ
いて図面を参照して詳細に説明する。

【００７８】図５は、本発明の第２の実施の形態の動作
を示すフローチャートである。

【００７９】最初に、処理システム１０の動作から説明
を行う。この動作は、処理システム１０で、実行される
アプリケーションプログラムの動作である。このアプリ
ケーションプログラムは、たとえば、一定時間ごとに起
動される。

【００８０】図５参照すると、処理システム１０では、
まず、処理システム２０にメインプログラムをダウンロ
ードする必要があるかどうかをシステム制御情報記憶部
４０１のメインプログラム更新事象フラグを調べて判断
する（図５ステップＳ１０’）。たとえば、システム制
御情報記憶部４０１を通じて、処理システム２０からメ
インプログラム更新事象セット通知を受けた時、メイン
プログラムをダウンロードする必要性が生じる。ダウン
ロードする必要がない場合、すなわち、メインプログラ
ム更新事象フラグがセットされていないと（図５ステッ
プＳ１０’／ＮＯ）、処理を終了して通常動作に戻る。

【００８１】メインプログラム更新の必要がある場合に
は、すなわち、メインプログラム更新事象フラグがセッ
トされていると（図５ステップＳ１０’／ＹＥＳ）、汎
用データ記憶部４０２の資源を獲得する（図５ステップ
Ｓ１１’）。資源が既に使用中であるならば使用可能な
状態になるまで待ち合わせる。

【００８２】次に、システム制御情報記憶部４０１内に
汎用データ記憶部アドレスおよび汎用データ記憶部サイ
ズ等のダウンロード制御情報を格納し、次に、不揮発メ
モリ２１のメインプログラム記憶部２１２、または、補
助記憶７１、または、通信手段８１からメインプログラ
ムブロック１０を１つ読み込み、デュアルポートメモリ
４０の汎用データ記憶部４０２に格納し（図５ステップ
Ｓ１２’）、システム制御情報記憶部４０１内のダウン
ロード事象フラグをセットする（図５ステップＳ１
３’）。

【００８３】次に、プログラム更新事象フラグがクリア
されているかどうか検出し（図５ステップＳ１４’）、
メインプログラム更新事象フラグのクリアを検出しない
場合には（図３ステップＳ１４’／ＮＯ）、システム制
御情報記憶部４０１を通じて、処理システム２０により
ダウンロード事象フラグがクリアされたかどうか検出し
（図５ステップＳ１５’）、ダウンロード事象フラグが
クリアされていればいなければ（図５ステップＳ１５’
／ＮＯ）、ステップＳ１４’に戻る。

【００８４】ダウンロード事象フラグがクリアされてい
れば（図５ステップＳ１５’／ＹＥＳ）、全メインプロ
グラムのダウンロードが完了したかどうか調べ（図５ス
テップＳ１６’）、完了していない場合には（図５ステ
ップＳ１６’／ＮＯ）、次のメインプログラムブロック
をダウンロードするため、ステップＳ１２’に戻る。全
メインプログラムのダウンロードが完了した場合には、
メインプログラムが格納されていた資源」としての汎用
データ記憶部４０２を解放する（図５のステップＳ１
７’）。

【００８５】その後、システム制御情報記憶部４０１を
通じて、処理システム２０からプログラム更新事象フラ
グのクリアを検出するまで、ポーリングしながら待ち合
わせる（図５ステップＳ１８’）。

【００８６】処理が中断状態になった場合、すなわち、
メインプログラム更新事象フラグのクリアが検出された
場合には（図３ステップＳ１４’／ＹＥＳ）、ダウンロ
ード事象フラグをクリアする（図５のステップＳ１
９’）。次に、メインプログラムが格納されていた資源
としての汎用データ記憶部４０２を解放して処理を終了
する（図５ステップＳ２０’）。

【００８７】続いて、処理システム２０側の動作につい
て説明する。以下において、ステップＳ３０’〜ステッ
プＳ３７’の処理は、ブートプログラム記憶部２２１内
のブートプログラムにより処理される。

【００８８】ブートプログラムは、まず、システム制御
情報記憶部４０１内のメインプログラム更新事象フラグ
をクリアする（図５ステップＳ３０’）。次に、処理シ
ステム２０のメインプログラム更新事象検出動作を行う
（図５ステップＳ３１’）。

【００８９】待機系のメインプログラム更新事象は本発
明の第１の実施の形態と同一である。ここで、メインプ
ログラムを更新する必要がない場合には（図５ステップ
Ｓ３１’／ＮＯ）、通常の動作に戻る。メインプログラ
ムを更新する必要がある場合には（図５ステップＳ３
１’／ＹＥＳ）、システム制御情報記憶部４０１内のダ
ウンロード事象フラグがクリアされているかどうか調べ
（図５ステップＳ３２’）、現用系のダウンロード準備
ができるまで待ち合わせる。ダウンロード事象フラグが
クリアされていると（図５ステップＳ３２’／ＹＥ
Ｓ）、システム制御情報記憶部４０１を通じて、メイン
プログラム更新事象フラグをセットし、処理システム１
０に通知する（図５ステップＳ３３’）。

【００９０】次に、システム制御情報記憶部４０１を通
じて、処理システム１０からダウンロード事象フラグが
セットがされたのを検出をするまで待ち合わせる（図５
ステップＳ３４’）。ダウンロード事象フラグがセット
がされたのを検出をすると（図３ステップＳ３４’／Ｙ
ＥＳ）、システム制御情報記憶部４０１内の汎用データ
記憶部アドレスＸＸＸＸで指定されるデュアルポートメ
モリ４０の汎用データ記憶部４０２内のメインプログラ
ムブロックをＲＡＭ３２の対応するアドレスに格納する
（図５ステップＳ３５’）。このとき、システム制御情
報記憶部４０１内の汎用データ記憶部アドレスＸＸＸ
Ｘ、および、汎用データ記憶部サイズ等の情報が使用さ
れ、ＲＡＭ３２内の先頭ブロックから順々に格納される
（図５ステップＳ３５’）。

【００９１】次に、メインプログラムブロックの格納
後、システム制御情報記憶部４０１を通じて、ダウンロ
ード事象フラグをクリアする（図５のステップＳ３
６’）。次に、分割ダウンロードによりメインプログラ
ム全体の格納が完了したかどうか調べ（図５ステップＳ
３７’）、完了していなければ（図５ステップＳ３７’
／ＮＯ）、ステップＳ３４’に戻り、次のメインプログ
ラムブロックのダウンロード、ＲＡＭ３２への格納を行
う。

【００９２】メインプログラム全体のダウンロードが完
了すると（図５ステップＳ３７’／ＹＥＳ）、ＲＡＭ３
２内のメインプログラムに処理を移し、メインプログラ
ムが実行される（図３ステップＳ３７）。

【００９３】次に、メインプログラムは、プログラム更
新事象がセットされていると、ＲＡＭ３２内に格納され
たメインプログラム書き換え処理を実行する（図５ステ
ップＳ３９’）。当該メインプログラム書き換え処理で
は、ＲＡＭ３２に格納されたメインプログラムを、不揮
発メモリ２２のメインプログラム記憶部２２２（アドレ
スはＹＹＹＹ）に書き込む。次に、当該メインプログラ
ム書き換え処理では、システム制御情報記憶部４０１内
のメインプログラム更新事象フラグをクリアする（図３
ステップＳ４０’）。

【００９４】以上のように本発明の第２の実施の形態で
は、メインプログラムを分割ダウンロードし、ローカル
なＲＡＭ３２上でプログラムを実行するため、汎用デー
タ記憶部４０２の容量を小さくし、かつ、汎用データ記
憶部４０２を資源として占有する時間を短縮することが
可能である。

【００９５】次に、本発明の第３の実施の形態について
図面を参照して詳細に説明する。

【００９６】本発明の第３の実施の形態は、処理システ
ム２０によるシステム制御情報記憶部４０１内のプログ
ラム更新事象フラグのセットを検出すると（図５ステッ
プＳ１０’）、プログラム更新事象フラグのクリアを検
出しない間は（図５ステップＳ１４’／ＮＯ）、処理シ
ステム２０によるダウンロード事象フラグの状態に従い
（図５ステップＳ１５’）メインプログラムブロックを
１ブロックずつ順次、汎用データ記憶部４０２に格納し
（図５ステップＳ１２’）、ダウンロード事象フラグを
セットし（図５ステップＳ１３’）、プログラム更新事
象フラグのクリアを検出すると（図５ステップＳ１４’
／ＮＯ）、ダウンロード事象フラグをクリアする（図５
ステップＳ１９’）処理を処理システム１０にさせる第
１の手順と、メインプログラムを更新する条件が成立す
ると（図５ステップＳ３１’／ＹＥＳ）、プログラム更
新事象フラグをセットし（図５ステップＳ３３’）、ダ
ウンロード事象フラグのセットを検出すると（図５ステ
ップＳ３４’／ＹＥＳ）、汎用データ記憶部４０２内の
メインプログラムブロックを１ブロックずつダウンロー
ド事象フラグをクリアしながら（図５ステップＳ３
６’）ＲＡＭ３２に格納し（図５ステップＳ３５’）、
ＲＡＭ３２内のメインプログラムを実行し（図５ステッ
プＳ３８’）、ＲＡＭ３２内のメインプログラム自身を
不揮発メモリ２２のメインプログラム記憶部２２２に格
納し（図５ステップＳ３９’）、メインプログラム更新
事象フラグをクリアする（図５ステップＳ４０’）処理
を処理システム２０にさせる第２の手順と含む方法であ
る。

【００９７】次に、本発明の第４の実施の形態について
図面を参照して詳細に説明する。

【００９８】本発明の第４の実施の形態は、処理システ
ム２０によるシステム制御情報記憶部４０１内のプログ
ラム更新事象フラグのセットを検出すると（図５ステッ
プＳ１０’）、プログラム更新事象フラグのクリアを検
出しない間は（図５ステップＳ１４’／ＮＯ）、処理シ
ステム２０によるダウンロード事象フラグの状態に従い
（図５ステップＳ１５’）メインプログラムブロックを
１ブロックずつ順次、汎用データ記憶部４０２に格納し
（図５ステップＳ１２’）、ダウンロード事象フラグを
セットし（図５ステップＳ１３’）、プログラム更新事
象フラグのクリアを検出すると（図５ステップＳ１４’
／ＮＯ）、ダウンロード事象フラグをクリアする（図５
ステップＳ１９’）処理を処理システム１０にさせる第
１のプログラムと、メインプログラムを更新する条件が
成立すると（図５ステップＳ３１’／ＹＥＳ）、プログ
ラム更新事象フラグをセットし（図５ステップＳ３
３’）、ダウンロード事象フラグのセットを検出すると
（図５ステップＳ３４’／ＹＥＳ）、汎用データ記憶部
４０２内のメインプログラムブロックを１ブロックずつ
ダウンロード事象フラグをクリアしながら（図５ステッ
プＳ３６’）ＲＡＭ３２に格納し（図５ステップＳ３
５’）、ＲＡＭ３２内のメインプログラムを実行し（図
５ステップＳ３８’）、ＲＡＭ３２内のメインプログラ
ム自身を不揮発メモリ２２のメインプログラム記憶部２
２２に格納し（図５ステップＳ３９’）、メインプログ
ラム更新事象フラグをクリアする（図５ステップＳ４
０’）処理を処理システム２０にさせる第２のプログラ
ムである。

【００９９】

【発明の効果】本発明の第１の効果は、システム全体と
して信頼性および可用性を維持しながら、非常用ハード
ウェアあるいは別途デバイス制御処理を含む非常用プロ
グラムやメインプログラムを格納するための不揮発メモ
リ容量を削減できることである。

【０１００】その理由は、現用系から待機系にメインプ
ログラムをダウンロードしてプログラム更新処理を行う
からである。すなわち、システム全体で、メインプログ
ラムを二重化しているからである。

【０１０１】第２の効果は、プログラム書き換え処理を
安全に行えるプログラムのみを書き込むことができるこ
とである。すなわち、プログラムの品質を確認しなが
ら、書き込みを行うことが可能である。

【０１０２】その理由は、更新したいプログラム自身を
事前に実行してメインプログラム書き換え処理を行うた
め、プログラムに不具合等があれば不揮発メモリへの書
き込みが正常に終了しないからである。書き込みが正常
に終了しない場合には、プログラム更新事象と認識され
るため、再度復旧することができる。様々な妥当性チェ
ックを行っただけでは、プログラムが正常に動作するこ
とを完全に保証できないが、書き込むプログラムを実行
し、それ自身を正常に書き込むことができれば実際にプ
ログラムを書き込めることを確認できる。

【０１０３】第３の効果は、待機系がプログラム更新処
理をしている間も現用系で通常の主処理を続けることが
可能で、さらに当該更新処理が現用系にかける負担が小
さいことである。

【０１０４】その理由は、システムを二重化し、ＲＡＭ
と同様に読み書きすることが可能なデュアルポートメモ
リを両系間の情報共有手段として使用することで、ダウ
ンロード処理がデバイス制御処理を必要としない単純で
汎用性に富んだシーケンスで行われ、時間のかかる不揮
発メモリ書き換え処理は待機系のＣＰＵにより行われる
からである。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の構成を示すブロッ
ク図である。

【図２】本発明の第１の実施の形態の２重化された処理
システムのメモリマップの一例を示す説明図である。

【図３】本発明の第１の実施の形態の動作を示すフロー
チャートである。

【図４】本発明の第２の実施の形態の２重化された処理
システムのメモリマップの一例を示す説明図である。

【図５】本発明の第２の実施の形態の動作を示すフロー
チャートである。

【図６】従来技術の構成を示すブロック図である。

【図７】従来技術の構成を示すブロック図である。

【符号の説明】

１０処理システム１１ＣＰＵ１２ＣＰＵ２０処理システム２１不揮発メモリ２２不揮発メモリ３１ＲＡＭ３２ＲＡＭ４０デュアルポートメモリ７１補助記憶７２補助記憶８１通信手段８２通信手段２１１ブートプログラム記憶部２１２メインプログラム記憶部２２１ブートプログラム記憶部２２２メインプログラム記憶部４０１システム制御情報記憶部４０２汎用データ記憶部５１０バス５１１バス５１２バス５１３バス５１４バス５２０バス５２１バス５２２バス５２３バス５２４バス

Claims

【特許請求の範囲】

【請求項１】第１の処理システムと、第２の処理シス
テムと、前記第１の処理システム、前記第２の処理シス
テムからアクセス可能なシステム制御情報記憶部、汎用
データ記憶部を含むデュアルポートメモリとを有し、前
記第２の処理システムによる前記システム制御情報記憶
部内のプログラム更新事象フラグのセットを検出する
と、メインプログラムを前記汎用データ記憶部に格納
し、前記システム制御情報記憶部内のダウンロード事象
フラグをセットし、前記第２の処理システムによるプロ
グラム更新事象フラグがクリアを検出すると、ダウンロ
ード事象フラグをクリアする前記第１の処理システムを
有することを特徴とするプログラム更新システム。
【請求項２】第１の不揮発メモリを備える第１の処理
システムと、第２の不揮発メモリを備える第２の処理シ
ステムと、前記第１の処理システム、前記第２の処理シ
ステムからアクセス可能なシステム制御情報記憶部、汎
用データ記憶部を含むデュアルポートメモリとを有し、
前記システム制御情報記憶部内のプログラム更新事象フ
ラグのセットを検出すると、メインプログラムを前記汎
用データ記憶部に格納し、前記システム制御情報記憶部
内のダウンロード事象フラグをセットし、前記第２の処
理システムによりプログラム更新事象フラグのクリアを
検出すると、ダウンロード事象フラグをクリアする前記
第１の処理システムと、メインプログラムを更新する条
件が成立すると、プログラム更新事象フラグをセット
し、ダウンロード事象フラグのセットを検出すると、前
記汎用データ記憶部内のメインプログラムを実行し、前
記汎用データ記憶部内のメインプログラム自身を前記第
２の不揮発メモリに格納し、メインプログラム更新事象
フラグをクリアする前記第２の処理システムと、を有す
ることを特徴とするプログラム更新システム。
【請求項３】第１の処理システムと、第２の処理シス
テムと、前記第１の処理システム、前記第２の処理シス
テムからアクセス可能なシステム制御情報記憶部、汎用
データ記憶部を含むデュアルポートメモリとを有し、前
記第２の処理システムによる前記システム制御情報記憶
部内のプログラム更新事象フラグのセットを検出する
と、プログラム更新事象フラグのクリアを検出しない間
は、前記第２の処理システムによるダウンロード事象フ
ラグの状態に従いメインプログラムブロックを順次、前
記汎用データ記憶部に格納し、プログラム更新事象フラ
グのクリアを検出すると、ダウンロード事象フラグをク
リアする前記第１の処理システムを有することを特徴と
するプログラム更新システム。
【請求項４】第１の不揮発メモリ、第１のランダムア
クセスメモリを備える第１の処理システムと、第２の不
揮発メモリ、第２のランダムアクセスメモリを備える第
２の処理システムと、前記第１の処理システム、前記第
２の処理システムからアクセス可能なシステム制御情報
記憶部、汎用データ記憶部を含むデュアルポートメモリ
とを有し、前記第２の処理システムによる前記システム
制御情報記憶部内のプログラム更新事象フラグのセット
を検出すると、プログラム更新事象フラグのクリアを検
出しない間は、前記第２の処理システムによるダウンロ
ード事象フラグの状態に従いメインプログラムブロック
を１ブロックずつ順次、前記汎用データ記憶部に格納
し、ダウンロード事象フラグをセットし、プログラム更
新事象フラグのクリアを検出すると、ダウンロード事象
フラグをクリアする前記第１の処理システムと、メイン
プログラムを更新する条件が成立すると、プログラム更
新事象フラグをセットし、ダウンロード事象フラグのセ
ットを検出すると、前記汎用データ記憶部内のメインプ
ログラムブロックを１ブロックずつダウンロード事象フ
ラグをクリアしながら前記第２のランダムアクセスメモ
リに格納し、前記ランダムアクセスメモリ内のメインプ
ログラムを実行し、前記ランダムアクセスメモリ内のメ
インプログラム自身を前記第２の不揮発メモリに格納
し、メインプログラム更新事象フラグをクリアする前記
第２の処理システムと、有することを特徴とするプログ
ラム更新システム。
【請求項５】第１の処理システムと、第２の処理シス
テムと、前記第１の処理システム、前記第２の処理シス
テムからアクセス可能なシステム制御情報記憶部、汎用
データ記憶部を含むデュアルポートメモリとを利用し、
前記第２の処理システムによる前記システム制御情報記
憶部内のプログラム更新事象フラグのセットを検出する
と、メインプログラムを前記汎用データ記憶部に格納
し、前記システム制御情報記憶部内のダウンロード事象
フラグをセットし、前記第２の処理システムによるプロ
グラム更新事象フラグがクリアを検出すると、ダウンロ
ード事象フラグをクリアする処理を前記第１の処理シス
テムにさせる手順を含むことを特徴とするプログラム更
新方法。
【請求項６】第１の不揮発メモリを備える第１の処理
システムと、第２の不揮発メモリを備える第２の処理シ
ステムと、前記第１の処理システム、前記第２の処理シ
ステムからアクセス可能なシステム制御情報記憶部、汎
用データ記憶部を含むデュアルポートメモリとを利用
し、前記システム制御情報記憶部内のプログラム更新事
象フラグのセットを検出すると、メインプログラムを前
記汎用データ記憶部に格納し、前記システム制御情報記
憶部内のダウンロード事象フラグをセットし、前記第２
の処理システムによりプログラム更新事象フラグのクリ
アを検出すると、ダウンロード事象フラグをクリアする
処理を前記第１の処理システムにさせる第１の手順と、
メインプログラムを更新する条件が成立すると、プログ
ラム更新事象フラグをセットし、ダウンロード事象フラ
グのセットを検出すると、前記汎用データ記憶部内のメ
インプログラムを実行し、前記汎用データ記憶部内のメ
インプログラム自身を前記第２の不揮発メモリに格納
し、メインプログラム更新事象フラグをクリアする処理
を前記第２の処理システムにさせる第２の手順と、を含
むことを特徴とするプログラム更新方法。
【請求項７】第１の処理システムと、第２の処理シス
テムと、前記第１の処理システム、前記第２の処理シス
テムからアクセス可能なシステム制御情報記憶部、汎用
データ記憶部を含むデュアルポートメモリとを利用し、
前記第２の処理システムによる前記システム制御情報記
憶部内のプログラム更新事象フラグのセットを検出する
と、プログラム更新事象フラグのクリアを検出しない間
は、前記第２の処理システムによるダウンロード事象フ
ラグの状態に従いメインプログラムブロックを順次、前
記汎用データ記憶部に格納し、プログラム更新事象フラ
グのクリアを検出すると、ダウンロード事象フラグをク
リアする処理を前記第１の処理システムにさせる手順を
含むことを特徴とするプログラム更新方法。
【請求項８】第１の不揮発メモリ、第１のランダムア
クセスメモリを備える第１の処理システムと、第２の不
揮発メモリ、第２のランダムアクセスメモリを備える第
２の処理システムと、前記第１の処理システム、前記第
２の処理システムからアクセス可能なシステム制御情報
記憶部、汎用データ記憶部を含むデュアルポートメモリ
とを利用し、前記第２の処理システムによる前記システ
ム制御情報記憶部内のプログラム更新事象フラグのセッ
トを検出すると、プログラム更新事象フラグのクリアを
検出しない間は、前記第２の処理システムによるダウン
ロード事象フラグの状態に従いメインプログラムブロッ
クを１ブロックずつ順次、前記汎用データ記憶部に格納
し、ダウンロード事象フラグをセットし、プログラム更
新事象フラグのクリアを検出すると、ダウンロード事象
フラグをクリアする処理を前記第１の処理システムにさ
せる第１の手順と、メインプログラムを更新する条件が
成立すると、プログラム更新事象フラグをセットし、ダ
ウンロード事象フラグのセットを検出すると、前記汎用
データ記憶部内のメインプログラムブロックを１ブロッ
クずつダウンロード事象フラグをクリアしながら前記第
２のランダムアクセスメモリに格納し、前記ランダムア
クセスメモリ内のメインプログラムを実行し、前記ラン
ダムアクセスメモリ内のメインプログラム自身を前記第
２の不揮発メモリに格納し、メインプログラム更新事象
フラグをクリアする処理を前記第２の処理システムにさ
せる第２の手順と、含むことを特徴とするプログラム更
新方法。
【請求項９】第１の処理システムと、第２の処理シス
テムと、前記第１の処理システム、前記第２の処理シス
テムからアクセス可能なシステム制御情報記憶部、汎用
データ記憶部を含むデュアルポートメモリとを利用し、
前記第２の処理システムによる前記システム制御情報記
憶部内のプログラム更新事象フラグのセットを検出する
と、メインプログラムを前記汎用データ記憶部に格納
し、前記システム制御情報記憶部内のダウンロード事象
フラグをセットし、前記第２の処理システムによるプロ
グラム更新事象フラグがクリアを検出すると、ダウンロ
ード事象フラグをクリアする処理を前記第１の処理シス
テムに実行させることを特徴とするプログラム更新プロ
グラム。
【請求項１０】第１の不揮発メモリを備える第１の処
理システムと、第２の不揮発メモリを備える第２の処理
システムと、前記第１の処理システム、前記第２の処理
システムからアクセス可能なシステム制御情報記憶部、
汎用データ記憶部を含むデュアルポートメモリとを利用
し、前記システム制御情報記憶部内のプログラム更新事
象フラグのセットを検出すると、メインプログラムを前
記汎用データ記憶部に格納し、前記システム制御情報記
憶部内のダウンロード事象フラグをセットし、前記第２
の処理システムによりプログラム更新事象フラグのクリ
アを検出すると、ダウンロード事象フラグをクリアする
処理を前記第１の処理システムに実行させ、メインプロ
グラムを更新する条件が成立すると、プログラム更新事
象フラグをセットし、ダウンロード事象フラグのセット
を検出すると、前記汎用データ記憶部内のメインプログ
ラムを実行し、前記汎用データ記憶部内のメインプログ
ラム自身を前記第２の不揮発メモリに格納し、メインプ
ログラム更新事象フラグをクリアする処理を前記第２の
処理システムに実行させることを特徴とするプログラム
更新プログラム。
【請求項１１】第１の処理システムと、第２の処理シ
ステムと、前記第１の処理システム、前記第２の処理シ
ステムからアクセス可能なシステム制御情報記憶部、汎
用データ記憶部を含むデュアルポートメモリとを利用
し、前記第２の処理システムによる前記システム制御情
報記憶部内のプログラム更新事象フラグのセットを検出
すると、プログラム更新事象フラグのクリアを検出しな
い間は、前記第２の処理システムによるダウンロード事
象フラグの状態に従いメインプログラムブロックを順
次、前記汎用データ記憶部に格納し、プログラム更新事
象フラグのクリアを検出すると、ダウンロード事象フラ
グをクリアする処理を前記第１の処理システムに実行さ
せることを特徴とするプログラム更新プログラム。
【請求項１２】第１の不揮発メモリ、第１のランダム
アクセスメモリを備える第１の処理システムと、第２の
不揮発メモリ、第２のランダムアクセスメモリを備える
第２の処理システムと、前記第１の処理システム、前記
第２の処理システムからアクセス可能なシステム制御情
報記憶部、汎用データ記憶部を含むデュアルポートメモ
リとを利用し、前記第２の処理システムによる前記シス
テム制御情報記憶部内のプログラム更新事象フラグのセ
ットを検出すると、プログラム更新事象フラグのクリア
を検出しない間は、前記第２の処理システムによるダウ
ンロード事象フラグの状態に従いメインプログラムブロ
ックを１ブロックずつ順次、前記汎用データ記憶部に格
納し、ダウンロード事象フラグをセットし、プログラム
更新事象フラグのクリアを検出すると、ダウンロード事
象フラグをクリアする処理を前記第１の処理システムに
実行させ、メインプログラムを更新する条件が成立する
と、プログラム更新事象フラグをセットし、ダウンロー
ド事象フラグのセットを検出すると、前記汎用データ記
憶部内のメインプログラムブロックを１ブロックずつダ
ウンロード事象フラグをクリアしながら前記第２のラン
ダムアクセスメモリに格納し、前記ランダムアクセスメ
モリ内のメインプログラムを実行し、前記ランダムアク
セスメモリ内のメインプログラム自身を前記第２の不揮
発メモリに格納し、メインプログラム更新事象フラグを
クリアする処理を前記第２の処理システムに実行させる
ことを特徴とするプログラム更新プログラム。