JP5682703B2

JP5682703B2 - 情報処理システム及び情報処理システムの処理方法

Info

Publication number: JP5682703B2
Application number: JP2013506822A
Authority: JP
Inventors: 亮大田中
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2011-03-28
Filing date: 2011-03-28
Publication date: 2015-03-11
Anticipated expiration: 2031-03-28
Also published as: JPWO2012131761A1; US20140025989A1; WO2012131761A1; US9547567B2

Description

開示の技術は、情報処理システム及び情報処理システムの処理方法に関する。

近年、高信頼性を要求される情報処理システムにおいては、故障耐性を向上させるために、プロセッサ等のハードウエアからなる制御装置を２重化して双方に情報処理を実行させる情報処理システムが知られている。このような情報処理システムは、現用系として使用される制御装置に異常が発生しても、正常に動作している予備系の制御装置に対する入出力信号を使って情報処理を継続する機能を有している。

従来技術として、下記の文献がある。

特開昭６２−１９１２９９号公報

２重化した情報処理システムでは、現用系の制御装置の障害時、現用系の制御装置で行われている全ての処理を、予備系の制御装置が引き継ぐ必要がある。そのため、予備系の制御装置は、現用系の制御装置と全く同じソフトウエアで動作させる必要がある。予備系の制御装置は常時電源が投入され、現用系の制御装置のソフトウエア更新に応じて、予備系の制御装置のソフトウエアの更新を行っているため、情報処理システムの消費電力が上がっている。

開示の技術は、情報処理システム全体の省電力化を図ることができる情報処理システム及び情報処理システムの処理方法を提供することを目的とする。

本発明の課題を解決するため、開示の技術の第１の側面によれば、
第１のソフトウエアを記憶する第１の不揮発性メモリを有する現用系処理装置、及び、前記現用系処理装置と接続され、且つ前記第１のソフトウエアと同期化されている第２のソフトウエアを記憶する第２の不揮発性メモリを有する予備系処理装置を有する情報処理システムであって、
前記現用系処理装置は、
前記第１の不揮発性メモリに記憶された前記第１のソフトウエアを処理するとともに、前記第１の不揮発性メモリに記憶されている前記第１のソフトウエアに更新の指示があった場合、前記第１の不揮発性メモリに記憶されているソフトウエアの更新を行なう第１の制御部を有し、
前記予備系処理装置は、
前記第２の不揮発性メモリに記憶された前記第２のソフトウエアを処理する第２の制御部と、
前記現用系処理装置の異常が検出された場合、外部からの起動指示に従い、前記第２の制御部に電源を投入する電源部と、
を有する情報処理システムが提供される。

開示の技術によれば、現用系処理装置の異常が検出された場合、外部からの起動指示に従い、予備系の制御部の電源を投入する。そのため、常時、予備系の電源を投入しておくことなく、現用系で使用していたソフトウエアの整合性を取ることが可能になる。そのため、情報処理システム全体の省電力化を図ることができる。

図１は、本実施例における情報処理システムのハードウエア構成の一例を示す図である。図２は、本実施例における制御ユニットの構成図を示す図である。図３は、本実施例における制御ユニットの通常運用時の電源投入状態を示す図である。図４は、本実施例における制御ユニットの内部構成の一部を説明する為の図である。図５は、本実施例における制御回路の内部構成の一部を説明する為の図である。図６は、本実施例における制御回路の排他的論理和回路の真理値表を説明する為の図である。図７は、本実施例における制御ユニットのＧＰＩＯの信号とレジスタ値との関係を説明する為の図である。図８は、本実施例における制御ユニットの装置電源投入後の起動処理を示すシーケンス図である。図９は、本実施例における制御ユニットの障害発生時の処理を示すシーケンス図である。図１０は、本実施例における制御ユニットの障害発生時の処理を示すシーケンス図である。

以下、開示の技術について、図面を用いて詳細に説明する。

図１は、本実施例における情報処理システムのハードウエア構成の一例を示す図である。図１に示すように、情報処理システム１０００は、情報処理装置１０、制御ユニット１００、制御ユニット２００を有する。更に、情報処理システム１０００は、情報処理装置１０と制御ユニット１００を接続し、且つ情報処理装置１０と制御ユニット２００を接続するネットワーク５００を有する。なお、制御ユニット１００及び制御ユニット２００は同一の構成を備える。制御ユニット２００において、制御ユニット１００で説明した構成と同様の構成には同一符号を付し、説明を省略する。

情報処理装置１０は、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）１１、メモリ１２、ＰＳＵ（ＰｏｗｅｒＳｕｐｐｌｙＵｎｉｔ）１３、ファンユニット１４、通信インタフェース１５及びバス１６を有する。ＣＰＵ１１、メモリ１２、ＰＳＵ１３、ファンユニット１４及び通信インタフェース１５は、バス１６を介して互いに接続されている。

ＣＰＵ１１は、情報処理装置１０の各種処理を実行する。

メモリ１２は、ＣＰＵ１１が実行するＯＳ（ＯｐｅｒａｔｉｎｇＳｙｓｔｅｍ）のプログラム、アプリケーションプログラム、情報処理装置１０を制御するプログラムの少なくとも一部を一時的に記憶する。また、メモリ１２は、ＣＰＵ１１における処理に必要な各種データを記憶する。

なお、プログラム１２Ａは、メモリ１２以外の記憶媒体に保持してもよい。プログラム１２Ａは、例えば、情報処理装置１０に挿入されるフレキシブルディスク（ＦＤ）、ＣＤ−ＲＯＭ、ＭＯディスク、ＤＶＤディスク、光磁気ディスク及びＩＣカードなどの「可搬用の物理的記憶媒体」に記憶される。プログラム１２Ａは、情報処理装置１０の内外に備えられるディスク装置、あるいはＬＡＮ（ＬｏｃａｌＡｒｅａＮｅｔｗｏｒｋ）、ネットワーク、公衆回線、インターネット、ＷＡＮなどを介して情報処理装置１０に接続される「他のコンピュータ（またはサーバ）」が保持する不図示の記憶媒体に記憶される。ＣＰＵ１１は、メモリ１２からプログラム１２Ａを読み出し、プログラム１２Ａを実行する。

ＰＳＵ１３は、情報処理装置１０のＣＰＵ１１、メモリ１２、ファンユニット１４及び通信インタフェース１５に直流電圧を供給する。

ファンユニット１４は、情報処理装置１０のＣＰＵ１１、メモリ１２、ＰＳＵ１３及び通信インタフェース１５を冷却する。

通信インタフェース１５は、情報処理装置１０がネットワーク５００を介して制御ユニット１００及び制御ユニット２００と接続するために設けられる。通信インタフェース１５は、ＣＰＵ１１及びメモリ１２間のデータの送受信を行うインタフェースの機能を提供する。

制御ユニット１００は、ＭＣＵ（ＭｉｃｒｏｃｏｎｔｒｏｌｌｅｒＵｎｉｔ）１４１、メモリの一例としてのＵＳＢメモリ１２３、ミッドプレーンコネクタ１５０及びバス１６０を有する。ＭＣＵ１４１、ＵＳＢメモリ１２３及びミッドプレーンコネクタ１５０は、バス１６０を介して互いに接続されている。

制御ユニット１００は、制御ユニット２００と同一の構成を備えており、互いに等価な同一の動作を行なう事ができる。そして、制御ユニット１００は、制御ユニット１００内で発生する内部障害を検出する機能を備える。内部障害の検出結果は、ミッドプレーンコネクタ１５０及びネットワーク５００を介して制御ユニット２００に伝送される。制御ユニット１００が故障した場合、制御ユニット２００が制御ユニット１００の代わりに情報処理装置１０に接続することで、情報処理装置１０のＣＰＵ１１、メモリ１２、ＰＳＵ１３、ファンユニット１４及び通信インタフェース１５に対する電源制御、初期化及び監視を行うことができる。

ＭＣＵ１４１は、制御ユニット１００の各種処理を実行する。また、ＭＣＵ１４１は、情報処理装置１０のＣＰＵ１１、メモリ１２、ＰＳＵ１３、ファンユニット１４及び通信インタフェース１５に対する電源制御、初期化及び監視を行う。また、第１の制御部であるＭＣＵ１４１は、不揮発性メモリであるＵＳＢメモリ１２３に記憶されたソフトウエア１２３Ａを処理するとともに、ＵＳＢメモリ１２３に記憶されているソフトウエア１２３Ａのいずれかに更新の指示があった場合、ＵＳＢメモリ１２３に記憶されている、変更指示があったソフトウエア１２３Ａの更新を行なう。

ＵＳＢメモリ１２３は、ＭＣＵ１４１が実行するＯＳのプログラム、アプリケーションプログラム、制御ユニット１００を制御するソフトウエア１２３Ａの少なくとも一部を記憶する。また、ＵＳＢメモリ１２３は、ＭＣＵ１４１における処理に必要な各種データを記憶する。また、ＵＳＢメモリ１２３は、情報処理装置１０のＣＰＵ１１、メモリ１２、ファンユニット１４及び通信インタフェース１５のエラーログ情報を記憶する。また、ＵＳＢメモリ１２３は、情報処理装置１０のユーザによって任意に設定できる構成情報を含む設定情報を記憶する。また、ＵＳＢメモリ１２３は、情報処理装置１０のＣＰＵ１１、メモリ１２、ＰＳＵ１３、ファンユニット１４及び通信インタフェース１５におけるＦＲＵ（ＦｉｅｌｄＲｅｐｌａｃｅｍｅｎｔＵｎｉｔ：フィールド交換可能ユニット）情報を記憶する。また、ＵＳＢメモリ１２３は、情報処理装置１０のＣＰＵ１１及びメモリ１２における各種バックアップ情報を記憶する。また、ＵＳＢ１２３は、制御ユニット１００のエラーを検出するファームウェアを記憶する。また、ＵＳＢメモリ１２３は、制御ユニット１００及び制御ユニット２００の故障要因を記録したログを記憶する。

ＵＳＢメモリ１２３は、ＵＳＢメモリ１２３が記憶するデータの破損防止を保証するためにＵＳＢメモリ２２３と二重化されている。ＵＳＢメモリ１２３は、ＵＳＢメモリ２２３が記憶するデータおよびソフトウエア２２３Ａと同一のデータ及びプログラムを記憶する。

ミッドプレーンコネクタ１５０は、制御ユニット１００が、ネットワーク５００を介して、情報処理装置１０および制御ユニット２００と接続するために設けられる。ミッドプレーンコネクタ１５０は、制御ユニット１００と情報処理装置１０との間、あるいは制御ユニット１００と制御ユニット２００との間におけるデータの送受信を行う。

制御ユニット２００は、ＭＣＵ２４１、ＵＳＢメモリ２２３及びミッドプレーンコネクタ２５０を有する。ＭＣＵ２４１、ＵＳＢメモリ２２３及びミッドプレーンコネクタ２５０は、バス２６０を介して互いに接続されている。

制御ユニット２００は、制御ユニット１００と同一の構成を備えており、互いに等価な同一の動作を行なう事ができる。そして、制御ユニット２００は、自装置内で発生する内部障害を検出する機能を備える。内部障害の検出結果は、ミッドプレーンコネクタ２５０及びネットワーク５００を介して制御ユニット１００に伝送される。制御ユニット２００が故障した場合、制御ユニット１００が制御ユニット２００の代わりに情報処理装置１０に接続することで、情報処理装置１０のＣＰＵ１１、メモリ１２、ＰＳＵ１３、ファンユニット１４及び通信インタフェース１５に対する電源制御、初期化及び監視を行うことができる。

また、第２の制御部であるＭＣＵ２４１は、検出部であるＣＰＬＤによって、現用系処理装置である制御ユニット１００の異常が検出された場合、ＭＣＵ２４１の起動に伴い、不揮発性メモリであるＵＳＢメモリ２２３に記憶されたソフトウエア２２３Ａを処理する。また、ＵＳＢメモリ２２３は、ＵＳＢメモリ２２３が記憶するデータの破損防止を保証するためにＵＳＢメモリ１２３と二重化されている。ＵＳＢメモリ２２３は、ＵＳＢメモリ１２３が記憶するデータおよびソフトウエア１２３Ａと同一のデータ及びプログラムを記憶する。即ち、情報処理システム１０００は、ソフトウエア１２３Ａ、２２３Ａを記憶する不揮発性メモリ１２３、２２３、現用系処理装置１００、及び、予備系処理装置２００を有する。

図２は、本実施例における制御ユニット１００及び制御ユニット２００の構成を示す図である。図２において、図１で説明した構成と同様の構成には同一の符号を付し、説明を省略する。

制御ユニット１００は、第１電源回路１１０、第１電源系デバイス１２０、第２電源回路１３０及び第２電源系デバイス１４０を有する。制御ユニット１００は、二系統に分離された第１電源回路１１０及び第２電源回路１３０を有する。なお、図２の例では、制御ユニット１００は現用系として動作する。

第１電源回路１１０は、装置主電源に接続されている。第１電源回路１１０は、第１電源系デバイス１２０に直流電圧を供給する。第１電源回路１１０は、制御ユニット１００が現用系として動作する場合、第１電源系デバイス１２０に対して直流電圧を供給する。

第１電源系デバイス１２０は、第１電源回路１１０によって直流電圧が供給される。第１電源系デバイス１２０は、例えばＵＳＢメモリ１２３を含む。第１電源系デバイス１２０は、制御ユニット２００のＵＳＢメモリ２２３とデータを多重化するため、第１電源回路１１０によって常時電源が投入されている。第１電源系デバイス１２０は、現用系／予備系に関わらず、第１電源回路１１０によって電源が投入されている。

第２電源回路１３０は、第１電源回路１１０と同様に、装置主電源に接続されている。第２電源回路１３０は、第２電源系デバイス１４０に直流電圧を供給する回路である。第２電源回路１３０は、制御ユニット１００が現用系として動作する場合、第２電源系デバイス１４０に対して直流電圧を供給する。なお、制御ユニット１００が予備系として動作する場合、第２電源回路１３０には電源が投入されない。

第２電源系デバイス１４０は、第２電源回路１３０によって直流電圧が供給される。第２電源系デバイス１４０は、例えばＭＣＵ１４１を含む。又、第２電源系デバイス１４０は、情報処理装置１０の制御対象ユニット群であるＣＰＵ１１、メモリ１２、ＰＳＵ１３、ファンユニット１４及び通信インタフェース１５の監視及び制御を行う為に、他の制御ユニット２００と通信するために用いられるデバイス群を含む。第２電源系デバイス１４０は、制御ユニット１００が現用系として動作する場合、電源が投入される。

制御ユニット２００は、第１電源回路２１０、第１電源系デバイス２２０、第２電源回路２３０及び第２電源系デバイス２４０を有する。制御ユニット２００は、制御ユニット１００と同様に、二系統に分離された第１電源回路２１０及び第２電源回路２３０を有する。なお、制御ユニット２００は、図２の例では予備系として動作する。

第１電源回路２１０は、装置主電源に接続されている。第１電源回路２１０は、第１電源系デバイス２２０に直流電圧を供給する。第１電源回路２１０は、制御ユニット２００が予備系として動作する場合でも、第１電源系デバイス２２０に対して直流電圧を供給する。

第１電源系デバイス２２０は、第１電源回路２１０によって直流電圧が供給される。第１電源系デバイス２２０は、例えばＵＳＢメモリ２２３を含む。第１電源系デバイス２２０は、制御ユニット１００のＵＳＢメモリ１２３とデータを多重化するため、制御ユニット２００が予備系として動作する場合でも、第１電源回路２１０によって常時電源が投入れている。

第２電源回路２３０は、第１電源回路２１０と同様に、装置主電源に接続されている。第２電源回路２３０は、第２電源系デバイス２４０に直流電圧を供給する回路である。第２電源回路２３０は、制御ユニット２００が予備系として動作する場合、第２電源系デバイス２４０に対して直流電圧を供給しない。

第２電源系デバイス２４０は、第２電源回路２３０によって直流電圧が供給される。第２電源系デバイス２４０は、例えばＭＣＵ２４１を含む。又、第２電源系デバイス２４０は、情報処理装置１０の制御対象ユニット群であるＣＰＵ１１、メモリ１２、ＰＳＵ１３、ファンユニット１４及び通信インタフェース１５の監視及び制御を行う為に、他の制御ユニット１００と通信するために用いられるデバイス群を含む。第２電源系デバイス２４０は、制御ユニット２００が予備系として動作する場合、電源が投入されない。

図３は、本実施例における制御ユニット１００及び制御ユニット２００の通常運用時の電源投入状態を示す図である。通常運用とは、制御ユニット１００が現用系として動作し、制御ユニット２００が予備系として動作する場合を示す。図３において、図１〜図２で説明した構成と同様の構成には同一の符号を付し、説明を省略する。

図３に示すように、制御ユニット１００が現用系として動作する場合、第１電源系デバイス１２０及び第２電源系デバイス１４０には電源が投入される。一方、制御ユニット２００が予備系として動作する場合、第１電源系デバイス２２０には電源が投入され、第２電源系デバイス２４０には電源が投入されない。即ち、制御ユニット２００が予備系として動作する場合、現用系として動作する制御ユニット１００とのデータの同期に必要なデバイス以外は、電源が投入されない。

図４は、本実施例における制御ユニット１００及び制御ユニット２００の内部構成の一部を説明する為の図である。図４において、図１〜図３で説明した構成と同様の構成には同一の符号を付し、説明を省略する。

制御ユニット１００は、第１電源回路１１０、制御回路１２１、ＧＰＩＯ（ＧｅｎａｒａｌＰｕｒｐｏｓｅＩｎｐｕｔＯｕｔｐｕｔ：汎用入出力）１２２、ＵＳＢ（ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ）メモリ１２３、ＵＳＢスイッチ１２４、第２電源回路１３０、ＭＣＵ１４１、ＢＯＯＴＦＭＥＭ（ＦｌａｓｈＭｅｍｏｒｙ）１４３、ＣＰＬＤ（ＣｏｎｆｉｇｕｒａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ）１４４、周辺デバイス１４５及びミッドプレーンコネクタ１５０を有する。なお、図４では、制御ユニット１００が現用系として動作する。

なお、図２で前述した第１電源系デバイス１２０は、制御回路１２１、ＧＰＩＯ１２２、ＵＳＢメモリ１２３及びＵＳＢスイッチ１２４を含む。第１電源系デバイス１２０には、図２で前述したとおり、第１電源回路１１０によって直流電圧が供給される。又、図２で前述した第２電源系デバイス１４０は、ＭＣＵ１４１、ＢＯＯＴＦＭＥＭ１４３、ＣＰＬＤ１４４及び周辺デバイス１４５を含む。第２電源系デバイス１４０には、図２で前述したとおり、第２電源回路１３０によって直流電圧が供給される。

制御回路１２１は、制御ユニット１００のＧＰＩＯ１２２、第２電源回路１３０、制御ユニット２００の制御回路２２１、ＧＰＩＯ２２２及びＣＰＬＤ２４４と、バスによって接続されている。制御回路１２１は、バスを介して、ＧＰＩＯ１２２、ＧＰＩＯ２２２及びＣＰＬＤ２４４からの指示に基づいて、第２電源回路１３０に対する電源の投入及び切断の指示を行う。

ＧＰＩＯ１２２は、ＭＣＵ１４１と、Ｉ２Ｃ（Ｉｎｔｅｒ−ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）によって接続されている。ＧＰＩＯ１２２は、Ｉ２Ｃを介したＭＣＵ１４１からの指示に基づいて、Ｐｏｒｔ０、Ｐｏｒｔ１、Ｐｏｒｔ２及びＰｏｒｔ３の設定を行う。また、ＧＰＩＯ１２２は、Ｐｏｒｔ０、Ｐｏｒｔ１、Ｐｏｒｔ２及びＰｏｒｔ３の設定を記憶するレジスタを内蔵する。

ＧＰＩＯ１２２のＰｏｒｔ０は、バスによって、制御回路１２１と接続されている。ＧＰＩＯ１２２のＰｏｒｔ１は、バスによって、制御ユニット２００のＧＰＩＯ２２２のＰｏｒｔ２と接続されている。ＧＰＩＯ１２２のＰｏｒｔ２は、バスによって、ミッドプレーンコネクタ１５０及びミッドプレーンコネクタ２５０を介して、制御ユニット２００のＧＰＩＯ２２２のＰｏｒｔ１と接続されている。ＧＰＩＯ１２２のＰｏｒｔ３は、バスによって、ミッドプレーンコネクタ１５０及びミッドプレーンコネクタ２５０を介して、制御ユニット２００のＣＰＬＤ２４４と接続されている。

ＵＳＢメモリ１２３は、ＵＳＢ２．０によって、ＵＳＢスイッチ１２４と接続されている。ＵＳＢメモリ１２３は、ＵＳＢ２．０を介して、ＵＳＢスイッチ１２４との間で記憶しているデータの送受信を行う。

ＵＳＢスイッチ１２４は、ＰｏｒｔＡｓｓｉｇｎＩｎｔｅｒｆａｃｅによって、ミッドプレーンコネクタ１５０及びミッドプレーンコネクタ２５０を介して、制御ユニット２００のＣＰＬＤ２４４と接続されている。ＰｏｒｔＡｓｓｉｇｎＩｎｔｅｒｆａｃｅは、ＵＳＢスイッチ１２４のＰｏｒｔ０又はＰｏｒｔ１を設定する為の入力信号である。ＵＳＢスイッチ１２４は、Ｉ２Ｃによって、ＭＣＵ１４１と接続されている。ＵＳＢスイッチ１２４のＰｏｒｔ０は、ＭＣＵ１４１と、ＵＳＢ２．０によって接続されている。ＵＳＢスイッチ１２４のＰｏｒｔ１は、制御ユニット２００のＭＣＵ２４１と、ミッドプレーンコネクタ１５０及びミッドプレーンコネクタ２５０を介して、ＵＳＢ２．０によって接続されている。

ＭＣＵ１４１は、バスによって、ミッドプレーンコネクタ１５０と接続されている。ＭＣＵ１４１は、ＵＳＢ２．０によって、ＵＳＢスイッチ１２４のＰｏｒｔ０と接続されている。ＭＣＵ１４１は、ＵＳＢ２．０によって、ミッドプレーンコネクタ１５０及びミッドプレーンコネクタ２５０を介して、制御ユニット２００のＵＳＢスイッチ２２４のＰｏｒｔ１と接続されている。ＭＣＵ１４１は、バスによって、ＢＯＯＴＦＭＥＭ１４３及びＣＰＬＤ１４４と接続されている。又、ＭＣＵ１４１は、ＧＰＩＯを内蔵している。

ＢＯＯＴＦＭＥＭ１４３は、ＭＣＵ１４１とバスを介して接続されている。ＢＯＯＴＦＭＥＭ１４３は、ＭＣＵ１４１の起動プログラムが記憶されている。ＢＯＯＴＦＭＥＭ１４３が記憶する起動プログラムは、周辺デバイス１４５の初期化を行うプログラムが組み込まれている。ＢＯＯＴＦＭＥＭ１４３が記憶する起動プログラムは、ＧＰＩＯ１２２のレジスタに記憶されたＰｏｒｔ０、Ｐｏｒｔ１、Ｐｏｒｔ２及びＰｏｒｔ３の設定情報をＭＣＵ１４１によって読出し、ＭＣＵ１４１の起動要因が何であるか確認する処理を含む。なお、ＭＣＵ１４１の起動要因が何かによって、ＭＣＵ１４１の起動後の処理が変更される。

ＣＰＬＤ１４４は、バスによって、ＭＣＵ１４１と接続されている。ＣＰＬＤ１４４は、ＰｏｒｔＡｓｓｉｇｎＩｎｔｅｒｆａｃｅによって、ミッドプレーンコネクタ１５０及びミッドプレーンコネクタ２５０を介して、制御ユニット２００のＵＳＢスイッチ２２４と接続されている。ＣＰＬＤ１４４は、バスによって、ミッドプレーンコネクタ１５０及びミッドプレーンコネクタ２５０を介して、制御ユニット２００のＧＰＩＯ２２２のＰｏｒｔ３と接続されている。ＣＰＬＤ１４４は、ＭＣＵ１４１の動作状況を監視する回路であるウォッチドッグタイマを内蔵している。ＣＰＬＤ１４４は、ＭＣＵ１４１の起動時、又は運用中に、ＭＣＵ１４１からの応答が所定時間以上無かった場合、ＭＣＵ１４１に動作異常が発生したと判断する。ＣＰＬＤ１４４は、ＭＣＵ１４１に動作異常が発生したと判断した後、ＵＳＢスイッチ２２４及びＧＰＩＯ２２２のＰｏｒｔ３に対してＭＣＵ１４１のリセット信号又は割り込み（Ｎｏｎ−ＭａｓｋａｂｌｅＩｎｔｅｒｒｕｐｔ：ＮＭＩ）信号をアサートする。即ち、ＣＰＬＤ１４４は、第１の制御部であるＭＣＵ１４１の異常の発生を検出する。

周辺デバイス１４５は、ＮＩＣ（ＮｅｔｗｏｒｋＩｎｔｅｒｆａｃｅＣａｒｄ）、Ｈｕｂ（集線装置）、Ｉ２ＣＣｏｎｔｒｏｌｌｅｒ、ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、ＭＲＡＭ（ＭａｇｎｅｔｏｒｅｓｉｓｔｉｖｅＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、Ｓｅｎｓｏｒ、ＬＥＤ（ＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）コントローラ及びＥ２ＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）を含む。周辺デバイス１４５は、情報処理装置１０の管理及び制御を行う為に用いられるデバイスである。

ミッドプレーンコネクタ１５０は、制御ユニット１００と、情報処理装置１０及び制御ユニット２００との間を接続するコネクタである。ミッドプレーンコネクタ１５０は、制御ユニット１００が情報処理システム１０００のスロットに接続される際に、スロット位置に対応する信号が、情報処理システム１０００のＳｌｏｔ＃０から入力される。ミッドプレーンコネクタ１５０は、接続された制御ユニット１００に対して、制御ユニット１００が現用系になるか、又は予備系になるか識別する為の識別信号を、ＭＣＵ１４１に対して伝送する。

ＭＣＵ１４１は、第２電源回路１３０によって電源が投入された時、ＢＯＯＴＦＭＥＭ１４３に記憶されているＭＣＵ１４１の起動プログラムの読出しを行い、ＭＣＵ１４１の起動を行う。ＭＣＵ１４１は、ＭＣＵ１４１の起動時に、ＢＯＯＴＦＭＥＭ１４３に記憶されている周辺デバイス１４５の初期化を行うプログラムを実行し、周辺デバイス１４５の初期化を行う。ＭＣＵ１４１は、ＭＣＵ１４１の起動時に、ＢＯＯＴＦＭＥＭ１４３に記憶されているプログラムのうち、ＧＰＩＯ１２２のレジスタに記憶されたＰｏｒｔ０、Ｐｏｒｔ１、Ｐｏｒｔ２及びＰｏｒｔ３の設定情報をＭＣＵ１４１によって読み出す処理を実行する。ＭＣＵ１４１は、ＧＰＩＯ１２２のレジスタに記憶されたＰｏｒｔ０、Ｐｏｒｔ１、Ｐｏｒｔ２及びＰｏｒｔ３の設定情報から、ＭＣＵ１４１の起動要因が何であるか確認する。ＭＣＵ１４１は、ミッドプレーンコネクタ１５０から入力される識別信号に基づいて、制御ユニット１００が現用系か、又は予備系であるかを認識する。

また、ＭＣＵ１４１が制御不能になり、ＣＰＬＤ１４４のウォッチドッグタイマがＭＣＵ１４１からのハートビートを検出できずにタイムアウトする場合がある。この場合、ＣＰＬＤ１４４は、ＰｏｒｔＡｓｓｉｇｎＩｎｔｅｒｆａｃｅを介して、ＵＳＢスイッチ２２４のＰｏｒｔ１によるＭＣＵ１４１の接続から、Ｐｏｒｔ０によるＭＣＵ２４１による接続に切換える。ＵＳＢスイッチ２２４のＰｏｒｔ０がＭＣＵ２４１に接続することによって、ＭＣＵ２４１は、ＵＳＢスイッチ２２４を介してＵＳＢメモリ２２３と接続可能になる。

制御ユニット２００は、第１電源回路２１０、制御回路２２１、ＧＰＩＯ２２２、ＵＳＢメモリ２２３、ＵＳＢスイッチ２２４、第２電源回路２３０、ＭＣＵ２４１、ＢＯＯＴＦＭＥＭ２４３、ＣＰＬＤ２４４、周辺デバイス２４５及びミッドプレーンコネクタ２５０を有する。なお、制御ユニット２００は、予備系として動作する。なお、制御ユニット２００において、制御ユニット１００で説明した構成と同様の構成には同一符号を付し、説明を省略する。

なお、図２で前述した第１電源系デバイス２２０は、制御回路２２１、ＧＰＩＯ２２２、ＵＳＢメモリ２２３及びＵＳＢスイッチ２２４を含む。第１電源系デバイス２２０には、図２で前述したとおり、第１電源回路２１０によって直流電圧が供給される。又、図２で前述した第２電源系デバイス２４０は、ＭＣＵ２４１、ＢＯＯＴＦＭＥＭ２４３、ＣＰＬＤ２４４及び周辺デバイス２４５を含む。第２電源系デバイス２４０には、図２で前述したとおり、第２電源回路２３０によって直流電圧が供給される。

制御回路２２１は、制御ユニット２００のＧＰＩＯ２２２、第２電源回路２３０、制御ユニット１００のＧＰＩＯ１２２及びＣＰＬＤ１４４と、バスによって接続されている。制御回路２２１は、バスを介して、ＧＰＩＯ２２２、ＧＰＩＯ１２２、及びＣＰＬＤ１４４からの指示に基づいて、第２電源回路２３０に対する電源の投入及び切断の指示を行う。即ち、起動制御部である制御回路２２１は、第２の制御部であるＭＣＵ２４１に起動指示を出力する。

ＧＰＩＯ２２２は、ＭＣＵ２４１と、Ｉ２Ｃによって接続されている。ＧＰＩＯ２２２は、Ｉ２Ｃを介したＭＣＵ２４１からの指示に基づいて、Ｐｏｒｔ０、Ｐｏｒｔ１、Ｐｏｒｔ２及びＰｏｒｔ３の設定を行う。また、ＧＰＩＯ２２２は、Ｐｏｒｔ０、Ｐｏｒｔ１、Ｐｏｒｔ２及びＰｏｒｔ３の設定を記憶するレジスタを内蔵する。

ＧＰＩＯ２２２のＰｏｒｔ０は、バスによって、制御回路２２１と接続されている。ＧＰＩＯ２２２のＰｏｒｔ１は、バスによって、ミッドプレーンコネクタ１５０及びミッドプレーンコネクタ２５０を介して、制御回路１２１及びＧＰＩＯ１２２のＰｏｒｔ２と接続されている。ＧＰＩＯ２２２のＰｏｒｔ２は、バスによって、ミッドプレーンコネクタ１５０及びミッドプレーンコネクタ２５０を介して、ＧＰＩＯ１２２のＰｏｒｔ１と接続されている。ＧＰＩＯ２２２のＰｏｒｔ３は、バスによって、ミッドプレーンコネクタ１５０及びミッドプレーンコネクタ２５０を介して、ＣＰＬＤ１４４と接続されている。

ＵＳＢメモリ２２３は、ＵＳＢ２．０によって、ＵＳＢスイッチ２２４と接続されている。ＵＳＢメモリ２２３は、ＵＳＢ２．０を介して、ＵＳＢスイッチ２２４と、ＵＳＢメモリ２２３に記憶されているデータの送受信を行う。

ＵＳＢスイッチ２２４は、ＰｏｒｔＡｓｓｉｇｎＩｎｔｅｒｆａｃｅによって、ミッドプレーンコネクタ１５０及びミッドプレーンコネクタ２５０を介して、制御ユニット１００のＣＰＬＤ１４４と接続されている。ＰｏｒｔＡｓｓｉｇｎＩｎｔｅｒｆａｃｅは、ＵＳＢスイッチ２２４のＰｏｒｔ０又はＰｏｒｔ１を設定する為の入力信号である。ＵＳＢスイッチ２２４は、Ｉ２Ｃによって、ＭＣＵ２４１と接続されている。ＵＳＢスイッチ２２４のＰｏｒｔ０は、ＭＣＵ２４１と、ＵＳＢ２．０によって接続されている。ＵＳＢスイッチ２２４のＰｏｒｔ１は、ＭＣＵ１４１と、ミッドプレーンコネクタ１５０及びミッドプレーンコネクタ２５０を介して、ＵＳＢ２．０によって接続されている。

ＭＣＵ２４１は、バスによって、ミッドプレーンコネクタ２５０と接続されている。ＭＣＵ２４１は、ＵＳＢ２．０によって、ＵＳＢスイッチ２２４のＰｏｒｔ０と接続されている。ＭＣＵ２４１は、ＵＳＢ２．０によって、ミッドプレーンコネクタ１５０及びミッドプレーンコネクタ２５０を介して、ＵＳＢスイッチ１２４のＰｏｒｔ１と接続されている。ＭＣＵ２４１は、バスによって、ＢＯＯＴＦＭＥＭ２４３及びＣＰＬＤ２４４と接続されている。又、ＭＣＵ２４１は、ＧＰＩＯを内蔵している。

ＢＯＯＴＦＭＥＭ２４３は、ＭＣＵ２４１とバスを介して接続されている。ＢＯＯＴＦＭＥＭ２４３は、ＭＣＵ２４１の起動プログラムが記憶されている。ＢＯＯＴＦＭＥＭ２４３が記憶する起動プログラムは、周辺デバイス２４５の初期化を行うプログラムが組み込まれている。ＢＯＯＴＦＭＥＭ２４３が記憶する起動プログラムは、ＧＰＩＯ２２２のレジスタに記憶されたＰｏｒｔ０、Ｐｏｒｔ１、Ｐｏｒｔ２及びＰｏｒｔ３の設定情報をＭＣＵ２４１によって読出し、ＭＣＵ２４１の起動要因が何であるか確認する処理を含む。なお、ＭＣＵ２４１の起動要因が何かによって、ＭＣＵ２４１の起動後の処理が変更される。

ＣＰＬＤ２４４は、バスによって、ＭＣＵ２４１と接続されている。ＣＰＬＤ２４４は、ＰｏｒｔＡｓｓｉｇｎＩｎｔｅｒｆａｃｅによって、ミッドプレーンコネクタ１５０及びミッドプレーンコネクタ２５０を介して、ＵＳＢスイッチ１２４と接続されている。ＣＰＬＤ２４４は、バスによって、ミッドプレーンコネクタ１５０及びミッドプレーンコネクタ２５０を介して、ＧＰＩＯ１２２のＰｏｒｔ３と接続されている。ＣＰＬＤ２４４は、ＭＣＵ２４１の動作状況を監視する回路であるウォッチドッグタイマを内蔵している。ＣＰＬＤ２４４は、ＭＣＵ２４１の起動時、又は運用中に、ＭＣＵ２４１からの応答が所定時間以上無かった場合、ＭＣＵ２４１に動作異常が発生したと判断する。ＣＰＬＤ２４４は、ＭＣＵ２４１に動作異常が発生したと判断した後、ＵＳＢスイッチ１２４及びＧＰＩＯ２２２のＰｏｒｔ３に対してＭＣＵ２４１のリセット信号又は割り込み（Ｎｏｎ−ＭａｓｋａｂｌｅＩｎｔｅｒｒｕｐｔ：ＮＭＩ）信号をアサートする。

周辺デバイス２４５は、ＮＩＣ、Ｈｕｂ、Ｉ２ＣＣｏｎｔｒｏｌｌｅｒ、ＤＲＡＭ、ＭＲＡＭ、Ｓｅｎｓｏｒ、ＬＥＤコントローラ及びＥ２ＰＲＯＭを含む。周辺デバイス２４５は、制御ユニット１００の周辺デバイス１４５と同様に、情報処理装置１０の管理及び制御を行う為に用いられるデバイスである。

ミッドプレーンコネクタ２５０は、制御ユニット２００と、情報処理装置１０及び制御ユニット１００との間を接続するコネクタである。ミッドプレーンコネクタ２５０は、制御ユニット２００を情報処理システム１０００のスロットに接続する際に、スロット位置に対応する信号が、情報処理システム１０００のＳｌｏｔ＃１から入力される。ミッドプレーンコネクタ２５０は、接続された制御ユニット２００に対して、制御ユニット２００が現用系になるか、又は予備系になるか識別する為の識別信号を、ＭＣＵ２４１に対して伝送する。

ＭＣＵ２４１は、第２電源回路２３０によって電源が投入された時、ＢＯＯＴＦＭＥＭ２４３に記憶されているＭＣＵ２４１の起動プログラムの読出しを行い、ＭＣＵ２４１の起動を行う。ＭＣＵ２４１は、ＭＣＵ２４１の起動時に、ＢＯＯＴＦＭＥＭ２４３に記憶されている周辺デバイス２４５の初期化を行うプログラムを実行し、周辺デバイス２４５の初期化を行う。ＭＣＵ２４１は、ＭＣＵ２４１の起動時に、ＢＯＯＴＦＭＥＭ２４３に記憶されているプログラムのうち、ＧＰＩＯ２２２のレジスタに記憶されたＰｏｒｔ０、Ｐｏｒｔ１、Ｐｏｒｔ２及びＰｏｒｔ３の設定情報をＭＣＵ２４１によって読み出す処理を実行する。ＭＣＵ２４１は、ＧＰＩＯ２２２のレジスタに記憶されたＰｏｒｔ０、Ｐｏｒｔ１、Ｐｏｒｔ２及びＰｏｒｔ３の設定情報から、ＭＣＵ２４１の起動要因が何であるか確認する。ＭＣＵ２４１は、ミッドプレーンコネクタ２５０から入力される識別信号に基づいて、制御ユニット１００が現用系か、又は予備系であるかを認識する。

また、ＭＣＵ２４１が制御不能になり、ＣＰＬＤ２４４のウォッチドッグタイマがＭＣＵ２４１からのハートビートを検出できずにタイムアウトする場合がある、この場合、ＣＰＬＤ２４４は、ＰｏｒｔＡｓｓｉｇｎＩｎｔｅｒｆａｃｅを介して、ＵＳＢスイッチ１２４のＰｏｒｔ１によるＭＣＵ２４１の接続から、Ｐｏｒｔ１によるＭＣＵ１４１による接続へ切換える。ＵＳＢスイッチ１２４のＰｏｒｔ０がＭＣＵ１４１に接続することによって、ＭＣＵ１４１は、ＵＳＢスイッチ１２４を介してＵＳＢメモリ１２３と接続可能になる。

図５は、本実施例における制御回路１２１の内部構成を説明する為の図である。図５において、図１〜図４で説明した構成と同様の構成には同一の符号を付し、説明を省略する。

図５に示すように、制御回路１２１は、排他的論理和回路１２１Ａ及び論理和回路１２１Ｂを有する。

排他的論理和回路１２１Ａは、端子Ｘ１、端子Ｘ２及び端子Ｘ３を有する。端子Ｘ１は、ＧＰＩＯ１２２のＰｏｒｔ０と接続する。端子Ｘ２は、ＧＰＩＯ１２２のＰｏｒｔ２及び制御ユニット２００のＧＰＩＯ２２２のＰｏｒｔ１と接続する。端子Ｘ３は、論理和回路１２１Ｂの端子Ｙ１と接続する。

論理和回路１２１Ｂは、端子Ｙ１、端子Ｙ２及び端子Ｙ３を有する。端子Ｙ１は、排他的論理和回路１２１Ａの端子Ｘ３と接続する。端子Ｙ２は、ＧＰＩＯ１２２のＰｏｒｔ３及び制御ユニット２００のＣＰＬＤ２４４と接続する。端子Ｙ３は、第２電源回路１３０と接続する。

なお、端子Ｘ１は、ＧＰＩＯ１２２のＰｏｒｔ０からＰＯＷＥＲ＿ＥＮＡＢＬＥ信号が入力される。ＰＯＷＥＲ＿ＥＮＡＢＬＥ信号は、制御ユニット１００の第２電源回路１３０の有効信号をアサートするために出力される信号である。信号のアサートとは、信号をハイ（Ｈｉｇｈ）レベルにすることを言う。端子Ｘ２は、制御ユニット２００のＧＰＩＯ２２２からＯＴＨＥＲ＿ＥＮＡＢＬＥ信号が入力される。ＯＴＨＥＲ＿ＥＮＡＢＬＥ信号は、制御ユニット２００にエラーが発生した時に、制御ユニット２００から、制御ユニット１００の第２電源回路１３０の電源をＯＮするために出力される信号である。端子Ｙ２は、制御ユニット２００のＣＰＬＤ２４４からＷＤＴ＿ＥＮＡＢＬＥ信号が入力される。ＷＤＴ＿ＥＮＡＢＬＥ信号は、制御ユニット２００のＣＰＬＤ２４４に内蔵されているウォッチドッグタイマから、制御ユニット１００の第２電源回路１３０の電源をＯＮするために出力される信号である。端子Ｙ３は、制御ユニット１００の第２電源回路１３０に対して、ＰＯＷＥＲ＿ＯＮ信号が出力される。ＰＯＷＥＲ＿ＯＮ信号は、制御ユニット１００の第２電源回路１３０の電源をＯＮするために出力される信号である。

図６は、本実施例における制御回路１２１の排他的論理和回路１２１Ａの真理値表を説明する為の図である。図６の真理値表は、排他的論理和回路１２１Ａの入出力の関係全てを真理値で表した表である。

図６に示すように、端子Ｘ１及び端子Ｘ２に「０」が入力された時、端子Ｘ３から「０」が出力される。また、端子Ｘ１に「０」、端子Ｘ２に「１」が入力された時、端子Ｘ３から「１」が出力される。また、端子Ｘ１に「１」、端子Ｘ２に「０」が入力された時、端子Ｘ３から「１」が出力される。また、端子Ｘ１に「１」、端子Ｘ２に「１」が入力された時、端子Ｘ３から「０」が出力される。

図７は、本実施例における制御ユニット１００のＧＰＩＯ１２２の信号と、ＧＰＩＯ１２２に記憶されるレジスタ値との関係を説明する為の図である。ＧＰＩＯ１２２は、ＭＣＵ１４１からの指示に基づいて、ＧＰＩＯ１２２に内蔵されているＰｏｒｔ０、Ｐｏｒｔ１、Ｐｏｒｔ２及びＰｏｒｔ３の設定を変更する。

ＧＰＩＯ１２２のＰｏｒｔ０から出力される信号は、制御回路１２１に出力されるＰＯＷＥＲ＿ＥＮＡＢＬＥ信号に相当する。ＧＰＩＯ１２２のＰｏｒｔ０のレジスタ値が「１」に設定されているとき、ＧＰＩＯ１２２のＰｏｒｔ０から、制御ユニット１００の第２電源回路１３０の電源をＯＮする信号が出力される。ＧＰＩＯ１２２のＰｏｒｔ０のレジスタ値が「０」に設定されているとき、ＧＰＩＯ１２２のＰｏｒｔ０から、制御ユニット１００の第２電源回路１３０の電源をＯＦＦする信号が出力される。

ＧＰＩＯ１２２のＰｏｒｔ１から出力される信号は、制御ユニット２００の制御回路２２１に対して出力されるＯＴＨＥＲ＿ＥＮＡＢＬＥ信号に相当する。ＧＰＩＯ１２２のＰｏｒｔ１のレジスタ値が「０」に設定されているとき、エラー無しの通常状態を示すＮｏｒｍａｌ信号が、ＧＰＩＯ１２２のＰｏｒｔ１から制御ユニット２００の制御回路２２１に対して出力される。ＧＰＩＯ１２２のＰｏｒｔ１のレジスタ値が「１」に設定されているとき、制御ユニット１００にエラーが発生したため、制御ユニット２００の第２電源回路１３０の電源をＯＮすることを示すＥｒｒｏｒ信号が、ＧＰＩＯ１２２のＰｏｒｔ１から制御ユニット２００の制御回路２２１に対して出力される。

ＧＰＩＯ１２２のＰｏｒｔ２に入力される信号は、制御ユニット２００のＧＰＩＯ２２２のＰｏｒｔ１から入力されるＯＴＨＥＲ＿ＥＮＡＢＬＥ信号に相当する。ＧＰＩＯ１２２のＰｏｒｔ２のレジスタ値が「０」に設定されているとき、エラー無しの通常状態を示すＮｏｒｍａｌ信号がＧＰＩＯ２２２のＰｏｒｔ１からＧＰＩＯ１２２のＰｏｒｔ２に入力されたことを示す。ＧＰＩＯ１２２のＰｏｒｔ２のレジスタ値が「１」に設定されているとき、制御ユニット２００が現用系として動作する場合に制御ユニット１００にエラーが発生したため、制御ユニット１００の第２電源回路１３０の電源がＯＮされたことを示すＥｒｒｏｒ信号がＧＰＩＯ２２２のＰｏｒｔ１からＧＰＩＯ１２２のＰｏｒｔ２に入力されたことを示す。

ＧＰＩＯ１２２のＰｏｒｔ３に入力される信号は、制御ユニット２００のＣＤＬＤ２４４から入力されるＷＤＴ＿ＥＮＡＢＬＥ信号に相当する。ＧＰＩＯ１２２のＰｏｒｔ３のレジスタ値が「０」に設定されているとき、エラー無しの通常状態を示すＮｏｒｍａｌ信号が、制御ユニット２００のＣＤＬＤ２４４からＧＰＩＯ１２２のＰｏｒｔ３に入力されたことを示す。ＧＰＩＯ１２２のＰｏｒｔ３のレジスタ値が「１」に設定されているとき、制御ユニット２００が現用系として動作する場合に制御ユニット２００にエラーが発生したため、制御ユニット１００の第２電源回路１３０の電源がＯＮされたことを示すＥｒｒｏｒ信号が、制御ユニット２００のＣＤＬＤ２４４からＧＰＩＯ１２２のＰｏｒｔ３に入力されたことを示す。

図８は、本実施例における制御ユニット１００及び制御ユニット２００の通常運用時の処理を示すシーケンス図である。図８において、図１〜図７で説明した構成と同様の構成には同一の符号を付し、説明を省略する。なお、本実施例において、制御ユニット１００は現用系として動作する。制御ユニット２００は予備系として動作する。

図８に示すように、制御ユニット１００は、装置主電源がＯＮされると（ＯＰ１）、制御ユニット１００の第１電源回路１１０に電源が投入される（ＯＰ２）。第１電源回路１１０は、第１電源系デバイス１２０に電源を投入する。次いで、ＧＰＩＯ１２２のＰｏｒｔ０から出力されるＰＯＷＥＲ＿ＥＮＡＢＬＥ信号に「Ｈｉｇｈ」（１）がアサートされる（ＯＰ２）。次いで、制御ユニット１００の第２電源回路１３０に電源が投入される（ＯＰ２）。第２電源回路１３０は、第２電源系デバイス１４０に電源を投入する。ＧＰＩＯ１２２のレジスタ値は、ＰＯＷＥＲ＿ＥＮＡＢＬＥ：１、ＯＴＨＥＲ＿ＥＮＡＢＬＥ：０、ＷＤＴ＿ＥＮＡＢＬＥ：０及びＰＯＷＥＲ＿ＯＮ：１である。

制御ユニット１００のＭＣＵ１４１は、ＢＯＯＴＦＭＥＭ１４３に記憶されている起動プログラムを読み出す（ＯＰ３）。ＭＣＵ１４１は、周辺デバイス１４５を初期化する（ＯＰ３）。

ＭＣＵ１４１は、ミッドプレーンコネクタ１５０から入力されているＳｌｏｔ＃０識別信号により、制御ユニット１００が現用系であることを認識する（ＯＰ４）。

ＭＣＵ１４１は、制御ユニット１００のＵＳＢスイッチ１２４のアップストリーム側のポート設定をＰｏｒｔ０に設定する（ＯＰ５）。即ち、ＭＣＵ１４１は、ＵＳＢスイッチ１２４からＭＣＵ１４１に向かう側のポート設定をＰｏｒｔ０に設定する（ＯＰ５）。

ＭＣＵ１４１は、制御ユニット１００のＵＳＢメモリ１２３及び制御ユニット２００のＵＳＢメモリ２２３に対して、データ及びプログラムの二重化書込みを開始する（ＯＰ６）。次いで、制御ユニット１００は、通常運用業務に移行する（ＯＰ７）。通常運用業務とは、制御ユニット１００が現用系として動作し、制御ユニット２００が予備系として動作する運用業務を示す。

制御ユニット２００は、装置主電源がＯＮされると（ＯＰ８）、制御ユニット２００の第１電源回路２１０に電源が投入される（ＯＰ９）。第１電源回路２１０は、第１電源系デバイス２２０に電源を投入する。次いで、ＧＰＩＯ２２２のＰｏｒｔ０から出力されるＰＯＷＥＲ＿ＥＮＡＢＬＥ信号に「Ｈｉｇｈ」（１）がアサートされる（ＯＰ９）。次いで、制御ユニット２００の第２電源回路２３０に電源が投入される（ＯＰ９）。第２電源回路２３０は、第２電源系デバイス２４０に電源を投入する。

制御ユニット２００のＭＣＵ２４１は、ＢＯＯＴＦＭＥＭ２４３に記憶されている起動プログラムを読み出して起動する（ＯＰ１０）。ＭＣＵ２４１は、周辺デバイス２４５を初期化する（ＯＰ１０）。

ＭＣＵ２４１は、ミッドプレーンコネクタ２５０から入力されているＳｌｏｔ＃１識別信号により、制御ユニット２００が予備系であることを認識する（ＯＰ１１）。

ＭＣＵ２４１は、制御ユニット２００のＵＳＢスイッチ２２４のアップストリーム側のポート設定をＰｏｒｔ１に設定する（ＯＰ１２）。即ち、ＭＣＵ２４１は、ＵＳＢスイッチ２２４からＭＣＵ２４１に向かう側のポート設定をＰｏｒｔ１に設定する（ＯＰ１２）。

ＭＣＵ２４１は、Ｉ２Ｃを介してＧＰＩＯ２２２を制御し、ＧＰＩＯ２２２のＰｏｒｔ０から出力されるＰＯＷＥＲ＿ＥＮ信号に、「Ｌｏｗ」（０）をアサートする（ＯＰ１３）。

第２電源回路２３０は、「Ｌｏｗ」（０）がアサートされたＰＯＷＥＲ＿ＥＮ信号が入力されると、第２電源回路２３０がＯＦＦされる。そのため、第２電源系デバイス２４０の電源がＯＦＦされる（ＯＰ１４）。ＧＰＩＯ２２２のレジスタ値は、ＰＯＷＥＲ＿ＥＮＡＢＬＥ：０、ＯＴＨＥＲ＿ＥＮＡＢＬＥ：０、ＷＤＴ＿ＥＮＡＢＬＥ：０及びＰＯＷＥＲ＿ＯＮ：０である。

図９〜図１０は、本実施例における制御ユニット１００の障害発生時の処理を示すシーケンス図である。図９のＡに示す処理は図１０のＡに続いている。図９〜図１０において、図１〜図８で説明した構成と同様の構成には同一の符号を付し、説明を省略する。なお、本実施例において、制御ユニット１００は現用系として動作する。制御ユニット２００は予備系として動作する。

図９に示すように、制御ユニット１００における障害の発生が検出されると（ＯＰ２１）、ＣＰＬＤ１４４は、ＣＰＬＤ１４４に内蔵されているウォッチドッグタイマを用いて、ＭＣＵ１４１が制御不能に陥っているか判断する（ＯＰ２２）。具体的には、ＣＰＬＤ１４４は、ＭＣＵ１４１の起動時、又は運用中に、ＭＣＵ１４１からの応答が所定時間以上無かった場合、ＭＣＵ１４１に動作異常が発生したと判断する。

ＭＣＵ１４１が制御不能に陥っていない場合（ＯＰ２２Ｎ）、ＭＣＵ１４１は、ＵＳＢメモリ１２３に記憶されているファームウェアを読み出して、制御ユニット１００のエラーを検出する（ＯＰ２３）。

ＭＣＵ１４１が制御不能に陥っている場合（ＯＰ２２Ｙ）、制御ユニット１００のＣＰＬＤ１４４は、制御ユニット２００の第２電源回路２３０の電源をＯＮする（ＯＰ２７）。具体的には、ＭＣＵ１４１に動作異常が発生し、ＣＰＬＤ１４４のウォッチドッグタイマがＭＣＵ１４１からのハートビートを検出できずにタイムアウトした後の処理として、ＣＰＬＤ１４４が制御ユニット２００の電源をＯＮするための信号（ＷＤＴ＿ＥＮＡＢＬＥ）をアサートする。ＭＣＵ１４１は制御不能のため、制御ユニット２００の第２電源回路２３０及び第２電源系デバイス２４０に対する電源投入は、ＣＰＬＤ１４４によって行われる。

ＭＣＵ１４１が制御不能に陥っている場合（ＯＰ２２Ｙ）の、制御ユニット２００の第２電源回路２３０及び第２電源系デバイス２４０に対する電源投入の処理を説明する。最初に、ＣＰＬＤ１４４は、制御ユニット２００の制御回路２２１に対して出力されるＷＤＴ＿ＥＮＡＢＬＥ信号に「Ｈｉｇｈ」（１）がアサートされる。次いで、制御回路２２１から第２電源回路２３０に対して出力されるＰＯＷＥＲ＿ＯＮ信号に「Ｈｉｇｈ」（１）がアサートされる。そのため、制御ユニット２００の第２電源回路２３０に電源が投入される。ＧＰＩＯ２２２のレジスタ値は、ＰＯＷＥＲ＿ＥＮＡＢＬＥ：０、ＯＴＨＥＲ＿ＥＮＡＢＬＥ：０、ＷＤＴ＿ＥＮＡＢＬＥ：１及びＰＯＷＥＲ＿ＯＮ：１である。

ＭＣＵ１４１は、制御ユニット１００のエラーを検出した後（ＯＰ２３）、ＵＳＢメモリ１２３に記憶されているファームウェアを読み出して、制御ユニット１００の障害箇所を特定する（ＯＰ２４）。次いで、ＭＣＵ１４１は、特定された制御ユニット１００の障害箇所を、ＵＳＢメモリ１２３、及び、ＵＳＢメモリ１２３と２重化されているＵＳＢメモリ２２３に記録する（ＯＰ２４）。次いで、ＭＣＵ１４１は、制御ユニット１００のＧＰＩＯ１２２を制御して、制御ユニット２００の第２電源系デバイス２４０の電源をＯＮする（ＯＰ２５）。具体的には、ＧＰＩＯ１２２のＰｏｒｔ１から、制御ユニット２００の制御回路２２１に対して出力されるＯＴＨＥＲ＿ＥＮＡＢＬＥ信号に「Ｈｉｇｈ」（１）がアサートされる。次いで、制御ユニット２００の第２電源回路２３０に電源がＯＮされる（ＯＰ２５）。ＧＰＩＯ１２２のレジスタ値は、ＰＯＷＥＲ＿ＥＮＡＢＬＥ：０、ＯＴＨＥＲ＿ＥＮＡＢＬＥ：１、ＷＤＴ＿ＥＮＡＢＬＥ：０及びＰＯＷＥＲ＿ＯＮ：１である。

ＭＣＵ１４１は、ＰｏｒｔＡｓｓｉｇｎＩｎｔｅｒｆａｃｅ経由で制御ユニット２００のＵＳＢスイッチ２２４にアクセスしてＵＳＢスイッチ２２４の設定を変更する（ＯＰ２６）。ＵＳＢスイッチ２２４の設定変更後、制御ユニット２００のＭＣＵ２４１は、ＵＳＢメモリ２２３にアクセス可能となる（ＯＰ２６）。具体的には、ＭＣＵ１４１は、ＵＳＢスイッチ２２４のＰｏｒｔ１をＰｏｒｔ０に設定する。

なお、ＣＰＬＤ１４４は、制御ユニット２００の第２電源回路２３０の電源をＯＮする（ＯＰ２７）。次いで、ＣＰＬＤ１４４は、ＰｏｒｔＡｓｓｉｇｎＩｎｔｅｒｆａｃｅ経由で制御ユニット２００のＵＳＢスイッチ２２４にアクセスしてＵＳＢスイッチ２２４の設定を変更する（ＯＰ２８）。即ち、ＣＰＬＤ１４４は、第１の制御部であるＭＣＵ１４１の異常を検出し、ＵＳＢスイッチ２２４にアクセスしてＵＳＢスイッチ２２４の設定を変更する。ＵＳＢスイッチ２２４の設定変更後、制御ユニット２００のＭＣＵ２４１は、ＵＳＢメモリ２２３にアクセス可能となる（ＯＰ２８）。具体的には、ＣＰＬＤ１４４は、ＵＳＢスイッチ２２４のＰｏｒｔ１をＰｏｒｔ０に設定する。

次いで、制御ユニット２００のＭＣＵ２４１は、ＢＯＯＴＦＭＥＭ２４３に記憶されている起動プログラムを読み出して起動する（ＯＰ３１）。ＭＣＵ２４１は、ＧＰＩＯ２２２のレジスタ値であるＰｏｒｔ０、Ｐｏｒｔ１、Ｐｏｒｔ２及びＰｏｒｔ３を読み出し、ＭＣＵ２４１の起動要因を確認する。

ＭＣＵ１４１が制御不能に陥っていない時（ＯＰ２２Ｎ）にＭＣＵ２４１が起動した場合、ＧＰＩＯ１２２のＰｏｒｔ１から、ＧＰＩＯ２２２のＰｏｒｔ２に対して出力されるＯＴＨＥＲ＿ＥＮＡＢＬＥ信号に「Ｈｉｇｈ」（１）がアサートされている。そのため、ＧＰＩＯ２２２のレジスタのＰｏｒｔ２に、「Ｈｉｇｈ」（１）が設定されている。ＧＰＩＯ２２２のレジスタのＰｏｒｔ０、Ｐｏｒｔ１及びＰｏｒｔ３は、「Ｌｏｗ」（０）が設定されている。

一方、ＭＣＵ１４１が制御不能に陥っている時（ＯＰ２２Ｙ）にＭＣＵ２４１が起動した場合について説明する。ＭＣＵ２４１は、起動プログラムを読み出して起動する際に（ＯＰ３１）、ＧＰＩＯ２２２のレジスタのＰｏｒｔ０、Ｐｏｒｔ１、Ｐｏｒｔ２及びＰｏｒｔ３を読み出し、ＭＣＵ１４１の起動要因を確認する。この場合、ＣＰＬＤ１４４からＧＰＩＯ２２２に出力されるＷＤＴ＿ＥＮＡＢＬＥに「Ｈｉｇｈ」（１）がアサートされている。そのため、ＧＰＩＯ２２２のレジスタのＰｏｒｔ３に、「Ｈｉｇｈ」（１）が設定されている。ＧＰＩＯ２２２のレジスタのＰｏｒｔ０、Ｐｏｒｔ１及びＰｏｒｔ２は、「Ｌｏｗ」（０）が設定されている。

ＭＣＵ２４１は、ＧＰＩＯ２２２のレジスタＰｏｒｔ３に「Ｈｉｇｈ」（１）が設定されていることを確認した後、Ｉ２Ｃを介してＧＰＩＯ２２２を制御し、制御回路２２１から第２電源回路２３０に対してＰＯＷＥＲ＿ＥＮＡＢＬＥ信号をアサートする。ＰＯＷＥＲ＿ＥＮＡＢＬＥ信号をアサートすることによって、ＣＰＬＤ１４４からのＷＤＴ＿ＥＮＡＢＬＥ信号がネゲートされても、第２電源回路２３０の電源が切断されない。そのため、第２電源回路２３０の電源は、ＯＮの状態に維持される。第２電源回路２３０の電源は、ＯＮの状態に維持されるため、第２電源系デバイス２４０に電源を供給できる。信号のネゲートとは、信号を無効にすることを言う。

ＭＣＵ２４１は、ＢＯＯＴＦＭＥＭ２４３に記憶されている起動プログラムを読み出して起動した後（ＯＰ３１）、ＧＰＩＯ２２２のレジスタ値及びＵＳＢメモリ２２３に記録されている制御ユニット１００の故障要因を記録したログを読み出す（ＯＰ３２）。ＭＣＵ２４１は、制御ユニット１００の故障要因を記録したログから、制御ユニット１００の故障要因を特定する（ＯＰ３２）。

ＭＣＵ２４１は、制御ユニット２００のＧＰＩＯ２２２を制御し、故障した制御ユニット１００の第２電源回路１３０の電源をＯＦＦする（ＯＰ３３）。即ち、第２の制御部であるＭＣＵ２４１は、ＭＣＵ２４１に起動指示が出力された後、現用系処理装置である制御ユニット１００の起動制御部である制御回路１２１に対して、第１の制御部の電源である第２電源回路１３０を切断する指示を出力する。具体的には、ＭＣＵ２４１は、Ｉ２Ｃを介してＧＰＩＯ２２２のＰｏｒｔ１から制御ユニット１００のＧＰＩＯ１２２のＰｏｒｔ２に対して出力されるＯＴＨＥＲ＿ＥＮＡＢＬＥ信号の「Ｈｉｇｈ」（１）をアサートする。ＧＰＩＯ１２２のＰｏｒｔ０から出力されるＰＯＷＥＲ＿ＯＮ信号は、「Ｌｏｗ」（０）がアサートされる。その結果、制御ユニット１００の第２電源回路１３０がＯＦＦされる（ＯＰ３３）。制御ユニット１００の第２電源回路１３０の電源が切断されるため、第２電源系デバイス１４０の電源がＯＦＦされる（ＯＰ３４）。

故障した制御ユニット１００の第２電源回路１３０の電源がＯＦＦされた後、予備系の制御ユニット２００が現用系となる。現用系となった制御ユニット２００は、制御対象ユニット群である情報処理装置１０のＣＰＵ１１、メモリ１２、ＰＳＵ１３、ファンユニット１４及び通信インタフェース１５の監視及び制御を開始する（ＯＰ３５）。

本実施例における情報処理システム１０００を用いることで、制御ユニット２００の第２電源系デバイス２４０の電源が切断されるため、予備系である制御ユニット２００の消費電力を削減できる。本実施例における制御ユニット２００を用いると、現用系の制御ユニット１００と比較して、約９０％の消費電力を削減できる。

本実施例に開示の技術によれば、現用系処理装置である制御ユニット１００が故障した時に、外部からの起動指示に従い、予備系の制御部であるＭＣＵ２４１の電源である第２電源回路２３０を投入する。そのため、常時、予備系の電源である第２電源回路２３０を投入しておくことなく、現用系で使用していたソフトウエア１２３Ａの整合性を取ることが可能になる。そのため、情報処理システム１０００全体の省電力化を図ることができる。

１０情報処理装置
１１ＣＰＵ
１２メモリ
１３ＰＳＵ
１４ファンユニット
１５通信インタフェース
１６バス
１００、２００制御ユニット
１１０、２１０第１電源回路
１２０、２２０第１電源系デバイス
１２１、２２１制御回路
１２１Ａ排他的論理和回路
１２１Ｂ論理和回路
１２２、２２２ＧＰＩＯ
１２３、２２３ＵＳＢメモリ
１２４、２２４ＵＳＢスイッチ
１３０、２３０第２電源回路
１４０、２４０第２電源系デバイス
１４１、２４１ＭＣＵ
１４３、２４３ＢＯＯＴＦＭＥＭ
１４４、２４４ＣＰＬＤ
１４５、２４５周辺デバイス
１５０、２５０ミッドプレーンコネクタ
１６０、２６０バス
５００ネットワーク
１０００情報処理システム

Claims

第１のソフトウエアを記憶する第１メモリを有する第１処理装置、及び、前記第１処理装置と接続され、且つ前記第１のソフトウエアと同一の第２のソフトウエアを記憶する第２メモリを有する第２処理装置を有する情報処理システムであって、
前記第１メモリおよび前記第２メモリには電源が常時投入され、
前記第１処理装置は、
前記第１メモリに記憶された前記第１のソフトウエアを処理するとともに、前記第１メモリに記憶されている前記第１のソフトウエアに更新の指示があった場合、前記第１メモリに記憶されているソフトウエアの更新を行なうとともに前記第２メモリに記憶されているソフトウエアの更新も行なう第１の制御部を有し、
前記第２処理装置は、
前記第２メモリに記憶された前記第２のソフトウエアを処理する第２の制御部と、
前記第１処理装置の異常が検出された場合、外部からの起動指示に従い、前記第２の制御部に電源を投入する電源部と、
を有する情報処理システム。
前記第２の制御部は、前記電源部からの電源の投入に従い、前記第１処理装置の電源部に対して、前記第１の制御部の電源を切断する指示を出力することを特徴とする請求項１記載の情報処理システム。
前記第１処理装置の異常が検出され、且つ前記第１の制御部が前記第１メモリに記憶された前記第１のソフトウエアを処理可能である場合、前記第１の制御部は、前記第２処理装置の電源部に対し、前記第２の制御部に電源を投入する指示を出力することを特徴とする請求項１又は請求項２記載の情報処理システム。
第１のソフトウエアを記憶する第１メモリを有する第１処理装置、及び、前記第１処理装置と接続され、且つ前記第１のソフトウエアと同一の第２のソフトウエアを記憶する第２メモリを有する第２処理装置を有する情報処理システムの処理方法であって、
前記第１メモリおよび前記第２メモリには電源が常時投入され、
前記第１処理装置は、
前記第１メモリに記憶された前記第１のソフトウエアを処理し、
前記第１メモリに記憶されている前記第１のソフトウエアのいずれかに更新の指示があった場合、前記第１メモリに記憶されている、変更指示があったソフトウエアの更新を行なうとともに前記第２メモリに記憶されているソフトウエアの更新も行ない、
前記第２処理装置は、
前記第１処理装置の異常が検出された場合、外部からの起動指示に伴い、前記第２メモリに記憶された前記第２のソフトウエアを処理し、
前記第１処理装置の異常が検出された場合、外部からの起動指示に従い、前記第２の制御部に電源を投入することを特徴とする情報処理システムの処理方法。
前記第２処理装置の制御部は、前記第２処理装置の電源部からの電源の投入に伴い、前記第１処理装置の電源部に対して、前記第１の制御部の電源を切断する指示を出力することを特徴とする請求項４記載の情報処理システムの処理方法。
前記第１処理装置の異常が検出され、且つ前記第１処理装置の制御部が前記第１メモリに記憶された前記第１のソフトウエアの処理が可能である場合、前記第１処理装置の前記制御部は、前記第２処理装置の電源部に対し、前記第２処理部の制御部に電源を投入する指示を出力することを特徴とする請求項４又は請求項５記載の情報処理システムの処理方法。
前記第１処理装置は現用系処理装置であり、前記第２処理装置は予備系処理装置であることを特徴とする請求項１乃至３の何れか一項に記載の情報処理システム。
前記第１メモリ及び前記第２メモリは不揮発性メモリであることを特徴とする請求項１乃至３又は請求項７の何れか一項に記載の情報処理システム。
前記第１処理装置は現用系処理装置であり、前記第２処理装置は予備系処理装置であることを特徴とする請求項４乃至６の何れか一項に記載の情報処理システムの処理方法。
前記第１メモリ及び前記第２メモリは不揮発性メモリであることを特徴とする請求項４乃至６又は請求項９の何れか一項に記載の情報処理システムの処理方法。