JPWO2010122732A1 - サージ吸収素子 - Google Patents

Abstract

サージ吸収素子は、第１電極と、第２電極と、セラミック層とを有する。第２電極は第１電極に対向して設けられている。セラミック層は電圧非直線性特性を示す複数の結晶粒子で構成された多結晶体組織を有し、少なくとも一部が第１電極と第２電極に接している。セラミック層は内部に空隙を有し、この空隙における複数の結晶粒子の表出表面で表面放電を発現することで、第１電極と第２電極との間が通電される。

Description

本発明は電圧非直線性特性を示すセラミック層を有するサージ吸収素子に関する。

ＩＣやＬＳＩ等の半導体デバイスは静電気放電（以下、ＥＳＤと称する）により破壊や特性低下が起こる。特に最近の半導体デバイスでは動作の高速化に伴い配線パターンが微細になっており、ＥＳＤに対する対策が重要になっている。このようなＥＳＤ対策として、半導体デバイスの入出力端子のラインとグランドとの間にサージ吸収素子が取り付けられている。サージ吸収素子は静電気放電による高電圧（以下、ＥＳＤ電圧と称する）のサージをバイパスさせて半導体デバイスを保護することができる。

図１１に示すようにサージ吸収素子は、セラミック層４１と、１対の内部電極４２、４３と、セラミック絶縁体４４と、外部電極４５、４６とを有する。バリスタ特性を有するセラミック層４１はＺｎＯを主成分とする。内部電極４２、４３は互いに対向し、セラミック層４１を挟み込んでいる。このようにしてバリスタ部が設けられている。セラミック絶縁体４４はバリスタ部を被覆している。外部電極４５、４６はセラミック絶縁体４４の両端に形成されている。内部電極４２、４３の一端はそれぞれセラミック絶縁体４４の両端から露出し、外部電極４５、４６にそれぞれ電気的に接続されている。このようなサージ吸収素子は例えば、特許文献１に開示されている。

従来のサージ吸収素子を特に高速信号ラインに用いる場合、セラミック層４１の静電容量成分によって高速信号の波形歪み等の品質劣化を引き起こす。そのためＥＳＤ対策には極めて小さい静電容量のサージ吸収素子が用いられている。

サージ吸収素子の静電容量を小さくするためには、内部電極４２、４３がセラミック層４１を介して互いに重なり合う領域を小さくする必要がある。このようにすると、静電気放電等の高電圧のサージが印加された場合、内部電極４２、４３が重なり合う領域での面積当りの電流密度が高くなる。そのため、バリスタ特性の低下やセラミック層４１の破壊が生じ、抑制電圧の低電圧化が難しく、また静電気への耐性が低下する。

特開平１１−３８０９号公報

本発明は、抑制電圧を低下したサージ吸収素子である。本発明のサージ吸収素子は、第１電極と、第２電極と、セラミック層とを有する。第２電極は第１電極に対向して設けられている。セラミック層は電圧非直線性特性を示す複数の結晶粒子で構成された多結晶体組織を有し、少なくとも一部が第１電極と第２電極に接している。セラミック層は内部に空隙を有し、この空隙における複数の結晶粒子の表出表面で表面放電を発現することで、第１電極と第２電極との間が通電される。この構成により抑制電圧を低くすることができる。

図１は本発明の実施の形態におけるサージ吸収素子の断面図である。 図２は図１に示すサージ吸収素子の製造に用いるセラミックグリーン体の透視図である。 図３は図１に示すサージ吸収素子の製造手順を示す斜視図である。 図４は本発明の実施の形態における他のサージ吸収素子の断面図である。 図５は抑制電圧の測定方法を示す模式図である。 図６は本発明の実施の形態におけるサージ吸収素子と比較するための他のサージ吸収素子の断面図である。 図７Ａは静電気放電イミュニティ試験におけるサージ吸収素子がない場合のパルス波形図である。 図７Ｂは本発明の実施の形態におけるサージ吸収素子を用いた静電気放電イミュニティ試験におけるパルス波形図である。 図８は本発明の実施の形態における他のサージ吸収素子を用いた静電気放電イミュニティ試験におけるパルス波形図である。 図９は本発明の実施の形態におけるサージ吸収素子と比較するための他のサージ吸収素子を用いた静電気放電イミュニティ試験におけるパルス波形図である。 図１０は本発明の実施の形態における他のサージ吸収素子の断面図である。 図１１は従来のサージ吸収素子の断面図である。

図１は本発明の実施の形態におけるサージ吸収素子の断面図である。サージ吸収素子１０は、外部電極２２、２３をセラミック積層体２１の両端部の表面に設けたセラミック積層電子部品である。

セラミック積層体２１には外層となるセラミック絶縁体２０が設けられている。セラミック絶縁体２０の内部にはセラミック層１１と、第１電極である電極１２と、第２電極である電極１３とが設けられている。略一定厚みのセラミック層１１は電圧非直線性特性を示す。内部電極である電極１２、１３の少なくとも一部はセラミック層１１に接している。電極１３は電極１２に対向して設けられている。

セラミック層１１と電極１２、１３とは積層されてバリスタ部１８を形成しており、バリスタ部１８はセラミック積層体２１に埋め込まれている。電極１２、１３は略一定厚みを有するシート状の薄膜であり、ＰｄやＡｇ−Ｐｄ合金又はＰｔの金属材料が好適に用いられる。電極１２、１３はセラミック層１１からセラミック積層体２１の対向する２つの端面に向かってそれぞれ引き出され、セラミック積層体２１の端面で外部電極２２、２３とそれぞれ電気的に接続されている。

シート状の電極１２の主面１２Ａ、電極１３の主面１３Ａの少なくとも一部は積層方向においてセラミック層１１を挟み込んでいる。電極１２と電極１３とが互いに重なり合う領域を以降、ギャップ領域１７と称する。ギャップ領域１７における電極１２、１３はセラミック層１１の積層面に当接し、電極１２、１３間は所定間隔で略平行に設けられている。このようにサージ吸収素子１０は電極１２、１３と、セラミック層１１とを有し、セラミック層１１の少なくとも一部は電極１２、１３に接している。

サージ吸収素子１０の公称外形寸法が長さ２．０ｍｍ×幅１．２５ｍｍ×高さ１．２５ｍｍ以下である場合、ギャップ領域１７における電極１２、１３間の間隔は２μｍ〜５０μｍとすることが好ましい。すなわちセラミック層１１の厚みは２μｍ〜５０μｍとすることが好ましい。このような小形・薄型のチップサージ吸収素子で良好なサージ吸収特性を実現することができる。また電極１２、１３の厚みは３μｍ以上とすることが好ましい。このような厚さとすることにより放電による電極１２、１３の焼失を防止し静電気への耐性を向上することができる。

セラミック層１１は電圧に依存する非直線抵抗組成物であるバリスタ材料からなる。具体的には電圧非直線性特性を示す複数の結晶粒子で構成された多結晶体組織を有する。このような結晶粒子は例えばＺｎＯを主成分とする。複数の結晶粒子で構成された多結晶体組織は電極１２、１３間で連接する構造を有している。

またセラミック層１１は内部に空隙１４を有する多孔質構造である。ＥＳＤ電圧が印加されると電極１２、１３における空隙１４と接触する部分が放電の起点となってセラミック層１１の内部の空隙１４内に放電が発現しＥＳＤのサージ電流の通電経路が形成されると考えられる。より詳細には、セラミック層１１の内部の通電経路は、バリスタ材料の結晶粒子における空隙１４に接する表面を、結晶粒界を介して伝わる表面放電が発現することによって形成されると考えられる。すなわち、空隙１４における結晶粒子の表出表面２４で表面放電を発現することで電極１２と電極１３との間が通電されると考えられる。この表面放電によって気体放電に比べ低いＥＳＤ電圧からＥＳＤ吸収が生じて抑制電圧を低電圧にすることができると考えられる。

バリスタ材料はＺｎＯの他に副成分としてＳｒ、Ｃａ、Ｂａ、Ｃｏ、Ｃｒ、Ｍｎ、Ａｌ等のＺｎＯの融点以上を有する元素を含有することが好ましく、熱的安定性に優れ静電気への耐性が向上する。なおセラミック絶縁体２０の比誘電率はセラミック層１１より小さいことが好ましい。これによりサージ吸収素子１０の浮遊容量を低減でき静電容量を小さくすることができる。

上述のようにセラミック層１１の内部で、空隙１４における結晶粒子の表出表面２４で表面放電を発現するためには、具体的には次の条件を満たす必要がある。

まずセラミック層１１の空隙率が２５体積％以上、９２体積％以下であるか、あるいは空隙１４は電極１２、１３間を連通する貫通空隙を含むかの少なくともいずれかを満たす。

セラミック層１１の空隙率が２５体積％以上、９２体積％以下であれば、ＥＳＤ電圧が印加されたときの抑制電圧が低くなり、結晶粒子の表出表面２４で表面放電を発現しやすくなると考えられる。ここで空隙率はセラミック層１１の体積に占める空隙１４の体積総和の割合を示す。

一般的なサージ吸収素子では、バリスタ材料の空隙率は約１０体積％、もしくはそれ以下である。これに対しセラミック層１１の空隙率は２５体積％〜９２体積％と高い。そのためＥＳＤによりバリスタ材料が劣化して低抵抗化しても、この劣化の拡大が生じ難くなる。その結果、上記一般的なサージ吸収素子に比べて静電気への耐性が向上する。なおセラミック層１１の空隙率はより好ましくは５５体積％以上、９２体積％以下であり、さらに好ましくは６４体積％以上、８７体積％以下である。このように空隙率の範囲を限定すると抑制電圧を著しく低電圧にでき、さらに静電気への耐性を高めることができる。なお、空隙率が９２体積％を超えるとセラミック層１１の多結晶体組織を電極１２、１３間で連接させることが困難になりセラミック層１１の内部で表面放電による通電経路が形成できない。

空隙１４が電極１２、１３間を連通する貫通空隙を含む場合、電極１２、１３間で連続した表面放電が生じ易く抑制電圧を著しく低くできる。また表面放電によりバリスタ材料への電気的負荷が低減されてＥＳＤ電圧によるバリスタ材料の組織破損が生じにくくなる。そのため静電気への耐性が向上する。

電極１２、１３間を連通する貫通空隙は、空孔同士が立体的に交錯して繋がっている３次元網目構造、直線状または屈曲状の貫通孔の少なくとも何れかを有している。

なお電極１２、１３間を連通する空隙１４がない場合、セラミック層１１の内部の近接する２つの空隙１４の間のバリスタ材料を電気的印加により破壊し除去して、これらの空隙１４間に貫通孔を形成する。あるいは空隙１４の間のバリスタ材料を電気的に破壊し低抵抗体を形成する。この貫通孔または低抵抗体を介してセラミック層１１の内部の空隙１４内で表面放電による通電経路が容易に形成される。そのため抑制電圧を安定化することができる。この低抵抗体の抵抗値は破壊前の高抵抗状態での結晶粒子間の抵抗値の１／３以下が好ましい。

セラミック層１１のギャップ領域１７における積層面では、空隙１４の複数の開口面１５、１６がシート状の電極１２、１３の主面１２Ａ、１３Ａに塞がれている。そのため開口面１５、１６と接触する電極１２、１３の主面１２Ａ、１３Ａの平面部分が放電の起点となってセラミック層１１の内部に放電が生じる。その結果、ＥＳＤによる電極１２、１３内の電流密度の集中が低減され、放電による電極１２、１３の焼損磨耗が低減される。そのため、一対の電極の端面同士が近接して端面間で放電ギャップを有する構造のサージ吸収素子に比べて、ＥＳＤ電圧が繰返し印加されても、抑制電圧の増加を低減できる。

もう１つの条件として、次の少なくともいずれかを満たす必要がある。

（１）ＺｎＯを主成分とする結晶粒子の結晶粒界に、ｐ型半導体であるペロブスカイト構造の固溶体が存在する。

（２）ＺｎＯを主成分とする結晶粒子の結晶粒界に、組成式ＡＢＯ_３で表されるペロブスカイト構造の固溶体が存在する。ここでＡサイトはアルカリ土類金属のＳｒ、Ｃａ、Ｂａの少なくとも一種であり、Ｂサイトは遷移金属のＣｏ、Ｍｎ、Ｃｒの少なくとも一種である。

結晶粒界をこのいずれかで構成することによって、結晶粒子の表出表面２４において比較的低いＥＳＤ電圧で表面放電が生じやすい。そのため抑制電圧を低電圧にすることができる。また熱的安定性に優れるため静電気への耐性を高くすることができる。

なお上記（２）の場合、副成分であるＡサイトがＳｒ、Ｃａ、Ｂａの少なくとも一種で、ＢサイトがＣｏ、Ｍｎ、Ｃｒの少なくとも一種とするペロブスカイト構造の固溶体の含有量は、主成分のＺｎＯと副成分との総量に対し０．３ｍｏｌ％以上、１５ｍｏｌ％以下であることが好ましい、より好ましくは０．３ｍｏｌ％以上、１０ｍｏｌ％以下であり、抑制電圧の低電圧化ができかつ静電気への耐性を向上することができる。

以上のように、セラミック層１１の空隙率が２５体積％以上、９２体積％以下であるか、あるいは空隙１４は電極１２、１３間を連通する貫通空隙を含むかの少なくともいずれかを満たす。そして結晶粒界に上記いずれかのペロブスカイト構造の固溶体を形成する。この２つの条件を満たすことで、空隙１４における結晶粒子の表出表面２４で表面放電が発現され、電極１２と電極１３との間が通電されると考えられる。

次にサージ吸収素子１０の製造方法について、図２、図３を参照しながら説明する。図２は本実施の形態におけるセラミックグリーン体の透視図、図３はこの積層グリーンシートの製造手順を示す斜視図である。

まず電圧非直線性特性を発現するセラミック粉体と、有機バインダーと、溶剤と、より好ましくはさらに樹脂粒子３０とを均一に混合する。このようにしてセラミックスラリー又はセラミックペーストを調製する。またセラミックスラリー又はセラミックペーストに可塑剤等を含有させてもよい。

樹脂粒子３０は約６００℃以下で熱分解が完了する高分子材料で形成されている。好ましくは熱可塑性樹脂が用いられる。樹脂粒子３０は球状又は楕球状の形状の少なくともいずれかを用いることができ、真球状としてもよい。球状又は楕球状の形状は例えば粒子数の９５％以上において最長径ａと最短径ｂの比ａ／ｂの値が１．２５以下であるものが挙げられる。

次に図３に示すように外層グリーンシート３２Ａの上に導電ペーストをスクリーン印刷法等により塗布・乾燥して所定形状の薄膜の導電基体３３を形成する。後述する焼成後に外層グリーンシート３２Ａはセラミック絶縁体２０となり、導電基体３３は電極１３となる。

次に外層グリーンシート３２Ａと導電基体３３との上にセラミックグリーン体３１と外層グリーンシート３２Ｂとを形成する。その後、セラミックグリーン体３１の上に導電ペーストを用いて導電基体３４を形成する。続いて外層グリーンシート３２Ｃを積層する。後述する焼成後に外層グリーンシート３２Ｂ、外層グリーンシート３２Ｃはセラミック絶縁体２０となり、導電基体３４は電極１２となる。またセラミックグリーン体３１はセラミック層１１となる。

セラミックグリーン体３１は図２に示すように樹脂粒子３０を複数個含有している。セラミックグリーン体３１はセラミックスラリーをドクターブレード法・リバースロールコーター法等で成形するか、又はセラミックペーストをスクリーン印刷・グラビア印刷等で成形することにより導電基体３３の上に形成される。

なお、外層グリーンシート３２Ｂを用いずに外層グリーンシート３２Ａと導電基体３３との上にセラミックグリーン体３１を形成した後、セラミックグリーン体３１と外層グリーンシート３２Ａ上に導電基体３４を形成してもよい。

このようにセラミックグリーン体３１と導電基体３３、３４とを接触させて一体に形成する。セラミックグリーン体３１と導電基体３３、３４とは焼成後にバリスタ部を形成する。

続いて有機バインダーや樹脂粒子３０が焼失可能な温度に昇温してこの積層体を熱処理することにより、セラミックグリーン体３１に含まれる有機バインダーと樹脂粒子３０を分解・除去して空隙１４を有するセラミック層１１を形成する。

このようにセラミックスラリー又はセラミックペーストに複数個の樹脂粒子３０を含有することにより、セラミック層１１の結晶粒子が連接して空隙１４に接する構造を形成し易くなる。その結果、抑制電圧を低くすることができる。

また樹脂粒子３０を用いることによりギャップ領域１７の電極１２、１３の主面１２Ａ、１３Ａに分散して空隙１４の開口面１５、１６が形成される。そのため、ＥＳＤによる電極１２、１３内の電流密度の集中を低減することができ放電による電極１２、１３の焼損磨耗を防止し抑制電圧を低くすることができる。

セラミックスラリー又はセラミックペーストに含有された樹脂粒子３０の、セラミック粉体と樹脂粒子との体積の総和に対する体積比率は１０体積％以上、８０体積％以下であることが好ましい。これにより抑制電圧を著しく低くすることができる。

また樹脂粒子３０の平均粒子径は、セラミック粉体の平均粒子径より大きいことが好ましい。これによりセラミック層１１の結晶粒子が連接して空隙１４に接する構造をより形成し易くなり抑制電圧を低電圧化することができる。また樹脂粒子３０の平均粒子径はセラミック層１１の厚み以下であることが好ましい。ここで平均粒子径は粒度分布測定装置で測定した累積分布５０％（Ｄ_５０）の値である。

このようにセラミックグリーン体３１と電極１２、１３となる導電基体３３、３４とを接触させて一体に形成した後、有機バインダーおよび樹脂粒子３０を消失させて空隙１４を形成する。このようにして図１の構造を形成でき、電極１２、１３における空隙１４の開口面１５、１６に接する部分が放電の起点となって空隙１４内の表面を沿う放電経路を形成できる。そのため抑制電圧を著しく小さくすることができる。

続いて空隙１４が形成された熱処理後の積層体をチップ化した後、さらに焼成して電圧非直線性特性を示すセラミック層１１を有するセラミック積層体２１を形成する。

次に銀、銅等の導電粒子を含有するペーストをセラミック積層体２１の両端部に塗布した後、焼き付けて下地電極を形成する。この下地電極の上に錫等のメッキを施して外部電極２２、２３を形成する。以上のようにしてサージ吸収素子１０が完成する。

なお本実施の形態による他の例として、図４に示すような構造のサージ吸収素子１１０を挙げることができる。サージ吸収素子１１０は、支持基体となるセラミック絶縁体１２０と、シート状の電極１１２、１１３と、セラミック層１１１と、絶縁性樹脂１２１と、外部電極１２２、１２３とを有する。電極１１２、１１３はセラミック絶縁体１２０の平面上にギャップ領域１１７を設けて積層され、ギャップ領域１１７においてセラミック層１１１の少なくとも一部が電極１１２、１１３に挟み込まれてバリスタ部を形成している。

絶縁性樹脂１２１はセラミック絶縁体１２０の上面側に設けられ、バリスタ部を被覆している。外部電極１２２、１２３はセラミック絶縁体１２０の両端に設けられ、電極１１２、１１３とそれぞれ電気的に接続されている。

図示していないが、セラミック層１１１は図１に示すセラミック層１１と同様の構造を有する。すなわち、セラミック層１１１は電圧非直線性特性を示す複数の結晶粒子で構成された多結晶体組織を有する。そしてセラミック層１１１の空隙率が２５体積％以上、９２体積％以下であるか、セラミック層１１１は電極１１２と電極１１３との間を連通する貫通空隙を有するか、の少なくとも一方である。さらに複数の結晶粒子はＺｎＯを主成分とし、複数の結晶粒子の結晶粒界にｐ型半導体であるペロブスカイト構造の固溶体が存在する。または複数の結晶粒子はＺｎＯを主成分とし、複数の結晶粒子の結晶粒界に組成式ＡＢＯ_３で表されるペロブスカイト構造の固溶体が存在する。ＡサイトはＳｒ、Ｃａ、Ｂａの少なくとも一種であり、ＢサイトはＣｏ、Ｍｎ、Ｃｒの少なくとも一種である。

このようにバリスタ部をセラミック絶縁体以外に絶縁性樹脂１２１で覆っても、同様の効果を奏する。

以下、図１に示したサージ吸収素子１０の具体的な例を用いて本実施の形態の効果を説明する。

（実施例１〜実施例７）
まずセラミック層１１の出発原料として、主成分であるＺｎＯと副成分であるＳｒＣＯ_３とＣｏ_２Ｏ_３の酸化物粉末を準備する。そしてセラミック層１１の組成が（ＺｎＯ）_０．９７・（ＳｒＣｏＯ_３）_０．０３の組成比になるように出発原料を秤量する。

これらの出発原料粉末をポリエチレン製ボールミルに入れ、安定化ジルコニア製の玉石および純水を加え約２０時間混合した後、脱水乾燥し乾燥粉末を調製する。次にこの乾燥粉末を高純度アルミナ質のルツボに入れて約７５０℃にて２時間仮焼し仮焼粉末を調製する。さらにこの仮焼粉末及び安定化ジルコニア製の玉石と純水とをポリエチレン製ボールミルに入れ約２０時間粉砕した後、脱水乾燥して平均粒子径が０．７μｍのＺｎＯを主成分とするセラミック粉体を調製する。

次にこのセラミック粉体と、樹脂粒子３０と、有機バインダーと、可塑剤と、溶剤とを混合してセラミックペーストを調製する。樹脂粒子３０として、平均粒子径が２μｍの真球状のアクリル樹脂を用いる。すなわちセラミック粉体の平均粒径に対する樹脂粒子３０の平均粒径の比は２．８５である。有機バインダーとしてはアルキッド樹脂を用い、可塑剤としてはフタル酸エステルを用いる。有機バインダーは液状又は低粘性状で含有されている。溶剤としてはアクリル樹脂を膨潤させない又は膨潤作用が小さい材料を用いる。

実施例１〜実施例７のセラミックペースト中の樹脂粒子３０の含有量は、体積比率でそれぞれ５０体積％、１０体積％、２０体積％、４０体積％、７０体積％、８０体積％、５体積％とする。なお、セラミック粉体と樹脂粒子３０との体積の総和に対する有機バインダーの体積の総和の比を一定にして有機バインダーを配合する。この配合を重量比で表すと例えば、実施例１のセラミックペーストは、セラミック粉体と樹脂粒子３０との総和１００重量部に対し有機バインダーを３０重量部、可塑剤を８重量部、溶剤を２５重量部配合する。

続いて図３に示す外層グリーンシート３２Ａ、３２Ｂ、３２Ｃと導電基体３３、３４を形成する導電ペーストを準備する。外層グリーンシートはアルミナ粒子とホウケイ酸ガラスを含有する低温同時焼成セラミックス（ＬＴＣＣ）シートであり焼成後の比誘電率は約１０である。導電ペーストはＡｇ／Ｐｄが７０／３０の重量比であるＡｇ−Ｐｄ合金の粉末と有機バインダーとセラミックペーストと同じ溶媒とを混合して調製する。

次に外層グリーンシート３２Ａの上に導電ペーストをスクリーン印刷法により塗布・乾燥して厚さ５μｍ〜１０μｍの所定のパターンの薄膜の導電基体３３を積層する。さらに外層グリーンシート３２Ｂを外層グリーンシート３２Ａと導電基材３３上に積層する。続いてスクリーン印刷法によりセラミックペーストを外層グリーンシート３２Ｂの矩形状の貫通孔に充填させるように塗布・乾燥して溶剤を蒸発させてセラミックグリーン体３１を導電基体３３上に積層する。

次にセラミックグリーン体３１の外表面である積層面３５上に導電ペーストをスクリーン印刷法により塗布・乾燥して導電基体３４を積層しセラミックグリーン体３１を介して導電基体３３と導電基体３４とを重ねる。

続いて外層グリーンシート３２Ｃを導電基体３４上に積層した後、圧着して積層グリーンシートを形成し、この積層グリーンシートを個片に切断しグリーンチップを作製する。

次に大気中で一定の速度で昇温させ５００℃で５時間保持してグリーンチップに熱処理を施す。この熱処理により脱バインダーを行うと共にセラミックグリーン体３１に含有する樹脂粒子３０を分解・除去し空隙１４を形成する。この熱処理は、４００℃〜６００℃で、この温度の保持時間を１時間〜１０時間の範囲で調整して行う。

次に空隙１４が形成されたグリーンチップを耐熱性のジルコニアのサヤに入れる。そして焼成温度９００℃〜１１００℃の酸素雰囲気中で保持時間３０分〜５時間の範囲で焼成温度・保持時間を調整して焼成する。このようにして厚さ７μｍのセラミック層１１を有する長さ０．６ｍｍ×幅０．３ｍｍ×高さ０．３ｍｍのセラミック積層体２１を形成する。このとき電極１１、１２のギャップ領域１７の、積層面に沿う断面は長さ１００μｍ×幅１００μｍの矩形形状である。またセラミック層１１の結晶粒界にはＳｒＣｏＯ_３の固溶体が存在し、結晶粒界はｐ型半導体となっている。このような固溶体の存在は高分解能透過型電子顕微鏡（ＨＲＴＥＭ）等で確認できる。また結晶粒界がｐ型半導体であることは走査型非線形誘電率顕微鏡（ＳＮＤＭ）等で確認できる。

さらにセラミック積層体２１の両端部に、銀ペーストを塗布・乾燥した後、６００℃〜８００℃の温度で銀ペーストを焼き付ける。次に焼き付けた銀ペーストの表面にニッケル層と錫層を電気めっきで順次形成して外部電極２２、２３を形成し、図１に示すサージ吸収素子１０を作製する。

（実施例８〜実施例１０）
実施例８〜実施例１０では、実施例１のセラミックペーストに樹脂粒子を含有させずに有機バインダーの含有量を変えて実施例１のセラミック粉体及び有機バインダーと可塑剤と溶剤とを混合したセラミックペーストを用いる。これ以外は実施例１と同様にサージ吸収素子１０を作製する。

（比較例１）
比較例１では、実施例８〜実施例１０と同様にセラミックペーストに樹脂粒子を含有させない。そして実施例９より有機バインダーの含有量を少なくして実施例９のセラミック粉体及び有機バインダーと可塑剤と溶剤とを混合したセラミックペーストを用いる。これ以外は実施例９と同様にサージ吸収素子を作製する。

（比較例２）
比較例２のサージ吸収素子では、図６に示すように電極１２、１３に電気的に接続する外部電極２２、２３をセラミック積層体５２の両端に設ける。電極１２、１３間の間隔７μｍのギャップ領域において対向する電極１２、１３の主面間の全体に空洞５１が形成されている。空洞５１はセラミック絶縁体２０に覆われて放電ギャップを構成している。すなわち、比較例２ではセラミック粉体を含有させないで実施例１の樹脂粒子３０及び有機バインダーと可塑剤と溶剤とを混合したセラミックペーストを用いた以外は実施例１と同様にサージ吸収素子を作製する。

次に実施例１〜１０及び比較例１の各試料についてセラミック層１１における電極１３、１４間を連通する貫通空隙の有無を調べる。具体的にはクロスセクションポリッシャ（ＣＰ）法で電極１３、１４間のセラミック層１１をＡｒイオン研磨し、その研磨断面を観察することで評価する。

また実施例１〜１０及び比較例１〜２の各試料のサージ吸収素子について静電容量及び抑制電圧、静電気への耐性の電気特性を評価する。

静電容量は各試料１０個について測定周波数１ＭＨｚ、測定電圧１Ｖｒｍｓ、無ＤＣバイアスで測定し平均値を求める。抑制電圧については各試料１０個について２ｋＶ、８ｋＶ、１２ｋＶの３水準のＥＳＤ電圧を順次印加したときの抑制電圧を測定し各ＥＳＤ電圧での平均値を求める。

抑制電圧はＩＥＣ６１０００−４−２に準じる静電気放電イミュニティ試験に基づき図５に示す測定装置にて評価する。測定装置では評価基板に搭載された評価試料のサージ吸収素子１０が、ライン８２とＧＮＤ８３の間に接続される。そして静電気シミュレータに接続される放電ガン８４から所定のＥＳＤ電圧を有する静電気パルスがサージ吸収素子１０の前段側のライン８２に出力される。サージ吸収素子１０が動作すると静電気パルスはＧＮＤ８３へとバイパスされて吸収され、その結果、サージ吸収素子１０の後段側のライン８２のパルス成分は抑制される。この後段側のパルス波形をオシロスコープ８５で観測してパルス波形のピーク電圧値を抑制電圧とする。静電気シミュレータは充電容量が１５０ｐＦと放電抵抗が３３０Ωであり、オシロスコープ８５は５０Ω系で観測する。

図７Ａ〜図９はＥＳＤ電圧８ｋＶの静電気放電イミュニティ試験において、オシロスコープ８５で観測したパルス波形図である。横軸は時間（ｎｓｅｃ）、縦軸は電圧（Ｖ）を示している。図７Ａはサージ吸収素子１０を取り付けない場合のパルス波形図であり、図７Ｂは実施例１、図８は実施例８、図９は比較例１のパルス波形図をそれぞれ示している。

静電気への耐性はＥＳＤ繰返し試験を各試料１０個について行って評価する。ＥＳＤ繰返し試験では前述の静電気放電イミュニティ試験に準じるＥＳＤ電圧印加を繰返し行う。すなわち、抑制電圧を評価する静電気シミュレータを用いて放電ガン８４から１２ｋＶのＥＳＤ電圧の静電気パルスをサージ吸収素子１０に繰り返して印加し、サージ吸収素子１０の絶縁抵抗値が１００ｋΩ以下になったときのＥＳＤ電圧の印加の繰り返し回数の平均値を求める。この結果を（表１）に示す。

（表１）に示すように、実施例１〜実施例６のように樹脂粒子３０の体積比率が１０体積％〜８０体積％のセラミックペーストを用いた場合、セラミック層１１の空隙率は５５体積％〜９２体積％となる。この場合、電極１３、１４間を連通する貫通空隙がセラミック層１１の内部に存在している。

一方、空隙率が５体積％の比較例１には電極１３、１４間を連通する貫通空隙がセラミック層内にない。また実施例７〜実施例１０のように樹脂粒子３０の体積比率が０体積％〜５体積％のセラミックペーストを用いた場合、セラミック層１１の空隙率は２５体積％〜５５体積％となる。ただし、これらの試料のセラミック層１１にも電極１３、１４間を連通する貫通空隙がない。

またセラミック層の空隙率が５１体積％〜９２体積％である実施例１〜実施例９では、空隙率が５体積％の比較例１や１００体積％の比較例２に比べ、ＥＳＤ電圧８ｋＶのとき抑制電圧が著しく低くなっている。さらにＥＳＤ電圧を１２ｋＶに高めても抑制電圧の増加が小さい。このように実施例１〜実施例９は優れたＥＳＤ吸収特性を示す。

また空隙率が２５体積％の実施例１０でも、ＥＳＤ電圧が２ｋＶのときには抑制電圧が低くなっている。

特に、貫通空隙が形成されている実施例１〜実施例６では、ＥＳＤ電圧が２ｋＶでの抑制電圧に対するＥＳＤ電圧が１２ｋＶでの抑制電圧の比が１．１０以下となっている。このように他の試料に比較しＥＳＤ電圧が１２ｋＶでの抑制電圧の増加が極めて小さくなっている。またＥＳＤ繰返し試験においても静電気への耐性が優れていることがわかる。特に空隙率が６４体積％〜８７体積％の場合（実施例１、３〜５）、静電気への耐性が著しく改善されている。

空隙率が同じで、貫通空隙がない実施例７と貫通空隙がある実施例２とを比較すると、ＥＳＤ電圧が２ｋＶでの抑制電圧は実施例７が２１６Ｖに対し実施例２は１６８Ｖである。このように貫通空隙がある実施例２の抑制電圧がより低くなっている。さらにＥＳＤ電圧が８ｋＶでの抑制電圧は実施例７が３７２Ｖに大きく上がっているのに対し実施例２では１７８Ｖである。このように貫通空隙がある実施例２の抑制電圧の増加は極めて小さくなっている。また実施例２ではＥＳＤ電圧が１２ｋＶの抑制電圧が１７９Ｖであり、ＥＳＤ電圧が２ｋＶに対するＥＳＤ電圧が１２ｋＶの抑制電圧の比が１．０７となっている。すなわち、ＥＳＤ電圧が１２ｋＶでもＥＳＤ電圧が２ｋＶの場合とほぼ同様な抑制電圧が得られている。また静電気への耐性については実施例７が３５０回であるが実施例２は７１６回であり、静電気への耐性が著しく向上されている。

比較例１の場合はＥＳＤ電圧が印加されるとバリスタ材料の電圧非直線性特性によってＥＳＤ吸収が生じる。そのため、例えばＥＳＤ電圧８ｋＶの抑制電圧は６８４Ｖとなり実施例の表面放電によるＥＳＤ吸収に比べ抑制電圧が高くなっている。またＥＳＤ電圧が高くなるとバリスタ材料の組織に損傷が生じやすく静電気への耐性が極めて小さい。

比較例２では放電ギャップ中の気体放電によってＥＳＤ吸収が生じる。そのため、抑制電圧はＥＳＤ電圧８ｋＶ、１２ｋＶでそれぞれ１０４６Ｖ、１３２０Ｖとなり実施例に比べ著しく高くなっている。

このような違いは、セラミック層の内部の空隙における結晶粒子の表出表面での表面放電の有無によるものと考えられる。すなわち、実施例１〜実施例１０ではセラミック層１１の内部の空隙における結晶粒子の表出表面で表面放電が発現していると考えられる。

また比較例１の静電容量は０．６０ｐＦであるのに対し、実施例１〜実施例１０では０．０４ｐＦ〜０．４３ｐＦと小さくなっている。そのため高周波信号の伝送特性への影響をより小さくできる。このように実施例１〜実施例１０では静電容量を小さくしつつ抑制電圧を著しく低くすることができ、さらに静電気への耐性を改善することができる。また空隙率が６４体積％〜９２体積％のように高くなるとさらに静電容量を小さくすることができる。

さらに、静電気放電イミュニティ試験での波形を見ると、サージ吸収素子のない図７Ａに示す波形は最初のピークで最大値のピークＡと、ピークＡに続いて高い値のピークＢとを有している。

これに対し、実施例１の図７Ｂ、実施例８の図８では、ピークＡに対応するタイミングで最大のピークＣ、ピークＤがそれぞれ発生しているが、図７ＡのピークＢに対して相似性がある波形が見られない。すなわち、ピークＢに対応する時間にはピークＣ、ピークＤの次に高いピークが見られない。このような波形となるのはセラミック層１１の内部の空隙１４で表面放電が生じているためと考えられる。

一方、比較例１の図９は図７Ａとの相似性が比較的高く、ピークＡに対応するタイミングで最初に発生するピークＥと、ピークＢに対応する時間でピークＥの次に高い値のピークＦが現れている。

（実施例１１、実施例１２）
実施例１１、実施例１２では、実施例１とは平均粒径が異なるアクリル樹脂製の樹脂粒子３０を用いた以外は実施例１と同様にサージ吸収素子を作製する。実施例１１、実施例１２の樹脂粒子３０の平均粒子径はそれぞれ４．０μｍ、６．０μｍである。すなわち、セラミック粉体の平均粒径に対する樹脂粒子３０の平均粒子径の比はそれぞれ５．７１、８．５７である。またセラミック粉体と樹脂粒子３０の総和に対する樹脂粒子３０の体積比率は５０体積％とする。以下、実施例１〜１０と同様に評価する。その結果を実施例１の結果と合わせて（表２）に示す。

（表２）から明らかなように、樹脂粒子３０の平均粒子径が４．０μｍ、６．０μｍの場合でも貫通空隙が形成され、静電容量、抑制電圧、静電気への耐性について平均粒径が２．０μｍの場合とほぼ同等の特性を示している。このようにセラミック粉体の平均粒子径０．７μｍに対する樹脂粒子３０の平均粒子径の比が２．８以上、８．６以下の場合、貫通空隙を形成でき、セラミック層１１の空隙率が同じであればほぼ同等の電気特性を得ることができる。

（実施例１３）
実施例１３のサージ吸収素子２１０のセラミック層２５は、図１０に示すようにギャップ領域１７におけるセラミック層２５の中央において、積層面に沿う断面が円形状で厚み方向に直線状に連通する貫通空隙２６を１つ有する。実施例１３では比較例１の樹脂粒子３０を含有しないセラミックペーストを用いたセラミックグリーン体に円板状のアクリル樹脂フィルムを埋め込んでセラミックグリーン体を形成している。これ以外は、実施例１と同様にサージ吸収素子２１０を作製し、グリーンチップの焼成時にアクリル樹脂フィルムを消失させて連通する貫通空隙２６を形成している。

セラミック層２５の組成は（ＺｎＯ）_０．９７・（ＳｒＣｏＯ_３）_０．０３であり、ギャップ領域１７におけるセラミック層２５（長さ１００μｍ×幅１００μｍ×厚み７μｍ）の体積に対し貫通空隙２６は１５体積％の空隙率である。また、ギャップ領域１７における貫通空隙２６以外の部分において、セラミック層２５は貫通空隙を有さず、空隙率は４体積％である。

次にサージ吸収素子２１０の電気特性を上記の比較例１と合わせて（表３）に示す。

（表３）に示すように比較例１と比べ実施例１３では抑制電圧が低くなり静電気への耐性が向上している。これは電極１２、１３と貫通空隙２６とが接する貫通空隙２６の周縁を放電起点として貫通空隙２６で表面放電が生じることによる効果と考えられる。このように、貫通空隙２６が形成されていればセラミック層２５の空隙率が２５体積％に満たなくても抑制電圧を低くし、静電気への耐性を向上することができる。

（実施例１４〜３８及び比較例３）
まず出発原料として主成分であるＺｎＯ及び副成分となるＳｒＣＯ_３とＣａＣＯ_３とＢａＣＯ_３の各炭酸化物の粉末とＣｏ_２Ｏ_３、ＭｎＯ_２、Ｃｒ_２Ｏ_３の各酸化物粉末を準備する。そしてセラミック層１１に含有する副成分が（表４）に示す組成比になるように出発原料を秤量する。

例えば実施例１４〜実施例２０では副成分のＳｒＣｏＯ_３の含有量をｘ×１００ｍｏｌ％とすると、セラミック層１１の組成は（ＺｎＯ）_{（１−ｘ）}・（ＳｒＣｏＯ_３）_ｘと表される。

実施例１４〜実施例３８のセラミック層１１の結晶粒界には固溶体が存在し、結晶粒界はｐ型半導体となっている。この固溶体は実施例１４〜実施例２０ではＳｒＣｏＯ_３、実施例２１〜実施例２６ではＣａＣｏＯ_３、実施例２７〜実施例３２ではＢａＣｏＯ_３である。このような固溶体の存在は高分解能透過型電子顕微鏡（ＨＲＴＥＭ）で確認できる。また結晶粒界がｐ型半導体であることは走査型非線形誘電率顕微鏡（ＳＮＤＭ）で確認できる。以下、実施例３３〜実施例３８についても、副成分として表示したペロブスカイト構造の固溶体がセラミック層１１の結晶粒界に存在している。なお比較例３のセラミック層はＺｎＯのみからなる。

次に実施例１４〜実施例３８および比較例３について、出発原料が異なる以外は実施例３と同様にしてサージ吸収素子を作製する。このときセラミックペースト中の樹脂粒子３０の含有量は２０体積％として、セラミック層の空隙率を６４体積％にする。またセラミック層の内部には電極１３、１４間を連通する貫通空隙が存在している。実施例１４〜実施例３８および比較例３の結果を上記の比較例１と合わせて（表４）に示す。

（表４）に示すように実施例１４〜実施例１９、実施例２１〜実施例２５、実施例２７〜実施例３１では、副成分のＳｒＣｏＯ_３、ＣａＣｏＯ_３、ＢａＣｏＯ_３の含有量は０．３ｍｏｌ％〜１０ｍｏｌ％の範囲である。これらの場合、ＥＳＤ電圧が２ｋＶ〜１２ｋＶにおいて比較例１に比べて抑制電圧が著しく低くなり、静電気への耐性も著しく改善されている。

実施例２０、実施例２６、実施例３２では、副成分のＳｒＣｏＯ_３、ＣａＣｏＯ_３、ＢａＣｏＯ_３の含有量が１５ｍｏｌ％である。これらの場合でも、ＥＳＤ電圧が２ｋＶにおいて比較例１に比べて抑制電圧が小さくなっており、静電気への耐性が改善されている。

なお副成分のＳｒＣｏＯ_３、ＣａＣｏＯ_３、ＢａＣｏＯ_３の含有量が０．３ｍｏｌ％〜１５ｍｏｌ％の場合、セラミック層の内部の空隙１４における結晶粒子の表出表面で表面放電が発現している。

また実施例１４〜実施例３２では、比較例１に比べて静電容量が小さくなっている。

以上のように副成分のＳｒＣｏＯ_３、ＣａＣｏＯ_３、ＢａＣｏＯ_３の含有量が０．３ｍｏｌ％〜１５ｍｏｌ％の場合、セラミック層を貫通する空隙で表面放電が生じ抑制電圧の低電圧化と静電気への耐性の向上ができる。

また実施例３３〜実施例３８の副成分は含有量を１ｍｏｌ％としてＳｒＣｏＯ_３、ＣａＣｏＯ_３、ＢａＣｏＯ_３のＢサイトのＣｏをＭｎ、Ｃｒで置換したものに相当する。ＢサイトがＭｎ、Ｃｒの場合もＣｏの場合と同様に抑制電圧が低下し、静電気への耐性が向上している。

なお、以上の実施例では、Ａサイト、Ｂサイトは単独元素であるが、ＡサイトはＳｒ、Ｃａ、Ｂａの少なくとも1種、ＢサイトはＣｏ、Ｍｎ、Ｃｒの少なくとも1種とすることができる。ＡサイトのＳｒ、Ｃａ、ＢａのグループとＢサイトのＣｏ、Ｍｎ、Ｃｒのグループでは、各グループ内の元素は同じイオン化数をとることができイオン半径が近い。そのため相互に置換固溶したペロブスカイト構造の化合物を形成できる。したがって、おおよそ上述の元素の混合比に対応した電気的特性が得られる。

本発明のサージ吸収素子は抑制電圧を低電圧にできる効果を有し、各種電子機器における静電気対策に有用である。

１０，１１０，２１０ サージ吸収素子
１１，２５，１１１ セラミック層
１２，１３，１１２，１１３ 電極
１２Ａ，１３Ａ 主面
１４ 空隙
１５，１６ 開口面
１７，１１７ ギャップ領域
１８ バリスタ部
２０，１２０ セラミック絶縁体
２１，５２ セラミック積層体
２２，２３，１２２，１２３ 外部電極
２４ 表出表面
２６ 貫通空隙
３０ 樹脂粒子
３１ セラミックグリーン体
３２Ａ，３２Ｂ，３２Ｃ 外層グリーンシート
３３，３４ 導電基体
３５ 積層面
５１ 空洞
８２ ライン
８３ ＧＮＤ
８４ 放電ガン
８５ オシロスコープ
１２１ 絶縁性樹脂

次に実施例１〜１０及び比較例１の各試料についてセラミック層１１における電極１２、１３間を連通する貫通空隙の有無を調べる。具体的にはクロスセクションポリッシャ（ＣＰ）法で電極１２、１３間のセラミック層１１をＡｒイオン研磨し、その研磨断面を観察することで評価する。

（表１）に示すように、実施例１〜実施例６のように樹脂粒子３０の体積比率が１０体積％〜８０体積％のセラミックペーストを用いた場合、セラミック層１１の空隙率は５５体積％〜９２体積％となる。この場合、電極１２、１３間を連通する貫通空隙がセラミック層１１の内部に存在している。

一方、空隙率が５体積％の比較例１には電極１２、１３間を連通する貫通空隙がセラミック層内にない。また実施例７〜実施例１０のように樹脂粒子３０の体積比率が０体積％〜５体積％のセラミックペーストを用いた場合、セラミック層１１の空隙率は２５体積％〜５５体積％となる。ただし、これらの試料のセラミック層１１にも電極１２、１３間を連通する貫通空隙がない。

次に実施例１４〜実施例３８および比較例３について、出発原料が異なる以外は実施例３と同様にしてサージ吸収素子を作製する。このときセラミックペースト中の樹脂粒子３０の含有量は２０体積％として、セラミック層の空隙率を６４体積％にする。またセラミック層の内部には電極１２、１３間を連通する貫通空隙が存在している。実施例１４〜実施例３８および比較例３の結果を上記の比較例１と合わせて（表４）に示す。

なお、以上の実施例では、Ａサイト、Ｂサイトは単独元素であるが、ＡサイトはＳｒ、Ｃａ、Ｂａの少なくとも1種、ＢサイトはＣｏ、Ｍｎ、Ｃｒの少なくとも1種とすることができる。ＡサイトのＳｒ、Ｃａ、ＢａのグループとＢサイトのＣｏ、Ｍｎ、Ｃｒのグループでは、各グループ内の元素は同じイオン価数をとることができイオン半径が近い。そのため相互に置換固溶したペロブスカイト構造の化合物を形成できる。したがって、おおよそ上述の元素の混合比に対応した電気的特性が得られる。

Claims (7)

1. 第１電極と、
   前記第１電極に対向して設けられた第２電極と、
   少なくとも一部が前記第１電極と前記第２電極に接し、電圧非直線性特性を示す複数の結晶粒子で構成された多結晶体組織を有するセラミック層と、を備え、
   前記セラミック層は内部に空隙を有し、前記空隙における前記複数の結晶粒子の表出表面で表面放電を発現することで前記第１電極と前記第２電極との間が通電されるサージ吸収素子。
2. 前記セラミック層の空隙率が２５体積％以上、９２体積％以下であるか、
   前記セラミック層は前記第１電極と前記第２電極との間を連通する貫通空隙を有するか、の少なくとも一方であり、
   前記複数の結晶粒子はＺｎＯを主成分とし、前記複数の結晶粒子の結晶粒界にｐ型半導体であるペロブスカイト構造の固溶体が存在する、
   請求項１記載のサージ吸収素子。
3. 前記セラミック層の空隙率が２５体積％以上、９２体積％以下であるか、
   前記セラミック層は前記第１電極と前記第２電極との間を連通する貫通空隙を有するか、の少なくとも一方であり、
   前記複数の結晶粒子はＺｎＯを主成分とし、前記複数の結晶粒子の結晶粒界に組成式ＡＢＯ_３で表されるペロブスカイト構造の固溶体が存在し、ＡサイトはＳｒ、Ｃａ、Ｂａの少なくとも一種であり、ＢサイトはＣｏ、Ｍｎ、Ｃｒの少なくとも一種である、
   請求項１記載のサージ吸収素子。
4. 前記ペロブスカイト構造の固溶体の含有量は前記ＺｎＯと前記ペロブスカイト構造の固溶体との総量に対し０．３ｍｏｌ％以上、１５ｍｏｌ％以下である、
   請求項３記載のサージ吸収素子。
5. 前記第１、第２電極は主面を有するシート状であり、前記第１、第２電極はそれぞれの主面の少なくとも一部が間隔を設けて重なり合うギャップ領域を形成し、前記セラミック層は前記ギャップ領域において前記第１、第２電極に少なくとも一部が挟み込まれた、
   請求項１記載のサージ吸収素子。
6. 第１電極と、
   前記第１電極に対向して設けられた第２電極と、
   少なくとも一部が前記第１電極と前記第２電極に接し、電圧非直線性特性を示す複数の結晶粒子で構成された多結晶体組織を有するセラミック層と、を備え、
   前記セラミック層の空隙率が２５体積％以上、９２体積％以下であるか、
   前記セラミック層は前記第１電極と前記第２電極との間を連通する貫通空隙を有するか、の少なくとも一方であり、
   前記複数の結晶粒子はＺｎＯを主成分とし、前記複数の結晶粒子の結晶粒界に組成式ＡＢＯ_３で表されるペロブスカイト構造の固溶体が存在し、ＡサイトはＳｒ、Ｃａ、Ｂａの少なくとも一種であり、ＢサイトはＣｏ、Ｍｎ、Ｃｒの少なくとも一種である、
   サージ吸収素子。
7. 前記ペロブスカイト構造の固溶体の含有量は前記ＺｎＯと前記ペロブスカイト構造の固溶体との総量に対し０．３ｍｏｌ％以上、１５ｍｏｌ％以下である、
   請求項６記載のサージ吸収素子。

Images