JPH10302928A

JPH10302928A - サージ吸収素子

Info

Publication number: JPH10302928A
Application number: JP12160697A
Authority: JP
Inventors: Yoichi Mamiya; 洋一間宮; Etsuo Otsuki; 悦夫大槻
Original assignee: Tokin Corp
Current assignee: Tokin Corp
Priority date: 1997-04-23
Filing date: 1997-04-23
Publication date: 1998-11-13

Abstract

(57)【要約】【課題】複雑な構造を必要とせずに、小型化やＳＭＤ
化が容易で、しかも静電容量の小さいサージ吸収素子を
提供すること。【解決手段】印刷法により、非導電性セラミックス用
ペーストと電極用ペーストを交互に積層し、非導電性セ
ラミックス１２と電極１とからなる積層体を得、この積
層体を一体焼結し、サージ吸収素子を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、雷サージ、静電気
等の過電圧から、電子機器の電子回路等を保護するため
のサージ吸収素子に関する。

【０００２】

【従来の技術】従来、電話回線等に印加される誘導雷サ
ージ等の過電圧から、電子機器の電子回路を保護するた
めのサージ吸収素子として、電圧非直線特性を有する高
抵抗体素子よりなるバリスタや、放電間隙を機密容器内
に封入した放電式アレスタ等が広く利用されている。

【０００３】上記バリスタは、サージ吸収の応答性に優
れるとともに、素子の小型化や、表面実装部品（以下、
ＳＭＤとする）に対応した構造とすることが容易である
が、素子の静電容量が大きく、信号系回路に使用しにく
いという欠点がある。一方、上記放電式アレスタは、静
電容量が小さいため、信号系回路にも広く利用されてい
るが、気密構造としてガラス封入してリード線を引き出
す必要があるなど、その構造が複雑になり、素子の小型
化やＳＭＤ化に対応した構造とすることが困難であると
いう欠点がある。

【０００４】

【発明が解決しようとする課題】本発明は、上記従来技
術の欠点に鑑みてなされたものであり、複雑な構造を必
要とせずに、小型化やＳＭＤ化が容易で、しかも静電容
量の小さいサージ吸収素子を提供することを目的とす
る。

【０００５】

【課題を解決するための手段】本発明は、非導電性セラ
ミックス用ペーストと電極用ペーストを交互に積層し、
一体焼結し、対向する電極間に、連続した空隙を有する
非導電性セラミックス焼結体を介在させたことを特徴と
するサージ吸収素子である。

【０００６】また、本発明は、前記電極は、導電性金属
材料、および導電性セラミックス材料のうちのいずれか
一方からなることを特徴とする上記サージ吸収素子であ
る。

【０００７】また、本発明は、前記電極と前記非導電性
セラミックス焼結体の間に導電性セラミックスの層を設
けたことを特徴とする上記サージ吸収素子である。

【０００８】本発明によるサージ吸収素子においては、
連続した空隙を有する非導電性セラミックス焼結体は、
通常のセラミックス焼結体が十分に緻密化された状態で
使用しているのに対し、緻密化を抑制し、焼結体中の空
隙がそれぞれ孤立することなく、連続した空隙を形成し
ている。したがって、対向する電極間には、非導電性セ
ラミックスの層を貫通する連続空隙が存在し、この空隙
における気体放電でサージ吸収が行われる。さらに、こ
の空隙における放電は、空隙壁面に沿う沿面放電等を伴
うため、電極が単に空間で対向している場合に比べる
と、低い電圧で放電を開始させることができる。また、
このような緻密化を抑制し、通気性を有する非導電性セ
ラミックス焼結体は、緻密な焼結体と比較すると、みか
けの誘電率が小さくなるため、対向電極間に介在しても
静電容量が、それほど高くならず、信号系回路に実用
上、問題なく使用し得る。

【０００９】本発明によるサージ吸収素子における、通
気性を有する非導電性セラミックス焼結体の層として
は、アルミナ、ムライト、チタニア、ジルコニア、ステ
アタイト、フォルステアタイト、あるいは、シリカ、カ
ルシア、ホウ素等からなるガラス等の固有体積抵抗率の
高いセラミックス材料が好ましく、目的に応じて選択で
きる。

【００１０】また、本発明によるサージ吸収素子の対向
電極材料としては、銅、銀、アルミニウム、ニッケル、
金属元素や炭素、あるいはステンレス、コバール等の合
金材料等、導電性に優れる材料を使用することができ
る。また、上記の金属、合金材料や炭素の他に、ＳｎＯ
₂、Ｎｂ₂Ｏ₅、ＭｏＯ₃、ＷＯ₃、ＴｉＮ、ＴａＮ、Ｖ
Ｎ、ＺｒＮ、ＮｂＮ等の酸化物や窒化物等の、導電性セ
ラミックスを使用することができる。これら導電性セラ
ミックスを使用すると、気体放電時の溶融や酸化による
電極の劣化を抑制することができる。これら電極材料
は、金属材料、セラミックス材料をそれぞれを単独で使
用してもよいが、非導電性セラミックスの表面で直接放
電に曝される部分に、薄い導電性セラミックスの層を形
成し、導電性金属材料等でバックアップとなる電極を形
成する等、それぞれを組み合わせて使用することもでき
る。

【００１１】本発明によるサージ吸収素子は、あらかじ
め作製した連続した空隙を有する非導電性セラミックス
に、電極を形成することで容易に作製することができ
る。電極の形成方法は、電極材料のシートの張り付け
や、電極材料粉末からなるペーストを塗布後焼き付け、
あるいは蒸着やスパッタリング法等で形成することがで
きる。他に、チップコンデンサー、チップインダクター
等と同様に、非導電性セラミックス粉末、電極材料粉末
を高分子樹脂とそれぞれ混練してペースト化し、これを
印刷法等によって交互に積層した後、一体焼成する製造
方法でも、本発明によるサージ吸収素子を得ることがで
きる。この場合の各々の膜厚や積層数は、目的とする素
子の放電電圧等の特性に応じて選択できる。

【００１２】

【発明の実施の形態】第１の実施の形態は、図１に示す
構造のサージ吸収素子である。非導電性セラミックス焼
結体２の両面に電極１を形成する。

【００１３】第２の実施の形態は、図２に示す構造のサ
ージ吸収素子である。非導電性セラミックス焼結体２の
両面に導電性の蒸着膜３を形成し、更にその上に電極１
を形成する。

【００１４】第３の実施の形態は、図３に示す構造のサ
ージ吸収素子である。非導電性セラミックス１２と電極
１を交互に積層し、積層体を形成し、所定の条件で一体
焼成する。

【００１５】

【実施例】以下に、本発明の実施例を説明する。

【００１６】（実施例１）アルミナ粉末を原料として、
公知の方法でアルミナの焼結体を作製した。このとき、
焼結温度と焼結時間を調整して、焼結体の相対密度が、
８０％、８５％、９０％、９５％、１００％になるよう
に５種類の焼結体を準備した。焼結体の寸法は直径５.
０ｍｍの円盤状とした。これら焼結体の水中での吸収性
を調べたところ、相対密度９５％以上では吸水が生じな
かった。これは、相対密度９５％以上で、焼結体中の空
隙の連続性が失われることを示している。次に、これら
焼結体をラップ研磨し、約５０μｍの厚さになるように
調整した。次に、これら焼結体の両面に、市販の銀ペー
ストを塗布し、大気中６００℃で２時間焼結した。図１
に、作製したサージ吸収素子の断面図を示した。得られ
たサージ吸収素子の直流における放電電圧と、周波数１
ｋＨｚでの静電容量を表１に示した。焼結体の吸収性の
有無も併せて示した。

【００１７】

【００１８】表１より、電極間に、連続した空隙を有す
る非導電性セラミックス焼結体を介在させることで、サ
ージ吸収素子の静電容量、放電電圧を小さくすることが
できることがわかる。

【００１９】（実施例２）実施例１で得られたサージ吸
収素子のうち、相対密度が８０％の焼結体の両面に、減
圧した窒素ガス雰囲気中で、導電性セラミックスの層と
して、ＴｉＮの蒸着膜を形成した。次に、この蒸着膜を
覆うように、実施例１と同様の方法で、銀ペーストを塗
布焼き付けしてバックアップとなる電極を形成した。図
２に、作製したサージ吸収素子の断面図を示した。得ら
れたサージ吸収素子の直流における放電電圧は、約３５
０Ｖであった。次に、得られたサージ吸収素子に、繰り
返し直流電圧を印加し、放電安定性を調べた。放電安定
性は、放電の繰り返しにより、電極間の絶縁性が破壊さ
れる等の要因により、放電電圧が急激に低下するまでの
回数とした。比較として、実施例１で作製した、電極が
銀だけで形成されているサージ吸収素子も測定した。そ
の結果を表２に示す。

【００２０】

【００２１】表２より、電極として銀のみを使用した場
合には、銀のスパッタリング現象等で、比較的少ない回
数で絶縁が破壊され、放電電圧が低下するのに比較して
導電性セラミックスを使用した場合には、放電安定性が
顕著に向上することがわかる。

【００２２】（実施例３）平均粒径約１μｍのステアタ
イト（ＭｇＯ・ＳｉＯ₂）粉末を、表３に示す比率で、
バインダ、溶剤と配合し、配合物を三本ロールで混練し
て非導電性セラミックス用ペーストを作製した。

【００２３】

【００２４】同様に、平均粒径約０.５μｍの銀粉末
を、表４に示す比率で、バインダ、溶剤と配合し、配合
物を三本ロールで混練して、電極用ペーストを作製し
た。

【００２５】

【００２６】次に、印刷法により、非導電性セラミック
ス用ペーストと電極用ペーストを用いて、交互に積層を
行った。この際、電極の層の厚さは約５０μｍ、非導電
性セラミックスの層の厚さは約１０μｍとした。また、
積層の最初と最後の電極は、外部電極として形成した。
積層数は、非導電性セラミックスの層数が、１、２、
３、４、５層になるようにそれぞれ作製した。

【００２７】次に、作製した積層体を、所定の大きさ
（２.０ｍｍ×２.５ｍｍ）に切断した。図３に、切断し
た積層体の構成図を示した。

【００２８】次に、切断した積層体を６００℃大気中で
脱バインダ後、大気中７００〜９５０℃で焼結を行い、
サージ吸収素子を得た。

【００２９】次に、作製したサージ吸収素子の焼結体の
中から、非導電性セラミックスの相対密度が７５％にな
ったものを選び、素子の直流放電電圧と周波数１ｋＨｚ
での静電容量を測定した。その結果を表５に示す。

【００３０】

【００３１】表５より、積層数を選択することにより、
放電電圧、静電容量を制御したサージ吸収素子が得られ
ることがわかる。

【００３２】なお、本発明は、上記実施例に限定される
ものではなく、非導電性セラミックス材料、電極材料と
して、他の非導電性セラミックス材料や導電性材料を使
用することができることは、当業者であれば容易に類推
できる。同様に、印刷用ペーストの作製方法として他の
手法を適用することや印刷積層厚さ、積層数、積層体サ
イズ等の積層体作製に係る条件、また、積層体の焼結条
件等は、本発明の実施例以外の条件でもよいことは、当
業者であれば容易に類推できる。

【００３３】

【発明の効果】以上、説明した通り、本発明によれば、
複雑な構造を必要とせずに、小型化やＳＭＤ化が容易
で、しかも静電容量の小さいサージ吸収素子を提供する
ことが可能となった。

【図面の簡単な説明】

【図１】本発明の実施例１におけるサージ吸収素子の断
面図。

【図２】本発明の実施例２におけるサージ吸収素子の断
面図。

【図３】本発明の実施例３におけるサージ吸収素子用の
積層体の構成を示す図。図３（ａ）は、平面図。図３
（ｂ）は、断面図。

【符号の説明】

１電極２非導電性セラミックス焼結体３蒸着膜１２非導電性セラミックス

Claims

【特許請求の範囲】

【請求項１】非導電性セラミックス用ペーストと電極
用ペーストを交互に積層し、一体焼結し、対向する電極
間に、連続した空隙を有する非導電性セラミックス焼結
体を介在させたことを特徴とするサージ吸収素子。
【請求項２】前記電極は、導電性金属材料、および導
電性セラミックス材料のうちのいずれか一方からなるこ
とを特徴とする請求項１記載のサージ吸収素子。
【請求項３】前記電極と前記非導電性セラミックス焼
結体の間に導電性セラミックスの層を設けたことを特徴
とする請求項１または２記載のサージ吸収素子。