JPWO2010029972A1 - 多相離散処理による複数周波数チャネル受信装置と方法 - Google Patents

Abstract

受信した周波数ホッピングあるいは周波数多重がかけられた複数周波数チャネル信号を受信する受信装置において、面積・電力の増大を抑止し、アナログチューニングを用いず、高周波信号を扱う領域を削減し、スケーラブルなディジタル制御を導入し、低電力・省面積の受信装置、方法を提供する。並置された離散フィルタ１（３０１）、離散フィルタ２（３０２）を備え、離散フィルタ１では、セレクタ１（３０８）が起動時、２相クロック（３０３、３０５）にて、受信信号をそれぞれサンプル・ホールドし、ホールドした２つの信号を多重化し１本の信号として出力し、離散フィルタ２では、セレクタ２（３１０）が起動時、４相クロック（３０３〜３０６）にて、受信信号をそれぞれサンプル・ホールドし、ホールドした４つの信号を多重化し１本の信号として出力し、周波数ホッピングのチャネル１のスロットでは、セレクタ１が起動、チャネル２のスロットではセレクタ２が起動される（図３）。

Description

（関連出願についての記載）
本発明は、日本国特許出願：特願２００８−２３４９９４号（２００８年９月１２日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、通信装置に関し、特に、周波数多重伝送、周波数ホッピングを用いる通信装置の低電力化に好適な受信装置と方法に関する。

有線・無線を問わず、速く遠くにデータを送るという通信古来の要請に応えるための手段の一つとして、周波数ホッピングや周波数多重に代表される複数周波数チャネル送受信が採られてきた。

例えば無線ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）に代表される周波数多重は、伝送に起因するシンボル間干渉を回避しつつ、伝送レートを向上させる手段として広く用いられている。

受信器から見た際の周波数多重信号は、サブキャリアと呼ばれる複数の周波数チャネルが重なり合ったものであるために時間波形は複雑なものとなり、波形から直接データを読み取るのは難しい。

このため、時間波形から周波数軸上の情報へ一旦変換したあと、個々の周波数成分に分解して復調を行う、という手法が採られる。この時間軸→周波数軸変換以降の処理は、多数のサンプリングポイント間で演算を取ってスペクトル表示する必要があり、アナログ回路で実現することは難しいため、ＡＤ変換器（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）でディジタル信号に変換した後、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）でＦＦＴ（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ：高速フーリエ変換）処理を行う。

以下に、関連技術を、本発明者による分析等とともに説明する。

図１に、非特許文献１に記載される、無線通信における周波数多重受信器の構成を示す。図１を参照すると、この周波数多重受信器においては、アンテナで無線信号を受信後、ＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ：低雑音アンプ）１０１、自動ゲイン制御アンプ１０２で適宜増幅された信号は、ＩＱ（Ｉ：同相、Ｑ：直交）検出１０３により、周波数を低い帯域に落とされた上、複素信号の実数側と虚数側の２つの信号成分にそれぞれ分解される。このＩＱ検出１０３を出た信号は、ＡＤ変換器でディジタル信号に変換された後、ガードインターバル除去１０４に入力される。ガードインターバル除去１０４では、ＡＤ変換で得られたサンプリング信号の中から、シンボル開始からある一定時間経過するまでの情報を読まないようにして、前シンボルからのマルチパス遅延成分などで混入したシンボル間干渉を除去する。

ガードインターバル除去１０４から出力された信号はＦＦＴ（１０５）へ送られ、時間波形を高速フーリエ変換することにより、サブキャリアごとの信号強度と位相の回転を算出する。各サブキャリアの信号強度・位相の情報からデマッピング（復調）され、デインターリービングによりビット配列の再配置が行われる。このデマッピングおよびデインターリービングは、デマッピング＋デインターリービング１０６で行われる。

デマッピング＋デインターリービング１０６での再配置が終わった信号に対して、ＦＥＣ（Ｆｏｒｗａｒｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ；前方誤り訂正）デコーダ１０７で復号化を行うことにより、通信物理層における信号処理が完了する。

図１の周波数多重受信器においては、同時に受信した複数のサブキャリアを個別の成分に分離するために、ＦＦＴというディジタル信号処理を用いている。このため、アナログ信号をディジタル信号に変換するＡＤ変換器が必要とされ、ＦＦＴのためＤＳＰが必要とされる。ＡＤＣ、ＤＳＰはいずれも大きな回路面積を要し、高速動作、演算処理量の多さに応じた電力消費を要する。

また、周波数ホッピングについては、与干渉性を下げる、又は被干渉性を高めることを目的とし、広い帯域に渡ってスペクトルを拡散する方式として広く用いられている。この場合、複数の周波数を同時に受信する周波数多重と異なり、時分割で周波数を切り替えて通信を行うことが求められるので、周波数合成器、いわゆる、シンセサイザが必要となる。

ただし、データレートの高い通信を行う場合は、周波数ホッピング速度も高くなり、位相ロックループの分周比を切り替えることで、周波数ホッピングを掛ける方式では、ロックアップ速度が追いつかず、使用することが難しくなる。

このため、データレートの高い通信、特に、所謂、ウルトラワイドバンド（ＵＷＢ）を用いたマルチバンドＯＦＤＭ通信を行う場合は、別の構成が必要となる。

つまり、周波数Ａの４相入力と周波数Ｂの４相入力による乗算を行い、周波数Ａ＋Ｂ、又はＡ−Ｂのみ出力するミキサ（シングルサイドバンドミキサ、「ＳＳＢミキサ」と略記する）を用いて、周波数合成を行う例がＵＷＢ回路技術の進展により増えている。

ＳＳＢミキサの場合、４相入力の中の順番、例えば０度入力と１８０度入力をセレクタで入れ替えることにより、周波数Ａと周波数Ｂの乗算結果を、周波数Ａ＋ＢからＡ−Ｂに切り替えることができる。このため、位相ロックループのロックアップ時間に制限されず、高速に周波数を切り替えることが可能となる。

図２は、特許文献１に開示されている、ウルトラワイドバンド通信における、高速周波数ホッピング用ＩＣの構成を示す図である。なお、図２の局部発振回路１は、前記した周波数合成器（シンセサイザ）に相当する。固定周波数発振器３２から所望の２倍の周波数２×Ａで生成された信号６９は、１／２分周器３３において、半分の周波数Ａの４相信号５０へと変換される。一方で、ＮＣＯ（数値制御発振器）３５でディジタル値として生成された周波数Ｂの信号はＤＡ変換器３７、３８でアナログ信号としての４相正弦波４０（Ｉ、ＩＢ、Ｑ、ＱＢ）に変換される。

数値制御発振器３５で生成された周波数Ａの４相信号４０と、固定周波数発振器３２から生成された周波数Ｂの４相信号５０とがＳＳＢ（Ｓｉｎｇｌｅ Ｓｉｄｅ Ｂａｎｄ）ミキサ３１に入力され、乗算が行われる。その結果、周波数Ａ＋Ｂ（又は周波数Ａ−Ｂ）の信号が得られたとする。ここで、ＳＳＢミキサ３１に入力される数値制御発振器側の４相信号５０のうち、Ｑ（９０度シフトクロック）とＱＢ（２７０度シフトクロック）を、位相切替スイッチ３４で入れ替えれば、出力周波数はＡ−Ｂ（又はＡ＋Ｂ）のように切り替えることができる。この制御には、フィードバックが含まれないため、時定数のない瞬間的な切り替えが可能となる。

ＳＳＢミキサ３１の出力信号は、受信側においては、ＬＮＡ（９）出力信号とダウンコンバートミキサ（１０）において乗算され、中間周波数信号６４に落とされた上、後段のＡＤ変換、ディジタルベースバンド処理へ送られる。

図２に示した例のように、アナログ回路としてのＳＳＢミキサ３１を使用して高速の周波数ホッピングを図る場合、入力される４相信号間の位相関係、いわゆるＩＱミスマッチ（Ｉ成分とＱ成分のオフセット等）や、ＳＳＢミキサの差動回路構成のミスマッチ（オフセット等）により、所望の周波数Ａ＋Ｂだけでなく、本来除去すべきＡ−Ｂの周波数成分も同時に混入する。この所望の周波数成分であるＡ＋Ｂの純度を高めるには、ＩＱミスマッチやＳＳＢミキサの回路ミスマッチを補償する必要があるが、これらは、制御・回路ともに、高周波アナログの領域で行われるものであり、高精度なチューニングは難しい（本発明者による分析）。

図２の周波数ホッピング受信器においては、ダウンコンバートミキサ（１０）に対して、周波数ＸのＬＮＡ出力信号と周波数Ｙの局部発振回路出力信号の２つを入力し、Ｘ−Ｙの中間周波数信号を得るため、局部発振回路は必ず周波数Ｙを出力しなければならない。

これは、３ＧＨｚから時に１０ＧＨｚ近辺までの広帯域に渡って周波数ホッピングをかけるウルトラワイドバンド受信器においては、局部発振回路で１０ＧＨｚ付近の高周波信号を必ず発生させることが必要とされる。

１０ＧＨｚ付近の信号を低歪みで伝送するにはＣＭＯＳ構成ロジックのバッファでは帯域不足であり、低出力インピーダンスで負荷駆動力を向上させた電流モードロジック（ＣＭＬ：Ｃｕｒｒｅｎｔ Ｍｏｄｅ Ｌｏｇｉｃ）のバッファを使用するが、ＣＭＬは、ＣＭＯＳ構成に比べて、常時、貫通電流が流れるために、電力消費が大きい。さらに、高周波領域での負荷インピーダンスを上げて、バッファ動作帯域の向上を図るために、インダクタを用いた場合、回路面積が増大し、チップコスト増に繋がる（本発明者による分析）。

以上のように、周波数多重・周波数ホッピングいずれの場合でも、複数周波数チャネルを受信する通信器は、ＬＳＩ内での占有面積・動作電力がともに大きな回路を必要とし、特に広帯域伝送を図る場合、高精度のアナログチューニングが必要とされ、かつ、ディジタル的なスケーラブル制御が難しい。

特開２００７−２９５０６６号公報

ＩＥＥＥ Ｓｔｄ ８０２．１１ａ−１９９９ "Ｐａｒｔ １１： Ｗｉｒｅｌｅｓｓ ＬＡＮ Ｍｅｄｉｕｍ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ （ＭＡＣ） ａｎｄ Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ （ＰＨＹ） ｓｐｅｃｉｆｉｃａｔｉｏｎｓ， Ｈｉｇｈ−ｓｐｅｅｄ Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ ｉｎ ｔｈｅ ５ ＧＨＺ Ｂａｎｄ" ｐ．２４ "Ｔｈｅ Ｄｅｓｉｇｎ ｏｆ ＣＭＯＳ Ｒａｄｉｏ−Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ"（Ｔ．Ｈ．Ｌｅｅ， ２ｎｄ Ｅｄｉｔｉｏｎ） ｐ．４３３〜ｐ．４３４ "ＲＦ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ" （Ｂ．Ｒａｚａｖｉ） ｐ．１４７〜ｐ．１４９

本発明による関連技術の分析をまとめると以下の通りである。

上記非特許文献１等に開示されている周波数多重（ＯＦＤＭ）受信器においては、長距離伝送に起因する波形歪みや回路発生雑音に対する耐性が得られるという効果があるものの、チップコストの低減、消費電力の低減が困難である。

その理由は、高速フーリエ変換処理によって各周波数チャネルの情報、つまり各サブキャリアが有する振幅および位相回転を算出することにより、復調だけでなく伝送中に発生したマルチパスフェージングなどによる波形劣化を高い精度で補正することも可能であるが、高速フーリエ変換は、ディジタル信号処理で行われる以上、受信したアナログ信号をＡ／Ｄ変換器でディジタル信号へと変換する過程が必須であるためである。この高速フーリエ変換は多段階の乗算処理が必要であり、回路面積を占有する。またＡ／Ｄ変換器も回路面積を占有する上に、通信帯域が拡大するに従いサンプリング周波数を上げる必要があり、消費電力が大きくなる。

上記特許文献１においては、高速の周波数ホッピングが可能であるが、周波数純度を確保するために、アナログチューニングが必要であり、高周波信号を扱うために消費電力が大きくなる。

その理由は、アナログ回路であるＳＳＢミキサ入力を切り替えることにより出力周波数を変更するため、出力周波数の純度はＳＳＢミキサの差動回路ミスマッチなどアナログ要素に影響されることになる、作りこみなどチューニングが必要であるためである。またダウンコンバートミキサなど受信回路の信号処理を進めるため、搬送波近辺の高周波信号を受信回路に供給する必要があり、消費電力の増大が不可避であるためである。

一方で、アプリケーションにおける現実としては、複数周波数チャネル伝送により広帯域通信、および耐干渉性向上、与干渉性低下を図ることが可能な低電力無線チップを安価に提供することが求められている。

このため、新規な回路技術により、消費電力の低減、チップコストを下げることが重要である（前述したように、従来構成では、Ａ／Ｄ変換器やＤＳＰ、アナログ回路要素により、消費電力の低減、チップコストの低減を図ることは困難であった）。

本発明の目的は、受信した周波数ホッピング又は周波数多重がかけられた複数周波数チャネル信号を受信する受信装置において、面積・電力の増大を抑止し、アナログチューニングを用いず、高周波信号を扱う領域を削減し、スケーラブルなディジタル制御を導入し、低電力・省面積の受信装置、方法を提供することにある。

本書で開示される発明は、前記課題を解決するため概略以下の構成とされる。

本発明の一つの側面においては、予め定められた所定個数（Ｎ個：Ｎは２以上の正整数）の周波数（ｆ１、ｆ２、・・・、ｆＮ）が電気信号として同時に又は時分割で入力される受信装置であって、入力された信号に対して、前記所定個数の周波数（ｆ１、ｆ２、・・・、ｆＮ）のそれぞれの周波数成分を所定のサンプリング周波数（ｆｓ（ｘ））でサンプリングし、互いに並置された複数の離散フィルタと、前記離散フィルタでサンプリングを行うためのクロックとして、位相が互いに所定間隔離間した所定周波数（ｆｃ）のクロック群を、前記離散フィルタに供給するクロック分配系と、を備えた受信装置が提供される。

本発明の一つの形態においては、前記複数の離散フィルタのうち少なくとも一つの離散フィルタは、前記複数の周波数成分を所定の周波数でサンプリングした上、所定の周波数に変換するミキサ機能と、所望以外の周波数成分を、サンプリングされた信号間の演算により除去するフィルタ機能を備えている。

本発明の一つの形態において、前記複数の離散フィルタのうち少なくとも一つの前記離散フィルタに対して、その前段に、折り返し信号を除去するアンチエイリアスフィルタが設けられている。

本発明の一つの形態において、前記離散フィルタは、前記サンプリング周波数（ｆｓ（ｘ））として、前記クロック分配系からの前記クロックの前記所定の周波数（ｆｃ）の整数倍の周波数でサンプリングする。

本発明の一つの形態において、前記クロック分配系と複数の前記離散フィルタとの間にそれぞれセレクタを備え、複数の前記セレクタはそれぞれに入力される起動信号に同期して起動・停止が行われ、時分割で入力される複数周波数を受信するようにしてもよい。

本発明の一つの形態において、前記セレクタは、前記起動信号に基づき、前記クロック分配系からのクロック群のうち、予め定められた組み合わせの一部のクロック又は全てのクロックを、前記離散フィルタで用いられる前記複数のサンプリングクロックとして前記離散フィルタに供給する、構成としてもよい。

本発明の一つの形態において、前記離散フィルタは、前記入力信号を共通に受け、位相が等間隔に離間した複数のサンプリングクロックによって、サンプルモードとホールドモードが制御される、複数のサンプル・ホールド回路と、前記複数のサンプル・ホールド回路のホールド出力を順次選択して１本の信号として出力するアナログ・セレクタとを備えた構成としてもよい。

本発明の別の側面においては、予め定められた所定個数（複数個）の周波数が電気信号として同時に又は時分割で入力され、
入力された信号に対して、互いに並置された複数の離散フィルタで前記所定個数の周波数のそれぞれの周波数成分を所定のサンプリング周波数でサンプリングし、
前記離散フィルタでサンプリングを行うためのクロックとして、クロック分配系から、位相が互いに所定間隔離間した所定周波数のクロック群を、前記離散フィルタに供給する、
上記各工程を含む受信方法が提供される。

本発明によれば、受信した周波数ホッピング、又は周波数多重がかけられた複数周波数チャネル信号を受信する受信装置において、面積・電力の増大を抑止し、アナログチューニングを用いず、高周波信号を扱う領域を削減し、スケーラブルなディジタル制御を導入し、低電力・省面積を実現する。

非特許文献１に記載される、ＯＦＤＭ受信器の構成を示す図である。 特許文献１に記載される、周波数ホッピングＩＣの構成を示す図である。 本発明の第１の実施例の構成を示す図である。 本発明の第１の実施例における周波数配置を説明する図である。 （Ａ）、（Ｂ）は本発明の第１の実施例における離散フィルタ１の構成と動作を示す図である。 （Ａ）、（Ｂ）は本発明の第１の実施例における離散フィルタ２の構成と動作を示す図である。 本発明の第２の実施例の構成を示す図である。 本発明の第２の実施例における周波数配置を説明する図である。 （Ａ）、（Ｂ）は本発明の第２の実施例における離散フィルタ１の構成と動作を示す図である。 （Ａ）、（Ｂ）は本発明の第２の実施例における離散フィルタ２の構成と動作を示す図である。 （Ａ）、（Ｂ）は本発明の第２の実施例における離散フィルタ２の周波数特性を示す図である。 本発明の第３の実施例の構成を示す図である。 本発明の第３の実施例における周波数配置を説明する図である。 （Ａ）、（Ｂ）は本発明の第３の実施例における離散フィルタ１の周波数特性を示す図である。 （Ａ）、（Ｂ）は本発明の第３の実施例における離散フィルタ２の周波数特性を示す図である。

１ 局部発振回路
４ ＯＦＤＭ処理部
５ 変調器
６ 高出力電力増幅器（ＨＰＡ）
７ 送受切り替えスイッチ
８ アンテナ
９ 低雑音増幅器（ＬＮＡ）
１０ ミキサ（ダウンコンバータ）
１１ 通信制御部（通信処理部）
３０ ＤＤＳ
３１ ＳＳＢミキサ
３２ 固定周波数発振器
３３ １／２分周器
３４ 位相切り替えスイッチ
３５ ＮＣＯ（数値制御発振器）
３６ アキュムレータ（累算器）
３７、３８ ＤＡＣ（ディジタル／アナログ変換器）
４０ ４相正弦波
５０ ４相信号
６４ 中間周波数信号
６９ 信号
１０１ ＬＮＡ
１０２ 自動ゲイン制御アンプ
１０３ ＩＱ検出
１０４ ガードインターバル除去
１０５ ＦＦＴ
１０６ デマッピング＋デインターリービング
１０７ ＦＥＣデコーダ
１０８ 自動周波数制御・クロック再生
１００ 無線送受信装置（通信装置）１００
３０１ 離散フィルタ１
３０２ 離散フィルタ２
３０３ ０度シフトクロック
３０４ ９０度シフトクロック
３０５ １８０度シフトクロック
３０６ ２７０度シフトクロック
３０７ クロック分配系
３０８ セレクタ１
３０９ 起動信号１
３１０ セレクタ２
３１１ 起動信号２
４０１ チャネル１（周波数２．２ＧＨｚ）
４０２ チャネル２（周波数４．２ＧＨｚ）
４０３ 中間周波数（周波数２００ＭＨｚ）
５０１ サンプル・ホールド回路１
５０２ サンプル・ホールド回路２
５０３ アナログセレクタ１
５０４ サンプリングスイッチ
５０５ サンプリング容量
６０１ サンプル・ホールド回路３
６０２ サンプル・ホールド回路４
６０３ サンプル・ホールド回路５
６０４ サンプル・ホールド回路６
６０５ アナログセレクタ２
７０１ 離散フィルタ１
７０２ 離散フィルタ２
７０３ ０度シフトクロック
７０４ ９０度シフトクロック
７０５ １８０度シフトクロック
７０６ ２７０度シフトクロック
７０７ クロック分配系
７０８ アンチエイリアスフィルタ
９０１ サンプル・ホールド回路１
９０２ サンプル・ホールド回路２
９０３ アナログセレクタ１
９０４ サンプリングスイッチ
１００１ サンプル・ホールド回路３
１００２ サンプル・ホールド回路４
１００３ サンプル・ホールド回路５
１００４ サンプル・ホールド回路６
１００５ アナログセレクタ２
１２０２ ０度シフトクロック
１２０３ ４５度シフトクロック
１２０４ ９０度シフトクロック
１２０５ １３５度シフトクロック
１２０６ １８０度シフトクロック
１２０７ ２２５度シフトクロック
１２０８ ２７０度シフトクロック
１２０９ ３１５度シフトクロック
１２１０ １２０度シフトクロック
１２１１ ２４０度シフトクロック
１２１２ 離散フィルタ１
１２１３ 離散フィルタ２

本発明によれば、多相クロックが伝送されるクロック分配系と、クロック分配系の一部又は全てのクロックで駆動され、複数周波数成分の各周波数成分を、離散時間処理で、周波数変換、フィルタ処理を行う離散フィルタを備え、多相クロックで駆動される離散フィルタと組み合わせて周波数変換、又は当該周波数チャネルに対する不用成分除去を行う。

本発明の一つの態様において、図３を参照すると、予め定められた所定個数（Ｎ）の周波数（ｆ１・・・ｆＮ）（例えばＮ＝２）が電気信号として時分割で入力される受信装置であって、入力信号に対して互いに並置された離散フィルタ１（３０１）、離散フィルタ２（３０２）を備え、離散フィルタ１では、セレクタ１（３０８）が起動時、入力信号を、クロック分配系（３０７）からのクロック群（３０３、３０５）によって順次サンプル・ホールドしてシリアル化（１本の出力に多重化）して出力し、離散フィルタ２ではセレクタ２（３１０）が起動時、入力信号を４相クロック（３０３〜３０６）によって順次サンプル・ホールドしてシリアル化して出力し、周波数ホッピングのチャネル１のスロットでは、セレクタ１が起動、チャネル２のスロットではセレクタ２が起動される。

あるいは、本発明の別の態様において、離散フィルタは、複数の周波数成分が多重された周波数多重信号（ＦＤＭ信号）を前記入力信号として共通に受け、前記複数の離散フィルタのうち、前段に、前記離散フィルタで対象とする帯域とは異なる周波数成分の折り返しを除去するアンチエイリアスフィルタ（図７の７０８）を備え、アンチエイリアスフィルタで処理した信号を入力する、少なくとも一つの離散フィルタを備えた構成としてもよい。離散フィルタは、クロック分配系（７０７）からのクロック群のうち予め定められた組み合わせの一部の複数クロック又は前記クロック群の全てのクロックを、前記離散フィルタで用いられる前記複数のサンプリングクロックとして受ける。複数の離散フィルタのうち少なくとも一つ又は全ての離散フィルタは、処理対象の周波数成分とは異なる周波数成分を前記離散フィルタ内で除去する構成としてもよい（この場合、アンチエイリアスフィルタは不要である）。

従来、電圧制御発振器などで生成した搬送波近辺の高周波信号をアナログ制御で周波数変換することにより出力周波数を切り替えて受信回路に供給していたが、本発明によれば、従来の構成では達成できない低電力動作性を得ることができる。

さらに、本発明によれば、多相クロックの特徴を生かして、周波数多重度やチャネル配置をスケーラブルに変えることができる。例えば４相クロックを８相と倍にすれば、動作速度を倍にした場合と同じ効果が得られるためである。

また、周波数変換時のイメージ帯域も、多相複素離散処理を用いて除去することが可能であり、チャネル間隔の狭い高密度な周波数多重信号が受信可能である。

以下具体的な実施例に即して説明する。なお、以下の実施例において、周波数の具体値など、これらの実施例で挙げた例により本発明が限定されるものではない。

＜第１の実施例＞
図３は、本発明の第１の実施例の構成を示す図である。図１には、複数周波数チャネル受信器の要部構成が示されている。以下では、特に周波数ホッピング信号を受信する構成について説明する。有線通信・無線通信いずれかに限定されるものではない。また以下の実施例において、周波数（チャネル）数、周波数帯域、フィルタ特性等はあくまで説明のためのものであり、本発明を制限するためのものと理解すべきでないことは勿論である。

図３を参照すると、受信信号を入力する離散フィルタ１（３０１）、離散フィルタ２（３０２）と、４相のシフトクロックのうち、０度、１８０度シフトクロックを入力し、起動信号１（３０９）により起動・停止が制御され、起動時に、０度、１８０度シフトクロックを離散フィルタ１（３０１）に入力するセレクタ１（３０８）と、４相シフトクロック（３０３〜３０６）を入力し起動信号２（３１１）により起動・停止が制御され、起動時に、４相シフトクロック（３０３〜３０６）を離散フィルタ２（３０２）に入力するセレクタ２（３１０）と、を備えている。

図３の受信器が処理する周波数ホッピング信号は、例えば図４に示されるように、周波数２．２ＧＨｚのチャネル１（４０１）と、周波数４．２ＧＨｚのチャネル２（４０２）の２つの周波数成分が時分割で送られ、スペクトラム拡散がかけられているものとする。出力されるべき中間周波数（４０３）は２００ＭＨｚであるとする。

受信した信号は、並列に置かれた離散フィルタ１（３０１）と離散フィルタ２（３０２）へ同時に入力される。

離散フィルタ１（３０１）は、１ＧＨｚのＣＭＯＳレベルの０度シフトクロック３０３、および、１８０度反転された同じくＣＭＯＳレベルの１８０度シフトクロック３０５の２相のクロックで駆動される。

離散フィルタ１（３０１）は、クロック分配系３０７を構成する４相のシフトクロック（３０３〜３０６）のうち、２相のシフトクロック（３０３、３０５）のみと接続される。

また、離散フィルタ２（３０２）は、離散フィルタ１（３０１）を駆動する２相のシフトクロック（３０３、３０５）に加え、９０度シフトクロック３０４、２７０度シフトクロック３０６にそれぞれシフトされた２相のクロックを加えた、４相のクロック（３０３〜３０６）で駆動される。離散フィルタ２（３０２）は、クロック分配系３０７を構成する４相のシフトクロック（３０３〜３０６）の全てと接続される。

なお、１相あたりのシフトクロックの周波数を１ＧＨｚとしているのは、電流モードロジック（ＣＭＬ）バッファを使用することなく、ＣＭＯＳロジックバッファで、クロック分配が可能な周波数帯域としているためである。クロック分配系３０７のクロックバッファ（不図示）は、ＣＭＯＳロジックで構成され、電流モードロジックに比べて、ゲーティッド制御による回路停止・起動が容易である。

クロック分配系３０７と、離散フィルタ１（３０１）の間には、セレクタ１（３０８）が配置されている。

セレクタ１（３０８）は、起動信号１（３０９）により、離散フィルタ１（３０１）へのクロック供給が継続されるか、停止されるかを選択する。

同様に、クロック分配系３０７と離散フィルタ２（３０２）の間にはセレクタ２（３１０）が配置されている。セレクタ２（３１０）は、起動信号２（３１１）により離散フィルタ２（３０２）へのクロック供給が継続されるか停止されるかを選択する。

離散フィルタ１（３０１）からは、中間周波数（４０３）の２００ＭＨｚにダウンコンバートされたチャネル１（４０１）の信号が出力される。

離散フィルタ２（３０２）からは、同じく中間周波数（４０３）にダウンコンバートされたチャネル２（４０２）の信号が出力される。

比較例として図２に示した構成においては、周波数４．２ＧＨｚの受信信号から、２００ＭＨｚの中間周波数を得るために、最大４ＧＨｚのクロックを、不図示の局部発振器（図２のミキサ（ダウンコンバータ）１０内）で生成する必要がある。

これに対して、本実施例では、全て、周波数１ＧＨｚのクロックで済むために、クロック分配系３０７を構成するクロックバッファ（不図示）の動作帯域が小さくて済み、バッファ入力負荷も小さくなる。クロック相数が増えても、クロック分配系３０７全体では、図２等の構成に比べて、電力消費は少なくて済む。

つまり、図２の構成のクロックバッファ負荷（容量負荷）をＣ１、クロック周波数をｆ、図３の本実施例の構成におけるクロックバッファ負荷をＣ２、クロック周波数をｆ／４とすると、両者ともＣＭＯＳロジックで電源電圧がＶで等しいとした場合、
図２の構成の場合の電力消費は、Ｃ１×ｆ×Ｖ×Ｖ
図３の構成の場合の電力消費は、Ｃ２×（ｆ／４）×Ｖ×Ｖ×４＝Ｃ２×ｆ×Ｖ×Ｖ
となる。

Ｃ１＞Ｃ２であるから、図２の構成におけるバッファの消費電力よりも、本実施例のバッファ電力消費のほうが小さくなる。

図２の構成において、ＣＭＯＳロジックでなく、電流モードロジックを用いた場合には、電源からＧＮＤまでの貫通電流が常時流れるために、この電力消費の差はさらに大きくなる。

また、本実施例においては、クロック分配系（３０７）全てがセレクタ１（３０８）、セレクタ２（３１０）を含めてＣＭＯＳロジックで構成可能であることから、図２におけるＳＳＢミキサ３１のように、出力周波数純度が差動ミスマッチのようなアナログ要素に影響されることがない。

次に、図３の構成例、図４の周波数配置に加え、本実施例の複数周波数チャネル受信器が、周波数ホッピング信号を受信する場合の動作について詳細に説明する。ここでは、無線通信の場合、空間を飛来する電磁波としての無線信号を、アンテナなどにおいて電気信号に変換し、低雑音増幅器によって、本実施例の受信回路の動作に好適な強度まで増幅された信号を扱うものとする。図３の構成は、図２を参照すると、ＬＮＡ９の後段のダウンコンバータ（１０）に位置する。

また、有線通信の場合、入力バッファやイコライザにより、伝送線起因の信号劣化を、図３の受信回路の動作に好適な値まで補償された信号を扱うものとする。

なお、説明を簡略化するため、周波数ホッピングがかかる周波数チャネルをチャネル１、チャネル２の２つのみとしているが、本実施例において、ホッピングチャネル数が２つに制限されるものでないことは勿論である。

チャネル１（４０１）、チャネル２（４０２）で、それぞれスペクトラム拡散された周波数ホッピング信号（図３の受信信号）は、並列配置された離散フィルタ１（３０１）、離散フィルタ２（３０２）へ入力される。ただし、周波数ホッピング方式であるために、チャネル１（４０１）、チャネル２（４０２）が同時に入力されることはなく、時分割（別スロット）で、チャネル１（４０１）かチャネル２（４０２）のいずれか一方が、離散フィルタ１（３０１）、離散フィルタ２（３０２）に共通に入力される。

チャネル１（４０１）を受信しているスロットにおいては、クロック分配系（３０７）から離散フィルタ１（３０１）にシフトクロックが届くように、起動信号１（３０９）により、クロック分配系（３０７）からセレクタ１（３０８）を経由して、離散フィルタ１（３０１）に接続する。このスロットにおいては、チャネル２（４０２）は、受信していないので、起動信号２（３１１）により、クロック分配系（３０７）から離散フィルタ２（３０２）へはシフトクロックが届かないように、セレクタ２（３１０）を制御し、離散フィルタ２（３０２）での不要な電力消費を回避する。

チャネル１（４０１）を受信するスロットにおいて、離散フィルタ１（３０１）でチャネル１（４０１）の有する周波数２．２ＧＨｚから、多相クロックの定義するタイミング関係に応じて、ダウンコンバートが行われ、図４の中間周波数（４０３）２００ＭＨｚへ変換される。

図５（Ａ）は、図３の離散フィルタ１（３０１）の構成を示す図である。図５（Ｂ）は、受信信号と０度、１８０度シフトクロック３０３、３０５のタイミング波形を示す図である。

図５（Ａ）を参照すると、離散フィルタ１（３０１）は、０度シフトクロック３０３で駆動されるサンプル・ホールド回路１（５０１）と、１８０度シフトクロック３０５で駆動されるサンプル・ホールド回路２（５０２）、さらにサンプル・ホールド回路１（５０１）の出力とサンプル・ホールド回路２（５０２）の出力を０度シフトクロック３０３に応じて選択し、中間周波数信号を出力するアナログセレクタ１（５０３）と、を備えている。サンプル・ホールド回路（５０１、５０２）は、サンプリングスイッチ（５０４）とサンプリング容量（５０５）とを備え、サンプリングスイッチ（５０４）は、例えばクロックが論理“１”のときオンし、受信信号でサンプリング容量（５０５）を充電し、クロックが論理“０”のときオフし、サンプリング容量（５０５）はサンプリングスイッチ（５０４）がオフになる直前の受信信号電圧を保持する構成とされる。なお、図５（Ａ）では簡単のため省略されているが、サンプル・ホールド回路において、容量の端子電圧を出力するボルテージフォロワ等のバッファ回路を備えた構成としてもよいことは勿論である。

サンプル・ホールド回路１（５０１）は、０度シフトクロックの論理レベルが“１”のときに、サンプリングスイッチ５０４がオンとなり、サンプリング容量５０５でかかる電位差は入力波形に追随することになる（サンプリングモード）。

さらに、０度シフトクロック３０３の論理レベルが“０”のときにサンプリングスイッチ５０４がオフの状態となり、サンプリング容量５０５は、その端子電圧に、受信信号の電圧を保持する（ホールドモード）。このため、０度シフトクロック３０３の論理レベルが“１”から“０”に遷移した時点の受信信号の電圧値をサンプリング容量５０５が記憶し、論理レベルが“１”に戻るまで記憶を保持することになる。つまり、０度シフトクロック３０３の立下り位置で、離散フィルタ１（３０１）の入力波形をサンプルすることになる。

同様に、サンプル・ホールド回路２（５０２）においては、１８０度シフトクロック３０５の立下り位置で離散フィルタ１（３０１）の入力波形をサンプルすることになる。

０度シフトクロック３０３で選択動作がなされるアナログセレクタ１（５０３）において、サンプル・ホールド回路１（５０１）、サンプル・ホールド回路２（５０２）それぞれのホールドモードの期間に合致するように、サンプル・ホールド回路１（５０１）、サンプル・ホールド回路２（５０２）の出力電圧を選択して出力すれば、０度シフトクロック３０３と１８０度シフトクロック３０５の両方の立ち下り位置でサンプルされたサンプリング信号が得られることになる。

つまり、アナログセレクタ１（５０３）は、選択信号として入力される０度シフトクロック３０３の論理レベルが“０”の期間は、サンプル・ホールド回路１（５０１）の出力を選択し、サンプル・ホールド回路１（５０１）のホールドモードの値を出力する。

アナログセレクタ１（５０３）は、選択信号として入力される０度シフトクロック３０３の論理レベルが“１”の期間は、サンプル・ホールド回路２（５０２）の出力を選択して、サンプル・ホールド回路２（５０２）のホールドモードの値を出力する。この結果、０度シフトクロック３０３、１８０度シフトクロック３０５それぞれの立下り位置で、サンプルされた値の両方が出力されることになる。

アナログセレクタ１（５０３）における選択動作は、パラレルに入力されたサンプル・ホールド回路１（５０１）、２（５０２）それぞれのホールド値をシリアルにして出力する、いわゆる「シリアル化」の処理であり、後述される離散フィルタ２（３０２）における処理でも、同様なシリアル化が行われる。すなわち、アナログセレクタ１（５０３）は、サンプル・ホールド回路１（５０１）、２（５０２）の出力を選択して時間多重するマルチプレクサとして機能する。

本実施例では、０度シフトクロックも１８０度シフトクロックも周波数が１ＧＨｚであるために、両方のクロックの立下り位置でサンプルされた結果、入力波形は、サンプリング周波数２ＧＨｚでサンプルされたことになる。

２．２ＧＨｚのチャネル１の信号をサンプリング周波数２ＧＨｚでサンプルすれば、サンプリングミキサの原理に従って、２００ＭＨｚにダウンコンバートされた信号が得られる。なお、サンプリングミキサの詳細は非特許文献２の記載が参照される。

次に、チャネル１の受信が終了し、チャネル２を受信するスロットにおいて、離散フィルタ２（３０２）でチャネル２（４０２）の有する周波数４．２ＧＨｚから４相クロックの定義するタイミング関係に応じてダウンコンバートが行われ、中間周波数２００ＭＨｚへ変換される。

図６（Ａ）は、離散フィルタ２（３０２）の構成を示す図である。図６（Ｂ）は、図６（Ａ）の受信信号、０度シフトクロック３０３〜２７０度シフトクロック３０６のタイミング波形を示す図である。

離散フィルタ２（３０２）は、
０度シフトクロック３０３で駆動されるサンプル・ホールド回路３（６０１）と、
９０度シフトクロック３０４で駆動されるサンプル・ホールド回路４（６０２）と、
１８０度シフトクロック３０５で駆動されるサンプル・ホールド回路５（６０３）と、
２７０度シフトクロック３０６で駆動されるサンプル・ホールド回路６（６０４）と、
サンプル・ホールド回路３、４、５、６それぞれの出力を０度シフトクロック３０３および９０度シフトクロック３０４で規定される選択動作に応じて選択し、中間周波数信号を出力するアナログセレクタ２（６０５）と、
を備えている。

ここで、サンプル・ホールド回路３（６０１）において、０度シフトクロック３０３の立下り位置でチャネル２の入力信号がサンプルされる動作は、離散フィルタ１（３０１）の場合と同じである。

その他サンプル・ホールド回路４（６０２）、５（６０３）、６（６０４）についても、９０度シフトクロック３０４、１８０度シフトクロック３０５、２７０度シフトクロック３０６の立下り位置で、チャネル２の入力信号がサンプルされる。サンプル・ホールド回路３、４、５、６それぞれで得られたホールドモードの値は、離散フィルタ１（３０１）の場合と同様に、アナログセレクタ２（６０５）において、シリアル化され、離散フィルタ２（３０２）から出力される。

離散フィルタ２（３０２）においては、それぞれ１ＧＨｚの０度シフトクロック３０３、９０度シフトクロック３０４、１８０度シフトクロック３０５、２７０度シフトクロック３０６のそれぞれの立下り位置でサンプルされた結果、入力波形はサンプリング周波数４ＧＨｚでサンプルされたことになる。

４．２ＧＨｚのチャネル２の信号を４ＧＨｚでサンプルすれば、離散フィルタ１の際と同様、サンプリングミキサの原理に従って２００ＭＨｚにダウンコンバートされた信号が得られることになる。

離散フィルタ２における動作は、チャネル２を受信するスロットにおいて継続され、チャネル２の受信スロットが終了次第、チャネル１を受信するスロットの動作に戻る。

ただし、これは、チャネル１の受信スロットとチャネル２の受信スロットが交互に繰り返される場合の動作である。

複数のスロット間をランダムにホッピングさせる場合には、起動信号１（３０９）、起動信号２（３１１）を交互に論理“１”とするのではなく、ランダムに論理“１”となるように、プログラムされる。この場合、図５、図６の構成を変更することなく実現することが可能である。

次に、本実施例の作用効果について説明する。

従来構成では、周波数ホッピング信号を受信する場合、搬送波周波数近辺の高周波クロックを出力する局部発振器が必要とされていたが、本実施例によれば、搬送波周波数近辺の高周波クロックを出力する局部発振器を不要としている。

すなわち、本実施例によれば、多相クロックで駆動されるサンプリングミキサを備えたことで、同等の処理を実現することが可能となる。この結果、高周波クロックを駆動するための大面積バッファが不要となり、低電力化を実現する。

また、サンプリングミキサによる離散処理と多相クロック分配を組み合わせた上、多相クロックの分配先を、セレクタで切り替える構成を採ることにより、ＣＭＯＳロジック構成の回路実現が可能となる。この結果、ＳＳＢミキサのようなアナログ回路要素を削減することができ、チューニングを回避できるという効果がある。

さらに、上記の構成・動作の説明においては、４相クロックでクロック分配系を構成したが、８ＧＨｚでサンプリングを行いたい場合、４５度、１３５度、２２５度、３１５度の４相も加えて合計８相でクロック分配系を構成し、同様の多相サンプリングミキサ処理を行えば可能である。このように、スケーラブルな機能拡張が容易となる効果がある。

＜第２の実施例＞
次に、本発明の第２の実施例について説明する。第１の実施例においては、複数周波数チャネル受信の中でも時分割で入力される周波数ホッピング信号を扱ったが、本実施例においては、複数の周波数チャネルが同時に入力される、いわゆる周波数多重信号（ＦＤＭ信号）を受信する場合の構成について説明する。以下では、前記第１の実施例との相違点についてのみ説明する。

図７は、本発明の第２の実施例の構成を示す図である。図７を参照すると、第２の実施例が、前記第１の実施例と異なる点は、
（Ａ）前記第１の実施例では、クロック分配系（３０７）と、離散フィルタ１、２（３０１、３０２）の間に、セレクタ１、２（３０８、３１０）がそれぞれ配設されているが、第２の実施例では、クロック分配系（７０７）と、離散フィルタ１、２（７０１、７０２）の間においてセレクタは配設されていない点と、
（Ｂ）第２の実施例では、離散フィルタ１（７０１）の前段に、アンチエイリアスフィルタ１（７０８）が配置されている点である。

本発明の第２の実施例において、受信器が処理する周波数多重信号は、図８に示されるような周波数２．５ＧＨｚのチャネル１と、周波数４．５ＧＨｚのチャネル２の２つの周波数成分が同時に送られて多重化されているものとする。出力されるべき中間周波数は５００ＭＨｚであるとする。

受信した周波数多重信号（受信信号）は、並列に置かれた離散フィルタ１（７０１）と離散フィルタ２（７０２）へ同時に入力されるが、離散フィルタ１（７０１）への入力に先立っては、離散フィルタ２（７０２）への入力と異なり、アンチエイリアスフィルタ１（７０８）を経由している。

離散フィルタ１（７０１）は、クロック分配系（７０７）を形成する１ＧＨｚの４相のシフトクロック７０３〜７０６の中から２相のみと接続され、離散フィルタ２（７０２）は、４相のシフトクロック７０３〜７０６全てと接続されている。これは前記第１の実施例と同じであるため、説明は省略する。

離散フィルタ１（７０１）からは、中間周波数の５００ＭＨｚにダウンコンバートされたチャネル１の信号が出力され、離散フィルタ２（７０２）からは同じく中間周波数にダウンコンバートされたチャネル２の信号が出力される。

図７、図８においても、前記第１の実施例の図３、図４と同様、説明を簡略化するために、周波数多重度を２としているが、本発明において、多重度の数は２に制限されるものでないことは勿論であり、２以外の多重度に対して適用可能である。

図７の本実施例の構成と、図１に示した構成とを対比すると、本実施例においては、ＡＤ変換器やＦＦＴを行うＤＳＰを用いなくても、周波数多重信号のチャネル１とチャネル２とを分離して出力する構成とされている。このため、受信回路の面積の削減を可能としている。

次に、本発明の第２の実施例の動作について説明する。以下では、前記第１の実施例と異なる動作について、図７乃至図９を併せて参照しながら説明する。

本発明の第２の実施例においても、チャネル１とチャネル２の複数の周波数チャネルを受信するが、それぞれが同時に入力される。このため、チャネル１を受信する離散フィルタ１（７０１）は、チャネル２を除去するようなフィルタ特性を持ち、チャネル２を受信する離散フィルタ２（７０２）は、チャネル１を除去するようなフィルタ特性を持つ。

離散フィルタ１（７０１）において、チャネル２の有する周波数４．５ＧＨｚの成分が除去された上、チャネル１の有する周波数２．５ＧＨｚから多相クロックの定義されたタイミング関係に応じて、ダウンコンバートが行われ、中間周波数５００ＭＨｚへ変換される。

図９（Ａ）は、離散フィルタ１（７０１）の構成を示す図である。図９（Ｂ）は、図９（Ａ）の受信信号と、０度、１８０度シフトクロック７０３、７０５のタイミング波形を示す図である。離散フィルタ１（７０１）は、並列接続されたサンプル・ホールド回路１（９０１）とサンプル・ホールド回路２（９０２）、サンプル・ホールド回路１（９０１）とサンプル・ホールド回路２（９０２）の出力を受けるアナログセレクタ１（９０３）を備えている。サンプル・ホールド回路１（９０１）とサンプル・ホールド回路２（９０２）は、０度、１８０度シフトクロック７０３、７０５でオン・オフ制御させるサンプリングスイッチ９０４と、サンプリングスイッチ９０４がオンのとき受信信号で充電し、サンプリングスイッチ９０４がオフのとき蓄積電荷（電圧）を保持するサンプリング容量を備えている。

離散フィルタ１（７０１）は、０度シフトクロック７０３と１８０度シフトクロック７０５の２相でサンプリングを行うため、前記第１の実施例における動作と同様に、サンプリング周波数２ＧＨｚでチャネル１の信号をサンプリングすることになる。この結果、サンプリングミキサの原理に従って、５００ＭＨｚの中間周波数信号が出力される。

ただし、サブサンプリングの原理に従えば、２ＧＨｚの高調波成分でも同様にサンプリングが行われる。この例では、サンプリング周波数２ＧＨｚでも、周波数４．５ＧＨｚのチャネル２のサンプリングが可能となり、結果として得られる周波数は、周波数の折り返しにより、５００ＭＨｚとなる。これは、２ＧＨｚでチャネル１とチャネル２のサンプリングを同時に行った場合、両者とも出力が同一周波数である５００ＭＨｚとなって、同位相で重なってしまい、信号成分が無くなってしまう。

このため、離散フィルタ１（７０１）の前段に、アンチエイリアスフィルタ１（７０８）を置いて、このような重なりを回避する必要がある。つまり、アンチエイリアスフィルタ１（７０８）に対して、少なくとも周波数４．５ＧＨｚの成分を除去する特性を持たせてやれば、離散フィルタ１（７０１）に入力される時点で、チャネル２の成分は除去されていることになる。この結果、離散フィルタ１（７０１）の出力においてはチャネル１のみとなる。

次に、離散フィルタ２（７０２）で、チャネル２の有する周波数４．５ＧＨｚから多相クロックの定義するタイミング関係に応じてダウンコンバートが行われた上、チャネル１の有する周波数２．５ＧＨｚの成分が除去されて、中間周波数５００ＭＨｚへ変換される。

図１０（Ａ）は、離散フィルタ２（７０２）の構成を示す図である。図１０（Ｂ）は
図１０（Ａ）の受信信号、０度シフトクロック７０３〜２７０度シフトクロック７０６のタイミング波形を示す図である。

図１０（Ａ）を参照すると、離散フィルタ２（７０２）は、並列接続されたサンプル・ホールド回路３、４、５、６（１００１、１００２、１００３、１００４）、サンプル・ホールド回路３、４、５、６（１００１、１００２、１００３、１００４）の出力を受けるアナログセレクタ２（１００５）を備えている。サンプル・ホールド回路３、４、５、６（１００１、１００２、１００３、１００４）は、０度〜２７０度シフトクロック７０３〜７０６でオン・オフ制御させるサンプリングスイッチと、サンプリングスイッチがオンのとき受信信号で充電し、サンプリングスイッチがオフのとき蓄積電荷（電圧）を保持するサンプリング容量を備えている。

ここで、４相シフトクロックで規定されるタイミング関係でサンプリングが行われたうえ、サンプリングミキサの原理に従って中間周波数までダウンコンバートされるまでの動作は、前記第１の実施例の離散フィルタ２（３０２）の動作と同一である。

この時点では、ダウンコンバートされた離散時間信号の中に、チャネル１とチャネル２の成分が両方とも入っているので、この後、チャネル１の成分を除去する必要がある。

チャネル１を４ＧＨｚでサンプリングした場合、得られる信号は１．５ＧＨｚ（４ＧＨｚ−２．５ＧＨｚ）であり、チャネル２を同じく、４ＧＨｚでサンプリングした場合、得られる信号は、５００ＭＨｚである。

このため、サンプリングで得られた信号に対して少なくとも１．５ＧＨｚを除去するようなフィルタ処理すれば、離散フィルタ２は、チャネル２のみを出力することができる。

離散フィルタ２（７０２）において、ナイキスト周波数は２ＧＨｚであるから、図１１（Ｂ）に示されるように、ナイキスト周波数（＝２ＧＨｚ）で規格化して、０．７５の部位にゼロ点があれば、所望の特性が得られる。この特性を得るためのフィルタ伝達関数Ｈ（ｚ）は下記の通りとなる。

Ｈ（ｚ）＝１＋√２（１／ｚ）＋（１／ｚ^２） ・・・（１）

Ｈ（ｚ）のゼロ点は、図１１（Ａ）に示すように、ｅｘｐ（±ｊ３π／４）＝（−１±ｊ）／√２に存在する。

４相クロックによるサンプリングで得られたホールド値の間で、上記伝達関数に基づく演算を取れば、離散フィルタ２（７０２）はチャネル２のみを出力することができる。

本実施例では、複数周波数チャネルの同時受信を可能とするために、アンチエイリアスフィルタ１（７０８）を備え、さらに、離散フィルタ２（７０２）内においても、フィルタ処理が行われる。なお、離散フィルタ２（７０２）内において、４相クロックでサンプリングで得られたホールド値に対する式（１）の伝達関数のフィルタ処理（Ｙ（ｚ）＝（１＋√２ｚ^−１＋ｚ^−２）Ｘ（ｚ））は、ＳＣＦ（ｓｗｉｔｃｈｅｄ ｃａｐａｃｉｔｏｒ ｆｉｌｔｅｒ）等による公知の任意の構成を用いて実装可能である。フィルタ出力Ｙ（Ｎ）（Ｎはサンプリングポイントを示す整数）は、現在のサンプル値Ｘ（Ｎ）と１つ前のサンプル値に係数√２を乗じた値√２・Ｘ（Ｎ−１）と２つ前のサンプル値Ｘ（Ｎ−２）を電圧加算して得られる。係数（１：√２：１）はサンプリング容量の容量値の比等によって設定するようにしてもよい。

本実施例では、多相離散処理を取り入れることによって、クロック分配系１本当たりの動作周波数を下げて低電力化を図ることができる。ＰＬＬやＡＤ変換器などのチップ内面積・電力消費を要する回路を用いなくとも複数周波数チャネル受信が可能であり、クロック相数を変えることによりスケーラブルな周波数制御が可能である。

次に、本実施例の効果について説明する。

本実施例においては、前記第１の実施例に対して、アンチエイリアスフィルタなど回路ブロックの追加により、周波数多重信号（ＦＤＭ信号）の受信が可能となる。ただし、周波数ホッピングと周波数多重は、前者が干渉回避、後者が通信速度の向上、というように目的が異なる。

＜第３の実施例＞
次に、本発明の第３の実施例を説明する。前記第２の実施例においては、周波数多重信号の受信の中でも、チャネル間の周波数間隔が広い場合を例に取ったが、本実施例においては、チャネル間隔をさらに狭い間隔で配置する場合への適用例を説明する。以下では、前記第２の実施例との相違点について説明する。図１２は、本発明の発明の第３の実施例の構成を示す図である。図１２を参照すると、離散フィルタ１（１２１２）と離散フィルタ２（１２１３）を備え、離散フィルタ１（１２１２）は、０度、４５度、９０度、１３５度、１８０度、２２５度、２７０度、３１５度の８相のシフトクロック１２０２、１２０３、１２０４、１２０５、１２０６、１２０７、１２０８、１２０９を入力し、離散フィルタ２（１２１３）は、０度、１２０度、２４０度の３相のシフトクロック１２０２、１２１０、１２１１を入力する。

受信器が処理する周波数多重信号は、図１３に示したように、周波数１．５ＧＨｚのチャネル１と、周波数２．５ＧＨｚのチャネル２の２つの周波数成分が同時に送られて周波数多重化されているものとする。出力されるべき中間周波数はいずれも５００ＭＨｚであるとする。

前記第２の実施例では、クロック分配系７０７は４相で構成されていたが、本実施例においては、４５度シフトクロック１２０３、１３５度シフトクロック１２０５、２２５度シフトクロック１２０７、３１５度シフトクロック１２０９、１２０度シフトクロック１２１０、２４０度シフトクロック１２１１の６相が追加され、合計１０相から構成されている。すなわち、本実施例では、クロック分配系の相数が４相から１０相に増えている。

また、チャネル１を選択する離散フィルタ１（１２１２）には０度シフトクロック、４５度シフトクロック、９０度シフトクロック、１３５度シフトクロック、１８０度シフトクロック、２２５度シフトクロック、２７０度シフトクロック、３１５度シフトクロックの８相クロックが接続されている。

離散フィルタ２（１２１３）には０度シフトクロック、１２０度シフトクロック、２４０度シフトクロックの３相クロックが接続されている。

なお、本実施例においては、離散フィルタ１（１２１２）、２（１２１３）のそれぞれ前段にアンチエイリアスフィルタを配置する必要はない。これ以外の構成は、前記第２の実施例と同じである。

次に、本発明の第３の実施例の動作について説明する。以下では、前記第２の実施例と異なる動作について、図１２乃至図１４を併せて参照しながら説明する。この第３の実施例においても、チャネル１とチャネル２を同時に受信する周波数多重信号を扱うものとする。

離散フィルタ１（１２１２）で、チャネル２の有する周波数２．５ＧＨｚの成分が除去された上、チャネル１の有する周波数１．５ＧＨｚから８相クロックの定義するタイミング関係に応じてダウンコンバートが行われ、中間周波数５００ＭＨｚへ変換される。

なお、離散フィルタ１（１２１２）に入力される多相クロックの立下り位置で定義されるタイミング関係に従って、サンプリングが行われ、サンプリングミキサの原理に従ってダウンコンバートが行われる点については、図５、図６を参照して説明した前記第１の実施例、図９、図１０を参照して説明した前記第２の実施例と同様である。なお、本実施例においては、クロック相数が１０相となるため、タイミング波形図は省略する。

本実施例では、前記第２の実施例における離散フィルタ１（７０１）の動作と異なり、離散フィルタ１（１２１２）でのサンプリング周波数は、０度シフトクロックと１８０度シフトクロックの２相でタイミング関係が定義される２ＧＨｚであることに注意が必要である。

１．５ＧＨｚのチャネル１と、２．５ＧＨｚのチャネル２を、サンプリング周波数２ＧＨｚでサンプリングした場合、それぞれ逆位相であるが、同じ５００ＭＨｚにダウンコンバートされた信号が得られる。

これは、いわゆるイメージ周波数が混入している状態であり、これら２つのダウンコンバートされた信号は、前記第２の実施例で説明した式（１）の伝達関数Ｈ（ｚ）のフィルタ、つまり、ｚの係数が全て実数であるフィルタでは除去できない。なぜなら、ｚの係数が全て実数であるフィルタは、正の周波数軸と負の周波数軸とで伝達関数が対称となるため、周波数の絶対値が同一で逆位相となるイメージ周波数は区別できず、所望周波数とイメージ周波数で、両方とも同じ処理を与えてしまうからである。

正の周波数軸と負の周波数軸とで伝達関数を非対称として、イメージ周波数成分を除去するため、複素離散処理を導入する必要がある。

この複素離散処理のため、サンプリングクロックに対して、９０度シフトされた直交クロックでサンプリングされた信号が必要になる。

ただし、離散フィルタ１（１２１２）におけるサンプリング周波数は、１ＧＨｚの２相のクロックで形成される２ＧＨｚであるため、直交クロックの扱いとなるのは、１ＧＨｚに対して、４５度遅延されたものとなる（１ＧＨｚで４５度位相が離れたクロックは２ＧＨｚでは位相が９０度、すなわち直交クロックとなる）。

離散フィルタ１（１２１２）では、所望のチャネル１を選択するために、チャネル２を除去する必要があるが、離散フィルタ１（１２１２）のナイキスト周波数は１ＧＨｚであるため、図１４に示されるように、チャネル２の周波数２．５ＧＨｚをナイキスト周波数で規格化して、０．５の部位にゼロ点があれば所望の特性が得られる。この特性を得るためのフィルタ伝達関数Ｈ（ｚ）は次式（２）で与えられる。

Ｈ（ｚ）＝（１／ｚ）＋ｊ ・・・（２）

式（２）の伝達関数Ｈ（ｚ）の零点は、ｚ＝ｊにある（図１４（Ａ）参照）。式（２）
のフィルタ処理（Ｙ（ｚ）＝（ｚ^−１＋ｊ）Ｘ（ｚ））においては、フィルタ出力Ｙ（Ｎ）（ただし、Ｎはサンプリングポイントを表す整数）は、現在のサンプル値Ｘ（Ｎ）を複素平面上で９０度回転した値（Ｘ（ｚ）＝ｘ１＋ｊｘ２とすると、ｊＸ（ｚ）＝−ｘ２＋ｊｘ１となる）に、１つ前のサンプル値Ｘ（Ｎ−１）を加算した値となる。

８相クロックによるサンプリングで得られたホールド値の間で、上記伝達関数に基づく演算を取れば、離散フィルタ１（１２１２）は、チャネル１のみを出力することができる。

以上の動作手順を踏むことにより、離散フィルタ１（１２１２）において、複素多相離散処理を用いて、周波数多重信号の所望外成分が除去できることが示された。

次に、離散フィルタ２（１２１３）においても、チャネル１の有する周波数１．５ＧＨｚの成分が除去された上、チャネル２の有する周波数２．５ＧＨｚから多相クロックの定義するタイミング関係に応じてダウンコンバートが行われ、中間周波数５００ＭＨｚへ変換される。離散フィルタ１（１２１２）の説明の際と同様に、タイミング波形図は省略する。

離散フィルタ２（１２１３）は、３相クロック（１２０２、１２１０、１２１１）で駆動されるので、サンプリング周波数は３ＧＨｚ、ナイキスト周波数は１．５ＧＨｚとなる。このため、除去すべきチャネル１は、図１５（Ｂ）に示すように、サンプリング後はＤＣを中心とした帯域にダウンコンバートされることから、伝達関数として、
Ｈ（ｚ）＝１―（１／ｚ） ・・・（３）
で表されるハイパスフィルタを通して、ＤＣ付近の信号成分を除去すれば、所望のチャネル２の成分のみが選択され、出力されることになる。

伝達関数（３）のゼロ点はｚ＝１にある（図１５（Ａ）参照）。すなわち、式（３）のフィルタ処理（Ｙ（ｚ）＝（１−ｚ^−１）Ｘ（ｚ））においては、フィルタ出力Ｙ（Ｎ）（ただし、Ｎはサンプリングポイントを表す整数）は、現在のサンプル値Ｘ（Ｎ）からの１つ前のサンプル値Ｘ（Ｎ−１）を減算した値となりＤＣ成分を除去するハイパスとなる。

次に、本実施例の作用効果について説明する。

クロック分配系の相数を増やすことにより、各離散フィルタのサンプリング周波数から対称にチャネルが配置された周波数多重信号について処理できる。

また４相、８相クロックだけでなく１２０度シフトクロックや１２０度シフトクロックを追加することによって、実現できるサンプリング周波数の種類が増え、アンチエイリアスフィルタを使用せずに済む。

また、第２の実施例で用いた、アンチエイリアスフィルタと本実施例で用いたクロック分配系を組み合わせることにより、さらに複雑な３チャネル以上の周波数チャネル配置が可能となる。

なお、上記の特許文献、非特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施例ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

Claims (23)

1. 予め定められた所定個数（複数個）の周波数が電気信号として同時に又は時分割で入力される受信装置であって、
   入力された信号に対して、前記所定個数の周波数のそれぞれの周波数成分を所定のサンプリング周波数でサンプリングし、互いに並置された複数の離散フィルタと、
   前記離散フィルタでサンプリングを行うためのクロックとして、位相が互いに所定間隔離間した所定周波数のクロック群を、前記離散フィルタに供給するクロック分配系と、
   を備えている、ことを特徴とする受信装置。
2. 前記複数の離散フィルタのうち少なくとも１つの離散フィルタは、前記複数の周波数成分を所定の周波数でサンプリングした上、所定の周波数に変換するミキサ機能と、所望以外の周波数成分を、サンプリングされた信号間の演算により除去するフィルタ機能を備えている、ことを特徴とする請求項１に記載の受信装置。
3. 前記複数の離散フィルタのうち少なくとも１つの前記離散フィルタに対して、その前段に、折り返し信号を除去するアンチエイリアスフィルタを備えている、ことを特徴とする請求項１又は２に記載の受信装置。
4. 前記離散フィルタは、前記クロック分配系からの前記クロックの前記所定の周波数の整数倍の周波数でサンプリングする、ことを特徴とする請求項１乃至３のいずれか１項に記載の受信装置。
5. 前記クロック分配系と複数の前記離散フィルタとの間にそれぞれセレクタを備え、
   複数の前記セレクタはそれぞれに入力される起動信号に同期して起動・停止が行われ、
   時分割で入力される複数周波数を受信する、ことを特徴とする請求項１乃至４のいずれか１項に記載の受信装置。
6. 前記離散フィルタは、周波数ホッピングされる信号を前記入力信号として受け、
   起動信号に基づき、受信周波数に対応した前記離散フィルタに接続する前記セレクタが起動され、受信周波数に対応しない前記離散フィルタに接続する前記セレクタは停止する、ことを特徴とする請求項１乃至４のいずれか１項に記載の受信装置。
7. 前記離散フィルタは、前記入力信号を共通に受け、位相が等間隔に離間した複数のサンプリングクロックによって、サンプルモードとホールドモードが制御される、複数のサンプル・ホールド回路と、
   前記複数のサンプル・ホールド回路のホールド出力を順次選択して１本の信号として出力するアナログ・セレクタと、
   を備え、
   前記セレクタは、前記起動信号に基づき、前記クロック分配系からのクロック群のうち、予め定められた組み合わせの一部の複数クロック又は前記クロック群の全てのクロックを、前記離散フィルタで用いられる前記複数のサンプリングクロックとして前記離散フィルタに供給する、ことを特徴とする請求項６に記載の受信装置。
8. 前記複数の離散フィルタは、複数の周波数成分が多重された周波数多重信号を前記入力信号として共通に受け、
   前記複数の離散フィルタのうち、前段に、前記離散フィルタで対象とする帯域とは異なる周波数成分の折り返しを除去するアンチエイリアスフィルタを備え、前記アンチエイリアスフィルタで処理した信号を入力する、少なくとも一つの離散フィルタを備えている、ことを特徴とする請求項１乃至４のいずれか１項に記載の受信装置。
9. 前記複数の離散フィルタは、複数の周波数成分が多重された周波数多重信号を前記入力信号として共通に受け、
   前記複数の離散フィルタのうち少なくとも一つの離散フィルタは、処理対象の周波数成分とは異なる周波数成分を前記離散フィルタ内で除去する、ことを特徴とする請求項１乃至４のいずれか１項に記載の受信装置。
10. 前記複数の離散フィルタのうち少なくとも１つの離散フィルタは、複素離散処理を用いて、前記周波数多重信号の所望外成分を除去する、ことを特徴とする請求項９に記載の受信装置。
11. 前記離散フィルタは、位相が等間隔に離間した複数のサンプリングクロックによって、 前記入力信号を共通に受け、位相が等間隔に離間した複数のサンプリングクロックによって、サンプルモードとホールドモードが制御される、複数のサンプル・ホールド回路と、
    前記複数のサンプル・ホールド回路のホールド出力を順次選択して１本の信号として出力するアナログ・セレクタと、
    を備え、
    前記離散フィルタは、前記クロック分配系からの前記クロック群のうち予め定められた組み合わせの一部の複数クロック又は前記クロック群の全てのクロックを、前記離散フィルタで用いられる前記複数のサンプリングクロックとして受ける、ことを特徴とする請求項８乃至１０のいずれか１項に記載の受信装置。
12. 予め定められた所定個数（複数個）の周波数が電気信号として同時に又は時分割で入力され、
    入力された信号に対して、互いに並置された複数の離散フィルタで前記所定個数の周波数のそれぞれの周波数成分を所定のサンプリング周波数でサンプリングし、
    前記離散フィルタでサンプリングを行うためのクロックとして、クロック分配系から、位相が互いに所定間隔離間した所定周波数のクロック群を、前記離散フィルタに供給する、ことを特徴とする受信方法。
13. 前記複数の離散フィルタのうち少なくとも１つの離散フィルタでは、
    前記複数の周波数成分を所定の周波数でサンプリングした上、所定の周波数に変換するミキサ処理と、
    所望以外の周波数成分を、サンプリングされた信号間の演算により除去するフィルタ処理を実行する、ことを特徴とする請求項１２に記載の受信方法。
14. 前記複数の離散フィルタのうち少なくとも１つの前記離散フィルタに対して、その前段のアンチエイリアスフィルタで折り返し信号を除去した信号を供給する、ことを特徴とする請求項１２又は１３に記載の受信方法。
15. 前記離散フィルタでは、前記クロック分配系からの前記クロックの前記所定の周波数の整数倍の周波数でサンプリングする、ことを特徴とする請求項１２乃至１４のいずれか１項に記載の受信方法。
16. 前記クロック分配系と複数の前記離散フィルタとの間のセレクタを、それぞれに入力される起動信号に同期して起動・停止し、時分割で入力される複数周波数を受信する、ことを特徴とする請求項１２乃至１４のいずれか１項に記載の受信方法。
17. 前記離散フィルタは、周波数ホッピングされる信号を前記入力信号として受け、
    前記起動信号に基づき、受信周波数に対応した前記離散フィルタに接続する前記セレクタが起動され、受信周波数に対応しない前記離散フィルタに接続する前記セレクタは停止する、ことを特徴とする請求項１６に記載の受信方法。
18. 前記複数の離散フィルタは、複数の周波数成分が多重された周波数多重信号を前記入力信号として共通に受け、
    前記複数の離散フィルタのうち少なくとも一つの離散フィルタは、処理対象の周波数成分とは異なる周波数成分を前記離散フィルタ内で除去する、ことを特徴とする請求項１２乃至１４のいずれか１項に記載の受信方法。
19. 前記複数の離散フィルタのうち少なくとも一つの離散フィルタは、前段に、前記離散フィルタで対象とする帯域とは異なる周波数成分の折り返しを除去するアンチエイリアスフィルタで処理した信号を入力する、ことを特徴とする請求項１８に記載の受信方法。
20. 前記複数の離散フィルタのうち少なくとも１つの離散フィルタは、複素離散処理を用いて、前記周波数多重信号の所望外成分を除去する、ことを特徴とする請求項１８に記載の受信方法。
21. 前記離散フィルタには、前記クロック分配系からの前記クロック群のうち予め定められた組み合わせの一部のクロック又は全てのクロックを、前記離散フィルタで用いられる前記複数のサンプリングクロックとして受ける、ことを特徴とする請求項１２乃至１９のいずれか１項に記載の受信方法。
22. 受信信号を入力する、互いに並置された第１、第２の離散フィルタを備え、
    前記第１の離散フィルタは、
    前記クロック分配系から供給される互いに位相が異なる第１群のクロックに応答して、前記受信信号をそれぞれサンプル・ホールドする第１群のサンプル・ホールド回路と、
    前記第１群のサンプル・ホールド回路でホールドした複数の信号を多重化してシリアル出力する第１の多重化回路と、
    を備え、
    前記第２の離散フィルタは、
    前記クロック分配系から供給される互いに位相が異なる第２群のクロックに応答して、前記受信信号をそれぞれサンプル・ホールドする第２群のサンプル・ホールド回路と、
    前記第２群のサンプル・ホールド回路でホールドした複数の信号を多重化してシリアル出力する第２の多重化回路と、
    を備え、周波数ホッピングの第１のチャネルのスロットでは、前記クロック分配系からの前記第１群のクロックが前記第１の離散フィルタに供給され、第２のチャネルのスロットでは前記クロック分配系からの前記第２群のクロックが、前記第２の離散フィルタに供給される、ことを特徴とする受信装置。
23. 前記クロック分配系からの前記第１群のクロックを入力する第１のセレクタと、
    前記クロック分配系からの前記第２群のクロックを入力する第２のセレクタと、
    を備え、
    周波数ホッピングの第１のチャネルのスロットでは、前記第１のセレクタが起動され、前記クロック分配系からの前記第１群のクロックが前記第１のセレクタ経由で前記第１の離散フィルタに供給され、
    第２のチャネルのスロットでは、前記第２のセレクタが起動され、前記クロック分配系からの前記第２群のクロックが前記第２のセレクタ経由で前記第２の離散フィルタに供給され、ことを特徴とする請求項２２記載の受信装置。

Images