JPWO2010021317A1 - 静電チャックの使用限界判別方法 - Google Patents

静電チャックの使用限界判別方法 Download PDF

Info

Publication number
JPWO2010021317A1
JPWO2010021317A1 JP2010525689A JP2010525689A JPWO2010021317A1 JP WO2010021317 A1 JPWO2010021317 A1 JP WO2010021317A1 JP 2010525689 A JP2010525689 A JP 2010525689A JP 2010525689 A JP2010525689 A JP 2010525689A JP WO2010021317 A1 JPWO2010021317 A1 JP WO2010021317A1
Authority
JP
Japan
Prior art keywords
electrostatic chuck
substrate
processing
value
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010525689A
Other languages
English (en)
Inventor
永博 井上
永博 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of JPWO2010021317A1 publication Critical patent/JPWO2010021317A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

静電チャックが使用限界に至った否かを正確に判別できるようにした静電チャックの使用限界判別方法を提供する。静電チャック（２）は、第１電極（４）及び第２電極（４´）と、これら電極（４，４´）を覆う誘電体から成る被覆層（５）とを備え、第１と第２の両電極（４，４´）間に電源（７）から電圧を印加することにより、被覆層の表面に載置した処理基板（Ｓ）を吸着するように構成される。処理基板（Ｓ）を吸着した状態で両電極（４，４´）間に流れる電流値を電流計（８）により検出して、検出電流値が所定の閾値以上になったときに静電チャック（２）が使用限界に至ったと判別する。閾値は、静電チャック（２）に接する基板裏面の抵抗値が異なる種々の処理基板毎に異なる値に設定される。

Description

本発明は、処理基板にスパッタリング等の所定の処理を行う際に処理基板を保持するために使用する静電チャックの使用限界判別方法に関する。
従来、静電チャックとして、第１電極及び第２電極と、これら電極を覆う誘電体から成る被覆層とを備え、第１と第２の両電極間に電圧を印加することにより、被覆層の表面に載置した処理基板を吸着するものは知られている(例えば、特許文献１参照)。尚、処理基板が絶縁性基板である場合は、第１と第２の電極間に電圧を印加することで発生するグラディエント力により処理基板がチャックプレートの表面に吸着され、処理基板が非絶縁性基板である場合は、第１と第２の電極間に電圧を印加することで発生するクーロン力により処理基板がチャックプレートの表面に吸着される。
ところで、静電チャックに吸着される処理基板を加熱冷却する場合、処理基板と静電チャックとの熱膨張差により、被覆層が処理基板で擦られて次第に摩耗する。そこで、従来は、静電チャックで吸着した処理基板の枚数が所定の使用限度枚数になると、静電チャックが使用限界に達したと判断して、静電チャックを交換している。
然し、処理基板の枚数が使用限度枚数に達しても、被覆層が然程摩耗していないことが間々ある。そのため、静電チャックの交換頻度を減少させて、生産性を向上させる上で、より正確に静電チャックの使用限界を判別することが望まれている。
特開２００４−３１５０２号公報
本発明は、以上の点に鑑み、静電チャックが使用限界に至った否かを正確に判別できるようにした静電チャックの使用限界判別方法を提供することをその課題としている。
上記課題を解決するために、本発明は、第１電極及び第２電極と、これら電極を覆う誘電体から成る被覆層とを備え、第１と第２の両電極間に電圧を印加することにより、被覆層の表面に載置した処理基板を吸着する静電チャックの使用限界判別方法であって、処理基板を吸着した状態で第１と第２の両電極間に流れる電流値を検出して、検出電流値が所定の閾値以上になったときに静電チャックが使用限界に至ったと判別するようにし、前記閾値は、静電チャックに接する基板裏面の抵抗値が異なる種々の処理基板毎に異なる値に設定されることを特徴とする。
ここで、処理基板の吸着時に第１と第２の両電極間に流れる電流値は、被覆層の摩耗に伴い次第に増加する。そのため、この電流値は被覆層の摩耗の程度を表すパラメータとなり、電流値が閾値以上になったか否かで、被覆層の摩耗が限界に達したか否か、即ち、静電チャックが使用限界に達したか否かを判別できる。然し、この電流値は、静電チャックに接する基板裏面の抵抗値によっても変化し、基板裏面の抵抗値が小さくなるほど大きくなる。従って、閾値を一義的に定めたのでは、基板裏面の抵抗値が小さな処理基板の場合、静電チャックが使用限界に達していないのに、使用限界に達したと誤判別されてしまう。これに対し、本発明では、上記の如く基板裏面の抵抗値が異なる種々の処理基板毎に異なる値に閾値を設定しているため、静電チャックが使用限界に達したか否かを正確に判別できる。
尚、処理基板に対するスパッタリング等の処理を開始すると、第１と第２の両電極間に流れる電流値が処理の影響で変動する。そのため、本発明において、前記電流値は、処理基板の吸着後、処理基板に対する処理を開始する前に検出される電流値であることが望ましい。これによれば、処理の影響による電流変動を生じない状態で検出される電流値に基づいて、静電チャックが使用限界に達したか否かを判別でき、電流変動に起因する誤判別を防止できる。
本発明方法の実施に用いる設備の概略構成図。 (ａ)被覆層の摩耗前のＥＳＣ電流の流れ方を模式的似示す図、(ｂ)被覆層の摩耗後のＥＳＣ電流の流れ方を模式的に示す図。 被覆層の摩耗によるＥＳＣ電流の変化を示すグラフ。 処理基板の１回の処理サイクル中のＥＳＣ電流の推移を示すグラフ。 本発明方法の実施形態の判別処理を示すフロー図。
図１を参照して、１は図示省略した真空処理槽内に設けられるステージであり、ステージ１上に、ガラス基板等の処理基板Ｓを吸着する静電チャック２が固定されている。静電チャック２は、誘電体である例えばセラミックス材料を用いて形成されるチャックプレート３を有し、このチャックプレート３内に、第１電極４と第２電極４´とが埋設されている。第１電極４と第２電極４´は、例えば櫛歯状に形成されて、その歯の部分が互いに非接触の状態で噛み合うように配置されている。
第１と第２の両電極４，４´間には、コントローラ６で制御される電源７から電路７ａを介して直流電圧が印加される。また、電路７ａには、第１と第２の両電極４，４´間に流れる電流値(以下、ＥＳＣ電流という)を検出する電流計８が介設されている。そして、電流計８で検出したＥＳＣ電流のデータをコントローラ６に入力している。また、コントローラ６にはＥＥＳ(Engineering Equipment System)サーバー９が接続されている。
図２(ａ)を参照して、静電チャック２は、第１と第２の両電極４，４´を覆う誘電体から成る被覆層５を備えている。そして、両電極４，４´間に電圧を印加することにより、被覆層５の表面に載置した処理基板Ｓが吸着されるようにしている。尚、本実施形態では、被覆層５がチャックプレート３と一体であるが、被覆層５をチャックプレート３上に第１と第２の両電極４，４´を覆うようにして形成してもよい。
ところで、図外の加熱手段により処理基板Ｓを加熱すると、静電チャック２と処理基板Ｓとの熱膨張差により、被覆層５が処理基板Ｓにより擦られて摩耗し薄くなる。そして、被覆層５の厚さが所定の摩耗限界以下に薄くなると、それ以上静電チャック２を使用できなくなる。
ここで、被覆層５が薄くなると、図２(ｂ)に示す如く、被覆層５と処理基板Ｓとの接触面に電流が流れやすくなり、ＥＳＣ電流が増加する。そのため、電流計８で検出したＥＳＣ電流は被覆層５の摩耗の程度を表すパラメータとなる。そして、ＥＳＣ電流が所定の閾値以上になったか否かで、被覆層５の摩耗が限界に達したか否か、即ち、静電チャック２が使用限界に達したか否かを判別できる。
但し、ＥＳＣ電流は、静電チャック２に接する基板裏面の抵抗値によっても変化する。そして、基板裏面の抵抗値が大きな処理基板Ｓでは、図３にａ線で示す如く、被覆層５が摩耗したときのＥＳＣ電流の増加率が小さくなるが、基板裏面の抵抗値が小さな処理基板Ｓでは、図３にｂ線で示す如く、被覆層５が摩耗したときのＥＳＣ電流の増加率が大きくなる。尚、基板裏面の抵抗値は、処理基板Ｓが同一材質であっても、基板裏面に形成したデバイスの性状によって異なる。
そこで、本実施形態では、閾値を基板裏面の抵抗値が異なる種々の処理基板毎に異なる値に設定し、即ち、基板裏面の抵抗値が小さくなるほど閾値の値が高くなるように処理基板Ｓの種類に応じて閾値を設定し、これら閾値をコントローラ６に記憶させている。そして、ＥＳＣ電流が現在吸着している処理基板Ｓの種類に対応する閾値以上になったときに、静電チャック２が使用限界に達したと判断している。尚、静電チャック２に吸着する処理基板Ｓの種類は、キーボード操作による入力でコントローラ６が認識する。
これによれば、基板裏面の抵抗値が大きな処理基板Ｓでは、閾値が比較的低い値ＹＩｌ(図３参照)に設定され、基板裏面の抵抗値が小さな処理基板Ｓでは、閾値が比較的高い値ＹＩｈに設定されることになる。そのため、処理基板Ｓの種類に拘わらず、被覆層５の厚さが同一の限界値Ｌｉｍに減少したときに、静電チャック２が使用限界に達したと判断される。
ところで、処理基板Ｓの処理に際しては、図４のｔ０の時点で第１と第２の両電極４，４´への電圧印加を開始し、電圧が所定の吸着電圧に昇圧するｔ１の時点から一定時間遅れたｔ２の時点から処理基板Ｓに対するスパッタリング等の処理を開始し、ｔ３の時点で処理を終了する。図４はＥＳＣ電流の推移を示しており、スパッタリング処理を行う場合、ｔ２からｔ３までの処理期間中は、スパッタ放電の影響でＥＳＣ電流が変動する。
そこで、本実施形態では、このような電流変動による誤判定を防止するため、図５に示す手順で静電チャック２の使用限界判別処理を行っている。この判別処理では、先ず、処理基板Ｓの吸着後、処理基板Ｓに対する処理を開始する前のｔ１からｔ２までの期間に検出されたＥＳＣ電流の平均値を算出し(ＳＴＥＰ１)、この平均値を今回の判別処理に用いるＥＳＣ電流の検出値Ｉとしている(ＳＴＥＰ２)。そして、現在吸着している処理基板Ｓの種類に対応する閾値ＹＩを検索し(ＳＴＥＰ３)、この閾値ＹＩとＥＳＣ電流の検出値Ｉとを比較して(ＳＴＥＰ４)、Ｉ≧ＹＩになったときに、静電チャック２が使用限界に達したと判断して、その旨をブザー、ランプ、メール配信等で報知している(ＳＴＥＰ５)。
これによれば、処理の影響による電流変動を生じない状態で検出されるＥＳＣ電流に基づいて、静電チャック２が使用限界に達したか否かを判別でき、電流変動に起因する誤判別を防止できる。また、処理基板Ｓの種類に対応する閾値ＹＩを用いるため、上述した通り基板裏面の抵抗値の差による誤判定も防止できる。
尚、本実施形態では、ｔ１からｔ２までの期間に検出されたＥＳＣ電流の平均値をコントローラ５からＥＥＳサーバー９に送信している。そして、ＥＥＳサーバー９において、処理基板Ｓの種類別にＥＳＣ電流の上記平均値の推移を記憶し、この推移を適宜グラフ化して出力できるようにしている。
Ｓ…処理基板、２…静電チャック、４…第１電極、４´…第２電極、５…被覆層、６…コントローラ、７…電源、８…電流計。

Claims (2)

  1. 第１電極及び第２電極と、これら電極を覆う誘電体から成る被覆層とを備え、第１と第２の両電極間に電圧を印加することにより、被覆層の表面に載置した処理基板を吸着する静電チャックの使用限界判別方法であって、
    処理基板の吸着時に第１と第２の両電極間に流れる電流値を検出して、検出電流値が所定の閾値以上になったときに静電チャックが使用限界に達したと判別するようにし、
    前記閾値は、静電チャックに接する基板裏面の抵抗値が異なる種々の処理基板毎に異なる値に設定されることを特徴とする静電チャックの使用限界判別方法。
  2. 前記電流値は、処理基板の吸着後、処理基板に対する処理を開始する前に検出される電流値であることを特徴とする請求項１記載の静電チャックの使用限界判別方法。
JP2010525689A 2008-08-20 2009-08-17 静電チャックの使用限界判別方法 Pending JPWO2010021317A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008211476 2008-08-20
JP2008211476 2008-08-20
PCT/JP2009/064414 WO2010021317A1 (ja) 2008-08-20 2009-08-17 静電チャックの使用限界判別方法

Publications (1)

Publication Number Publication Date
JPWO2010021317A1 true JPWO2010021317A1 (ja) 2012-01-26

Family

ID=41707195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010525689A Pending JPWO2010021317A1 (ja) 2008-08-20 2009-08-17 静電チャックの使用限界判別方法

Country Status (7)

Country Link
US (1) US20110140712A1 (ja)
JP (1) JPWO2010021317A1 (ja)
KR (1) KR20110049871A (ja)
CN (1) CN102124554A (ja)
DE (1) DE112009001988T5 (ja)
TW (1) TW201013829A (ja)
WO (1) WO2010021317A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8937800B2 (en) * 2012-04-24 2015-01-20 Applied Materials, Inc. Electrostatic chuck with advanced RF and temperature uniformity
KR102581356B1 (ko) * 2016-08-30 2023-09-21 삼성전자주식회사 기판 처리 장치의 이상 진단 방법 및 이를 수행하기 위한 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5979545A (ja) * 1982-10-29 1984-05-08 Toshiba Corp 静電チャック装置
JPH01321136A (ja) * 1988-06-24 1989-12-27 Fujitsu Ltd 静電チャックの劣化検出回路
JPH06198532A (ja) * 1993-01-06 1994-07-19 Nissin Electric Co Ltd 静電チャック
JPH077071A (ja) * 1993-06-15 1995-01-10 Hitachi Ltd 静電チャック
JPH1064987A (ja) * 1996-05-02 1998-03-06 Applied Materials Inc ヒューズ付き多重電極静電チャック
JP2002305237A (ja) * 2001-04-05 2002-10-18 Hitachi Ltd 半導体製造方法および製造装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886865A (en) * 1998-03-17 1999-03-23 Applied Materials, Inc. Method and apparatus for predicting failure of an eletrostatic chuck
JP4030361B2 (ja) 2002-06-24 2008-01-09 株式会社アルバック 静電吸着方法
US7864502B2 (en) * 2007-05-15 2011-01-04 International Business Machines Corporation In situ monitoring of wafer charge distribution in plasma processing
US7768269B2 (en) * 2007-08-15 2010-08-03 Applied Materials, Inc. Method of multi-location ARC sensing with adaptive threshold comparison

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5979545A (ja) * 1982-10-29 1984-05-08 Toshiba Corp 静電チャック装置
JPH01321136A (ja) * 1988-06-24 1989-12-27 Fujitsu Ltd 静電チャックの劣化検出回路
JPH06198532A (ja) * 1993-01-06 1994-07-19 Nissin Electric Co Ltd 静電チャック
JPH077071A (ja) * 1993-06-15 1995-01-10 Hitachi Ltd 静電チャック
JPH1064987A (ja) * 1996-05-02 1998-03-06 Applied Materials Inc ヒューズ付き多重電極静電チャック
JP2002305237A (ja) * 2001-04-05 2002-10-18 Hitachi Ltd 半導体製造方法および製造装置

Also Published As

Publication number Publication date
CN102124554A (zh) 2011-07-13
US20110140712A1 (en) 2011-06-16
DE112009001988T5 (de) 2011-07-28
KR20110049871A (ko) 2011-05-12
TW201013829A (en) 2010-04-01
WO2010021317A1 (ja) 2010-02-25

Similar Documents

Publication Publication Date Title
JP4884047B2 (ja) プラズマ処理方法
JP4418032B2 (ja) 静電チャック
JP4657949B2 (ja) エッチング処理装置および自己バイアス電圧測定方法ならびにエッチング処理装置の監視方法
JP5125024B2 (ja) プラズマ処理装置用の載置台及びプラズマ処理装置
JP5258195B2 (ja) スパッタリングシステムのための制御システム
US8709528B2 (en) Wafer processing method and system using multi-zone chuck
JPWO2011118159A1 (ja) 基板保持装置
TW200403786A (en) Method for performing real time arcing detection
JP2010045200A (ja) フォーカスリング、プラズマ処理装置及びプラズマ処理方法
US20220415695A1 (en) Wafer de-chucking detection and arcing prevention
KR20190119532A (ko) 정전 척, 기판 처리 장치, 및 기판 보지 방법
JP5574962B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP2016213358A (ja) プラズマ処理装置およびプラズマ処理方法
JP2010010214A (ja) 半導体装置の製造方法、半導体製造装置、及び記憶媒体
JP5232868B2 (ja) 基板管理方法
WO2010021317A1 (ja) 静電チャックの使用限界判別方法
JP2002305237A (ja) 半導体製造方法および製造装置
JP2011060984A (ja) プラズマ処理装置及びプラズマ処理方法
JP6142305B2 (ja) 静電吸着方法及び静電吸着装置
KR20080029569A (ko) 식각프로파일 휘어짐 방지를 위한 플라즈마 식각 장치
JP2008117800A (ja) 静電チャック
JP2022520337A (ja) 静電チャックのための方法およびツール
TWI655146B (zh) 用於工件的靜電夾持之系統及方法
JP2011071211A (ja) 被処理体のセルフバイアス測定方法、及びこの測定方法を用いた被処理体の離脱方法とその装置
JPWO2020003746A1 (ja) 静電チャック用の給電装置及び基板管理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131001