JPWO2009090964A1 - 同期制御方法および情報処理装置 - Google Patents
同期制御方法および情報処理装置 Download PDFInfo
- Publication number
- JPWO2009090964A1 JPWO2009090964A1 JP2009550023A JP2009550023A JPWO2009090964A1 JP WO2009090964 A1 JPWO2009090964 A1 JP WO2009090964A1 JP 2009550023 A JP2009550023 A JP 2009550023A JP 2009550023 A JP2009550023 A JP 2009550023A JP WO2009090964 A1 JPWO2009090964 A1 JP WO2009090964A1
- Authority
- JP
- Japan
- Prior art keywords
- thread
- current thread
- synchronization
- current
- waiting time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
Abstract
Description
401 現行スレッド
402 参照スレッド
403 同期制御部
404 待機時間計算部
405 同期判定部
406 品質差分計算部
図1に、本発明の第1実施形態の情報処理装置400を示す。情報処理装置400は、現行スレッド401、参照スレッド402、同期制御部403、待機時間計算部404、同期判定部405、及び、品質差分計算部406を備える。情報処理装置400は、マルチスレッド対応のコンピュータであり、現行スレッド401及び参照スレッド402を並列に実行する。
本発明の第2の実施形態を説明する。本実施形態の情報処理装置400の構成は、基本的には前述の実施形態のもの(図1)と同様である。前述の実施形態との差異は、同期判定部405の動作にある。本実施形態の同期判定部405は、待機時間計算部404が算出した待機時間を、品質差分の大きさに応じて短縮あるいは延長する。そして、調整した値を現行スレッド401の待機時間に適用する。以下、調整後の待機時間をタイムアウト値と記す。
本発明の第3の実施形態を説明する。本実施形態の情報処理装置400の構成は、基本的には前述の実施形態のもの(図1)と同様である。本実施形態は、待機時間計算部404が、現行スレッド401の待機中に待機時間の再計算を行う点が第1実施形態と相違する。
TR>T0−TP …(3)
本発明の第4の実施形態を説明する。本実施形態の情報処理装置400の構成は、基本的には前述の実施形態のもの(図1)と同様である。本実施形態は、情報処理装置400が画像処理に関するスレッドを実行することを想定したものである。
本例の現行スレッド及び参照スレッドは、マクロブロックに施すデブロッキングフィルタ処理である。デブロッキングフィルタ処理に関する技術は、例えば、非特許文献3に記載されている。以下、デブロッキングフィルタ処理を単に「フィルタ処理」と記す。
第4の実施形態に関する他の具体例について説明する。スレッドの内容に関し、前述の具体例1ではデブロッキングフィルタ処理であったが、本例では、イントラ予測処理であるとする。本例の同期判定部405は、同一フレームにおいて、現行スレッド401が参照しようとする参照スレッド402での画素にイントラ予測処理が施されていない場合に、そのイントラ予測処理の終了を待つか否かを判断する。待たない場合は、参照スレッド402の現時点の(イントラ予測が未処理の)画素、あるいは、イントラ予測済みであり且つ参照画素と同じ位置の前フレームの画素値を用いてイントラ予測を進める。
第4の実施形態に関する他の具体例について説明する。本例では、マクロブロックに対する動き予測処理を現行スレッド401とし、マクロブロックに対するデブロッキングフィルタ処理を参照スレッド402とするものである。本例では、現行スレッド401の動き予測処理が参照する画素に、参照スレッド402のフィルタ処理が施されていない場合に、そのフィルタ処理の完了を待つか否かを判断する。待たない場合は、フィルタ処理前の画素値を用いて現行スレッド401の動き予測処理を進める。
第4の実施形態に関する他の具体例について説明する。本例では、あるフレームでの動きベクトル探索処理を現行スレッド401とし、動きベクトルの探索に参照される別のフレームにおける探索領域の参照画像を作成する処理を参照スレッド402とする。
なお、上記実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限らない。
(付記1)現行スレッドと、当該現行スレッドによりデータが参照される参照スレッドとを並列に実行し、
前記現行スレッドが第1の同期点に達したとき、前記参照スレッドが第2の同期点に達したか否かを判別し、
前記判別が否の場合、前記参照スレッドが前記第2の同期点に到達するまでの所要時間を前記現行スレッドの待機時間として求め、
前記現行スレッドが前記参照スレッドの前記第2の同期点での処理データを参照して生成するデータと、前記現行スレッドが前記処理データを参照せずに生成するデータとの間の品質差分を推定し、
前記待機時間および品質差分の大きさに応じて、前記現行スレッドを前記参照スレッドが前記第2の同期点に達するまで待機させるか否かを判定することを特徴とする同期制御方法。
(付記2)前記品質差分が上限を下回る場合、前記現行スレッドを待機させないと判定することを特徴とする付記1記載の同期制御方法。
(付記3)さらに、前記待機時間が上限を超える場合は前記現行スレッドを待機させないと判定し、当該待機時間が上限を下回る場合は前記現行スレッドを待機させると判定する付記2記載の同期制御方法。
(付記4)前記品質差分が上限を超える場合は前記待機時間に所定値を加算したタイムアウト値を設定し、前記品質差分が上限を下回る場合は前記待機時間から所定値を減算したタイムアウト値を設定し、
前記設定したタイムアウト値の満了まで前記現行スレッドを待機させると判定することを特徴とする付記1記載の同期制御方法。
(付記5)さらに、前記現行スレッドの待機中に前記待機時間を再計算し、
前記再計算の結果を用いて前記参照スレッドの遅延の有無を判定し、
前記参照スレッドが遅延していると判定した場合、前記現行スレッドの待機を中止することを特徴とする付記1乃至4のいずれか1項に記載の同期制御方法。
(付記6)前記現行スレッドおよび前記参照スレッドが画像フレームに対する画像処理であることを特徴とする付記1乃至5のいずれか1項に記載の同期制御方法。
(付記7)前記現行スレッドおよび前記参照スレッドが、同一の画像フレーム内の異なる画像ブロックに対するデブロッキングフィルタ処理であることを特徴とする付記6記載の同期制御方法。
(付記8)前記現行スレッドおよび前記参照スレッドが、同一の画像フレーム内の異なる画像ブロックに対するイントラ予測処理であることを特徴とする付記6記載の同期制御方法。
(付記9)前記現行スレッドが画像ブロックに対する動き予測処理であり、前記参照スレッドが当該画像ブロックに対するデブロッキングフィルタ処理であることを特徴とする付記6記載の同期制御方法。
(付記10)前記現行スレッドが画像フレームにおける動き予測処理であり、
前記参照スレッドが、前記動き予測処理における動きベクトルが探索される画像フレームの参照画像を作成する処理であることを特徴とする付記6記載の同期制御方法。
(付記11)さらに、前記待機時間および前記品質差分について、それぞれをN段階で評価するための評価値を求め、
前記各評価値を用いて前記現行スレッドの待機に関する前記判定を行うことを特徴とする付記1乃至10のいずれか1項に記載の同期制御方法。
(付記12)前記処理データを参照せずに生成する前記データは、前記参照スレッドの現時点でのデータを参照して生成したデータであることを特徴とする付記1乃至11のいずれか1項に記載の同期制御方法。
(付記13)前記処理データを参照せずに生成する前記データは、前記参照スレッドによる処理済みのデータを参照して生成したデータであることを特徴とする付記1乃至11のいずれか1項に記載の同期制御方法。
(付記14)現行スレッドと該現行スレッドによりデータが参照される参照スレッドとを並列に実行する同期制御部と、
前記現行スレッドが第1の同期点に達したときに前記参照スレッドが第2の同期点に達していない場合、前記参照スレッドが前記第2の同期点に到達するまでの所要時間を前記現行スレッドの待機時間として求める待機時間計算部と、
前記現行スレッドが前記参照スレッドの前記第2の同期点での処理データを参照して生成するデータと、前記現行スレッドが前記処理データを参照せずに生成するデータとの間の品質差分を推定する品質差分計算部と、
前記待機時間および品質差分の大きさに応じて、前記現行スレッドを前記参照スレッドが前記第2の同期点に達するまで待機させるか否かを判定する同期判定部とを備えることを特徴とする情報処理装置。
(付記15)
前記同期判定部は、前記品質差分が上限を下回る場合、前記現行スレッドを待機させないと判定することを特徴とする付記14記載の情報処理装置。
(付記16)前記同期判定部は、さらに、前記待機時間が上限を超える場合は前記現行スレッドを待機させないと判定し、当該待機時間が上限を下回る場合は前記現行スレッドを待機させると判定する付記15記載の情報処理装置。
(付記17)前記同期判定部は、前記品質差分が上限を超える場合は前記待機時間に所定値を加算したタイムアウト値を設定し、前記品質差分が上限を下回る場合は前記待機時間から所定値を減算したタイムアウト値を設定し、前記設定したタイムアウト値の満了まで前記現行スレッドを待機させると判定することを特徴とする付記14記載の情報処理装置。
(付記18)前記待機時間計算部は、さらに、前記現行スレッドの待機中に前記待機時間を再計算し、
前記同期判定部は、前記再計算の結果を用いて前記参照スレッドの遅延の有無を判定し、前記参照スレッドが遅延していると判定した場合、前記現行スレッドの待機を中止することを特徴とする付記14乃至17のいずれか1項に記載の情報処理装置。
(付記19)前記現行スレッドおよび前記参照スレッドが画像フレームに対する画像処理であることを特徴とする付記14乃至18のいずれか1項に記載の情報処理装置。
(付記20)前記現行スレッドおよび前記参照スレッドが、同一の画像フレーム内の異なる画像ブロックに対するデブロッキングフィルタ処理であることを特徴とする付記19記載の情報処理装置。
(付記21)前記現行スレッドおよび前記参照スレッドが、同一の画像フレーム内の異なる画像ブロックに対するイントラ予測処理であることを特徴とする付記19記載の情報処理装置。
(付記22)前記現行スレッドが画像ブロックに対する動き予測処理であり、前記参照スレッドが当該画像ブロックに対するデブロッキングフィルタ処理であることを特徴とする付記19記載の情報処理装置。
(付記23)前記現行スレッドが画像フレームにおける動き予測処理であり、
前記参照スレッドが、前記動き予測処理における動きベクトルが探索される画像フレームの参照画像を作成する処理であることを特徴とする付記19記載の情報処理装置。
(付記24)前記同期判定部は、さらに、前記待機時間および前記品質差分について、それぞれをN段階で評価するための評価値を求め、前記各評価値を用いて前記現行スレッドの待機に関する前記判定を行うことを特徴とする付記14乃至23のいずれか1項に記載の情報処理装置。
(付記25)コンピュータを付記14乃至24のいずれか1項に記載の情報処理装置として機能させることを特徴とするプログラム。
Claims (25)
- 現行スレッドと、当該現行スレッドによりデータが参照される参照スレッドとを並列に実行し、
前記現行スレッドが第1の同期点に達したとき、前記参照スレッドが第2の同期点に達したか否かを判別し、
前記判別が否の場合、前記参照スレッドが前記第2の同期点に到達するまでの所要時間を前記現行スレッドの待機時間として求め、
前記現行スレッドが前記参照スレッドの前記第2の同期点での処理データを参照して生成するデータと、前記現行スレッドが前記処理データを参照せずに生成するデータとの間の品質差分を推定し、
前記待機時間および品質差分の大きさに応じて、前記現行スレッドを前記参照スレッドが前記第2の同期点に達するまで待機させるか否かを判定することを特徴とする同期制御方法。 - 前記品質差分が上限を下回る場合、前記現行スレッドを待機させないと判定することを特徴とする請求項1記載の同期制御方法。
- さらに、前記待機時間が上限を超える場合は前記現行スレッドを待機させないと判定し、当該待機時間が上限を下回る場合は前記現行スレッドを待機させると判定する請求項2記載の同期制御方法。
- 前記品質差分が上限を超える場合は前記待機時間に所定値を加算したタイムアウト値を設定し、前記品質差分が上限を下回る場合は前記待機時間から所定値を減算したタイムアウト値を設定し、
前記設定したタイムアウト値の満了まで前記現行スレッドを待機させると判定することを特徴とする請求項1記載の同期制御方法。 - さらに、前記現行スレッドの待機中に前記待機時間を再計算し、
前記再計算の結果を用いて前記参照スレッドの遅延の有無を判定し、
前記参照スレッドが遅延していると判定した場合、前記現行スレッドの待機を中止することを特徴とする請求項1乃至4のいずれか1項に記載の同期制御方法。 - 前記現行スレッドおよび前記参照スレッドが画像フレームに対する画像処理であることを特徴とする請求項1乃至5のいずれか1項に記載の同期制御方法。
- 前記現行スレッドおよび前記参照スレッドが、同一の画像フレーム内の異なる画像ブロックに対するデブロッキングフィルタ処理であることを特徴とする請求項6記載の同期制御方法。
- 前記現行スレッドおよび前記参照スレッドが、同一の画像フレーム内の異なる画像ブロックに対するイントラ予測処理であることを特徴とする請求項6記載の同期制御方法。
- 前記現行スレッドが画像ブロックに対する動き予測処理であり、前記参照スレッドが当該画像ブロックに対するデブロッキングフィルタ処理であることを特徴とする請求項6記載の同期制御方法。
- 前記現行スレッドが画像フレームにおける動き予測処理であり、
前記参照スレッドが、前記動き予測処理における動きベクトルが探索される画像フレームの参照画像を作成する処理であることを特徴とする請求項6記載の同期制御方法。 - さらに、前記待機時間および前記品質差分について、それぞれをN段階で評価するための評価値を求め、
前記各評価値を用いて前記現行スレッドの待機に関する前記判定を行うことを特徴とする請求項1乃至10のいずれか1項に記載の同期制御方法。 - 前記処理データを参照せずに生成する前記データは、前記参照スレッドの現時点でのデータを参照して生成したデータであることを特徴とする請求項1乃至11のいずれか1項に記載の同期制御方法。
- 前記処理データを参照せずに生成する前記データは、前記参照スレッドによる処理済みのデータを参照して生成したデータであることを特徴とする請求項1乃至11のいずれか1項に記載の同期制御方法。
- 現行スレッドと該現行スレッドによりデータが参照される参照スレッドとを並列に実行する同期制御部と、
前記現行スレッドが第1の同期点に達したときに前記参照スレッドが第2の同期点に達していない場合、前記参照スレッドが前記第2の同期点に到達するまでの所要時間を前記現行スレッドの待機時間として求める待機時間計算部と、
前記現行スレッドが前記参照スレッドの前記第2の同期点での処理データを参照して生成するデータと、前記現行スレッドが前記処理データを参照せずに生成するデータとの間の品質差分を推定する品質差分計算部と、
前記待機時間および品質差分の大きさに応じて、前記現行スレッドを前記参照スレッドが前記第2の同期点に達するまで待機させるか否かを判定する同期判定部とを備えることを特徴とする情報処理装置。 - 前記同期判定部は、前記品質差分が上限を下回る場合、前記現行スレッドを待機させないと判定することを特徴とする請求項14記載の情報処理装置。
- 前記同期判定部は、さらに、前記待機時間が上限を超える場合は前記現行スレッドを待機させないと判定し、当該待機時間が上限を下回る場合は前記現行スレッドを待機させると判定する請求項15記載の情報処理装置。
- 前記同期判定部は、前記品質差分が上限を超える場合は前記待機時間に所定値を加算したタイムアウト値を設定し、前記品質差分が上限を下回る場合は前記待機時間から所定値を減算したタイムアウト値を設定し、前記設定したタイムアウト値の満了まで前記現行スレッドを待機させると判定することを特徴とする請求項14記載の情報処理装置。
- 前記待機時間計算部は、さらに、前記現行スレッドの待機中に前記待機時間を再計算し、
前記同期判定部は、前記再計算の結果を用いて前記参照スレッドの遅延の有無を判定し、前記参照スレッドが遅延していると判定した場合、前記現行スレッドの待機を中止することを特徴とする請求項14乃至17のいずれか1項に記載の情報処理装置。 - 前記現行スレッドおよび前記参照スレッドが画像フレームに対する画像処理であることを特徴とする請求項14乃至18のいずれか1項に記載の情報処理装置。
- 前記現行スレッドおよび前記参照スレッドが、同一の画像フレーム内の異なる画像ブロックに対するデブロッキングフィルタ処理であることを特徴とする請求項19記載の情報処理装置。
- 前記現行スレッドおよび前記参照スレッドが、同一の画像フレーム内の異なる画像ブロックに対するイントラ予測処理であることを特徴とする請求項19記載の情報処理装置。
- 前記現行スレッドが画像ブロックに対する動き予測処理であり、前記参照スレッドが当該画像ブロックに対するデブロッキングフィルタ処理であることを特徴とする請求項19記載の情報処理装置。
- 前記現行スレッドが画像フレームにおける動き予測処理であり、
前記参照スレッドが、前記動き予測処理における動きベクトルが探索される画像フレームの参照画像を作成する処理であることを特徴とする請求項19記載の情報処理装置。 - 前記同期判定部は、さらに、前記待機時間および前記品質差分について、それぞれをN段階で評価するための評価値を求め、前記各評価値を用いて前記現行スレッドの待機に関する前記判定を行うことを特徴とする請求項14乃至23のいずれか1項に記載の情報処理装置。
- コンピュータを請求項14乃至24のいずれか1項に記載の情報処理装置として機能させることを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009550023A JP5246603B2 (ja) | 2008-01-17 | 2009-01-14 | 同期制御方法および情報処理装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008008321 | 2008-01-17 | ||
JP2008008321 | 2008-01-17 | ||
PCT/JP2009/050397 WO2009090964A1 (ja) | 2008-01-17 | 2009-01-14 | 同期制御方法および情報処理装置 |
JP2009550023A JP5246603B2 (ja) | 2008-01-17 | 2009-01-14 | 同期制御方法および情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009090964A1 true JPWO2009090964A1 (ja) | 2011-05-26 |
JP5246603B2 JP5246603B2 (ja) | 2013-07-24 |
Family
ID=40885353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009550023A Active JP5246603B2 (ja) | 2008-01-17 | 2009-01-14 | 同期制御方法および情報処理装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8555291B2 (ja) |
JP (1) | JP5246603B2 (ja) |
TW (1) | TW200943175A (ja) |
WO (1) | WO2009090964A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8850436B2 (en) * | 2009-09-28 | 2014-09-30 | Nvidia Corporation | Opcode-specified predicatable warp post-synchronization |
JP5418674B2 (ja) * | 2009-10-29 | 2014-02-19 | 日本電気株式会社 | H.264インループ・デブロッキング・フィルタの並列実行装置及び方法 |
US20110276966A1 (en) * | 2010-05-06 | 2011-11-10 | Arm Limited | Managing task dependency within a data processing system |
JP5672311B2 (ja) * | 2010-12-22 | 2015-02-18 | 富士通株式会社 | 同期処理方法 |
US20140269933A1 (en) * | 2013-03-13 | 2014-09-18 | Magnum Semiconductor, Inc. | Video synchronization techniques using projection |
JP6079518B2 (ja) | 2013-09-11 | 2017-02-15 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
US20220291971A1 (en) * | 2021-03-10 | 2022-09-15 | EMC IP Holding Company LLC | Synchronization object having a stamp for flows in a storage system |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0744403A (ja) * | 1993-08-02 | 1995-02-14 | Nippon Telegr & Teleph Corp <Ntt> | 連続メディアの同期方法 |
JPH09305546A (ja) * | 1996-05-17 | 1997-11-28 | Nec Corp | マルチプロセッサシステム及びその同期方法 |
US6128640A (en) | 1996-10-03 | 2000-10-03 | Sun Microsystems, Inc. | Method and apparatus for user-level support for multiple event synchronization |
JP3730740B2 (ja) * | 1997-02-24 | 2006-01-05 | 株式会社日立製作所 | 並列ジョブ多重スケジューリング方法 |
US6026427A (en) | 1997-11-21 | 2000-02-15 | Nishihara; Kazunori | Condition variable to synchronize high level communication between processing threads |
JP2000010802A (ja) * | 1998-06-24 | 2000-01-14 | Ntt Data Corp | プロセス間データ連携システム及び記録媒体 |
JP3621598B2 (ja) | 1999-03-04 | 2005-02-16 | 日本電信電話株式会社 | 並列ソフトウェア画像符号化方法、および並列ソフトウェア画像符号化プログラムを記録した記録媒体 |
US6594773B1 (en) * | 1999-11-12 | 2003-07-15 | Microsoft Corporation | Adaptive control of streaming data in a graph |
US6920175B2 (en) | 2001-01-03 | 2005-07-19 | Nokia Corporation | Video coding architecture and methods for using same |
JP2005078244A (ja) * | 2003-08-29 | 2005-03-24 | Fujitsu Ltd | プログラム実行方法およびプログラム実行装置 |
JP2005094054A (ja) | 2003-09-11 | 2005-04-07 | Hiroshima Univ | 画像符号化装置、その方法およびプログラム、並びにストリーム合成器、その方法およびプログラム |
US7584475B1 (en) * | 2003-11-20 | 2009-09-01 | Nvidia Corporation | Managing a video encoder to facilitate loading and executing another program |
JP4266894B2 (ja) | 2004-07-22 | 2009-05-20 | Necソフトウェア東北株式会社 | 性能統計情報出力システム、性能統計情報出力方法およびプログラム |
US7624208B2 (en) * | 2005-01-14 | 2009-11-24 | International Business Machines Corporation | Method, system, and computer program for managing a queuing system |
US20060215754A1 (en) * | 2005-03-24 | 2006-09-28 | Intel Corporation | Method and apparatus for performing video decoding in a multi-thread environment |
JP4828950B2 (ja) * | 2006-01-31 | 2011-11-30 | 株式会社東芝 | 動画像復号装置 |
US7930695B2 (en) * | 2006-04-06 | 2011-04-19 | Oracle America, Inc. | Method and apparatus for synchronizing threads on a processor that supports transactional memory |
US8019002B2 (en) * | 2006-06-08 | 2011-09-13 | Qualcomm Incorporated | Parallel batch decoding of video blocks |
US8000388B2 (en) * | 2006-07-17 | 2011-08-16 | Sony Corporation | Parallel processing apparatus for video compression |
KR100819289B1 (ko) * | 2006-10-20 | 2008-04-02 | 삼성전자주식회사 | 영상 데이터의 디블록킹 필터링 방법 및 디블록킹 필터 |
US8132171B2 (en) * | 2006-12-22 | 2012-03-06 | Hewlett-Packard Development Company, L.P. | Method of controlling thread access to a synchronization object |
TWI335764B (en) * | 2007-07-10 | 2011-01-01 | Faraday Tech Corp | In-loop deblocking filtering method and apparatus applied in video codec |
US20090049323A1 (en) * | 2007-08-14 | 2009-02-19 | Imark Robert R | Synchronization of processors in a multiprocessor system |
-
2009
- 2009-01-12 TW TW098100908A patent/TW200943175A/zh unknown
- 2009-01-14 US US12/812,936 patent/US8555291B2/en active Active
- 2009-01-14 WO PCT/JP2009/050397 patent/WO2009090964A1/ja active Application Filing
- 2009-01-14 JP JP2009550023A patent/JP5246603B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20110047556A1 (en) | 2011-02-24 |
JP5246603B2 (ja) | 2013-07-24 |
WO2009090964A1 (ja) | 2009-07-23 |
US8555291B2 (en) | 2013-10-08 |
TW200943175A (en) | 2009-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5246603B2 (ja) | 同期制御方法および情報処理装置 | |
US9918089B2 (en) | Image coding apparatus, image coding method, and program, pertaining to an image quality parameter, and image decoding apparatus, image decoding method, and program, pertaining to an image quality parameter | |
JP2007202150A (ja) | 可変ブロックサイズ動き予測のための符号化モードの決定方法及び装置 | |
JP2006140985A (ja) | 適応的モード決定による動き予測方法 | |
JP2007067469A (ja) | フレーム内予測符号化制御方法、フレーム内予測符号化制御装置、フレーム内予測符号化制御プログラムおよびそのプログラムを記録した記録媒体 | |
US20180376147A1 (en) | Encoding device, decoding device, and program | |
TWI511531B (zh) | 影像編碼裝置、影像編碼方法及影像編碼程式 | |
EP4262203A1 (en) | Method and apparatus for video predictive coding | |
JP2009100125A (ja) | 符号化装置 | |
JP2009118233A (ja) | 動画像符号化装置および復号装置 | |
JPWO2006100946A1 (ja) | 画像信号再符号化装置及び画像信号再符号化方法 | |
JP2013157662A (ja) | 動画像符号化方法,動画像符号化装置および動画像符号化プログラム | |
JP2001251627A (ja) | 符号化装置、符号化方法及びプログラムを記録した記録媒体 | |
JP2007221201A (ja) | 動画像符号化装置及び動画像符号化プログラム | |
JP2009290765A (ja) | 動画像復号装置、動画像復号方法及び動画像復号プログラムを記憶した記憶媒体 | |
TWI493942B (zh) | 動畫像編碼方法、動畫像編碼裝置及動畫像編碼程式 | |
JP2005184241A (ja) | 動画像フレーム内モード判定方式 | |
JP2008311824A (ja) | 画像符号化装置および画像符号化プログラム | |
KR101145399B1 (ko) | 멀티-패스 인코딩 장치 및 방법 | |
JP2010062999A (ja) | 動画像符号化装置、動画像符号化方法、及び、コンピュータプログラム | |
JP2008301212A (ja) | 符号化装置並びに符号化方法 | |
JP2006191287A (ja) | 画像符号化装置、画像符号化方法および画像符号化プログラム | |
JP2007288473A (ja) | 符号化装置、画像処理装置 | |
KR101525325B1 (ko) | 인트라 예측 모드 결정 방법 및 그 장치 | |
JP2009147847A (ja) | 動画像圧縮処理方法、装置、プログラム、及び媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130318 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5246603 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130331 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |