JP5672311B2 - 同期処理方法 - Google Patents
同期処理方法 Download PDFInfo
- Publication number
- JP5672311B2 JP5672311B2 JP2012549538A JP2012549538A JP5672311B2 JP 5672311 B2 JP5672311 B2 JP 5672311B2 JP 2012549538 A JP2012549538 A JP 2012549538A JP 2012549538 A JP2012549538 A JP 2012549538A JP 5672311 B2 JP5672311 B2 JP 5672311B2
- Authority
- JP
- Japan
- Prior art keywords
- thread
- synchronization
- processing
- type
- synchronization processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
図2は、実施の形態にかかるマルチコアプロセッサシステム100のハードウェアを示すブロック図である。図2において、マルチコアプロセッサシステム100は、CPUを複数搭載するCPUs201と、ROM(Read‐Only Memory)202と、RAM(Random Access Memory)203と、を含む。また、マルチコアプロセッサシステム100は、フラッシュROM204と、フラッシュROMコントローラ205と、フラッシュROM206と、を含む。また、マルチコアプロセッサシステム100は、ユーザやその他の機器との入出力装置として、ディスプレイ103と、I/F(Interface)207と、キーボード104と、を含む。また、各部はバス208によってそれぞれ接続されている。
次に、マルチコアプロセッサシステム100の機能について説明する。図3は、マルチコアプロセッサシステム100の機能を示すブロック図である。マルチコアプロセッサシステム100は、記憶部303と、検出部304と、判定部305と、制御部306と、を含む。この制御部となる機能(検出部304〜制御部306)は、記憶装置に記憶されたプログラムをCPU#0が実行することにより、その機能を実現する。記憶装置とは、具体的には、たとえば、図2に示したROM202、RAM203、フラッシュROM204、フラッシュROM206などである。または、I/F207を経由して他のCPUが実行することにより、その機能を実現してもよい。
100 マルチコアプロセッサシステム
203 RAM
208 バス
301 スレッド属性テーブル
302 スレッド同期履歴テーブル
303 記憶部
304 検出部
305 判定部
306 制御部
Claims (11)
- コンピュータが、
前記コンピュータが実行するマルチスレッドの各スレッドの同期処理の種別と、前記各スレッドの同期処理の種別が第1の種別である際の応答許容時間とを記憶するテーブルを参照して、第2スレッドと同期処理を行う第1スレッドの同期処理の種別を判定し、
前記第1スレッドの同期処理の種別が前記第1の種別であるとき時間計測を開始し、
前記テーブルを参照して、計測時間が前記第1スレッドの応答許容時間を超えるときは前記第2スレッドの同期処理履歴に基づいて前記第1スレッドと前記第2スレッドとの同期処理を行い、
他の処理要求があるときは前記応答許容時間を更新し、計測時間が更新した前記応答許容時間を超えるときに、前記第2スレッドの同期処理履歴に基づいて前記第1スレッドと前記第2スレッドとの同期処理を行うこと
を特徴とする前記コンピュータによって実行されるマルチスレッドの同期処理方法。 - 前記コンピュータが、
前記応答許容時間経過前に、前記第2スレッドが同期処理を行う状態にあるときは、前記第1スレッドと前記第2スレッドとの同期処理を行うこと
を特徴とする請求項1に記載の同期処理方法。 - 前記コンピュータが、
前記第2スレッドの同期処理履歴に基づいて前記第1スレッドと前記第2スレッドとの同期処理が行われた後に、前記第1スレッドの同期状態フラグを設定すること
を特徴とする請求項1または請求項2に記載の同期処理方法。 - 前記コンピュータが、
前記応答許容時間経過前に前記第2スレッドが同期処理を行う状態にあって前記第1スレッドと前記第2スレッドとの同期処理が行われた後に、前記第1スレッドおよび前記第2スレッドの同期状態フラグを初期状態に設定すること
を特徴とする請求項2に記載の同期処理方法。 - 前記コンピュータが、
前記テーブルを参照して、前記第1スレッドの同期処理の種別が第2の種別であるとき前記第2スレッドの同期処理の種別を判定すること
を特徴とする請求項1乃至請求項4の何れか一に記載の同期処理方法。 - 前記コンピュータが、
前記第1スレッドの同期処理の種別が前記第2の種別であって前記第2スレッドの同期処理の種別が前記第1の種別であって前記第2スレッドの同期状態フラグが設定されているとき、前記第1スレッドと前記第2スレッドとの同期処理を省略すること
を特徴とする請求項5に記載の同期処理方法。 - 前記コンピュータが、
前記第1スレッドの同期処理の種別が前記第2の種別であって前記第2スレッドの同期処理の種別が前記第2の種別であるとき、前記第1スレッドと前記第2スレッドとの同期処理を行うこと
を特徴とする請求項5に記載の同期処理方法。 - 前記コンピュータが、
前記第1スレッドと前記第2スレッドとの同期処理を省略した後に、前記第1スレッドと前記第2スレッドの同期状態フラグを初期状態に設定すること
を特徴とする請求項6に記載の同期処理方法。 - 前記コンピュータが、
前記第2スレッドの同期処理の種別が前記第2の種別であるときに前記第1スレッドと前記第2スレッドとの同期処理が行われた後、前記第1スレッドおよび前記第2スレッドの同期処理履歴に前記第1スレッドと前記第2スレッドとの同期処理に到着した際の処理結果を記録すること
を特徴とする請求項7に記載の同期処理方法。 - 前記コンピュータが、
前記他の処理要求は、外部入力数が所定値を超えるときに検出されること
を特徴とする請求項1乃至請求項9の何れか一に記載の同期処理方法。 - コンピュータが、
第2スレッドと同期処理を行う第1スレッドの同期処理の種別が第1の種別であるか第2の種別であるかを判定し、
前記第1スレッドの同期処理の種別が第2の種別であるとき前記第2スレッドの同期処理の種別を判定し、
前記第2スレッドの同期処理の種別が前記第1の種別であって前記第2スレッドの同期状態フラグが設定されているとき、前記第1スレッドと前記第2スレッドとの同期処理を省略し、
前記第2スレッドの同期処理の種別が前記第2の種別であるとき、前記第1スレッドと前記第2スレッドとの同期処理を行うこと
を特徴とする同期処理方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/073222 WO2012086041A1 (ja) | 2010-12-22 | 2010-12-22 | 同期処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012086041A1 JPWO2012086041A1 (ja) | 2014-05-22 |
JP5672311B2 true JP5672311B2 (ja) | 2015-02-18 |
Family
ID=46313345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012549538A Expired - Fee Related JP5672311B2 (ja) | 2010-12-22 | 2010-12-22 | 同期処理方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9690633B2 (ja) |
JP (1) | JP5672311B2 (ja) |
WO (1) | WO2012086041A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101399473B1 (ko) * | 2012-08-13 | 2014-05-28 | (주)투비소프트 | 다중 프로세싱을 이용한 렌더링 처리 장치 및 방법 |
KR101399472B1 (ko) * | 2012-08-13 | 2014-06-27 | (주)투비소프트 | 다중 프로세싱을 이용한 렌더링 처리 장치 및 방법 |
JP5998851B2 (ja) * | 2012-10-30 | 2016-09-28 | 日本電気株式会社 | データ処理システム、データ処理方法およびデータ処理プログラム |
KR101713114B1 (ko) * | 2015-08-12 | 2017-03-08 | 엔에이치엔엔터테인먼트 주식회사 | 모바일 환경에서의 리소스 다운로드 방법 및 시스템 |
JP6683049B2 (ja) * | 2016-07-20 | 2020-04-15 | 富士通株式会社 | 情報処理装置、情報処理方法、情報処理システム及びプログラム |
CN110365768B (zh) * | 2019-07-15 | 2021-07-06 | 腾讯科技(深圳)有限公司 | 分布式系统的数据同步方法、装置、介质、电子设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003108392A (ja) * | 2001-09-28 | 2003-04-11 | Fujitsu Ltd | 同期プログラムおよび同期方法 |
WO2009090964A1 (ja) * | 2008-01-17 | 2009-07-23 | Nec Corporation | 同期制御方法および情報処理装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0744403A (ja) * | 1993-08-02 | 1995-02-14 | Nippon Telegr & Teleph Corp <Ntt> | 連続メディアの同期方法 |
JP3730740B2 (ja) | 1997-02-24 | 2006-01-05 | 株式会社日立製作所 | 並列ジョブ多重スケジューリング方法 |
US6574725B1 (en) * | 1999-11-01 | 2003-06-03 | Advanced Micro Devices, Inc. | Method and mechanism for speculatively executing threads of instructions |
US7117496B1 (en) * | 2001-05-09 | 2006-10-03 | Ncr Corporation | Event-based synchronization |
JP4381655B2 (ja) | 2002-05-31 | 2009-12-09 | 株式会社日立製作所 | ストレージシステム、ストレージ装置、及び該ストレージ装置を利用した情報共有方法 |
US8266189B2 (en) * | 2008-06-02 | 2012-09-11 | Microsoft Corporation | Adapting between coupled and decoupled provider interfaces |
-
2010
- 2010-12-22 WO PCT/JP2010/073222 patent/WO2012086041A1/ja active Application Filing
- 2010-12-22 JP JP2012549538A patent/JP5672311B2/ja not_active Expired - Fee Related
-
2013
- 2013-06-13 US US13/917,188 patent/US9690633B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003108392A (ja) * | 2001-09-28 | 2003-04-11 | Fujitsu Ltd | 同期プログラムおよび同期方法 |
WO2009090964A1 (ja) * | 2008-01-17 | 2009-07-23 | Nec Corporation | 同期制御方法および情報処理装置 |
Also Published As
Publication number | Publication date |
---|---|
US9690633B2 (en) | 2017-06-27 |
US20130275996A1 (en) | 2013-10-17 |
JPWO2012086041A1 (ja) | 2014-05-22 |
WO2012086041A1 (ja) | 2012-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5672311B2 (ja) | 同期処理方法 | |
JP5488697B2 (ja) | マルチコアプロセッサシステム、同期制御方法、および同期制御プログラム | |
EP2805258B1 (en) | Low resolution placeholder content for document navigation | |
US9292347B2 (en) | Status tool to expose metadata read and write queues | |
JP4667206B2 (ja) | マルチコアモデルシミュレーションプログラム、該プログラムを記録した記録媒体、マルチコアモデルシミュレータ、およびマルチコアモデルシミュレーション方法 | |
JP5516747B2 (ja) | マルチコアプロセッサシステム、監視制御方法、および監視制御プログラム | |
WO2016039273A1 (ja) | 表示制御装置、表示制御方法および表示制御プログラム | |
US6530031B1 (en) | Method and apparatus for timing duration of initialization tasks during system initialization | |
WO2018187130A1 (en) | Ink render using high priority queues | |
JP2011039668A (ja) | Webページの表示方法、計算機システム及びプログラム | |
TWI241523B (en) | Debugging device and debugging method | |
JP5444724B2 (ja) | 検証支援プログラム、情報処理装置および検証支援方法 | |
JP5590114B2 (ja) | ソフトウェア制御装置、ソフトウェア制御方法、およびソフトウェア制御プログラム | |
JP5862722B2 (ja) | マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法、およびマルチコアプロセッサシステムの制御プログラム | |
JP5542643B2 (ja) | シミュレーション装置及びシミュレーションプログラム | |
US9690619B2 (en) | Thread processing method and thread processing system for setting for each thread priority level of access right to access shared memory | |
JP5354102B2 (ja) | マルチコアプロセッサシステム、通信制御方法、および通信制御プログラム | |
JP5376042B2 (ja) | マルチコアプロセッサシステム、スレッド切り替え制御方法、およびスレッド切り替え制御プログラム | |
JP5811211B2 (ja) | マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法、およびマルチコアプロセッサシステムの制御プログラム | |
JP4802130B2 (ja) | 図面作成プログラム、図面作成装置および図面作成方法 | |
JP5713091B2 (ja) | マルチコアプロセッサシステム、制御方法、および制御プログラム | |
JP2021000424A (ja) | コンピュータプログラム、サーバ装置、端末装置、プログラム生成方法、及び方法 | |
JP5896066B2 (ja) | プロセッサシステム、および制御プログラム | |
JP2018101214A (ja) | 情報処理装置、情報処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5672311 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |