JP5590114B2 - ソフトウェア制御装置、ソフトウェア制御方法、およびソフトウェア制御プログラム - Google Patents
ソフトウェア制御装置、ソフトウェア制御方法、およびソフトウェア制御プログラム Download PDFInfo
- Publication number
- JP5590114B2 JP5590114B2 JP2012504241A JP2012504241A JP5590114B2 JP 5590114 B2 JP5590114 B2 JP 5590114B2 JP 2012504241 A JP2012504241 A JP 2012504241A JP 2012504241 A JP2012504241 A JP 2012504241A JP 5590114 B2 JP5590114 B2 JP 5590114B2
- Authority
- JP
- Japan
- Prior art keywords
- software
- control
- cpu
- shared resource
- running
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/48—Indexing scheme relating to G06F9/48
- G06F2209/485—Resource constraint
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Computer And Data Communications (AREA)
- Multi Processors (AREA)
Description
図1は、実施の形態にかかるソフトウェア制御装置のハードウェア構成を示すブロック図である。図1において、ソフトウェア制御装置100は、CPUを複数搭載するCPUs101と、ROM(Read‐Only Memory)102と、RAM(Random Access Memory)103と、を備えている。また、ソフトウェア制御装置100は、フラッシュROM104と、フラッシュROMコントローラ105と、フラッシュROM106と、を備えている。また、ソフトウェア制御装置100は、ユーザやその他の機器との入出力装置として、ディスプレイ107と、I/F(Interface)108と、キーボード109と、を備えている。また、各構成部はバス110によってそれぞれ接続されている。
次に、ソフトウェア制御装置100の機能的構成について説明する。図3は、ソフトウェア制御装置100の機能的構成を示すブロック図である。ソフトウェア制御装置100は、制御指示部303と、検出部304と、解除指示部305と、判断部306と、制御部307と、解除部308と、抽出部309と、算出部310と、検出部311と、を含む構成である。この制御部となる機能(制御指示部303〜検出部311)は、具体的には、たとえば、図1に示したROM102、RAM103、フラッシュROM104などの記憶装置に記憶されたプログラムをCPUs101が実行することにより、その機能を実現する。または、I/F108を経由して他のCPUが実行することにより、その機能を実現してもよい。
202 共用リソースデータベース
301 競合特性テーブル
302 起動応答時間テーブル
303 制御指示部
304 検出部
305 解除指示部
306 判断部
307 制御部
308 解除部
309 抽出部
310 算出部
311 検出部
Claims (6)
- 起動中のソフトウェアと実行中のソフトウェアとが同一の共用リソースにアクセス中であるか否かを判断する判断手段と、
前記判断手段によってアクセス中であると判断された場合、前記同一の共用リソースの種別がメモリであれば前記実行中のソフトウェアの実行優先度を低下させるように制御し、前記同一の共用リソースの種別が前記メモリよりアクセス速度が低速なデバイスであれば前記実行中のソフトウェアを一時停止するように制御する制御手段と、
を備えることを特徴とするソフトウェア制御装置。 - 前記起動中のソフトウェアが、起動開始から所定の起動時間を経過しても起動を完了していないことを検出する検出手段をさらに備え、
前記制御手段は、
さらに、前記検出手段によって起動を完了していないことが検出され、かつ、前記同一の共用リソースが前記メモリであった場合、前記実行中のソフトウェアの実行優先度を低下させるように制御することを特徴とする請求項1に記載のソフトウェア制御装置。 - 任意のソフトウェアの非競合状態における起動時間と任意のソフトウェアどうしの競合状態における性能劣化を示す係数とを記憶するデータベースから、前記起動中のソフトウェアの非競合状態における起動時間と前記起動中のソフトウェアと前記実行中のソフトウェアとの競合状態における性能劣化を示す係数とを抽出する抽出手段と、
前記抽出手段によって抽出された起動時間と前記抽出手段によって抽出された係数とに基づいて、前記起動中のソフトウェアの競合状態における起動予測時間を算出する算出手段と、をさらに備え、
前記検出手段は、
さらに、前記算出手段によって算出された前記起動中のソフトウェアの競合状態における起動予測時間が前記所定の起動時間を超えることを検出し、
前記制御手段は、
さらに、前記検出手段によって前記起動予測時間が前記所定の起動時間を超えることが検出された場合、前記実行中のソフトウェアの実行優先度を低下させるように制御することを特徴とする請求項2に記載のソフトウェア制御装置。 - 前記起動中のソフトウェアが起動完了した後に、前記制御手段によって制御された実行中のソフトウェアを一時停止する制御を解除する、または前記実行中のソフトウェアの実行優先度を低下させる制御を解除する解除手段をさらに備えることを特徴とする請求項1〜3のいずれか一つに記載のソフトウェア制御装置。
- 判断手段と、制御手段とを備えるコンピュータが、
前記判断手段により、起動中のソフトウェアと実行中のソフトウェアとが同一の共用リソースにアクセス中であるか否かを判断する判断工程と、
前記制御手段により、前記判断工程によってアクセス中であると判断された場合、前記同一の共用リソースの種別がメモリであれば前記実行中のソフトウェアの実行優先度を低下させるように制御し、前記同一の共用リソースの種別が前記メモリよりアクセス速度が低速なデバイスであれば前記実行中のソフトウェアを一時停止するように制御する制御工程と、
を実行することを特徴とするソフトウェア制御方法。 - コンピュータを、
起動中のソフトウェアと実行中のソフトウェアとが同一の共用リソースにアクセス中であるか否かを判断する判断手段、
前記判断手段によってアクセス中であると判断された場合、前記同一の共用リソースの種別がメモリであれば前記実行中のソフトウェアの実行優先度を低下させるように制御し、前記同一の共用リソースの種別が前記メモリよりアクセス速度が低速なデバイスであれば前記実行中のソフトウェアを一時停止するように制御する制御手段、
として機能させることを特徴とするソフトウェア制御プログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/054152 WO2011111215A1 (ja) | 2010-03-11 | 2010-03-11 | ソフトウェア制御装置、ソフトウェア制御方法、およびソフトウェア制御プログラム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014156495A Division JP5862722B2 (ja) | 2014-07-31 | 2014-07-31 | マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法、およびマルチコアプロセッサシステムの制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011111215A1 JPWO2011111215A1 (ja) | 2013-06-27 |
JP5590114B2 true JP5590114B2 (ja) | 2014-09-17 |
Family
ID=44563057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012504241A Expired - Fee Related JP5590114B2 (ja) | 2010-03-11 | 2010-03-11 | ソフトウェア制御装置、ソフトウェア制御方法、およびソフトウェア制御プログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US20130007765A1 (ja) |
EP (1) | EP2546744B1 (ja) |
JP (1) | JP5590114B2 (ja) |
CN (1) | CN102792275B (ja) |
WO (1) | WO2011111215A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102165818B1 (ko) | 2013-09-10 | 2020-10-14 | 삼성전자주식회사 | 입력 영상을 이용한 사용자 인터페이스 제어 방법, 장치 및 기록매체 |
JP6400553B2 (ja) * | 2015-09-28 | 2018-10-03 | ファナック株式会社 | ユニット間での同期制御機能を有する数値制御システム |
US11210141B2 (en) * | 2019-10-28 | 2021-12-28 | EMC IP Holding Company, LLC | Priority-based CPU multitasking system and method |
US11232010B2 (en) * | 2020-01-20 | 2022-01-25 | EMC IP Holding Company LLC | Performance monitoring for storage system with core thread comprising internal and external schedulers |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003177926A (ja) * | 2001-12-11 | 2003-06-27 | Nec Corp | 携帯情報端末装置 |
WO2006011343A1 (ja) * | 2004-07-28 | 2006-02-02 | Matsushita Electric Industrial Co., Ltd. | 競合解決装置 |
JP2009517784A (ja) * | 2005-11-30 | 2009-04-30 | マイクロソフト コーポレーション | アプリケーションの遅延起動 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7065762B1 (en) * | 1999-03-22 | 2006-06-20 | Cisco Technology, Inc. | Method, apparatus and computer program product for borrowed-virtual-time scheduling |
JP2001014274A (ja) * | 1999-06-28 | 2001-01-19 | Murata Mach Ltd | 情報処理装置及び排他制御方法 |
US6834386B1 (en) * | 1999-07-16 | 2004-12-21 | Microsoft Corporation | Method and system for regulating background tasks using performance measurements |
US20040139441A1 (en) * | 2003-01-09 | 2004-07-15 | Kabushiki Kaisha Toshiba | Processor, arithmetic operation processing method, and priority determination method |
JP2005050079A (ja) * | 2003-07-28 | 2005-02-24 | Nec Fielding Ltd | サーバ装置、bios更新プログラム、初期起動プログラム、及びbios更新方法 |
JP4507563B2 (ja) | 2003-11-10 | 2010-07-21 | 株式会社日立製作所 | マルチプロセッサシステム |
WO2005060575A2 (en) * | 2003-12-10 | 2005-07-07 | X1 Technologies, Inc. | Performing operations in response to detecting a computer idle condition |
CN1677352A (zh) * | 2004-03-30 | 2005-10-05 | 京瓷株式会社 | 移动电话终端、及其程序管理方法和相应的计算机程序 |
JP4563710B2 (ja) * | 2004-03-30 | 2010-10-13 | 京セラ株式会社 | 携帯電話端末装置及びプログラム管理方法並びにそのコンピュータプログラム |
JP4748774B2 (ja) * | 2004-06-02 | 2011-08-17 | キヤノン株式会社 | 暗号化通信方式及びシステム |
JP4170302B2 (ja) * | 2005-03-10 | 2008-10-22 | 富士通株式会社 | 負荷制御装置および負荷制御プログラム |
JP4580845B2 (ja) * | 2005-08-24 | 2010-11-17 | パナソニック株式会社 | タスク実行装置 |
JP4348639B2 (ja) | 2006-05-23 | 2009-10-21 | 日本電気株式会社 | マルチプロセッサシステム、ワークロード管理方法 |
US8141089B2 (en) * | 2007-01-11 | 2012-03-20 | International Business Machines Corporation | Method and apparatus for reducing contention for computer system resources using soft locks |
US8539498B2 (en) * | 2007-05-17 | 2013-09-17 | Alcatel Lucent | Interprocess resource-based dynamic scheduling system and method |
US8141079B2 (en) * | 2007-06-28 | 2012-03-20 | Samsung Electronics Co., Ltd. | Dynamic application scheduler in a polling system |
US8959328B2 (en) * | 2007-11-13 | 2015-02-17 | Intel Corporation | Device, system, and method for multi-resource scheduling |
US20090199192A1 (en) * | 2008-02-05 | 2009-08-06 | Robert Laithwaite | Resource scheduling apparatus and method |
WO2009104344A1 (ja) * | 2008-02-22 | 2009-08-27 | 日本電気株式会社 | Itシステムの挙動測定・解析システム、およびその方法 |
US8402464B2 (en) * | 2008-12-01 | 2013-03-19 | Oracle America, Inc. | System and method for managing contention in transactional memory using global execution data |
US8424009B2 (en) * | 2009-12-04 | 2013-04-16 | Microsoft Corporation | Lock resolution for distributed durable instances |
US9104476B2 (en) * | 2010-04-07 | 2015-08-11 | Apple Inc. | Opportunistic multitasking of VOIP applications |
US9389926B2 (en) * | 2010-05-05 | 2016-07-12 | Red Hat, Inc. | Distributed resource contention detection |
US9223631B2 (en) * | 2011-03-17 | 2015-12-29 | Apple Inc. | Performing an operation using multiple services |
US8788863B2 (en) * | 2011-08-10 | 2014-07-22 | Microsoft Corporation | System and method for restoring and/or continuing execution functionality to various processes based on predefined power classifications while transitioning a computing environment from connected standby state to execution state |
-
2010
- 2010-03-11 WO PCT/JP2010/054152 patent/WO2011111215A1/ja active Application Filing
- 2010-03-11 JP JP2012504241A patent/JP5590114B2/ja not_active Expired - Fee Related
- 2010-03-11 CN CN201080065346.XA patent/CN102792275B/zh not_active Expired - Fee Related
- 2010-03-11 EP EP10847445.3A patent/EP2546744B1/en not_active Not-in-force
-
2012
- 2012-09-10 US US13/608,019 patent/US20130007765A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003177926A (ja) * | 2001-12-11 | 2003-06-27 | Nec Corp | 携帯情報端末装置 |
WO2006011343A1 (ja) * | 2004-07-28 | 2006-02-02 | Matsushita Electric Industrial Co., Ltd. | 競合解決装置 |
JP2009517784A (ja) * | 2005-11-30 | 2009-04-30 | マイクロソフト コーポレーション | アプリケーションの遅延起動 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2011111215A1 (ja) | 2013-06-27 |
US20130007765A1 (en) | 2013-01-03 |
CN102792275A (zh) | 2012-11-21 |
CN102792275B (zh) | 2016-07-06 |
EP2546744A1 (en) | 2013-01-16 |
EP2546744B1 (en) | 2017-05-10 |
WO2011111215A1 (ja) | 2011-09-15 |
EP2546744A4 (en) | 2013-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210182147A1 (en) | Method for memory management for browser of terminal, terminal, and non-transitory computer-readable storage medium | |
JP5673672B2 (ja) | マルチコアプロセッサシステム、制御プログラム、および制御方法 | |
JP5590114B2 (ja) | ソフトウェア制御装置、ソフトウェア制御方法、およびソフトウェア制御プログラム | |
JP5862722B2 (ja) | マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法、およびマルチコアプロセッサシステムの制御プログラム | |
JP5672311B2 (ja) | 同期処理方法 | |
JP5729445B2 (ja) | マルチプロセッサシステム、制御方法、および制御プログラム | |
US9565049B2 (en) | Communication apparatus, communication method, and computer product for sharing data | |
US9690619B2 (en) | Thread processing method and thread processing system for setting for each thread priority level of access right to access shared memory | |
US9734104B2 (en) | Data transfer control apparatus, data transfer control method, and computer product | |
US11157289B2 (en) | Power management method and apparatus for virtualized I/O devices | |
JP5376042B2 (ja) | マルチコアプロセッサシステム、スレッド切り替え制御方法、およびスレッド切り替え制御プログラム | |
JPWO2012001777A1 (ja) | マルチコアプロセッサシステム、通信制御方法、および通信制御プログラム | |
JP5582241B2 (ja) | マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法、およびマルチコアプロセッサシステムの制御プログラム | |
JP6163795B2 (ja) | 情報処理装置、装置評価システム、装置評価方法およびコンピュータプログラム | |
CN115826857A (zh) | 一种NVMe指令处理方法、装置、设备及介质 | |
JP2012003478A (ja) | 割込み制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140714 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5590114 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |