JPWO2009078104A1

JPWO2009078104A1 - 電源制御方法及び装置

Info

Publication number: JPWO2009078104A1
Application number: JP2009546118A
Authority: JP
Inventors: 茂夫半田; 泰士舘野
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2007-12-19
Filing date: 2007-12-19
Publication date: 2011-04-28
Anticipated expiration: 2027-12-19
Also published as: US20100257387A1; WO2009078104A1; JP5152197B2; US8407494B2

Abstract

データ信号の受信を検出したとき電源制御開始信号を発生すると共に一定時間後に信号処理部へ該データ信号を出力し、該電源制御開始信号が発生してから該信号処理部から処理完了信号を受けるまで、該信号処理部の電源の出力電圧変動を抑制するための電源制御信号を発生する。或いは、受信したデータ信号を種類別に分離して各々の信号処理部に出力し、該種類別の有効設定信号を受けると共に該有効設定信号が重複して有効になったとき、電源制御開始信号を発生し、該電源制御開始信号が発生してから、今まで有効であった該有効設定信号の一つが無効になるまで、該信号処理部の電源の電圧変動を抑制するための電源制御信号を発生する。

Description

本発明は、電源制御方法及び装置に関し、特に信号処理部に対する電源電圧の制御方法及び装置に関するものである。

光伝送装置、サーバシステム、高性能パソコン等のIT（information technology）装置においては、近年のインターネット／イントラネット等の急速な普及に伴って高機能化、高性能化（大容量化、高速化）が押し進められている。これに伴って、当該装置を構成するハードウェア、特にFPGA（Field Programmable Gate Array）、L2/L3（layer2／layer3）スイッチ、CPU、DSP等の回路ユニット（デバイス）において、低電圧／大電流化が急速に進められている。また、通信するデータの種類についても大容量のパケットデータである1GbEや10GbE等のデータによる通信も主流になりつつある。

このため、これらのハードウェアを駆動する給電部（ユニット）においても、高効率、高精度、及び高速応答といった高性能化が要求されている。
図12に光伝送装置の一例を示す。この内の光伝送装置100_1は、外部装置200_1〜200_nからの光信号を光インタフェース盤101_1〜101_nで電気信号に変換して、SONET信号又はパケット信号処理を行い、スイッチ盤102に送ってスイッチングを行い、光インタフェース盤101_mでスイッチ盤102からの電気信号をSONET/パケット信号処理し光信号に変換して対向する光伝送装置100_2へ送信する送信機能と、この逆方向の受信機能とを有している。また、監視・制御盤104から光インタフェース盤101_1〜101_n,100_m（以下、符号101で総称することがある。）及びスイッチ盤102に対してSONET/パケット信号等に対する各種設定・変更が行われる。

図12に示した光インタフェース盤101の具体例を図13(1)及び(2)に示す。ここではイーサユニットとして示されている。このイーサユニット101は、GbE光信号OSを電気信号に変換するSFP(Small Form factor Pluggable)処理モジュール21及び、その後段の物理層処理を行うPHY(Physical)処理モジュール22、並びにFPGA23で構成され、FPGA23では、GbE光信号の信号処理を実施する。

通常信号が入力した場合は、同図(1)に示すように、SFP処理モジュール21→PHY処理モジュール22→PCS(Physical Coding Sublayer)処理部232→選択部235→MAC(Media Access Control)処理部236の順で信号が処理されて行き、パケットバッファ237から出力されるが、信号が入力されない場合には、同図(2)に示すように、MAC処理部236以降の信号処理部が動作しない。すなわち、信号が入力しない場合には、アイドルパターン生成部231からのアイドルパターンを選択部235が選択し、MAC処理部236以降にアイドルパターンの回路処理を実施させる。

このことにより、信号が入力しない状態でもアイドルパターンを信号処理させ、以て常に電流を消費させた状態にしておき、急速な信号入力によって消費電力の増加による光インタフェース盤101内の電源（図示せず。）の出力電圧の降下を防止していた。
なお、リンギングチョークコンバータ(RCC)方式のスイッチング電源回路に、発振周波数を抑える発振周波数抑制回路と、この発振周波数抑制回路の動作を開始または停止させる動作切替回路とを設け、動作切替回路の信号電圧の印加により、軽負荷時には発振周波数抑制回路の動作をオンにし、重負荷時には発振周波数抑制回路の動作をオフにして、通常のリンギングチョークコンバータ発振動作を行わせるスイッチング電源がある（例えば特許文献1参照。）。
特開平9-47023号公報

図13に示した従来の光インタフェース盤（イーサユニット）では、パケット等の急速な信号入力によって消費電力が増加することに伴う電源電圧の降下を防ぐため、信号が入力していない状態でも、アイドルパターンの信号を回路に与えて、常に電流を消費させていたので、無駄な消費電力を発生させていた。
従って本発明は、信号処理部に対する電源電圧の制御を行う方法及び装置において、消費電力の低減を図ることを目的とする。

上記の目的を達成するため、本電源制御方法（又は装置）は、データ信号の受信を検出したとき電源制御開始信号を発生すると共に一定時間後に信号処理部へ該データ信号を出力する第1ステップ（又は第1部）と、該電源制御開始信号が発生してから該信号処理部から処理完了信号を受けるまで、該信号処理部の電源の出力電圧変動を抑制するための電源制御信号を発生する第2ステップ（又は第2部）と、を備える。

また、本電源制御方法（又は装置）は、受信したデータ信号を種類別に分離して各々の信号処理部に出力する第1ステップ（又は第1部）と、該種類別の有効設定信号を受けると共に該有効設定信号が重複して有効になったとき、電源制御開始信号を発生する第2ステップ（又は第2部）と、該電源制御開始信号が発生してから、今まで有効であった該有効設定信号の一つが無効になるまで、該信号処理部の電源の電圧変動を抑制するための電源制御信号を発生する第3ステップ（又は第3部）と、を備える。

ここで、上記の電源制御信号は、例えば、該電源のスイッチング周波数、又は該電源の出力電圧を増大させるための信号である。
また、上記の有効設定信号は、無効になったとき対応する該信号処理部の動作停止を行うものである。
また、各信号処理部の出力信号は、該有効設定信号の組合せに基づいて選択されるものである。

上記のデータ信号は、例えばSONET信号又はパケット信号である。
概念説明：図1
図1は本発明に係る電源制御方法及び装置を実現する信号受信部1の基本構成を示し、この信号受信部1は、受信データ判定部2とデータバッファ部3と電源制御部4とで構成され、給電部5及びこの給電部5から電力供給を受けて回路動作を行う信号処理部6に接続されている。

信号受信部1内の受信データ判定部2では、受信した入力データの有効/無効を判定し、有効データと判定したデータ信号S1のみをデータバッファ部3に出力し、かつ受信データ判定部2では電源制御開始信号S3を電源制御部4に出力する。電源制御部4では電源制御開始信号S3を受けると、データバッファ部3からデータ信号S2が出力される前のタイミングで、給電部5に電源制御信号S5を出力する。

この電源制御信号S5は、信号処理部6が信号処理を行う際の給電部5から供給される電源電圧SPの変動を抑制するための信号で、例えば、給電部5のスイッチング周波数又は出力電圧を増大させるように働く。信号処理部6は、処理完了時に処理完了信号S4を発生して電源制御部4に与える。電源制御部4は電源制御信号S5により、給電部5の制御状態（スイッチング周波数又は出力電圧）を元の状態に戻す。

このようにして、信号処理部6にデータ信号S2が入力して、信号処理部6における消費電力の増大に伴う給電部5の電源電圧PSの低下を事前に予期し、給電部5の電源電圧PSの低下を生じさせることなく電力供給を行うことができる。

従来のパケット等の信号処理部では、急速な信号入力によって消費電力の増加による電源電圧降下を防ぐため、信号が入力しない状態でもアイドルパターンの信号を入力して、常に電流を消費させておくことにより急速な信号入力時にも消費電流の増加分を少なくすることにより、電源電圧の降下を防いでいた。
本発明は、従来技術による、アイドルパターンの信号を信号処理部で発生させて常に電流を消費させる必要無く、電源を制御することにより目的とする信号処理部の電源電圧の降下を防ぎ、消費電力の改善を図ることができる。

・実施例[1]：図1〜図3
図2は、本発明に係る電源制御方法及び装置の実施例[1]を示す。この実施例は、図13に示した光インタフェース盤（イーサユニット）101に適用したもので、特に図1に示す信号受信部1としてPHY処理モジュール22を適用し、信号処理部6としてASSP/FPGA23内に設けたパケット信号処理部6を適用している。パケット信号処理部6は、ASSP/FPGA23に、給電部(OBP/POL:On Board Powerunit/Point Of Load)5から電力供給を受けて回路動作を行う。給電部5は、スイッチング周波数制御型の例えばDC-DCコンバータである。なお、パケット信号の代わりにSONET信号等を用いてもよい。

上記の実施例[1]の動作を、図3に示すタイムチャートを参照して以下に説明する。
まず、GbE光信号OSとして入力される正常パケット(1)が受信パケット判定部2で正常パケットと判定されると、受信パケット判定部2からデータ信号S1として、データバッファ部3に正常パケット(1)が与えられ、これと同時にパルス状の電源制御開始信号S3を電源制御部4に出力する。データバッファ3は、図示のように一定時間βが経過した時点で正常パケット(1)のデータ信号S2をパケット信号処理部6へ送る。

電源制御部4は、電源制御開始信号S3を入力すると、給電部5のスイッチング制御端子Tswに与える電源制御信号S5を“H”レベルに立ち上げる。このとき、電源制御信号S5は“H”レベルに保持される。“H”レベルの電源制御信号S5を入力した給電部5は、電源電圧PS（直流）を出力するときの内部的なスイッチング周波数、例えばDC-DCコンバータのスイッチング周波数を上昇させる。

スイッチング周波数の上昇後に実際に供給する給電部5のスイッチング周波数が上昇するまでに一定の過渡時間αがかかる。この過渡時間αと、データバッファ部3に入力した正常パケット(1)がデータバッファ部3から出力されるまでのβ時間との関係は、β＞αに設定されている。
従って、正常パケット(1)がパケット信号処理部6に入力するまでには、パケット信号処理部6に供給されている給電部5のスイッチング周波数が高速となっているため、パケット信号処理部6で正常パケット(1)による急激な消費電流が発生しても、電源電圧PSには正常動作に支障をきたすほどの電圧降下が発生しない。

その後、パケット信号処理部6でパケット信号処理が終了すると、パケット信号処理部6から電源制御部4にパルス状の処理完了信号S4が出力される。電源制御部4では処理完了信号S4を入力すると、電源制御信号S5を“L”に立ち上げる。“L”レベルに変化した電源制御信号S5をスイッチング制御端子Tswに入力した給電部5は、電源電圧PSを出力するときのDC-DCコンバータのスイッチング周波数を通常設定に戻す。この時点から一定の過渡時間αが経過してスイッチング周波数が通常に戻る。

また、GbE光信号OSとして異常パケット(2)が入力した場合には、受信パケット判定部2で異常パケットと判定されて破棄され、データバッファ部3には入力されない。その後、再び正常パケット(3)が入力すると、正常パケット(1)と同じ処理が実行される。
図4にスイッチング周波数を上げた場合の効果例を示す。
給電部5のスイッチング周波数が通常の時に、パケット処理を開始（時点t1）すると、同図(1)に示すように、10Aだった消費電流が12Aに急増する。このように消費電流が急変すると、給電部5の応答が追従できずに電源電圧PSが降下する。この場合、同図(2)に示すように、+3.3Vだった電圧が、電源監視電圧の閾値である+2.8V以下に降下（時点t3）して電圧異常（アラーム発生）となる。

これに対して、同図(3)に示すように、スイッチング周波数を時点t2で2倍に変更した後にパケット処理を開始（時点t1）すると、10Aだった消費電流が12Aに急増しても、給電部5のスイッチング周波数が2倍になっている為、同図(4)に示す本発明のように、消費電流が急変しても給電部5の応答が追従でき、電源監視電圧の閾値である+2.8V以下まで降下せず電圧異常とならずに、時点t3で復旧することが分かる。

・実施例[2]：図5〜図7
図5は本発明の実施例[2]を示す。この実施例[2]と実施例[1]との違いは、実施例[1]が給電部5のスイッチング周波数を制御していたのに対し、実施例[2]では、給電部5の電圧制御を行っている点である。
この実施例[2]の動作タイムチャートが図6に示されている。

このタイムチャートにおいても、実施例[2]が実施例[1]と異なる点は、給電部5の制御をスイッチング周波数制御ではなく、出力電圧制御を用いている点である。
図7に給電部5の電源電圧PSを上げた場合の効果例を示す。
電源電圧PSが通常時に、パケット処理を開始（時点t1）すると、同図(1)に示すように、10Aだった消費電流が12Aに急増したとき、給電部5の応答が追従できずに電源電圧PSが降下する。この場合、同図(2)に示すように、+3.3Vだった電圧が、電源監視電圧の閾値である+2.8V以下まで降下して電圧異常となる。

一方、同図(3)に示すように、10Aだった消費電流が12Aに急増しても、同図(4)に示す如く本発明では給電部5の電源電圧を上昇させているため、消費電流の急変でも、電源監視電圧の閾値である+2.8V以下まで降下しないため、電圧異常とならないことが分かる。
・実施例[3]：図8及び図9
図8は本発明の実施例[3]を示す。この実施例[3]は、データ信号としてSONET信号（フレーム）とパケット（IPパケット）を選択的に使用するため、図2に示した実施例[1]において、信号処理部としてパケット信号処理部6_1及びSONET信号処理部6_2をそれぞれASSP/FPGA23_1及び23_2に設けて給電部5に共通接続している。また、監視・制御部30が設けられており、PHY処理モジュール22には、この監視・制御部30と電源制御部4との間に設定判定部7を設けたものである。なお、CDR8は受信信号からクロック再生したSONET信号S2_2を生成するために設けてあり、パケット信号に関しては、受信パケット判定部2が設けられているだけで、実施例[1]で使用したデータバッファ部3は使用しない。

すなわち、監視・制御部30からのパケット有効設定信号S11をパケット信号処理部6_1と設定判定部7に出力し、これを受信したパケット信号処理部6_1は、パケット有効設定信号S11によって回路の動作および動作停止を行う。また同様に、監視・制御部30からのSONET有効設定信号S12をSONET信号処理部6_2と設定判定部7に出力し、これを受信したSONET信号処理部6_2は、SONET有効設定信号S12によって回路の動作及び動作停止を行う。

また監視・制御部30は組合せ回路24にも接続されており、組合せ回路24は信号処理部6_1及び6_2の出力の一方をセレクタ25を介して選択する様に接続されている。
設定判定部7では、SONET有効設定信号S12とパケット有効設定信号S11により、電源制御開始信号S15と処理完了信号S16を電源制御部4に出力し、これらの信号に基づき電源制御部4は電源制御信号S5を給電部5のスイッチング制御端子Tswに出力し、給電部5では電源電圧PSを発生するための内部のDC-DCコンバータのスイッチング周波数を制御することにより、SONET有効設定信号S12とパケット有効設定信号S11の両方の設定が有効となって、SONET信号処理部6_2とパケット信号処理部6_1の両方が動作する状態になった場合にも、スイッチング周波数を高速に設定して、電源電圧PSの低下を生じさせることなく電力供給を行うことが可能となる。

そして、信号処理部6_1, 6_2の出力信号は、有効設定信号S11,S12を入力する組合せ回路24のアルゴリズムによりセレクタ25が制御されることにより、一方の信号が出力されるようになっている。
図9には、この実施例[3]の動作タイムチャートが示されており、以下、このタイムチャートを参照して図8の実施例[3]の動作を説明する。

監視・制御部30からのパケット有効設定信号S11が“H”レベルでパケット信号処理部6_1が正常動作している状態において、SONET有効設定信号S12によりSONET信号処理部6_2が停止状態になっている場合には、電源制御信号S5=“L”レベルとなっており、給電部5のスイッチング周波数は通常状態となっている。なお、有効設定信号S11とS12の関係が逆であっても以下の説明は同様に適用される。

その後、SONET信号処理部6_2を動作させてSONET信号処理に切り替える為には、SONET信号処理部6_2の初期設定をする必要があり、その初期設定の間はパケット有効設定信号S11=“H”レベルでかつSONET有効設定信号S12=“H”レベルの重複有効状態（準備状態）が必要となる。
パケット有効設定信号S11=“H”レベルでかつSONET有効設定信号S12=“H”レベルとなったとき、設定判定部7からパルス状の電源制御開始信号S15が出力され、これを受けた電源制御部4では電源制御開始信号S15が“H”レベルとなると、給電部5のスイッチング制御端子Tswに与えられる電源制御信号S5を“H”レベルに立ち上げる。電源制御信号S5=“H”レベルとなると、給電部5は電源電圧PSを出力するためのスイッチング周波数を高速に変更する。

その後、SONET信号処理部6_2の初期設定が完了し、SONET信号処理部6_2が正常動作となるが、パケット信号処理部6_1も正常動作となっているため、その後両方の回路が正常動作となり急激な入力信号の増加に伴って消費電流が増加しても、給電部5の出力電圧PSは電源のスイッチング周波数が高速となっているため、給電部5が追従でき、給電部5が供給している電源電圧PSは正常動作に支障をきたすほどの電圧降下が発生しない。

その後、SONET信号処理部6_2が正常動作となった為、監視・制御部30からのパケット有効設定信号S11が“L”レベル（無効）となり、パケット信号処理部6_1を動作停止状態にすると共に、設定判定部7からパルス状の処理完了信号S16が出力される。電源制御部4では処理完了信号S16を入力すると、給電部5のスイッチング制御端子Tswに電源制御信号S5を出力する。電源制御信号S5を入力した給電部5は電源電圧PSに供給する電源のスイッチング周波数を通常設定に戻し、供給する電源のスイッチング周波数を通常状態に戻す。

組合せ回路24は、有効設定信号S11=“H”でS12=“L”のときは、パケット信号処理部6_1の出力S13を選択し、有効設定信号S11=“L”でS12=“H”のとき、SONET信号信号処理部6_2の出力S14を選択するようにセレクタ25を制御する。
・実施例[4]：図108及び図11
図10は本発明の実施例[4]を示す。この実施例[4]と実施例[3]との関係は、上記の実施例[1]と実施例[2]との関係と同様である。

すなわち、実施例[3]では給電部5のスイッチング周波数を制御していたが、この実施例[4]では、給電部5の電圧制御を行っており、給電部5の出力電圧を高く設定しておくことによって正常動作に支障をきたすほどの電圧降下を防いでいる。
この実施例[4]の動作タイムチャートが図11に示されており、実施例[3]のタイムチャートでは給電部5のスイッチング周波数制御を実施していたが、この実施例[4]のタイムチャートでは給電部5の電圧制御を行っている様子が示されている。

なお、本発明は、上記実施例によって限定されるものではなく、特許請求の範囲の記載に基づき、当業者によって種々の変更が可能なことは明らかである。すなわち上記の実施例では、データ信号としてSONET信号とパケット信号の二種類を例示したが、三つ以上のデータ信号を用いた場合でも、その内の二つのデータ信号が上記の関係にあれば、同様に適用可能である。また、二つのデータ信号が初期状態から入力されるときの状態は示していないが、この場合は、上記実施例[1]を適用してデータバッファ部を利用することが好ましい。

本発明に係る電源制御方法及び装置の基本構成を示したブロック図である。本発明に係る電源制御方法及び装置の実施例[1]を示したブロック図である。本発明の実施例[1]の動作を示すタイムチャート図である。本発明の実施例[1]の効果を説明するための波形図である。本発明に係る電源制御方法及び装置の実施例[2]を示したブロック図である。本発明の実施例[2]の動作を示すタイムチャート図である。本発明の実施例[2]の効果を説明するための波形図である。本発明に係る電源制御方法及び装置の実施例[3]を示したブロック図である。本発明の実施例[3]の動作を示すタイムチャート図である。本発明に係る電源制御方法及び装置の実施例[4]を示したブロック図である。本発明の実施例[4]の動作を示すタイムチャート図である。本発明が適用される光伝送装置の一般的な構成例を示したブロック図である。図12に示された光インタフェース盤の一般的な構成例を示したブロック図である。

符号の説明

1 信号受信部
2 受信データ判定部
3 データバッファ部
4 電源制御部
5 給電部
6 信号処理部
6_1 パケット信号処理部
6_2 SONET信号処理部
7 設定判定部
21 SFP処理モジュール
22 PHY処理モジュール
23_1, 23_2 ASSP/FPGA
24 組合せ部
25 セレクタ
30 監視制御部
OS GbE光信号
図中、同一符号は同一又は相当部分を示す。

Claims

データ信号の受信を検出したとき電源制御開始信号を発生すると共に一定時間後に信号処理部へ該データ信号を出力する第1ステップと、
該電源制御開始信号が発生してから該信号処理部から処理完了信号を受けるまで、該信号処理部の電源の出力電圧変動を抑制するための電源制御信号を発生する第2ステップと、
を備えたことを特徴とする電源制御方法。
請求項１において、
受信したデータ信号を種類別に分離して各々の信号処理部に出力する第1ステップと、
該種類別の有効設定信号を受けると共に該有効設定信号が重複して有効になったとき、電源制御開始信号を発生する第2ステップと、
該電源制御開始信号が発生してから、今まで有効であった該有効設定信号の一つが無効になるまで、該信号処理部の電源の電圧変動を抑制するための電源制御信号を発生する第3ステップと、
を備えたことを特徴とする電源制御方法。
請求項１又は２において、
該電源制御信号が、該電源のスイッチング周波数を増大させる信号であることを特徴とする電源制御方法。
請求項１又は２において、
該電源制御信号が、該電源の出力電圧を増大させる信号であることを特徴とする電源制御方法。
請求項２において、
該有効設定信号が、無効になったとき対応する該信号処理部の動作停止を行うことを特徴とする電源制御方法。
請求項２において、
各信号処理部の出力信号が、該有効設定信号の組合せに基づいて選択されることを特徴とした電源制御方法。
請求項２において、
該データ信号が、SONET信号又はパケット信号であることを特徴とした電源制御方法。
データ信号の受信を検出したとき電源制御開始信号を発生すると共に一定時間後に信号処理部へ該データ信号を出力する第1部と、
該電源制御開始信号が発生してから該信号処理部から処理完了信号を受けるまで、該信号処理部の電源の出力電圧変動を抑制するための電源制御信号を発生する第2部と、
を備えたことを特徴とする電源制御装置。
請求項８において、
受信したデータ信号を種類別に分離して各々の信号処理部に出力する第1部と、
該種類別の有効設定信号を受けると共に該有効設定信号が重複して有効になったとき、電源制御開始信号を発生する第2部と、
該電源制御開始信号が発生してから、今まで有効であった該有効設定信号の一つが無効になるまで、該信号処理部の電源の電圧変動を抑制するための電源制御信号を発生する第3部と、
を備えたことを特徴とする電源制御装置。
請求項８又は９において、
該電源制御信号が、該電源のスイッチング周波数を増大させる信号であることを特徴とする電源制御装置。
請求項８又は９において、
該電源制御信号が、該電源の出力電圧を増大させる信号であることを特徴とする電源制御装置。
請求項９において、
該有効設定信号が、無効になったとき対応する該信号処理部の動作停止を行うことを特徴とする電源制御装置。
請求項９において、
各信号処理部の出力信号が、該有効設定信号の組合せに基づいて選択されることを特徴とした電源制御装置。
請求項９において、
該データ信号が、SONET信号又はパケット信号であることを特徴とした電源制御装置。