JP2007006682A

JP2007006682A - 磁気ディスク装置

Info

Publication number: JP2007006682A
Application number: JP2005187373A
Authority: JP
Inventors: Nobuhiko Wasa; 信彦和佐; Masahiro Shimizu; 雅裕清水; Sumio Ohata; 澄雄尾幡
Original assignee: Hitachi Global Storage Technologies Netherlands BV
Current assignee: HGST Netherlands BV
Priority date: 2005-06-27
Filing date: 2005-06-27
Publication date: 2007-01-11
Also published as: US7457068B2; US20060294405A1

Abstract

【課題】磁気ディスク装置内部の低電圧動作ブロックに対する電源の生成効率を向上できる磁気ディスク装置を提供する。
【解決手段】スイッチングレギュレータを備え、所定電圧の電源を、負荷に対して供給する主電源供給部８と、主電源供給源８が負荷に対して供給する電力を検出し、当該検出した電力が、予め定められた電力量を超えているか否かを判断する電源監視回路９とを備える。また、リニアレギュレータを備えた第３電源供給部により、主電源供給部８が負荷に対して供給する電力が、予め定められた電力量を超えていると判断される場合に、所定電圧の電源を、負荷に対して供給する。
【選択図】図１

Description

本発明は、ハードディスク等の磁気ディスク装置に関する。

近年では、電子機器の消費電力を低減することが多くの場所で求められている。これに伴い、電子機器内部で利用されるハードディスク等の磁気ディスク装置にも消費電力を低減することが求められている。例えばノートブック型のパーソナルコンピュータにおいては、使用時間をなるべく長くするために、内蔵するハードディスクの消費電力を低減するべきことが要求されている。

一方で、ハードディスクは、その高容量化・高速化も要求されており、読み出しや書き込みのデータレートは年々上昇している。このため、データの読み出しや書き込みに関係する回路、例えばチャネルのアナログブロックや、シリアルＡＴＡの低電圧ブロックの消費電力量は増大しており、消費電力の低減に反する結果となっている。

そこで、回路の動作電圧を低減して、例えば１．５Ｖで動作するようにし、消費電力の低減を図ることも行われている。しかしながら、ホスト側である電子機器本体側からは通常、５Ｖの電源が供給されているので、１．５Ｖの電源電圧を得るために次のような回路を用いているのが現状である。すなわち、アナログＩＣ内に第１のリニアレギュレータを備え、この第１のリニアレギュレータで５Ｖの電源を変圧して３．３Ｖの電圧信号を生成する。また、チャネルＩＣもまた第２のリニアレギュレータを備える。そしてチャネルＩＣは、第１のリニアレギュレータで得られた３．３Ｖの電圧信号を受けて、第２のリニアレギュレータを用いて１．５Ｖの電源電圧を得ている。

しかしながら、上記従来の電源電圧の生成方法では、２段のリニアレギュレータを用いて１．５Ｖの電源電圧を得るようにしているが、既に述べたように、ここで生成される１．５Ｖの電源の供給先での負荷電流は比較的大きく、リニアレギュレータでは動作効率が低い。

本発明は上記実情に鑑みて為されたもので、チャネルのアナログブロックや、シリアルＡＴＡの低電圧ブロック等、磁気ディスク装置内部の低電圧動作ブロックに対する電源の生成効率を向上できる磁気ディスク装置を提供することを、その目的の一つとする。

上記従来例の問題点を解決するための本発明は、磁気ディスク装置であって、磁気記録媒体と、前記磁気記録媒体との間で、情報の書き込みと読み出しとを行う磁気ヘッドと、前記磁気ヘッドを、前記磁気記録媒体に対して相対移動させる位置制御部と、スイッチングレギュレータを備え、所定電圧の電源を、負荷に対して供給する主電源供給部と、前記主電源供給源が負荷に対して供給する電力を検出し、当該検出した電力が、予め定められた電力量を超えているか否かを判断する判断部と、リニアレギュレータを備え、前記判断部により、前記主電源供給部が負荷に対して供給する電力が、予め定められた電力量を超えていると判断される場合に、前記所定電圧の電源を、負荷に対して供給する副電源供給部と、を有することを特徴としている。

本発明の実施の形態について図面を参照しながら説明する。本発明の実施の形態に係る磁気ディスク装置は、図１に示すように、磁気記録媒体１と、磁気ヘッド部２と、位置制御部３と、ドライバ回路部４と、統合集積回路部５と、ＲＯＭ部６と、ＲＡＭ部７と、負荷Ｚに対する主電源供給部としての第１電源供給部８と、電源監視回路９とを含んで構成されている。ここで、ドライバ回路部４、統合集積回路部５、ＲＯＭ部６、ＲＡＭ部７、第１電源供給部８、及び電源監視回路９は、一つのプリント基板上に配置される。なお、ここで負荷Ｚは、例えば統合集積回路部５内のチャネル回路部５１など、磁気ディスク装置内部の低電圧動作ブロックである。

磁気記録媒体１は、円盤状をなし、スピンドル・モータ（ＳＰＭ）によって回転駆動される。磁気ヘッド部２は、磁気記録媒体１に対して情報の書き込みを行う。また、この磁気ヘッド部２は、磁気記録媒体１に記録された情報の読み出しを行う。この磁気ヘッド部２は、磁気ヘッドを支持する支持部、磁気ヘッドとの間で入出力する信号を増幅するヘッドアンプ等を含む。

位置制御部３は、磁気ヘッド部２を磁気記録媒体１に対して相対移動させるボイス・コイル・モータ（ＶＣＭ）を含んで構成されている。

ドライバ回路部４は、ＳＰＭや、ＶＣＭ等のモータを駆動するモータドライバ、衝撃センサ回路等を含んだアナログ集積回路である。このドライバ回路部４は、また、電源電圧を供給する第２電源供給部４１を内蔵している。ここで第２電源供給部４１は、リニアレギュレータを用いた回路であり、ホスト側から供給される５Ｖの電源電圧を変圧して第１の所定電圧としての３．３Ｖの電源電圧を出力する。

統合集積回路部５は、いわゆるシステム・オン・チップ（ＳｏＣ）であり、チャネル回路部５１と、マイクロコンピュータ部５２と、コントローラ部５３と、第３電源供給部５４とを複合した集積回路である。この統合集積回路部５は、ディジタルＩＣと同様のプロセスで製造される集積回路であり、ドライバ回路部４が供給する電源と、第１電源供給部８が供給する電源とによって、主として駆動される。

ここでチャネル回路部５１は、磁気記録媒体１に書き込む情報を符号化して磁気ヘッド部２のヘッドアンプに出力し、また、磁気ヘッド部２が磁気記録媒体１から読み出して得られた信号から情報を復号して出力する。さらに、このチャネル回路部５１は、シリアル・インタフェース（シリアルＡＴＡ等）回路を備えており、コントローラ部５３との間で、磁気記録媒体１に書き込むべき情報や磁気記録媒体１から読み出される情報の送受信を行っている。

マイクロコンピュータ部５２は、内蔵するメモリに格納されたプログラムに従って動作するプログラム制御デバイスである。このマイクロコンピュータ部５２は、磁気ヘッド部２の位置制御や、各集積回路の初期化などの処理を実行している。

コントローラ部５３は、ハードディスクコントローラであり、ホストとの間で、磁気記録媒体１に書込むべき情報や、磁気記録媒体１から読み出された情報の送受信を行う。例えばこのコントローラ部５３は、磁気記録媒体１に書込むべき情報としてホストから入力される情報にエラー訂正符号を付加して、チャネル回路部５１に出力する。また、磁気記録媒体１から読み出した情報の入力を、チャネル回路部５１から受けてエラー訂正処理を行い、ホストへ出力する。

第３電源供給部５４は、リニアレギュレータを用いた回路であり、ドライバ回路部４の第２電源供給部４１が出力する３．３Ｖの電源電圧を変圧して、所定電圧である１．５Ｖの電力を供給する。

ＲＯＭ（Read Only Memory）部６は、ＥＥＰＲＯＭ（Electrical Erasable Programmable Read Only Memory）等を含んで構成される。このＲＯＭ部６は、統合集積回路部５に含まれるマイクロコンピュータ部５２によって実行されるプログラムや、当該プログラムの実行時に利用されるパラメータ等を保持する。ＲＡＭ（Random Access Memory）部７は、磁気記録媒体１に書込むべき情報や、磁気記録媒体１から読み出した情報等を保持する。

第１電源供給部８は、スイッチングレギュレータを用いた回路であり、ホスト側から供給される５Ｖの電源電圧から直接、所定電圧である１．５Ｖの電源電圧を生成し、この生成した電力を負荷Ｚへ供給する。この第１電源供給部８は、スイッチングレギュレータを含んで構成される。ここでスイッチングレギュレータは、スイッチングコントローラＳＷＲと、その出力の電源電圧の変動（リップル）を抑制する外部回路ＥＣとを含んで構成される。本実施の形態では、スイッチングコントローラＳＷＲは、集積回路外にあってもよいし、図２に示すように、アナログ集積回路であるドライバ回路部４に内蔵されてもよい。なお、図２において図１と同じ構成を採るものについては、同じ符号を付している。

図３は、集積回路外に第１電源供給部８を配置する場合のプリント基板上の配置例を示す説明図である。この図３に示す例では、プリント基板Ｐ上の矩形状領域（Ｒ）に、左上から時計周りにＲＯＭ部６、統合集積回路部５、ＲＡＭ部７、ドライバ回路部４、及びスイッチングレギュレータを含む第１電源供給部８がそれぞれ配置されている。また、図４は、ドライバ回路部４の集積回路内に第１電源供給部８のスイッチングコントローラＳＷＲの回路部分を内蔵した場合のプリント基板上の配置例を示す説明図である。この図４に示す例では、プリント基板Ｐ上の矩形状領域（Ｒ）に、左上から時計周りにＲＯＭ部６、統合集積回路部５、ＲＡＭ部７、第１電源供給部８の外部回路ＥＣ、及びドライバ回路部４がそれぞれ配置されている。スイッチングコントローラＳＷＲをドライバ回路部４に内蔵することによって、第１電源供給部８の実装に必要なプリント基板Ｐ上の面積を図４に示すように低減でき、プリント基板Ｐ上の回路配置が容易になる。この結果、プリント基板Ｐのサイズを小型化できるので、磁気ディスク装置の小型化を図ることもできる。

電源監視回路９は、図５に示すように、第１電源供給部８が負荷に供給する電力を検出する検出部９１と、比較部９２と、スイッチ９３とを含んで構成されている。ここで、検出部９１は、例えば第１電源供給部８の出力端子と負荷Ｚとの間に直列に、抵抗器Ｒ１を接続して実現される。この抵抗器Ｒ１の両端は、それぞれ抵抗器Ｒ２、Ｒ３を介して、比較部９２の差動アンプＯＰの反転入力端子、非反転入力端子に接続される。

比較部９２の差動アンプＯＰの非反転入力端子には、抵抗器Ｒ４を介して、参照電圧Ｖrefが供給されている。さらに差動アンプＯＰの出力は、抵抗器Ｒ５を介して反転入力端子にフィードバックされている。

スイッチ９３は、ｐ型のＭＯＳＦＥＴで構成され、そのゲート端子Ｇには、差動アンプＯＰの出力端子が接続されている。また、ソース端子Ｓには、第３電源供給部５４の出力を受け入れるようになっており、ドレイン端子Ｄは、電圧検出部９１と負荷との間に接続される。

つまり、この電源監視回路９は、次のように動作する。すなわち、比較部９２の差動アンプＯＰが、検出部９１の抵抗器Ｒ１の両端子の電位差Ｖｓと、参照電圧Ｖrefとを比較して、ＶｓがＶrefよりも大きい場合と小さい場合とで異なる出力を行う。ここでは、抵抗器Ｒ１の両端子の電位差Ｖｓが、参照電圧Ｖrefより大きい場合に、スイッチ９３をオンとする。また、センス抵抗Ｒ１の両端子の電位差Ｖｓが、参照電圧Ｖrefより小さい場合には、スイッチ９３をオフとする。

スイッチ９３がオンとなると、ソース端子Ｓからドレイン端子Ｄへ第３電源供給部５４の出力電圧が供給され、負荷Ｚに対して第３電源供給部５４からの電力が供給されるようになる。また、スイッチ９３がオフとなっているときには、第３電源供給部５４からの電力は、負荷Ｚに対して供給されない。いわば、第３電源供給部５４は、第１電源供給部８に対する副電源供給部として動作することとなる。

これにより、負荷Ｚが要求する電力量が、スイッチングレギュレータを用いた回路で効率的に供給可能な最大電力量Ｐmaxを超え、第１電源供給部８が当該最大電力量Ｐmaxを超える電力を供給しているときに、スイッチ９３がオンとされ、副電源供給部である第３電源供給部５４からの電力が負荷Ｚに供給されるようになる。なお、この場合、参照電圧Ｖrefは、電圧検出部９１のセンス抵抗の抵抗値Ｒ１とＰmaxとを用いて、

と設定することになる。

さらに、この電源監視回路９のスイッチ９３と負荷Ｚとの間には、図６に示すように位相補償回路１０を設けてもよい。この位相補償回路１０は、例えばキャパシタを含んで構成される積分フィルタ回路である。この位相補償回路１０によると、電源監視回路９において、抵抗器Ｒ１両端の電位差Ｖｓと参照電圧Ｖrefとの差が比較的小さく、比較部９２の差動アンプＯＰの出力により、スイッチ９３がオン・オフの間で発振したとしても、その発振の影響が負荷Ｚに伝達されることがなくなる。なお、図６において図５と同じ構成を採るものについては、同じ符号を付している。

また、ここでは電源監視回路９の検出部９１は、第１電源供給部８が供給する電力を検出する方法の一つとして、その出力電流に関係する値（ここでは抵抗器Ｒ１の両端子間の電位差）を検出することとしていたが、これに代えて、第１電源供給部８のスイッチングコントローラＳＷＲの出力段にある分圧抵抗の中心電圧を検出し、この中心電圧が予め定めた電圧値（所定電圧よりもやや低い値とする）以上となっているか否かを検出してもよい。この場合は、電圧を検出することとなるので、スイッチ９３にはｎ型のＭＯＳＦＥＴを用いることとなる。

また、本実施の形態の第１電源供給部８は、統合集積回路部５のコントローラ部５３から、磁気記録媒体１に対する情報の書き込みや読み出しが行われているか否かに関する情報の入力を受け入れて、スイッチングコントローラＳＷＲのスイッチング周波数を変更してもよい。すなわち、磁気記録媒体１に対する情報の書き込みや読み出しが行われていない間のスイッチング周波数を、情報の書き込みや読み出しが行われている間のスイッチング周波数よりも低くして効率を維持する。この場合は、情報の書き込み／読み出しが行われていないので、リップルが多少大きくても問題にならない。

さらに外部回路ＥＣは、高負荷時、つまり磁気記録媒体１に対する情報の書き込み／読み出しが行われている間でのリップルを低減するように最適化しておく。

このように本実施の形態によれば、チャネルのアナログブロックや、シリアルＡＴＡの低電圧ブロック等、磁気ディスク装置内部の低電圧動作ブロックに対する電源の生成効率を向上できる。また、第１電源供給部８が供給する電力量が予め定められた電力量を超えたときには、リニアレギュレータを用いた電源供給回路を副次的に動作させて、その供給電力量を補うことで、安定した電源の供給を行うことができる。

また、ここまでの説明では、低電圧動作ブロックが１．５Ｖ、それ以外のブロックが３．３Ｖで動作する例について説明したが、これらの電圧値に限られるものではない。

本発明の実施の形態に係るディスク装置の一例を表す構成ブロック図である。本発明の実施の形態に係るディスク装置の別の例を表す構成ブロック図である。本発明の実施の形態に係るディスク装置に含められるプリント基板のレイアウト例を表す説明図である。本発明の実施の形態に係るディスク装置に含められるプリント基板の別のレイアウト例を表す説明図である。本発明の実施の形態に係るディスク装置の電源監視回路の一例を表す概略回路図である。本発明の実施の形態に係るディスク装置の電源監視回路の別の例を表す概略回路図である。

符号の説明

１磁気記録媒体、２磁気ヘッド部、３位置制御部、４ドライバ回路部、５統合集積回路部、６ＲＯＭ部、７ＲＡＭ部、８第１電源供給部、９電源監視回路、１０位相補償回路、４１第２電源供給部、５１チャネル回路部、５２マイクロコンピュータ部、５３コントローラ部、５４第３電源供給部、９１検出部、９２比較部、９３スイッチ。

Claims

磁気記録媒体と、
前記磁気記録媒体との間で、情報の書き込みと読み出しとを行う磁気ヘッドと、
前記磁気ヘッドを、前記磁気記録媒体に対して相対移動させる位置制御部と、
スイッチングレギュレータを備え、所定電圧の電源を、負荷に対して供給する主電源供給部と、
前記主電源供給源が負荷に対して供給する電力を検出し、当該検出した電力が、予め定められた電力量を超えているか否かを判断する判断部と、
リニアレギュレータを備え、前記判断部により、前記主電源供給部が負荷に対して供給する電力が、予め定められた電力量を超えていると判断される場合に、前記所定電圧の電源を、負荷に対して供給する副電源供給部と、
を有することを特徴とする磁気ディスク装置。
請求項１に記載の磁気ディスク装置であって、
前記副電源供給部が出力する電力の位相を補償する位相補償回路をさらに備え、
当該位相補償後の電力が前記負荷に対して供給されることを特徴とする磁気ディスク装置。