JPWO2008102411A1

JPWO2008102411A1 - 信号処理装置および方法

Info

Publication number: JPWO2008102411A1
Application number: JP2009500012A
Authority: JP
Inventors: 山崎　大輔; 大輔山崎
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2007-02-20
Filing date: 2007-02-20
Publication date: 2010-05-27
Also published as: WO2008102411A1

Abstract

第１のミキサは、第１の入力信号と第１のクロック信号を混合して第１の出力信号を生成し、第２のミキサは、第２の入力信号と第２のクロック信号を混合して第２の出力信号を生成する。クロック回路は、第１のクロック信号を第１のミキサに出力し、第１のクロック信号に対して位相差９０度だけ遅れたクロック信号を第２のクロック信号として第２のミキサに出力する第１の動作と、第１のクロック信号を第１のミキサに出力し、第１のクロック信号に対して位相差９０度だけ進んだクロック信号を第２のクロック信号として第２のミキサに出力する第２の動作とを、制御信号の値に応じて切り替える。

Description

本発明は、ＱＰＳＫ（Quadrature Phase Shift Keying ）やＯＦＤＭ（Orthogonal Frequency Division Multiplexing）等の無線通信システムにおいて、同相（Ｉ）信号と直交（Ｑ）信号を合成または分離する信号処理装置および方法に関する。

図１は、下記の特許文献１に記載された従来の無線受信機の構成図である。この受信機は、受信アンテナ１１０、バンドパスフィルタ１１１、高周波増幅器１１２、ミキサ１１３、局所発振器１１４、ローパスフィルタ１１５、直交検波器１２０、増幅器１４１、１４２、復調回路１５０、および出力端子１６０を備える。

このうち、直交検波器１２０は、局所発振器１２５、９０°位相差分離回路１２６、ミキサ１２１、１２２、およびローパスフィルタ１３１、１３２からなり、中間周波数（ＩＦ）ｆ_IFの信号を、位相が互いに９０°異なるＩ信号とＱ信号に変換する。この場合、Ｉ信号とＱ信号を出力する２つの端子は固定されている。

このような無線受信機においては、直交検波器を含む無線周波数集積回路（ＲＦ−ＩＣ）と、ベースバンド信号のデジタル処理を行うデジタルベースバンド集積回路（ＤＢＢ−ＩＣ）が用いられることが多い。これらのＩＣ間の接続を行うプリント基板の設計ミスや、ＲＦ−ＩＣおよびＤＢＢ−ＩＣの開発時における設計ミス等によって、Ｉ信号とＱ信号を逆に接続してしまうことが起こり得る。

その理由は、Ｉ信号とＱ信号の位相関係について決められているのは、互いに９０°だけ位相が異なることのみであり、どちらの方が進んでいるかを示す標準規定がないことによる。製造者によって、また、同じ製造者であっても開発時期によって、製品におけるＩ信号とＱ信号の位相関係が異なってくる。

このような設計ミスが発生した場合、従来ではプリント基板の作り直し等によって対処していたため、時間とコストの負担が大きかった。
下記の特許文献２は、ダイレクトコンバージョン受信機に関し、特許文献３は、低ＩＦ受信機構造に関し、特許文献４は、ダイバーシティ無線受信装置に関する。
特開昭６１−１７１２０７号公報米国特許第５７６１６１５号明細書特表２００５−５３５１６８号公報特開２００６−１４０８１０号公報

本発明の課題は、無線受信機または無線送信機においてＩ信号とＱ信号を逆に接続する設計ミスが発生した場合であっても、プリント基板を作り直すことなく、正しい接続関係を確保することである。

本発明の信号処理装置は、第１および第２のミキサとクロック回路を備える。第１のミキサは、第１の入力信号と第１のクロック信号を混合して第１の出力信号を生成し、第２のミキサは、第２の入力信号と第２のクロック信号を混合して第２の出力信号を生成する。

クロック回路は、第１のクロック信号を第１のミキサに出力し、第１のクロック信号に対して位相差９０度だけ遅れたクロック信号を第２のクロック信号として第２のミキサに出力する第１の動作と、第１のクロック信号を第１のミキサに出力し、第１のクロック信号に対して位相差９０度だけ進んだクロック信号を第２のクロック信号として第２のミキサに出力する第２の動作とを、制御信号の値に応じて切り替える。

この構成によれば、制御信号の値を変更するだけで、第１のミキサと第２のミキサに入力されるクロック信号の位相関係を入れ替えることができ、実質的に第１のミキサと第２のミキサの役割を入れ替えることができる。したがって、第１の入力信号と第２の入力信号の接続を入れ替えなくても、接続を入れ替えた場合と同様の出力信号を得ることが可能になる。

Ｉ信号とＱ信号を間違えて接続した場合、従来のようにプリント基板を作り直すと、間違えなかった場合に比べてトータルで設計期間は２倍かかり、コストは２倍かかる。これに対して、本発明を採用したＩＣであれば、間違えた場合であっても設定を変更するだけでよく、プリント基板を作り直す必要はない。したがって、間違えなかった場合に比べて、設計期間およびコストは変わらずに済む。

従来の無線受信機の構成図である。無線受信機における第１の直交復調部の構成図である。第１の直交復調部における第１のクロック回路を示す図である。第１のクロック回路における第１のＩＱ切替器を示す図である。第１のクロック回路における第２のＩＱ切替器を示す図である。第２の直交復調部における第１のクロック回路を示す図である。クロック信号の位相関係を示す第１のタイミングチャートである。クロック信号の位相関係を示す第２のタイミングチャートである。第２の直交復調部における第２のクロック回路を示す図である。第１のクロック回路におけるクロック発生器を示す図である。第１の直交復調部における第２のクロック回路を示す図である。第２のクロック回路におけるＩＱ切替器の構成図である。第２のクロック回路における立ち上がりエッジ検出器の構成図である。立ち上がりエッジ検出器の信号のタイミングチャートである。クロック信号の位相関係を示す第３のタイミングチャートである。クロック信号の位相関係を示す第４のタイミングチャートである。無線送信機における直交変調部の構成図である。

以下、図面を参照しながら、本発明を実施するための最良の形態を詳細に説明する。
Ｉ信号とＱ信号の位相差の絶対値は９０°であり、Ｉ信号とＱ信号のどちらが９０°進んでいるかによって問題が生じるため、問題が生じた時点でＩ信号用のクロック信号とＱ信号用のクロック信号を切り替える機能があると対処しやすい。

図２は、無線受信機における直交復調部にこのような切り替え機能を導入した構成例を示している。この直交復調部は、Ｑ信号用ミキサ２０１、Ｉ信号用ミキサ２０２、ローパスフィルタ２０３、２０４、およびＩＱ切替機能付きクロック回路２０５を備える。

復調対象の信号Ｓはミキサ２０１および２０２に分配され、クロック回路２０５は、互いに９０°だけ位相が異なる２種類のクロック信号をそれぞれミキサ２０１および２０２に出力する。このとき、２種類のクロック信号の出力先は、制御信号の値に応じて切り替えられる。

ミキサ２０１は、信号Ｓと一方のクロック信号を混合して、ローパスフィルタ２０３に出力し、ローパスフィルタ２０３は、ミキサ２０１からの出力信号のうち低周波成分のみを抽出し、Ｑ信号として出力する。ミキサ２０２は、信号Ｓと他方のクロック信号を混合して、ローパスフィルタ２０４に出力し、ローパスフィルタ２０４は、ミキサ２０２からの出力信号のうち低周波成分のみを抽出し、Ｉ信号として出力する。

図３は、図２のクロック回路２０５の構成例を示している。この構成において、クロック回路２０５は、ＩＱ切替器３０１およびクロック発生器３０２を備える。クロック発生器３０２は、０°および９０°の２種類のクロック信号を発生し、ＩＱ切替器３０１に出力する。９０°のクロック信号ｃｋ₉₀は、０°のクロック信号ｃｋ₀ に対して位相差９０°だけ遅れている。ＩＱ切替器３０１は、制御信号に従って２種類のクロック信号を切り替え、ミキサ２０１および２０２に出力する。

図４は、図３のＩＱ切替器３０１の構成例を示している。この構成において、ＩＱ切替器３０１は、インバータ４０１およびスイッチ４０２〜４０５からなる。インバータ４０１は、制御信号を反転してスイッチ４０３および４０４の制御端子に出力する。スイッチ４０２〜４０５は、制御端子に入力された信号が論理“１”（真）のときオンとなり、論理“０”（偽）のときオフとなる。

したがって、制御信号が“１”のとき、スイッチ４０２および４０５がオンとなり、スイッチ４０３および４０４がオフとなる。その結果、クロック信号ｃｋ₀ がミキサ２０２に出力され、クロック信号ｃｋ₉₀がミキサ２０１に出力される。一方、制御信号が“０”のとき、スイッチ４０２および４０５がオフとなり、スイッチ４０３および４０４がオンとなる。その結果、クロック信号ｃｋ₀がミキサ２０１に出力され、クロック信号ｃｋ₉₀がミキサ２０２に出力される。

図５は、図３のＩＱ切替器３０１の別の構成例を示している。この構成において、ＩＱ切替器３０１は、インバータ５０１およびＮＡＮＤ回路５０２〜５０７からなる。インバータ５０１は、制御信号を反転してＮＡＮＤ回路５０５および５０６に出力する。

ＮＡＮＤ回路５０４は、制御信号とクロック信号ｃｋ₀ の論理積の否定を出力し、ＮＡＮＤ回路５０５は、反転制御信号とクロック信号ｃｋ₉₀の論理積の否定を出力する。ＮＡＮＤ回路５０６は、反転制御信号とクロック信号ｃｋ₀の論理積の否定を出力し、ＮＡＮＤ回路５０７は、制御信号とクロック信号ｃｋ₉₀の論理積の否定を出力する。

ＮＡＮＤ回路５０２は、ＮＡＮＤ回路５０４の出力とＮＡＮＤ回路５０５の出力の論理積の否定をミキサ２０２に出力し、ＮＡＮＤ回路５０３は、ＮＡＮＤ回路５０６の出力とＮＡＮＤ回路５０７の出力の論理積の否定をミキサ２０１に出力する。

したがって、図４のＩＱ切替器３０１と同様に、制御信号が“１”のとき、クロック信号ｃｋ₀ がミキサ２０２に出力され、クロック信号ｃｋ₉₀がミキサ２０１に出力される。一方、制御信号が“０”のとき、クロック信号ｃｋ₀がミキサ２０１に出力され、クロック信号ｃｋ₉₀がミキサ２０２に出力される。

次に、図６から図９までを参照しながら、クロック信号が差動信号である場合の直交復調部の構成について説明する。この場合は、Ｉ信号用ミキサまたはＱ信号用ミキサのいずれか一方に入力される正相クロック信号と反転クロック信号を切り替える機能を設けることで、Ｉ信号とＱ信号を入れ替える効果が得られる。

図６は、このような直交復調部の構成例を示している。この直交復調部は、Ｑ信号用ミキサ６０１、Ｉ信号用ミキサ６０２、ローパスフィルタ６０３、６０４、およびＩＱ切替機能付きクロック回路６０５を備える。

クロック回路６０５は、ＩＱ切替器６１１およびクロック発生器６１２を備える。クロック発生器６１２は、０°、９０°、１８０°、および２７０°の４種類のクロック信号ｃｋ₀、ｃｋ₉₀、ｃｋ₁₈₀、およびｃｋ₂₇₀を発生する。

このうち、クロック信号ｃｋ₁₈₀は、クロック信号ｃｋ₀の反転信号ｃｋ₀ｘに相当し、クロック信号ｃｋ₂₇₀は、クロック信号ｃｋ₉₀の反転信号ｃｋ₉₀ｘに相当する。クロック信号ｃｋ₉₀は、クロック信号ｃｋ₀ に対して位相差９０°だけ遅れており、クロック信号ｃｋ₁₈₀は、クロック信号ｃｋ₉₀に対して位相差９０°だけ遅れており、クロック信号ｃｋ₂₇₀は、クロック信号ｃｋ₁₈₀に対して位相差９０°だけ遅れている。

クロック信号ｃｋ₀ およびｃｋ₀ ｘは、それぞれ正相クロック信号ｃｋ_I および反転クロック信号ｃｋ_Iｘとしてミキサ６０２に出力され、クロック信号ｃｋ₉₀およびｃｋ₉₀ｘは、ＩＱ切替器６１１に出力される。

ＩＱ切替器６１１は、図３のＩＱ切替器３０１と同じ切替機能を有し、制御信号に従ってクロック信号ｃｋ₉₀とｃｋ₉₀ｘを切り替え、切り替え後の信号を正相クロック信号ｃｋ_Qおよび反転クロック信号ｃｋ_Qｘとしてミキサ６０１に出力する。

復調対象の信号Ｓおよび反転信号Ｓｘはともにミキサ６０１および６０２に分配される。ミキサ６０１は、信号Ｓと正相クロック信号ｃｋ_Qを混合して、ローパスフィルタ６０３に出力し、反転信号Ｓｘと反転クロック信号ｃｋ_Qｘを混合して、ローパスフィルタ６０３に出力する。ローパスフィルタ６０３は、ミキサ６０１からの出力信号のうち低周波成分のみを抽出し、２種類のＱ信号として出力する。

ミキサ６０２は、信号Ｓと正相クロック信号ｃｋ_I を混合して、ローパスフィルタ６０４に出力し、反転信号Ｓｘと反転クロック信号ｃｋ_Iｘを混合して、ローパスフィルタ６０４に出力する。ローパスフィルタ６０４は、ミキサ６０２からの出力信号のうち低周波成分のみを抽出し、２種類のＩ信号として出力する。

図７および図８は、制御信号がそれぞれ“１”および“０”のときのクロック信号ｃｋ_I 、ｃｋ_I ｘ、ｃｋ_Q、およびｃｋ_Qｘの位相関係を示している。図７では、クロック信号ｃｋ_Qおよびｃｋ_Qｘは、クロック信号ｃｋ_Iおよびｃｋ_I ｘに対してそれぞれ位相差９０°だけ遅れているが、図８では、クロック信号ｃｋ_I およびｃｋ_Iｘに対してそれぞれ位相差９０°だけ進んでいることが分かる。

したがって、クロック信号ｃｋ_I およびｃｋ_I ｘを切り替えなくても、クロック信号ｃｋ_Qおよびｃｋ_Qｘを切り替えるだけで、Ｉ信号用のクロック信号とＱ信号用のクロック信号の位相を入れ替えることができる。

図９は、図６のクロック回路６０５の別の構成例を示している。このクロック回路６０５では、ＩＱ切替器６１１が、Ｑ信号側ではなくＩ信号側に設けられている点で、図６の構成とは異なっている。

この場合、クロック信号ｃｋ₀ およびｃｋ₀ ｘは、ＩＱ切替器６１１に出力され、クロック信号ｃｋ₉₀およびｃｋ₉₀ｘは、それぞれ正相クロック信号ｃｋ_Qおよび反転クロック信号ｃｋ_Qｘとしてミキサ６０１に出力される。

ＩＱ切替器６１１は、制御信号に従ってクロック信号ｃｋ₀ とｃｋ₀ ｘを切り替え、切り替え後の信号を正相クロック信号ｃｋ_Iおよび反転クロック信号ｃｋ_I ｘとしてミキサ６０２に出力する。

制御信号が“１”のときのクロック信号ｃｋ_I 、ｃｋ_I ｘ、ｃｋ_Q、およびｃｋ_Qｘの位相関係は、図７と同様であり、制御信号が“０”のときの位相関係は、図７においてクロック信号ｃｋ_I およびｃｋ_Iｘを入れ替えた波形で表される。

したがって、クロック信号ｃｋ_Qおよびｃｋ_Qｘを切り替えなくても、クロック信号ｃｋ_I およびｃｋ_I ｘを切り替えるだけで、Ｉ信号用のクロック信号とＱ信号用のクロック信号の位相を入れ替えることができる。

図１０は、図３のクロック発生器３０２の構成例を示している。この構成において、クロック発生器３０２は、Ｄフリップフロップ（Ｄ−ＦＦ）回路１００１を含み、Ｄフリップフロップ回路１００１は、インバータ１０１１およびラッチ回路１０１２、１０１３からなる。

外部クロック信号は、ラッチ回路１０１２の端子ｃｋおよびインバータ１０１１に入力され、インバータ１０１１は、そのクロック信号を反転してラッチ回路１０１２の端子ｃｋに出力する。ラッチ回路１０１２の端子Ｑはラッチ回路１０１３の端子Ｄに接続され、ラッチ回路１０１３の端子ＱＸはラッチ回路１０１２の端子Ｄに接続される。そして、ラッチ回路１０１２および１０１３の端子Ｑからの出力信号が、それぞれクロック信号ｃｋ₀ およびｃｋ₉₀として、ＩＱ切替器３０１に出力される。

図１１は、図２のクロック回路２０５の別の構成例を示している。この構成において、クロック回路２０５は、インバータ１１０１、Ｄフリップフロップ回路１１０２、１１０３、ＩＱ切替器１１０４、および立ち上がりエッジ検出器１１０５を備える。

外部クロック信号は、Ｄフリップフロップ回路１１０２の端子ｃｋおよびインバータ１１０１に入力され、インバータ１１０１は、そのクロック信号を反転してＤフリップフロップ回路１１０３の端子ｃｋに出力する。Ｄフリップフロップ回路１１０２の端子ＱＸはその端子Ｄに接続され、Ｄフリップフロップ回路１１０３の端子ＱＸはその端子Ｄに接続される。

これにより、Ｄフリップフロップ回路１１０２および１１０３は、それぞれ２分周器として機能し、Ｄフリップフロップ回路１１０２および１１０３の端子Ｑからの出力信号は、それぞれクロック信号ｃｋ_Iおよびｃｋ_Qとして、ミキサ２０２および２０１に出力される。このとき、Ｄフリップフロップ回路１１０２および１１０３の端子ＱＸからは、それぞれ反転クロック信号ｃｋ_Iｘおよびｃｋ_Qｘが出力される。

ＩＱ切替器１１０４は、制御信号の値に応じて、Ｄフリップフロップ回路１１０２の端子ＱまたはＱＸからの出力信号を選択し、立ち上がりエッジ検出器１１０５に出力する。立ち上がりエッジ検出器１１０５は、ＩＱ切替器１１０４からの出力信号の立ち上がりエッジを検出し、立ち上がりエッジが検出されると、Ｄフリップフロップ回路１１０３のクリア端子ＣＬにクリア信号“０”を出力する。

Ｄフリップフロップ回路１１０３は、端子ＣＬに“０”が入力されると、端子ＱおよびＱＸからの出力信号を強制的に“０”および“１”に設定する。また、端子ＣＬに“１”が入力されると、クロック信号に従ってデータ信号をラッチし、出力する。

図１２は、図１１のＩＱ切替器１１０４の構成例を示している。このＩＱ切替器１１０４は、インバータ１２０１およびＮＡＮＤ回路１２０２〜１２０４からなる。インバータ１２０１は、制御信号を反転してＮＡＮＤ回路１２０３に出力する。

ＮＡＮＤ回路１２０２は、制御信号とクロック信号ｃｋ_Iの論理積の否定を出力し、ＮＡＮＤ回路１２０３は、反転制御信号とクロック信号ｃｋ_Iｘの論理積の否定を出力する。ＮＡＮＤ回路１２０４は、ＮＡＮＤ回路１２０２の出力とＮＡＮＤ回路１２０３の出力の論理積の否定を、立ち上がりエッジ検出器１１０５に出力する。

したがって、制御信号が“１”のとき、クロック信号ｃｋ_Iが立ち上がりエッジ検出器１１０５に出力され、制御信号が“０”のとき、クロック信号ｃｋ_Iｘが立ち上がりエッジ検出器１１０５に出力される。

図１３は、立ち上がりエッジ検出器１１０５の構成例を示している。この立ち上がりエッジ検出器１１０５は、遅延回路１３０１、インバータ１３０２、およびＮＡＮＤ回路１３０３を備え、遅延回路１３０１は、抵抗１３１１およびキャパシタ１３１２からなる。

遅延回路１３０１は、入力信号ＩＮに遅延を与え、遅延信号Ｓ１として出力し、インバータ１３０２は、遅延信号Ｓ１を反転して反転信号Ｓ２を出力する。ＮＡＮＤ回路１３０３は、入力信号ＩＮと反転信号Ｓ２の論理積の否定を、出力信号ＯＵＴとして出力する。

このとき、入力信号ＩＮ、遅延信号Ｓ１、反転信号Ｓ２、および出力信号ＯＵＴの波形は、図１４に示すようになる。こうして、入力されたクロック信号の立ち上がりエッジに対応するタイミングで“０”となり、その他の期間は“１”となる信号ＯＵＴが生成され、Ｄフリップフロップ回路１１０３に出力される。

図１５および図１６は、制御信号がそれぞれ“１”および“０”のときの信号間の位相関係を示している。このうち、クロック信号および反転クロック信号は、それぞれＤフリップフロップ回路１１０２および１１０３に入力されるクロック信号を表し、ＣＬ入力は、Ｄフリップフロップ回路１１０３の端子ＣＬに入力される信号を表す。

制御信号が“１”のときは、図１５の時刻Ｔ１において、入力クロック信号の立ち上がりエッジに対応して、クロック信号ｃｋ_Iの立ち上がりエッジが生成され、ＣＬ入力が“０”になる。これにより、クロック信号ｃｋ_Qが“０”に設定される。そして、時刻Ｔ２において、入力クロック信号の立ち下がりエッジに対応して、クロック信号ｃｋ_Qの立ち上がりエッジが生成される。

次に、時刻Ｔ３において、入力クロック信号の立ち上がりエッジに対応して、クロック信号ｃｋ_Iの立ち下がりエッジが生成され、時刻Ｔ４において、入力クロック信号の立ち下がりエッジに対応して、クロック信号ｃｋ_Qの立ち下がりエッジが生成される。

これ以降も、同様の動作が繰り返される。この場合、クロック信号ｃｋ_Qは、クロック信号ｃｋ_Iに対して位相差９０°だけ遅れていることが分かる。
一方、制御信号が“０”のときは、図１６の時刻Ｔ１において、入力クロック信号の立ち上がりエッジに対応して、クロック信号ｃｋ_Iの立ち上がりエッジが生成され、時刻Ｔ２において、入力クロック信号の立ち下がりエッジに対応して、クロック信号ｃｋ_Qの立ち上がりエッジが生成される。

次に、時刻Ｔ３において、入力クロック信号の立ち上がりエッジに対応して、クロック信号ｃｋ_Iの立ち下がりエッジ（すなわち、クロック信号ｃｋ_Iｘの立ち上がりエッジ）が生成され、ＣＬ入力が“０”になる。これにより、クロック信号ｃｋ_Qが“０”に設定される。そして、時刻Ｔ４において、入力クロック信号の立ち下がりエッジに対応して、クロック信号ｃｋ_Qの立ち下がりエッジが生成される。

これ以降も、同様の動作が繰り返される。この場合、クロック信号ｃｋ_Qは、クロック信号ｃｋ_Iに対して位相差９０°だけ進んでいることが分かる。
このように、図１１の構成によれば、クロック信号ｃｋ_Iおよびｃｋ_Qを直接切り替えなくても、これらの信号の位相関係を逆転させることができる。また、クロック信号ｃｋ_Iおよびｃｋ_QがＩＱ切替器を経由することなくミキサ２０２および２０１に供給されるため、上述した図３の構成と比較してノイズが低減される、という効果が期待できる。

以上の実施形態では、無線受信機における直交復調部の構成について説明したが、無線送信機における直交変調部にも、同様の構成を適用することが可能である。
図１７は、無線送信機における直交変調部に上述した切り替え機能を導入した構成例を示している。この直交変調部は、加算器１７０１、Ｑ信号用ミキサ１７０２、Ｉ信号用ミキサ１７０３、およびクロック回路２０５を備える。

クロック回路２０５は、互いに９０°だけ位相が異なる２種類のクロック信号をそれぞれミキサ１７０２および１７０３に出力する。このとき、２種類のクロック信号の出力先は、制御信号の値に応じて切り替えられる。

ミキサ１７０２は、Ｑ信号と一方のクロック信号を混合して、加算器１７０１に出力し、ミキサ１７０３は、Ｉ信号と他方のクロック信号を混合して、加算器１７０１に出力する。加算器１７０１は、ミキサ１７０２および１７０３からの出力信号を加算して出力する。

Claims

第１の入力信号と第１のクロック信号を混合して第１の出力信号を生成する第１のミキサと、
第２の入力信号と第２のクロック信号を混合して第２の出力信号を生成する第２のミキサと、
前記第１のクロック信号を前記第１のミキサに出力し、該第１のクロック信号に対して位相差９０度だけ遅れたクロック信号を前記第２のクロック信号として前記第２のミキサに出力する第１の動作と、前記第１のクロック信号を前記第１のミキサに出力し、該第１のクロック信号に対して位相差９０度だけ進んだクロック信号を前記第２のクロック信号として前記第２のミキサに出力する第２の動作とを、制御信号の値に応じて切り替えるクロック回路と
を備えることを特徴とする信号処理装置。
前記クロック回路は、互いに９０度だけ位相が異なる２種類のクロック信号を発生するクロック発生器と、前記制御信号の値に応じて、該２種類のクロック信号の一方を前記第１のクロック信号として選択し、他方を前記第２のクロック信号として選択する切替器を含むことを特徴とする請求項１記載の信号処理装置。
前記クロック回路は、外部クロック信号から前記第１のクロック信号を生成する第１のフリップフロップ回路と、該外部クロック信号から前記第２のクロック信号を生成する第２のフリップフロップ回路と、前記制御信号の値に応じたタイミングで該第２のフリップフロップ回路にクリア信号を出力するクリア回路を含むことを特徴とする請求項１記載の信号処理装置。
前記第１のフリップフロップ回路は、前記第１のクロック信号と該第１のクロック信号の反転信号を前記クリア回路に出力し、該クリア回路は、前記制御信号の値に応じて該第１のクロック信号または該反転信号を選択して出力する切替器と、該切替器から出力される信号のエッジを検出して前記クリア信号を生成するエッジ検出器を含むことを特徴とする請求項３記載の信号処理装置。
前記第１のミキサは、前記第１の入力信号の反転信号である第３の入力信号と、前記第１のクロック信号の反転信号である第３のクロック信号を混合して、第３の出力信号を生成し、前記第２のミキサは、前記第２の入力信号の反転信号である第４の入力信号と、前記第２のクロック信号の反転信号である第４のクロック信号を混合して、第４の出力信号を生成し、前記クロック回路は、前記第１の動作時に、前記第３のクロック信号を前記第１のミキサに出力するとともに、該第３のクロック信号に対して位相差９０度だけ遅れたクロック信号を前記第４のクロック信号として前記第２のミキサに出力し、前記第２の動作時に、前記第３のクロック信号を前記第１のミキサに出力するとともに、該第３のクロック信号に対して位相差９０度だけ進んだクロック信号を前記第４のクロック信号として前記第２のミキサに出力することを特徴とする請求項１記載の信号処理装置。
前記クロック回路は、前記第１のクロック信号、前記第３のクロック信号、該第１のクロック信号に対して位相差９０度だけ遅れたクロック信号、および該第３のクロック信号に対して位相差９０度だけ遅れたクロック信号を発生するクロック発生器と、前記制御信号の値に応じて、該第１のクロック信号に対して位相差９０度だけ遅れたクロック信号および該第３のクロック信号に対して位相差９０度だけ遅れたクロック信号のうち、一方を前記第２のクロック信号として選択し、他方を前記第４のクロック信号として選択する切替器を含むことを特徴とする請求項５記載の信号処理装置。
前記クロック回路は、前記第２のクロック信号、前記第４のクロック信号、該第２のクロック信号に対して位相差９０度だけ進んだクロック信号、および該第４のクロック信号に対して位相差９０度だけ進んだクロック信号を発生するクロック発生器と、前記制御信号の値に応じて、該第２のクロック信号に対して位相差９０度だけ進んだクロック信号および該第４のクロック信号に対して位相差９０度だけ進んだクロック信号のうち、一方を前記第１のクロック信号として選択し、他方を前記第３のクロック信号として選択する切替器を含むことを特徴とする請求項５記載の信号処理装置。
前記第２の入力信号は、前記第１の入力信号と同一の信号であることを特徴とする請求項１乃至７のいずれかに記載の信号処理装置。
前記第１の入力信号は同相信号であり、前記第２の入力信号は直交信号であることを特徴とする請求項１乃至７のいずれかに記載の信号処理装置。
第１のクロック信号を第１のミキサに出力し、該第１のクロック信号に対して位相差９０度だけ遅れたクロック信号を第２のクロック信号として第２のミキサに出力する第１の動作と、該第１のクロック信号を該第１のミキサに出力し、該第１のクロック信号に対して位相差９０度だけ進んだクロック信号を該第２のクロック信号として該第２のミキサに出力する第２の動作とを、制御信号の値に応じて切り替え、
前記第１のミキサにより第１の入力信号と前記第１のクロック信号を混合して第１の出力信号を生成し、前記第２のミキサにより第２の入力信号と前記第２のクロック信号を混合して第２の出力信号を生成する
ことを特徴とする信号処理方法。