JPWO2008047650A1 - 処理方法、処理装置、プログラムおよびコンピューター読み取り可能な記憶媒体 - Google Patents
処理方法、処理装置、プログラムおよびコンピューター読み取り可能な記憶媒体 Download PDFInfo
- Publication number
- JPWO2008047650A1 JPWO2008047650A1 JP2008539760A JP2008539760A JPWO2008047650A1 JP WO2008047650 A1 JPWO2008047650 A1 JP WO2008047650A1 JP 2008539760 A JP2008539760 A JP 2008539760A JP 2008539760 A JP2008539760 A JP 2008539760A JP WO2008047650 A1 JPWO2008047650 A1 JP WO2008047650A1
- Authority
- JP
- Japan
- Prior art keywords
- information
- board
- display
- connection
- circuit component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/31—Design entry, e.g. editors specifically adapted for circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/12—Symbolic schematics
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- User Interface Of Digital Computer (AREA)
Abstract
Description
ところで、プリント基板を設計する際においては、プリント基板で実現される機能と、その機能を実現するために基板上に搭載する必要がある回路部品と、プリント基板を配置する筐体の大きさとを勘案し、実際に決められた大きさの筐体内に回路部品を設置できるようにプリント基板のレイアウトを検討し、回路設計およびレイアウト設計を行う必要がある。
これまでのプリント基板設計装置によれば、単一のプリント基板に関しては、こうした回路設計およびレイアウト設計を同時に行うことが可能であった。即ち、従来のプリント基板設計装置においては、単一のプリント基板内でのみ回路設計およびレイアウト設計を同時に行う設計環境が提供されており、複数のプリント基板について回路設計およびレイアウト設計を同時に行うことはできなかった。
このため、複数のプリント基板の設計を同時に行う場合には、各プリント基板の設計処理で必要な情報として、複数のプリント基板に関する回路を構成する論理的な情報(例えば、後述の回路設計情報)たる設計情報と上記複数のプリント基板に関するレイアウトを構成する物理的な情報(例えば、後述のレイアウト設計情報)たる設計情報とを各プリント基板間で適宜に受け渡しする必要があり、こうした設計情報の受け渡しは設計者自らが多くの手順をかけて行わなければならないため、設計作業の作業効率が非常に悪化するという問題点があった。
ここで、図1(a)(b)(c)(d)には、設計段階にある基板A、基板Bおよび基板Cの概念説明図が示されている。
図1(a)に示す初期状態においては、基板A上には回路設計情報Aを反映した3つの回路部品a1、a2、a3が存在しており、これら回路部品a1、a2、a3は、それぞれ両側面に4本ずつ合計8本の端子を有している。また、回路設計情報Aを反映させて、回路部品a1の1つの端子と回路部品a2の1つの端子とが接続されており、また、回路部品a2の1つの端子と回路部品a3の1つの端子とが接続されている。そして、レイアウト設計情報Aを反映させて、基板A上に回路部品a1、a2、a3がそれぞれ配置されている。
同様に、基板B上には、回路設計情報Bを反映させたそれぞれ8本の端子を有する3つの回路部品b1、b2、b3が存在している。また、回路設計情報Bを反映させて、回路部品b1の1つの端子と回路部品b2の1つの端子とが接続されており、回路部品b2の1つの端子と回路部品b3の1つの端子とが接続されている。そして、レイアウト設計情報Bを反映させて、基板B上に回路部品b1、b2、b3がそれぞれ配置されている。
さらに、基板C上には、回路設計情報Cを反映させたそれぞれ8本の端子を有する3つの回路部品c1、c2、c3が存在している。また、回路設計情報Cを反映させて、回路部品c1の1つの端子と回路部品c2の1つの端子とが接続されており、回路部品c2の1つの端子と回路部品c3の1つの端子とが接続されている。そして、レイアウト設計情報Cを反映させて、基板C上に回路部品c1、c2、c3がそれぞれ配置されている。
即ち、回路部品を移動させる前の回路設計情報とレイアウト設計情報とを反映した状態が示されている図1(a)に示す初期状態から、設計者は、レイアウト設計情報Aから基板A上より回路部品a1の情報を削除し、基板Aのレイアウトを3つの回路部品を備えるプリント基板から2つの回路部品を備えるプリント基板であるように変更する処理を行う(図1(b)を参照する。)。
こうした変更により、レイアウト設計情報Aにおいては、基板Aには回路部品a2および回路部品a3のみが存在していることになる。一方、回路部品情報Aにおいては、この時点では、回路部品a1、a2およびa3の3つの回路部品が存在していることになっている。
それから、レイアウト設計情報Aの変更を回路設計情報Aに反映させるバックアノテーション処理を行い、回路設計情報Aから回路部品a1の情報を削除する(図1(c)を参照する。)。
図1(d)は、レイアウト設計情報Aから基板A上より回路部品a1の情報を削除し、バックアノテーション処理により回路設計情報Aから回路部品a1の情報を削除した状態を示している。
次に、図2(a)(b)(c)を参照しながら、図1(d)に示す状態となった回路部品情報およびレイアウト設計情報に対し、基板Aより削除した回路部品a1の情報を基板Cに追加する場合の手順について説明することとする。
はじめに、設計者は、回路部品情報Aから回路部品a1の情報を取り出して、回路部品情報Aから取り出した回路部品a1の情報を基板Cの回路設計情報Cに追加する処理を行う(図2(a)を参照する。)。
次に、設計者は、図2(b)に示すように、基板Cの回路部品c3の端子と回路部品a1の端子とを接続するように、回路設計情報Cの情報を追加する処理を行う。
以上の処理により、基板Cの回路設計情報Cに対して、新しく回路部品a1の情報が加えられるとともに回路部品c3と回路部品a1とが接続されているという情報が加えられて、回路設計情報Cが更新される。
それから、更新された基板Cの回路設計情報Cをレイアウト設計情報Cに反映させるフォワードアノテーション処理を行い、レイアウト設計情報Cに回路部品a1の配置を追加する(図2(c)を参照する。)。
また、多くの場合、複数のプリント基板を設計する際には、各プリント基板で設計者が異なり各プリント基板で設計者が分かれているため、あるプリント基板から他のプリント基板へ回路部品を1つを移動させるだけでも、各設計者間での情報伝達に多くの時間を費やしてしまうという問題点があった。
また、本発明の目的とするところは、複数のプリント基板を設計する際における、プリント基板間をまたがる情報伝達の効率を向上させた処理方法、処理装置、プログラムおよびコンピューター読み取り可能な記憶媒体を提供しようとするものである。
また、本発明の目的とするところは、プリント基板間の編集を容易に行うことを可能にした処理方法、処理装置、プログラムおよびコンピューター読み取り可能な記憶媒体を提供しようとするものである。
こうした本発明によれば、複数のプリント基板を同時に設計することができ、作業効率を向上することができる。
また、こうした発明によれば、より製品に近い状態をイメージしながらプリント基板の設計を行うことができるため、実装オブジェクトの構成の精度が上がり、詳細設計での手戻りが無くなり、製品設計全体でのリードタイムを縮めることが可能になる。
また、本発明による処理方法は、複数のプリント基板に関する回路を構成する論理的な情報を表示する第1の表示ステップと、上記複数のプリント基板に関するレイアウトを構成する物理的な情報を表示する第2の表示ステップと、上記複数のプリント基板に係る物理的な情報である複数の基板表示情報のうちの所定の基板表示情報に対して上記論理的な情報を配置する操作の検出を行う配置操作検出ステップと、上記配置操作検出ステップにより配置する操作の検出が行われると、上記論理的な情報に対応する物理的な情報を上記所定の基板表示情報上に表示する制御を行う表示制御ステップと、を有するようにしたものである。
また、本発明による処理方法は、上記複数の基板表示情報上の物理的な情報のうちの一部又は全部を消す操作の検出を行う消去操作検出ステップを有するようにしたものである。
また、本発明による処理方法は、上記複数の基板表示情報のうちの第1の基板表示情報上に表示されている物理的な情報を、上記第1の基板表示情報とは異なる第2の基板表示情報上に配置し直す操作の検出を行う再配置操作検出ステップを有するようにしたものである。
また、本発明による処理方法は、上記複数の基板表示情報のうちの特定の基板表示情報上に表示されている物理的な情報の占有面積に基づいて上記特定の基板表示情報の大きさを変更する変更ステップを有するようにしたものである。
また、本発明による処理方法は、複数のプリント基板に関するレイアウトを構成する物理的な情報を表示する表示ステップと、上記複数のプリント基板に係る物理的な情報である複数の基板表示情報のうちの任意の基板表示情報間を接続する操作の検出を行う接続操作検出ステップと、上記接続操作検出ステップにより接続する操作の検出が行われると、上記任意の基板表示情報間を接続する物理的な情報である基板間接続表示情報を上記表示ステップにおいて表示する制御を行う表示制御ステップと、を有するようにしたものである。
また、本発明による処理方法は、複数のプリント基板に関する回路を構成する論理的な情報を表示する第1の表示ステップと、上記複数のプリント基板に関するレイアウトを構成する物理的な情報を表示する第2の表示ステップと、上記複数のプリント基板に係る物理的な情報である複数の基板表示情報のうちの所定の基板表示情報に対して上記論理的な情報を配置する操作の検出を行う配置操作検出ステップと、上記複数のプリント基板に係る物理的な情報である複数の基板表示情報のうちの任意の基板表示情報間を接続する操作の検出を行う接続操作検出ステップと、上記配置操作検出ステップにより配置する操作の検出が行われると、上記論理的な情報に対応する物理的な情報を上記所定の基板表示情報上に表示する制御を行い、上記接続操作検出ステップにより接続する操作の検出が行われると、上記任意の基板表示情報間を接続する物理的な情報である基板間接続表示情報を上記第2の表示ステップにおいて表示する制御を行う表示制御ステップと、を有するようにしたものである。
また、本発明による処理装置は、CADシステムにおける電気情報の処理装置において、複数のプリント基板に関する回路の設計情報および上記複数のプリント基板に関するレイアウトの設計情報を、上記複数のプリント基板に関する回路およびレイアウト間で授受することにより、上記複数のプリント基板の設計を並行して行うようにしたものである。
また、本発明による処理装置は、複数のプリント基板に関する回路を構成する論理的な情報を表示する第1の表示手段と、上記複数のプリント基板に関するレイアウトを構成する物理的な情報を表示する第2の表示手段と、上記複数のプリント基板に係る物理的な情報である複数の基板表示情報のうちの所定の基板表示情報に対して上記論理的な情報を配置する操作の検出を行う配置操作検出手段と、上記配置操作検出手段により配置する操作の検出が行われると、上記論理的な情報に対応する物理的な情報を上記所定の基板表示情報上に表示する制御を行う表示制御手段と、を有するようにしたものである。
また、本発明による処理装置は、上記複数の基板表示情報上の物理的な情報のうちの一部又は全部を消す操作の検出を行う消去操作検出手段を有するようにしたものである。
また、本発明による処理装置は、上記複数の基板表示情報のうちの第1の基板表示情報上に表示されている物理的な情報を、上記第1の基板表示情報とは異なる第2の基板表示情報上に配置し直す操作の検出を行う再配置操作検出手段を有するようにしたものである。
また、本発明による処理装置は、上記複数の基板表示情報のうちの特定の基板表示情報上に表示されている物理的な情報の占有面積に基づいて上記特定の基板表示情報の大きさを変更する変更手段を有するようにしたものである。
また、本発明による処理装置は、複数のプリント基板に関するレイアウトを構成する物理的な情報を表示する表示手段と、上記複数のプリント基板に係る物理的な情報である複数の基板表示情報のうちの任意の基板表示情報間を接続する操作の検出を行う接続操作検出手段と、上記接続操作検出手段により接続する操作の検出が行われると、上記任意の基板表示情報間を接続する物理的な情報である基板間接続表示情報を上記表示手段に表示する制御を行う表示制御手段と、を有するようにしたものである。
また、本発明による処理装置は、複数のプリント基板に関する回路を構成する論理的な情報を表示する第1の表示手段と、上記複数のプリント基板に関するレイアウトを構成する物理的な情報を表示する第2の表示手段と、上記複数のプリント基板に係る物理的な情報である複数の基板表示情報のうちの所定の基板表示情報に対して上記論理的な情報を配置する操作の検出を行う配置操作検出手段と、上記複数のプリント基板に係る物理的な情報である複数の基板表示情報のうちの任意の基板表示情報間を接続する操作の検出を行う接続操作検出手段と、上記配置操作検出手段により配置する操作の検出が行われると、上記論理的な情報に対応する物理的な情報を上記所定の基板表示情報上に表示する制御を行い、上記接続操作検出手段により接続する操作の検出が行われると、上記任意の基板表示情報間を接続する物理的な情報である基板間接続表示情報を上記第2の表示手段に表示する制御を行う表示制御手段と、を有するようにしたものである。
また、本発明によるプログラムは、本発明による処理方法をコンピューターに実行させるためのプログラムである。
また、本発明によるプログラムは、本発明による処理装置としてコンピューターを機能させるためのプログラムである。
また、本発明によるコンピューター読み取り可能な記憶媒体は、本発明によるプログラムを記録したコンピューター読み取り可能な記憶媒体である。
また、本発明は、以上説明したように構成されているので、複数のプリント基板を設計する際に、プリント基板間をまたがる設計情報伝達の効率を向上することができるようになるという優れた効果を奏する。
また、本発明は、以上説明したように構成されているので、プリント基板間の編集を容易に行うことが可能になるという優れた効果を奏する。
12 中央処理装置(CPU)
14 バス
16 記憶装置
18 表示装置
20 ポインティングデバイス
22 文字入力デバイス
24 ウィンドウ
24a 回路設計情報画面
24b レイアウト設計情報画面
26 回路部品ライブラリウインドウ
26a 上部枠内
26b 下部枠内
28 概略図形
30 回路部品リスト
32 回路部品情報
34 表示方法
36 回路部品接続リスト
38 回路部品接続情報
40 回路部品端子リスト
42 接続端子情報
44 基板リスト
46 基板情報
48 基板間接続リスト
50 基板間接続情報
52 基板端子
54 基板端子リスト
56 基板端子情報
58 実装端子リスト
60 実装端子情報
62 実装端子リスト
64 基板実装端子情報
66 実装接続リスト
68 実装接続情報
70 実装端子リスト
72 実装端子情報
即ち、この本発明による電気情報の処理装置(以下、単に「処理装置」と称する。)10は、その全体の動作を中央処理装置(CPU)12を用いて制御するように構成されている。
このCPU12には、バス14を介して、CPU12の制御のためのプログラムや後述する各種の情報などを記憶するリードオンリメモリ(ROM)やCPU12のワーキングエリアとして用いられる記憶領域などを備えたランダムアクセスメモリ(RAM)などから構成される記憶装置16と、CPU12の制御に基づいて各種の表示を行うCRTや液晶パネルなどの画面を備えた表示装置18と、表示装置18の画面上における任意の位置を指定するマウスなどのポインティングデバイス20と、任意の文字を入力するためのキーボードなどの文字入力デバイス22とが接続されている。
なお、処理装置10においては、設計作業を行うユーザーがポインティングデバイス20や文字入力デバイス22などの入力手段を操作することにより、ユーザーの所望の指示を入力することができるようになされており、ユーザーによるポインティングデバイス20や文字入力デバイス22の操作に応じて表示装置18における表示状態が変化する。
なお、表示装置18の画面上には、図4(a)に示されているような中央で2つに分割されたウィンドウ24が表示される。ここで、ウィンドウ24の左側は、複数のプリント基板に関する回路を構成する論理的な情報を表示する回路設計情報画面24aである。他方、ウィンドウ24の右側は、上記複数のプリント基板に関するレイアウトを構成する物理的な情報を表示するレイアウト設計情報画面24bである。
そして、この処理装置10においては、ユーザーがポインティングデバイス20または文字入力デバイス22を用いて所定の指示を入力することにより、記憶装置16から当該指示に応じた所定のプログラムが読み出されて、以下に説明する処理が実行されることになる。
(回路部品の入力が行われるときの処理ルーチン(図5))
図5には、回路部品の設定に関する処理ルーチンのフローチャートが示されている。ユーザーが、ポインティングデバイス20または文字入力デバイス22を用いて回路部品入力コマンドを入力すると、回路部品の設定に関する処理ルーチンを実行する回路部品入力モードとなる(ステップS502)。
即ち、ポインティングデバイス20または文字入力デバイス22を用いた回路部品入力コマンドの入力によりステップS502の処理で回路部品入力モードに設定されると、記憶装置16に格納されている回路部品ライブラリの読み出しが行われ、表示装置18の画面上に回路部品ライブラリとして新たな回路部品ライブラリウィンドウ26が表示され、回路部品ライブラリウィンドウ26内に、記憶装置16の回路部品ライブラリに格納された回路部品情報が示す回路部品を表示する(ステップS504)。
具体的には、回路部品ライブラリウインドウ26の上部枠内26aに、記憶装置16の回路部品ライブラリに記憶されている各種の回路部品の形状、大きさ、機能などを示す情報たる回路部品情報により特定される回路部品がツリーとして複数表示されるものである。また、回路部品ライブラリウインドウ26の下部枠内26bには、上部枠内26aの中より選択された回路部品の概略図形28が表示されるものである(図4(a)を参照する。)。
この実施の形態においては、はじめに回路部品Aを選択したため、図4(a)に示されているように、選択された回路部品Aの領域色が反転している。この処理がステップS506にて行われる。
この回路設計情報画面24aに表示された回路部品Aの概略図形28は、ポインティングデバイス20を用いてドラッグすることにより移動することができる。
なお、設計装置10においては、概略図形28として選択可能な図形はシンボリック図形、2次元実寸図形ならびに3次元実寸図形であるが、本実施の形態においては、回路部品の概略図形28としてシンボリック図形を用いている。
この判断処理において、選択された回路部品が1つ目であると判断された場合には、ステップS514の処理へ進み、データベース上に回路部品リスト30が構築され、その回路部品リスト30に回路部品Aが概略図形28で表示されているという情報を登録する処理が行われる。
より詳細には、記憶装置16内のデータベースに、図4(c)に示すようなデータ構造を備えるようにして、回路部品リスト30が構築される。即ち、回路部品リスト30の下の階層に、回路部品情報32として回路部品の名称(回路部品A)が蓄積され、さらにその下の階層に当該回路部品の画面上での概略図形28の表示方法34の名称(シンボリック図形)が蓄積されるものである。
ここでは、具体的には、データベース上に新しく回路部品リスト30が構築され、回路部品リスト30内に回路部品Aがシンボリック図形で表示されているという情報が回路部品情報32として格納された。
なお、回路部品リスト30とは、設計者が回路部品として回路設計情報画面24aに表示するよう設定した部品の情報を列挙したものであり、回路設計情報画面24aに表示される回路部品がすべてこのリストに並べられていくものである。
ここまでの処理によれば、ユーザーが回路部品Aを選択し、その回路部品Aが画面上ではシンボリック図形として表示されている。そして、データベース上では、回路部品リストが作成され、回路部品Aとしてシンボリック図形を表示画面上に割り付けているという回路部品情報が格納されている。
本実施の形態においては、回路部品Aの他にも回路部品を入力するため、ステップS516の判断処理において外部より回路部品入力コマンドがありと判断され、再びステップS504へ戻って上記の処理が繰り返し実行される。
ステップS504の処理へ戻ると、ユーザーは他の回路部品を選択するため、ポインティングデバイス20を用いて表示された回路部品ライブラリウインドウ26の中の回路部品Bをクリックする。ユーザーにより選択された回路部品BはステップS506の処理により、上部枠内26aの回路部品Bの領域色が反転し、ステップS508の処理により回路部品ライブラリウインドウ26の下部枠内26bに回路部品Bの概略図形28が表示される。
ユーザーにより、下部枠内26bに表示されている概略図形28が回路設計情報画面24a上に移動されると、ステップS510の処理が行われる。
この場合、選択された回路部品は1つ目ではないので、ステップS512の判断処理において、選択された回路部品は1つ目ではないと判断され、ステップS518の処理へ進む。
この後に、ステップS516の処理へ進み、この他に外部より回路部品入力コマンドがあるか否かの判断が行われる。
本実施の形態においては、回路部品Aおよび回路部品Bの他にも回路部品を入力するため、ステップS516の判断処理において外部より回路部品入力コマンドがありと判断され、再びステップS504へ戻って上記の処理が繰り返し実行される。
しかしながら、回路部品C、回路部品D、回路部品E、回路部品F、回路部品G、回路部品Hおよび回路部品Iの入力や、当該入力に伴うデータベース構築の処理に関しては、回路部品Bと同様の処理であるためその説明を省略することとする。
図4(d)には、回路部品A〜Iの9つの回路部品を入力した場合における回路設計情報画面24aの表示状態を示しており、また、図4(e)には、回路部品A〜Iの9つの回路部品の回路部品情報32がデータベース上の回路部品リスト30に追加された状態を示している。
(回路部品間の接続が行われるときの処理ルーチン(図7))
図7には、回路部品間接続に関する処理ルーチンのフローチャートが示されている。ユーザーが、ポインティングデバイス20または文字入力デバイス22を用いて回路部品接続入力コマンドを入力すると、回路部品間接続に関する処理ルーチンを実行する回路部品接続入力モードとなる。
はじめに、回路部品の端子のひとつを選択しその端部をクリックし、そのままX軸に平行な直線を描くように移動(ドラッグ)する(図8(a)「回路部品端子をドラッグ」および図8(b)「マウスをクリック。2点間をX軸またはY軸に平行な直線となるように構築。」を参照する。)。
次に、入力している接続線を屈折させるためにマウスなどのポインティングデバイス20のボタンをクリックし、Y軸に平行な直線を描くように移動する(図8(c)「マウスをクリック。2点間をX軸またはY軸に平行な直線となるように構築。」を参照する。)。
さらに、再度接続線を屈折させるために、マウスなどのポインティングデバイス20のボタンをクリックし、ふたたびX軸に平行であるような直線を描くように移動し、ポインティングデバイス20のポインタが接続する回路部品の端子に到達したところで、マウスなどのポインティングデバイス20のボタンをクリックする(図8(d)「回路部品端子をクリック。2点間をX軸またはY軸に平行な直線となるように構築。」を参照する。)。
上記の手順により、ユーザーが回路部品間の接続を入力することとなる。また、上記の図8(b)から図8(c)の操作を繰り返し行うことで、複雑な接続線を入力することも可能である。
回路部品Aの端子A−1の端部に、ポインティングデバイス20のポインタを合わせてクリックする。さらに、クリックしたまま接続線を延長させ、ポインティングデバイス20のポインタを回路部品Bの端子B−8の端部にあわせ、クリックする。このようにして入力された回路部品接続Aは、図6(a)に示すように回路部品Aと回路部品Bとを接続する直線状の概略図形として画面上に表示される。
なお、処理装置10においては、回路部品接続の接続線を表す概略図形として選択可能な図形はシンボリック図形、2次元実寸図形および3次元実寸図形であるが、本実施の形態においては、回路部品接続の接続線を表す概略図形としてシンボリック図形を用いている。
この判断処理において、入力された回路部品接続が1つ目であると判断された場合には、ステップS708の処理へ進む。
なお、回路部品接続Aの入力は1つ目の入力であるため、処理ルーチンはステップS708に進むこととなる。
この判断処理において、外部よりの新たな回路部品接続入力コマンドがあると判断された場合には、ステップS704へ戻ってステップS704以下の処理が再び行われる。
こうして回路設計情報画面24a上で、回路部品と回路部品とを接続する2本の接続線である回路部品接続Aおよび回路部品接続Bがシンボリック図形として表示され、その情報もデータベース上に構築されることになる。
そして、ステップS712の処理で回路部品接続入力コマンドが無いと判断された場合、回路部品接続入力モードは解除され、回路部品間接続に関する処理ルーチンは終了となる。回路設計情報画面24a上には図6(c)に示すように表示され、データベース上には図6(d)に示すデータベース構造を持つ情報が蓄積されることになる。即ち、回路部品接続は回路部品接続Aから回路部品接続Fまで入力するため、回路部品接続リスト36には合計6本分の回路部品接続情報38が蓄積されることになる。
(プリント基板の入力が行われるときの処理ルーチン(図9))
図9には、プリント基板の入力に関する処理ルーチンのフローチャートが示されている。ユーザーが、ポインティングデバイス20または文字入力デバイス22を用いて基板入力コマンドを入力すると、ステップS902において、プリント基板の入力に関する処理ルーチンを実行する基板入力モードに設定される。
即ち、ポインティングデバイス20または文字入力デバイス22を用いた基板入力コマンドの入力によりこの処理ルーチンが開始され、基板入力モードに設定されると、ユーザーはプリント基板の入力が可能となる。
図11を参照しながらプリント基板の入力方法についてより詳細に説明すると、はじめに図11(a)に示すように始点をクリックし、続いて隣の頂点を図11(b)に示すようにクリックする。すると、クリックされた点と点との間に直線を発生する。
さらに図11(c)および図11(d)に示す順にクリックを繰り返し、最終的に図11(e)に示すように始点に戻り、枠線をすべてつなぐようにクリックすると、図11(e)のようにポインティングデバイス20のポインタの軌跡の形状を有する基板図形を完成させることができる。ここで、入力した基板の名称を基板Aとする。
続いて、ステップS906においては、入力された基板Aの形状を概略図形としてレイアウト設計情報画面24b上に表示させる。
なお、処理装置10では、表示方法として選択可能な図形はシンボリック図形、2次元実寸図形および3次元実寸図形であるが、本実施の形態においては、基板の表示方法として2次元実寸図形を選択しているため、レイアウト設計情報画面24b上には基板Aの2次元実寸図形が表示される。
なお、本実施の形態においては、基板Aの他に2つのプリント基板を設計するため、当該2つのプリント基板を入力するために外部より基板入力コマンドが入力されるので、ステップS912からステップS904へ戻り、再びステップS904以下の処理が繰り返し行われる。
ここで、既存データを使用して基板Bを入力することとすると、ステップS904の処理からステップS914の処理へ進み、ステップS914において記憶装置16よりの基板データの読み出しが行われる。
なお、既存の基板データとは、他の設計画面から基板の図形をコピーしてきてレイアウト設計画面上に貼り付けたものや、以前に設計した基板を記憶装置から読み出し選択したものなどである。
ステップS914では、記憶装置16から読み出された基板データをユーザーが選択するか、あるいはユーザーが記憶装置16内部より基板データを選択してコピーし、ユーザーが選択あるいはコピーしたプリント基板がレイアウト設計情報画面24b上に貼り付けられる。
こうして表示された基板Bは、この処理ルーチンでは2枚目の基板にあたるため、ステップS908の判断において1枚目ではないと判断されて、ステップS918の処理へ進む。
そして、本実施の形態においては、上記の基板Aおよび基板Bの他にさらに基板を1つ入力するため、外部より基板入力コマンドが入力されるので、ステップS912からステップS904へ戻ってステップS904以下の処理が繰り返し行われ、上記のいずれかの方法により基板Cの入力が行われる。
そして、S912において、外部より基板入力コマンドが無いと判断された場合、基板入力モードが解除され、基板入力の処理ルーチンは終了する。
こうした基板入力の処理ルーチンが終了すると、図12(a)に示すようにレイアウト設計情報画面24b上には3つの基板が表示され、さらにデータベース上には、基板リスト44内に基板Bおよび基板Cの基板情報46が追加される(図12(b)を参照する。)。
(基板の接続が行われるときの処理ルーチン(図13))
図13には、基板間接続の入力に関する処理ルーチンのフローチャートが示されている。ユーザーが、ポインティングデバイス20または文字入力デバイス22を用いて基板間接続入力コマンドを入力すると、基板の接続が行われるときの処理ルーチンを実行する基板間接続入力モードとなる。
即ち、ポインティングデバイス20または文字入力デバイス22を用いた基板間接続入力コマンドの入力により、ステップS1302で回路部品入力モードに設定されると、ユーザーは基板間接続の入力が可能となる。
図15には基板間接続の入力方法が示されており、この図15を参照しながら基板間を接続する基板間接続線の入力の手法を詳細に説明する。
例えば、レイアウト設計情報画面24b上で2つのプリント基板を基板間接続で接続する場合には、2つのプリント基板とプリント基板とを結ぶように接続線を入力する。
まず、あるプリント基板の外周に近いある地点をポインティングデバイス20でクリックし(図15(a)を参照する。)、接続したいプリント基板まで直線を描くようにポインタを移動し(図15(b)を参照する。)、接続したいプリント基板の外周に近いある地点をポインティングデバイス20でクリックする(図15(c)を参照する。なお、図15(c)の「α」の箇所には、「基板間接続構築に成功した場合、接続を発生した端点に、基板端子52を構築する。」という説明が挿入される。)。
つまり、2つのプリント基板の任意の点を連続でクリックすることで、基板間接続を入力することができる。そして、基板間接続を入力すると、発生した接続線の両端部に基板端子52が構築されるものである。
また、既存の基板間接続と新たな基板を接続することも可能であり、既存の基板間接続図形の任意の点をポインティングデバイス20でクリックし(図15(d)を参照する。)、接続したいプリント基板まで直線を描くようにポインティングデバイス20を移動し(図15(e)を参照する。)、接続したいプリント基板の外周に近いある地点をポインティングデバイス20でクリックする(図15(f)を参照する。なお、図15(f)の「β」の箇所には、「基板間接続構築に成功した場合、接続を発生した端点に、基板端子52を構築する。」という説明が挿入される。)。
さらに、既存の基板間接続の任意の点を連続してポインティングデバイス20でクリックすることにより、基板間同士を接続することも可能である。
このようにして新たに接続された基板上に基板間接続が構築された場合も、発生した接続線の両端部に基板端子52が構築されるものである。
こうした処理が行われた基板間接続Aは、図14(a)に示すように、レイアウト設計情報画面24b上に表示される。
なお、本発明による処理装置10では、基板間接続の概略図形として選択可能な図形はシンボリック図形、2次元実寸図形および3次元実寸図形であるが、本実施の形態においては、基板間接続の概略図形として2次元実寸図形を用いるものとする。
ここで、基板間接続Aの入力は、この処理ルーチンにおいて1つ目の概略図形の入力であるのでステップS1308へ進む。
そして、基板間接続が入力されると、接続された基板と基板とが互いに電気的な接続を有することを示すものである基板端子52が、基板間接続の両端部に構築されることになる(ステップS1310)。
また、ステップS1310で構築された基板端子52の情報は、ステップS1312でデータベース上にも蓄積される。ステップS1312では、データベース上にある基板間接続情報50内に、新たに基板端子リスト54が構築され、基板端子リスト54内にある基板端子情報56内に、基板間接続Aの両端部にある2つの基板端子52が、基板Aの端子A−1および基板Bの端子B−1として登録されることになる。
即ち、基板間接続入力の処理ルーチン終了時には、2本の基板間接続Aおよび基板間接続Bが設けられているため、図14(b)のデータ構造と比較するとデータベース上の基板間接続リスト48には基板間接続情報50として基板間接続Bが追加されており、さらに基板間接続情報50内には基板間接続Bの基板端子リスト54が構築され、基板間接続Bの基板端子リスト54内にある基板端子情報56に、基板間接続Bの両端部にある2つの基板端子52が、基板Bの端子B−2および基板Cの端子C−1として蓄積されている。
こうして入力された基板間接続Aによって、基板Aおよび基板Bが電気的に接続されていることになり、また、入力された基板間接続Bによって、基板Bおよび基板Cが電気的に接続されていることになる。
(基板と回路部品との接続が行われるときの処理ルーチン(図17))
ここで、電気部品には2種類の接続が存在するものであり、それらは、互いに電気的なつながりがあることを示す電気接続と、互いに実装的なつながりがあることを示す実装接続とである。
上記において説明した回路部品間の接続および基板間の接続は、上記した2種類の接続のなかの電気接続である。一方、実装接続とは、図33(a)に示されるような、基板上に回路部品を設置する場合の接続や、筐体に基板を設置させるために設ける接続のことを意味するものである。
ここで、「回路部品が、基板に実装されている。」という状態を表す方法は、複数考えることができる。例えば、階層関係で表す方法(図33(b)「階層関係で表す方法」参照)、拘束条件で表す方法(図33(c)「拘束条件で表す方法」参照)あるいは実装端子の接続で表す方法(図33(d)「実装端子の接続で表す方法」参照)がある。
なお、拘束条件で表す方法(図33(c)「拘束条件で表す方法」参照)における拘束とは、2つの図形が、必ず包含または交差しなければならないという情報である。
また、実装端子の接続で表す方法(図33(d)「実装端子の接続で表す方法」参照)におけるペアとは、2つの実装端子が、1つの組であることを表した情報である。
図17には、回路部品と基板との実装的な接続に関する処理ルーチンのフローチャートが示されている。ユーザーが、ポインティングデバイス20または文字入力デバイス22を用いて実装接続入力コマンドを入力すると、この基板と回路部品との接続が行われるときの処理ルーチンを実行する実装接続入力モードとなる。
即ち、ポインティングデバイス20または文字入力デバイス22を用いた実装接続入力コマンドの入力によりこの処理ルーチンが開始され、ステップS1702において実装接続入力モードに設定される。
具体的には、ユーザーは、実装的に接続させたい回路部品群とプリント基板とを選択し、回路設計情報画面24aに表示されている当該回路部品群の範囲内をポインティングデバイス20を用いてクリックし、クリックしたまま移動し(図18(a)を参照する。)、レイアウト設計情報画面24b上の実装させたいプリント基板の範囲内へ移動させ、クリックを解除する(図18(b)を参照する。)。この図18(a)(b)に示す本実施の形態においては、上記した操作により回路部品群Aと基板Aとを接続させることになり、基板A上に選択された回路部品群Aが表示される(図18(b)を参照する。)。
この実施の形態においては、回路部品群Aは1つ目に移動した回路部品群であるため、ステップS1706からステップS1708へと進むことになる。
ここで、回路部品群Aと基板Aとの実装接続において、回路部品群Aは3つの回路部品A、回路部品Bおよび回路部品Cを有するため、それぞれの回路部品とプリント基板との間に実装接続が構築される。回路部品Aと基板Aとの間に構築される実装接続を実装接続Aとし、回路部品Bと基板Aとの間に構築される実装接続を実装接続Bとし、回路部品Cと基板Aとの間に構築される実装接続を実装接続Cとすることとする。
より詳細には、データベース上にすでに構築されている回路部品リスト30内の回路部品Aの回路部品情報32内に、新たに実装端子リスト58が構築され、回路部品Aの実装端子リスト58内に回路部品Aに構築された実装端子A−Aの情報が実装端子情報60として蓄積される。
同様に、回路部品Bの回路部品情報32内に、新たに実装端子リスト58が構築され、回路部品Bの実装端子リスト58内に、回路部品Bに構築された実装端子B−Aの情報が実装端子情報60として蓄積される。
また同様に、回路部品Cの回路部品情報32内に、新たに実装端子リスト58が構築され、回路部品Cの実装端子リスト58内に、回路部品Cに構築された実装端子C−Aの情報が実装端子情報60として蓄積されるものである。
こうしてステップS1708では、回路部品群Aに属する3つの回路部品のそれぞれに、実装接続に必要な実装端子が構築される。
ステップS1712の判断処理において、基板と回路部品群との間に入力された実装接続がこの処理ルーチンにおいてはじめての実装接続であると判断された場合には、ステップS1714の処理へ進み、データベース上に新しく実装接続リスト66を構築し、実装接続リスト66内に実装接続Aが実装接続情報68として蓄積され、同じく実装接続リスト66内に実装接続Bが実装接続情報68として蓄積され、同じく実装接続リスト66内に実装接続Cが実装接続情報68として蓄積される。
なお、実装接続情報68内の実装端子リスト70に蓄積されている実装端子A−Aおよび実装端子A−aとは、それぞれ回路部品群Aに構築された実装端子A−Aと基板Aに構築された実装端子A−aとであり、実装接続情報68に登録されている実装接続Aとは、実装端子A−Aおよび実装端子A−aとを結ぶ接続のことを示しているものであり、実装接続Bおよび実装接続Cにおいても同様である。
また、図20には、上記した回路部品Aと基板Aとの間の実装接続を構築させた場合に蓄積される、データベース上のデータ構造の変化の様子が示されている。
本実施の形態においては、他の2つの回路部品群もそれぞれ基板に接続させるため他の実装接続入力コマンドが存在するので、ステップS1718において他の実装接続入力コマンドが存在すると判断され、ステップS1704以下の処理が繰り返し行われる。
基板Bと回路部品群Bとの実装接続において、回路部品群Bは3つの回路部品D、回路部品Eおよび回路部品Fを有するため、3つの回路部品と基板との間にそれぞれ実装接続が構築される。回路部品Dと基板Bとの間に構築される実装接続を実装接続Dとし、回路部品Eと基板Bとの間に構築される実装接続を実装接続Eとし、回路部品Fと基板Bとの間に構築される実装接続を実装接続Fとすることとする。
同様に、回路部品Eの回路部品情報32内に、新たに実装端子リスト58が構築され、回路部品Eの実装端子リスト58内に、回路部品Eに構築された実装端子E−Aの情報が実装端子情報60として蓄積される。
同様に、回路部品Fの回路部品情報32内に、新たに実装端子リスト58が構築され、回路部品Fの実装端子リスト58内に、回路部品Fに構築された実装端子F−Aの情報が実装端子情報60として蓄積されるものである。
こうしてステップS1719では、回路部品群Bに属する3つの回路部品のそれぞれに、実装接続に必要な実装端子が構築される。
その後に、ステップS1712では構築された実装接続は1つ目ではないと判断されるので、ステップS1712からステップS1722へと進み、ステップS1722においてデータベース上にすでに構築されている実装接続リスト66に、新たな実装接続情報68として実装接続Bを追加する処理が行われる。
また、実装接続リスト66内に、新しく実装接続Eの情報が実装接続情報68内に構築され、実装接続Eの実装接続情報68内に新しい実装端子リスト70が構築され、その実装端子情報72として回路部品Eに構築された実装端子E−Aの情報と、基板B上に構築された実装端子B−bの情報とが蓄積される。
また、実装接続リスト66内に、新しく実装接続Fの情報が実装接続情報68内に構築され、実装接続Fの実装接続情報68内に新しい実装端子リスト70が構築され、その実装端子情報72として回路部品Fに構築された実装端子F−Aの情報と、基板B上に構築された実装端子B−cの情報とが蓄積される。
本実施の形態においては、回路部品群Cと基板Cとの実装接続の処理を行うための実装接続入力コマンドが存在するので、ステップS1718において他の実装接続入力コマンドが存在すると判断され、ステップS1704以下の処理が繰り返し行われる。
そして、上記した回路部品群Bと基板Bとの実装接続の処理の場合と同様に、ステップS1704に戻って回路部品群Cと基板Cとの実装接続の処理が行われる。
さらに、ステップS1718において、実装接続入力コマンドが無いと判断された場合、実装接続入力モードは解除され、回路部品と基板との実装的な接続に関する処理ルーチンは終了する。
ここで、回路部品群Cと基板Cとの接続に関し、ステップS1716までの処理が終了すると、図19(a)に示すように画面が表示され、それぞれの回路部品群が、それぞれの基板に実装的に接続されていることが画面上からもわかるようになる。
また、図19(b)には、実装接続の処理ルーチン終了後のデータベース内のデータ構造の一部が示されている。
(基板上での回路部品間の接続を表示するときの処理ルーチン(図21))
図21には、接続情報(ラッツ)表示に関する処理ルーチンのフローチャートが示されている。
即ち、ユーザーによりラッツ表示コマンドが入力された場合には、ステップS21012においてラッツ表示モードに設定される。なお、ラッツ表示モードに設定されると、記憶装置16に記憶されているラッツ表示のデータたるラッツ表示用データの読み出しが行われるものである。ここで、ラッツ表示用データとは、具体的には、電気的な接続情報を示すものであり、こうしたラッツ表示用データは記憶装置16内部に蓄積されている。
なお、ステップS2106で実行される処理内容に関しては、そのさらに詳細な処理内容が図23および図24に示すフローチャートに表されている。
ステップS2106の各信号のラッツを表示させる処理の詳細な手順は、図23(b)に示すフローチャートに表されている。
即ち、図23(b)には、ステップS2106の詳細な処理ルーチンが示されている。各信号のラッツを表示するためには、はじめにステップS2106−2で、信号に所属する端子を基板毎にリストアップする処理が行われる。基板には信号の端子がリストアップされている。
そして、続くステップS2106−4において、各基板内での回路部品間のラッツが構築される。
ここで、ステップS2106−4で行われる回路部品間のラッツを構築する処理に関して、図23(c)に示すフローチャートにより詳細な処理が表されている。
図23(c)に示すフローチャートを参照しながら説明すると、各基板内においての回路部品間のラッツを構築するためには、ステップS2106−6で、基板内に存在する端子をすべてつなぐ経路を求め、その中から経路長の総和が最も短い状態のものを選択するという処理が行われる。
このステップS2106−10の処理については、図24(b)にさらに詳細な処理ルーチンが示されており、全端子の組み合わせの距離を求めるためには、各端子の構成点が抽出される(ステップS2106−12)。
そして、ステップS2106−14では、構成点同士の距離で最も短いものが抽出される。
また、ステップS2106−16では、抽出された構成点の組み合わせを経路として扱うように処理される。こうして全端子の組み合わせの距離を求める処理が行われる。
図24(b)の処理を終了すると、処理ルーチンは、図24(a)の処理ルーチンのステップS2106−18へと進む。
ステップS2106−10にて、全端子の組み合わせの距離が求められたならば、続くステップS2106−18にて、全端子をつなぐ経路を全て求める処理が行われる。
さらに、その中から経路長が最も短くなるように設定されるものを抽出するように処理が行われる(ステップS2106−20)。
図24(a)に示されている、基板内の端子を全てつなぐ経路の中で、経路長の総和が最も短い状態を求める処理が終了したならば、処理ルーチンは図23(c)に示すステップS2106−6の処理が終了したということになるので、続いてステップS2106−22に進むこととなる。
ステップS2106−22では、求められた経路長の総和が最も短い状態である経路を、複数の直線図形で表示される。
こうして図23(c)に示された、各基板内での、回路部品間のラッツを構築する処理ルーチンが終了するため、図23(b)に示されたステップS2106−4が終了したことになり、続いてステップS2106−24へと進むこととなる。
このステップS2106−24の処理は、詳細な処理手順が図23(d)に示されている。
基板間のラッツを構築するためには、まずステップS2106−26にて、基板ブロック同士を全てつなぐ経路の中で、経路長の総和が最も短い状態を求めるという処理が行われる。
このステップS2106−26の処理も、図24(c)にさらに詳細に説明されている。
基板同士を全てつなぐ経路の中で、経路長の総和が最も短い状態を求めるには、ステップS2106−28にて、接続図形でつながっている基板は、仮想的にひとつの基板として扱うという処理がなされる。
そして、ステップS2106−30では、全基板の組み合わせの距離が求められる。このステップS2106−30の詳細は、図24(d)に示されている。全基板の組み合わせの距離を求めるには、まず各基板の構成点を抽出する(ステップS2106−32)。
そして、次のステップS2106−34において、構成点同士の距離で最も短いものが抽出され、さらにステップS2106−36では抽出された構成点の組み合わせを経路とする処理がなされるものである。
図24(d)に示す、全基板の組み合わせの距離を求めるための処理が終了すると、ステップS2106−38に進み(図24(c)を参照する。)、全基板をつなぐ経路が全て求められる。
そして、ステップS2106−40では、経路長がもっとも短くなるものが抽出され、基板同士を全てつなぐ経路の中で経路長の総和が最も短い状態を求めるための処理が終了する。
処理は図23(d)に示されるステップS2106−42に進み、求められた経路が複数の直線図形で表示される。
こうして図23(d)に示される基板間のラッツの構築という処理が終了し、同時に、図23(b)に示した各信号のラッツを表示される処理が終了するため、図21および図23(a)に示した、各信号の接続情報(ラッツ)を、レイアウト設計情報画面上に表示するというステップS2106の処理が終了する。
ここでは、回路部品の配置や表示されたラッツから、基板上で不都合が生じているなどの場合において、基板上に配置されている回路部品の位置を変更することができるのである。
本実施の形態においては、回路部品Aを基板Aから基板Bへ基板をまたがる移動を行うため、ステップS2108の判断処理において、ユーザーから回路部品を基板外へ移動させる指示が行われたと判断され、ステップS2110の処理へ進む。
このようにして、回路部品Aに構築されていた実装接続A−Aと、基板Aに構築されていた実装接続A−aと、回路部品Aと基板Aとの間に構築されていた実装接続Aの実装接続リストの実装接続情報68とが削除され、回路部品Aと基板Aとの間には実装的な接続が存在しないように、データベース上に記憶される。
即ち、ステップS2116においては、設計者が回路部品Aを基板B上へ移動させたという操作に基づき、回路部品Aが基板B上に配置されているようにレイアウト設計情報画面24b上に表示される(図22(b)を参照する。)。
即ち、回路部品が基板間を移動した場合には、上記したように、データベース上では古い情報は削除され、新たな情報が構築されるものである。そして、図25に示す基板外へ回路部品を移動させる場合の処理ルーチンの終了後、図21のステップS2106に戻り、新しく接続情報(ラッツ)の表示が行われる。
上記の他に移動したい回路部品がない場合には、ステップS2108においてステップS2123へと進むよう判断され、ラッツ表示モードが解除される処理が行われる。
(ユーザーにより回路部品間の配線が入力されるときの処理ルーチン(図21))
図21に示すフローチャートのステップS2124以下の処理は、回路部品間の配線の入力に関する処理ルーチンを示している。
即ち、ユーザーにより回路部品間配線入力コマンドが入力された場合には、ステップS2124において配線入力モードに設定される。なお、配線入力モードに設定されると、記憶装置16に記憶されている回路部品間配線入力用のデータたる配線入力用データの読み出しが行われるものである。ここで、配線入力用データとは、具体的には、配線の形状、大きさ、機能などの情報を示すものであり、こうした配線入力用データは記憶装置16内部に蓄積されている。
同一基板内に存在する回路部品間の配線を入力する場合、はじめに回路情報で入力した接続情報を元に、回路部品の端子間にラッツが表示されているものとする。次に、ラッツで接続されている2つの回路部品の一方にある端子のひとつをクリックし、ドラッグすると、直線が入力される。クリックおよびドラッグを繰り返し、任意の場所で直線を屈曲させるように入力していき、もう一方の回路部品の端子をクリックし終点とし、回路部品間の配線の入力を終了する。
上記したような、同一基板内に存在する回路部品間を接続することは可能であるが、異なる基板上に存在する回路部品同士の配線を行うことはできないものとする。
図27の基板外の配線の例に示されているが、ある基板上に存在する回路部品の端子をクリックし、異なる基板上に存在する回路部品の端子をクリックしようとすると、異なる基板上をクリックした際に配線が入力されず、マウスの操作は無効になるように設定されているものである。
こうした配線図形の表示方法として、シンボリック図形、2次元実寸図形または3次元実寸図形の中から選択することが可能であるが、本実施の形態においては、2次元実寸図形で表示されるようなされていることとする。
配線図形が入力される以前は、回路部品接続Aは回路設計情報画面24aにおいて、シンボリック図形として表示されているのみであったが、配線図形が入力された後では、レイアウト設計情報画面24b上に2次元実寸図形として表示される配線図形としての回路部品接続Aが追加されたため、データベース上では同じ情報が異なる形態で表示されているように登録されることになる。
つまり、1つの接続情報に対し、シンボリック図形と2次元実寸図形とを割り付けることが可能であり、また3次元表示が必要な場合は、3次元実寸図形を同時に割り付けることも可能である。
これらは回路情報画面24a上ではシンボリック図形として表示され、レイアウト設計情報画面24b上では2次元実寸図形として表示されているが、データベース上では1つの回路部品接続であるとされているため、互いに連動しており、例えば回路情報画面24a上の回路部品接続(シンボリック図形)をクリックすると、対応するレイアウト設計情報画面24b上の回路部品接続(2次元実寸図形)が点滅するなどして(クロスプロービング)、対応する接続が容易に視認できるようになっている。
また、逆方向からの操作も可能であり、例えばレイアウト設計情報画面24b上の回路部品接続(2次元実寸図形)をクリックすると、対応する回路情報画面24a上の回路部品接続(シンボリック図形)が点滅するなどの反応をするようになっている(図22(d)を参照する。)。
図29に示すデータ構造を用いれば、シンボリック図形や2次元実寸図形といった異なる状態で表現されていたとしても、一方の図形からもう一方の図形を見出すことが可能になる。また、図29に示すデータ構造は、回路部品間接続に限らず、回路部品や基板などのすべての要素が有するため、どの部品に対しても同様の構造を実現することが可能である。
図30に示すように、従来の手法によれば、1つの製品の情報を複数のデータベースモデルに分ける必要があったため、各データベースモデル間をまたがってデータベースを編集することが困難であったが、本発明による処理装置10では、1つのデータベースモデル内で筐体や回路部品や基板などの全ての部品情報を構築するため、1つのデータベースから全ての部品情報に関して編集および交換することが可能になり、複数の基板の設計を同時に行えるようになるものである。
一方、本発明による処理装置10では、従来の方法と同様に図形の表現方法は3種類あるが、それぞれデータベースモデルを1つに共通化させ、全体を統合的に利用することが可能になった。
また、3次元実寸図形で表現することが可能であるため、実際に組み立てる際に筐体内に回路部品等が収まるか否かの判断を設計段階で行うことができるため、より正確な設計を行うことが可能になる。
さらに、従来の手法では、単数の基板の設計を行う場合、基板上に回路部品を置いて設計し、基板と回路部品とが実装的に接続されていると仮定して設計を行われてきたが、複数の基板の設計を行う場合、回路部品や基板が流動的に動くため、それぞれが実装的な接続を持つことを表現しなければ複数の基板を同時に設計することは難しかった。
一方、本発明による処理装置10では、電気的な接続を構築させ、さらに実装的な接続を構築させ、それぞれの情報を同時に持つことができるため、電気的な接続を表現可能である電気CADの性質と実装的な接続を表現可能である機械CADの性質とを持ち合わせている電気部品設計装置を実現することが可能である。
さらに、上記に説明した処理においては、回路部品の面積をデータベース上に回路部品情報として記憶し、回路部品接続に必要な面積を回路部品接続情報として記憶することが可能であり、さらに回路部品の面積および回路部品接続情報の面積から算出された占有面積に基づいて必要な基板面積を自動的に計算し、データベース上に記憶することが可能である。
即ち、ポインティングデバイス20または文字入力デバイス22を用いた基板面積算出コマンドの入力によりこの処理ルーチンが開始され、基板面積算出モードに設定されると、ユーザーはプリント基板の入力が可能となる。
また、特に変更が行われなかった場合、ステップS3408までの処理で算出された結果が最終的な占有面積と見なされ、面積算出モードが終了される。
なお、上記の面積計算において、クリアランス、ランド、レジスト、ビア、スルーホールなどの面積加算、および、配線層数を考慮した配線図形の占有面積を除算(配線層2層の場合には2分の1する)などを含めて、占有面積を算出することもできる。
こうした本発明によれば、複数のプリント基板を同時に設計することができ、作業効率を向上することができる。
また、こうした発明によれば、より製品に近い状態をイメージしながらプリント基板の設計を行うことができるため、実装オブジェクトの構成の精度が上がり、詳細設計での手戻りが無くなり、製品設計全体でのリードタイムを縮めることが可能になる。
また、本発明による処理方法は、CADシステムにおける電気情報の処理方法において、複数のプリント基板に関する回路およびレイアウトに関して、回路を構成する回路部品のプリント基板への実装接続の状態を示す実装接続状態情報を記憶した第1のリストと、プリント基板の回路部品との実装接続の状態を示す実装接続状態情報を記憶した第2のリストと、回路部品とプリント基板との間の実装接続に関する実装接続情報を記憶した実装接続リストとを同一のデータベース上に構築し、移動指示された回路部品の上記第1のリストから、上記移動指示された回路部品の移動元のプリント基板への実装に用いた実装接続の状態の実装接続状態情報を削除し、上記移動指示された回路部品の上記移動元のプリント基板の第2のリストから、上記移動指示された回路部品の実装に用いた実装接続の状態の実装接続状態情報を削除し、実装接続リストから、上記移動指示された回路部品と上記移動元のプリント基板との実装接続の実装接続情報を削除し、上記移動指示された回路部品に関する実装接続の状態を、上記複数のプリント基板の実装接続の状態に反映するようにしたものである。
また、本発明による処理方法は、CADシステムにおける電気情報の処理方法において、複数のプリント基板に関する回路およびレイアウトに関して、回路を構成する回路部品のプリント基板への実装接続の状態を示す実装接続状態情報を記憶した第1のリストと、プリント基板の回路部品との実装接続の状態を示す実装接続状態情報を記憶した第2のリストと、回路部品とプリント基板との間の実装接続に関する実装接続情報を記憶した実装接続リストとを同一のデータベース上に構築し、移動指示された回路部品の上記第1のリストから、上記移動指示された回路部品の移動元のプリント基板への実装に用いた実装接続の状態の実装接続状態情報を削除し、上記移動指示された回路部品の上記移動元のプリント基板の第2のリストから、上記移動指示された回路部品の実装に用いた実装接続の状態の実装接続状態情報を削除し、実装接続リストから、上記移動指示された回路部品と上記移動元のプリント基板との実装接続の実装接続情報を削除し、上記移動指示された回路部品の第1のリストに、上記移動指示された回路部品の移動先のプリント基板への実装に用いる実装接続の状態の実装接続状態情報を追加し、上記移動指示された回路部品の上記移動先のプリント基板の第2のリストに、上記移動指示された回路部品の実装に用いる実装接続の状態の実装接続状態情報を追加し、実装接続リストに、上記移動指示された回路部品と上記移動先のプリント基板との実装接続の実装接続情報を追加し、上記移動指示された回路部品に関する実装接続の状態を、上記複数のプリント基板の実装接続の状態に反映するようにしたものである。
また、本発明による処理方法は、さらに、上記複数のプリント基板に関する回路およびレイアウトを表示する表示手段を有し、上記表示手段に上記移動指示された回路部品の第1のリストと上記移動先のプリント基板の第2のリストと上記実装接続リストとの変化を反映するようにしたものである。
また、本発明による処理方法は、さらに、上記回路部品が有する幅および長さの値から回路部品の占有面積を計算し、上記回路部品の占有面積を上記データベース上に格納する第1のステップと、上記回路部品接続の本数から配線図形の占有面積を計算し、上記配線図形の占有面積を上記データベース上に格納する第2のステップと、上記回路部品の占有面積と上記配線図形の占有面積を元に上記プリント基板の面積を算出し、上記プリント基板の面積を上記データベース上に格納する第3のステップと、上記第3のステップで算出された上記プリント基板の面積を有するプリント基板のレイアウトを上記表示手段に表示する第4のステップとを有するようにしたものである。
また、本発明による処理方法は、さらに、変更指示された上記回路部品もしくは上記回路部品接続を有する上記プリント基板の面積を上記データベース上から削除し、再計算されたプリント基板の面積を新たなプリント基板の面積として上記データベース上に格納するようにしたものである。
また、本発明による処理装置は、CADシステムにおける電気情報の処理装置において、複数のプリント基板に関する回路およびレイアウトに関する設計情報を格納したデータベースと、上記データベース上に格納された上記複数のプリント基板に関する回路およびレイアウトに関する設計情報を、上記複数のプリント基板の回路およびレイアウト間で交換しながら設計する設計手段とを有し、上記複数のプリント基板の設計を同時に行うようにしたものである。
また、本発明による処理装置は、CADシステムにおける電気情報の処理装置において、複数のプリント基板に関する回路およびレイアウトに関して、回路を構成する回路部品のプリント基板への実装端子を示す実装端子情報を記憶した第1の実装端子リストと、プリント基板の回路部品との実装端子を示す実装端子情報を記憶した第2の実装端子リストと、回路部品とプリント基板との間の実装接続に関する実装接続情報を記憶した実装接続リストとを格納したデータベースと、移動指示された回路部品の第1の実装端子リストから、上記移動指示された回路部品の移動元のプリント基板への実装に用いた実装端子の実装端子情報を削除する第1の削除手段と、上記移動指示された回路部品の上記移動元のプリント基板の第2の実装端子リストから、上記移動指示された回路部品の実装に用いた実装端子の実装端子情報を削除する第2の削除手段と、実装接続リストから、上記移動指示された回路部品と上記移動元のプリント基板との実装接続の実装接続情報を削除する第3の削除手段とを有し、上記移動指示された回路部品に関する実装接続の状態を、上記複数のプリント基板の実装接続の状態に反映するようにしたものである。
また、本発明による処理装置は、CADシステムにおける電気情報の処理装置において、複数のプリント基板に関する回路およびレイアウトに関して、回路を構成する回路部品のプリント基板への実装端子を示す実装端子情報を記憶した第1の実装端子リストと、プリント基板の回路部品との実装端子を示す実装端子情報を記憶した第2の実装端子リストと、回路部品とプリント基板との間の実装接続に関する実装接続情報を記憶した実装接続リストとを格納したデータベースと、移動指示された回路部品の第1の実装端子リストから、上記移動指示された回路部品の移動元のプリント基板への実装に用いた実装端子の実装端子情報を削除する第1の削除手段と、上記移動指示された回路部品の上記移動元のプリント基板の第2の実装端子リストから、上記移動指示された回路部品の実装に用いた実装端子の実装端子情報を削除する第2の削除手段と、実装接続リストから、上記移動指示された回路部品と上記移動元のプリント基板との実装接続の実装接続情報を削除する第3の削除手段と、上記移動指示された回路部品の第1の実装端子リストに、上記移動指示された回路部品の移動先のプリント基板への実装に用いる実装端子の実装端子情報を追加する第1の追加手段と、上記移動指示された回路部品の上記移動先のプリント基板の第2の実装端子リストに、上記移動指示された回路部品の実装に用いる実装端子の実装端子情報を追加する第2の追加手段と、実装接続リストに、上記移動指示された回路部品と上記移動先のプリント基板との実装接続の実装接続情報を追加する第3の追加手段とを有し、上記移動指示された回路部品に関する実装接続の状態を、上記複数のプリント基板の実装接続の状態に反映するようにしたものである。
また、本発明による処理装置は、さらに、上記複数のプリント基板に関する回路およびレイアウトを表示する表示手段と、上記表示手段に上記第1の実装端子リストと上記第2の実装端子リストと上記実装接続リストとの変化を反映する表示制御手段とを有するようにしたものである。
また、本発明による処理装置は、CADシステムにおける電気情報の処理装置において、複数のプリント基板に関する回路およびレイアウトに関する設計情報を格納したデータベースと、上記データベースに格納された設計情報に基づいて、複数のプリント基板を表示可能な表示手段と、上記表示手段に表示された任意のプリント基板間を電気的に接続する接続線を入力する入力手段と、上記入力手段により入力された接続線を上記手段に表示する表示制御手段と、上記入力手段による接続線の入力に基づいて、該接続線により接続された任意のプリント基板の電気的な接続状態を上記データベース上に設計情報として保存する登録手段とを有するようにしたものである。
また、本発明による処理装置は、CADシステムにおける電気情報の処理装置において、複数のプリント基板に関する回路およびレイアウトに関する設計情報を格納したデータベースと、上記データベースに格納された設計情報に基づいて1以上の回路部品を表示可能な第1の表示領域と、上記データベースに格納された設計情報に基づいて1以上のプリント基板を表示可能な第2の表示領域とを有する表示手段と、上記表示手段の上記第1の表示領域に表示された任意の回路部品を指定して、該指定した回路部品を上記表示手段の上記第2の表示領域に表示された任意のプリント基板上で指示した位置に回路部品を配置する配置手段と、上記配置手段により配置された回路部品を、該回路部品が配置された上記表示手段の上記第2の表示領域に表示された任意のプリント基板上に表示する表示制御手段と、上記配置手段による回路部品のプリント基板への配置に基づいて、該回路部品の該プリント基板への配置状態を上記データベース上に設計情報として保存する登録手段とを有するようにしたものである。
言い換えるならば、本実施の形態には、プリント基板に関する回路を構成する論理的な情報とプリント基板に関するレイアウトを構成する物理的な情報とを表示する表示装置と、上記表示装置における表示を制御する制御手段とを有する処理装置により実行される処理方法であって、上記制御手段が、複数のプリント基板に関する回路を構成する論理的な情報を表示する第1の表示ステップと、上記複数のプリント基板に関するレイアウトを構成する物理的な情報を表示する第2の表示ステップと、上記複数のプリント基板に係る物理的な情報である複数の基板表示情報のうちの所定の基板表示情報に対して上記論理的な情報を配置する操作の検出を行う配置操作検出ステップと、上記配置操作検出ステップにより配置する操作の検出が行われると、上記論理的な情報に対応する物理的な情報を上記所定の基板表示情報上に表示する制御を行う表示制御ステップと、を実行することを特徴とする処理方法が示されていると言える。
(1)上記した実施の形態においては、図32(a)に示すように、エレクトロニクス製品を構成しているものである要素ブロックとして回路部品、基板およびインターコネクトを用い、電気的なインターフェースがあるものである電気端子として回路部品端子および基板端子を用い、電気的な関連があるものである電気接続情報として回路部品間接続および基板間接続を用い、物理的なインターフェースがあるものである実装端子として実装端子(回路部品と基板との間)を用い、物理的な関連があるものである実装接続情報として実装接続(回路部品と基板との間)を用いたが、これに限られるものではないことは勿論であり、図32(b)に示すように、半導体システムの設計に用いるとして、要素ブロックに半導体チップ、パッケージ基板およびバスを用い、電気端子として半導体チップ端子およびパッケージ基板端子を用い、電気接続情報として半導体チップ間接続およびパッケージ基板間接続を用い、実装端子として実装端子(チップとパッケージ基板間)を用い、実装接続情報として実装接続(チップとパッケージ基板間)を用いることも可能である。また、図32(c)に示すように、自動車の設計に用いるとして、要素ブロックとして基板/モジュール部品、筐体部品およびアウター/インターコネクトを用い、電気端子として基板/モジュール部品端子を用い、電気接続情報として基盤/モジュール部品間接続を用い、実装端子として筐体部品端子および実装端子(基板/モジュール部品と筐体部品間)に用い、実装接続情報として筐体部品間接続および実装接続(基板/モジュール部品と筐体部品間)を用いることも可能である。
そして、こうした例を示したもの同士を組み合わせて使用することも可能であり、より複雑な構造を表現することができる。
まず、データベース上の基板情報内に回路部品情報を構築する実装接続状態情報の例が挙げられる。図33(a)のように1つの基板上に3つの回路部品を実装的に接続させる場合、基板情報内に回路部品リストとして3つの回路部品情報を所属させる(図33(b)を参照する。)。この場合、3つの回路部品はそれぞれ基板リストの下の階層に所属しており、基板が3つの回路部品を所有し実装的に接続しているということを表現するものである。
次に、データベース上で基板が有する面と回路部品の面とを拘束し、両者が実装的に接続されていることを表す実装接続状態情報の例がある(図33(c)を参照する。)。この場合、基板はレイアウト設計情報画面24b上で面(図形)で表現されているとし、回路部品は回路設計情報画面24a上で面(図形)として表現されているとする。こうした基板情報内の面(図形)と、回路部品情報内の面(図形)とがあった場合、それぞれが有する面に拘束関係を持たせる。即ち、基板である面がひとつの回路部品の面を拘束していると考えるものである。なお、拘束とは、2つの図形が、必ず包含または交差しなければならないという情報である。より詳細には、2つの図形が、必ず包含していなければならない状態とは、例えば、一方の面(図形)上にもう一方の面(図形)が完全に収まるように実装接続されている状態であり、また、2つの図形が、必ず交差していなければならない状態とは、例えば、一方の面(図形)の一部ともう一方の面(図形)の一部とが重なりあうように実装接続されている状態を示すものである。図33(c)に示されている状態においては、基板である面は、3つの回路部品である面を拘束しているため、3つの回路部品は基板に包含または交差されており、実装的に接続されているということになる。
本実施の形態においては、基板上に実装接続が可能であるような実装端子を有し、同様に回路部品上にも実装端子を有し、基板上の実装端子と回路部品上の実装端子とがペアであり、実装的に接続されていることを表す実装接続状態情報の例を用いた(図33(d)を参照する。)。ここで、ペアとは、2つの実装端子が1つの組であることを表した情報であり、図33(d)に示されるように、基板に構築された実装端子と回路部品に構築された実装端子とがペアになっている場合、基板と回路部品とが実装端子を介して実装的に接続していることがわかる。より具体的には、本実施の形態においては、回路部品と基板とが実装接続される場合には、それぞれに実装接続端子が構築されることは上記で説明した。回路部品Aと基板Aとが実装接続される場合を例にすると、回路部品Aについては、データベース上の回路部品リスト30の回路部品情報32内に実装端子リスト58が構築され、基板Aはについては、データベース上の基板リスト44内の基板情報46内に、実装端子リスト62が構築されることになる。このとき、データベース上には実装接続リスト66内に、実装接続情報が蓄積される。
こうして回路部品Aの実装端子は実装端子A−Aとして実装端子リスト58に記憶され、基板Aの実装端子は実装端子A−aとして実装端子リスト62に記憶される。
それとともに、実装接続Aの実装接続情報68に記憶された実装端子リスト70内に、回路部品Aの実装端子A−Aの情報と基板Aの実装端子A−aの情報とが実装接続Aに関与している実装接続端子であるとして、対で記憶される。
このように、実装端子リストに2つの実装端子が対で記憶されることこそが、1つの組であることを表しているものであり、こうした処理により、複数存在する各回路部品をどの基板に配置するかという情報が記憶されていくものである。
従って、本実施の形態においては、回路部品Aの実装端子の情報と基盤Aの実装端子の情報とが同一の実装端子リスト内に記憶されることにより、2つの実装端子が1つの組であること、即ち、ペアであると記憶しているものである。
Claims (17)
- CADシステムにおける電気情報の処理方法において、
複数のプリント基板に関する回路の設計情報および前記複数のプリント基板に関するレイアウトの設計情報を、前記複数のプリント基板に関する回路およびレイアウト間で授受することにより、前記複数のプリント基板の設計を並行して行う
ことを特徴とする処理方法。 - 複数のプリント基板に関する回路を構成する論理的な情報を表示する第1の表示ステップと、
前記複数のプリント基板に関するレイアウトを構成する物理的な情報を表示する第2の表示ステップと、
前記複数のプリント基板に係る物理的な情報である複数の基板表示情報のうちの所定の基板表示情報に対して前記論理的な情報を配置する操作の検出を行う配置操作検出ステップと、
前記配置操作検出ステップにより配置する操作の検出が行われると、前記論理的な情報に対応する物理的な情報を前記所定の基板表示情報上に表示する制御を行う表示制御ステップと、
を備えたことを特徴とする処理方法。 - 請求項2に記載の処理方法であって、
前記複数の基板表示情報上の物理的な情報のうちの一部又は全部を消す操作の検出を行う消去操作検出ステップ
を備えたことを特徴とする処理方法。 - 請求項2または3に記載の処理方法であって、
前記複数の基板表示情報のうちの第1の基板表示情報上に表示されている物理的な情報を、前記第1の基板表示情報とは異なる第2の基板表示情報上に配置し直す操作の検出を行う再配置操作検出ステップ
を備えたことを特徴とする処理方法。 - 請求項2、3または4のいずれか1項に記載の処理方法であって、
前記複数の基板表示情報のうちの特定の基板表示情報上に表示されている物理的な情報の占有面積に基づいて前記特定の基板表示情報の大きさを変更する変更ステップ
を備えたことを特徴とする処理方法。 - 複数のプリント基板に関するレイアウトを構成する物理的な情報を表示する表示ステップと、
前記複数のプリント基板に係る物理的な情報である複数の基板表示情報のうちの任意の基板表示情報間を接続する操作の検出を行う接続操作検出ステップと、
前記接続操作検出ステップにより接続する操作の検出が行われると、前記任意の基板表示情報間を接続する物理的な情報である基板間接続表示情報を前記表示ステップにおいて表示する制御を行う表示制御ステップと、
を備えたことを特徴とする処理方法。 - 複数のプリント基板に関する回路を構成する論理的な情報を表示する第1の表示ステップと、
前記複数のプリント基板に関するレイアウトを構成する物理的な情報を表示する第2の表示ステップと、
前記複数のプリント基板に係る物理的な情報である複数の基板表示情報のうちの所定の基板表示情報に対して前記論理的な情報を配置する操作の検出を行う配置操作検出ステップと、
前記複数のプリント基板に係る物理的な情報である複数の基板表示情報のうちの任意の基板表示情報間を接続する操作の検出を行う接続操作検出ステップと、
前記配置操作検出ステップにより配置する操作の検出が行われると、前記論理的な情報に対応する物理的な情報を前記所定の基板表示情報上に表示する制御を行い、前記接続操作検出ステップにより接続する操作の検出が行われると、前記任意の基板表示情報間を接続する物理的な情報である基板間接続表示情報を前記第2の表示ステップにおいて表示する制御を行う表示制御ステップと、
を備えたことを特徴とする処理方法。 - CADシステムにおける電気情報の処理装置において、
複数のプリント基板に関する回路の設計情報および前記複数のプリント基板に関するレイアウトの設計情報を、前記複数のプリント基板に関する回路およびレイアウト間で授受することにより、前記複数のプリント基板の設計を並行して行う
ことを特徴とする処理装置。 - 複数のプリント基板に関する回路を構成する論理的な情報を表示する第1の表示手段と、
前記複数のプリント基板に関するレイアウトを構成する物理的な情報を表示する第2の表示手段と、
前記複数のプリント基板に係る物理的な情報である複数の基板表示情報のうちの所定の基板表示情報に対して前記論理的な情報を配置する操作の検出を行う配置操作検出手段と、
前記配置操作検出手段により配置する操作の検出が行われると、前記論理的な情報に対応する物理的な情報を前記所定の基板表示情報上に表示する制御を行う表示制御手段と、
を備えたことを特徴とする処理装置。 - 請求項9に記載の処理装置であって、
前記複数の基板表示情報上の物理的な情報のうちの一部又は全部を消す操作の検出を行う消去操作検出手段
を備えたことを特徴とする処理装置。 - 請求項9または10に記載の処理装置であって、
前記複数の基板表示情報のうちの第1の基板表示情報上に表示されている物理的な情報を、前記第1の基板表示情報とは異なる第2の基板表示情報上に配置し直す操作の検出を行う再配置操作検出手段
を備えたことを特徴とする処理装置。 - 請求項9、10または11のいずれか1項に記載の処理方法であって、
前記複数の基板表示情報のうちの特定の基板表示情報上に表示されている物理的な情報の占有面積に基づいて前記特定の基板表示情報の大きさを変更する変更手段
を備えたことを特徴とする処理方法。 - 複数のプリント基板に関するレイアウトを構成する物理的な情報を表示する表示手段と、
前記複数のプリント基板に係る物理的な情報である複数の基板表示情報のうちの任意の基板表示情報間を接続する操作の検出を行う接続操作検出手段と、
前記接続操作検出手段により接続する操作の検出が行われると、前記任意の基板表示情報間を接続する物理的な情報である基板間接続表示情報を前記表示手段に表示する制御を行う表示制御手段と、
を備えたことを特徴とする処理装置。 - 複数のプリント基板に関する回路を構成する論理的な情報を表示する第1の表示手段と、
前記複数のプリント基板に関するレイアウトを構成する物理的な情報を表示する第2の表示手段と、
前記複数のプリント基板に係る物理的な情報である複数の基板表示情報のうちの所定の基板表示情報に対して前記論理的な情報を配置する操作の検出を行う配置操作検出手段と、
前記複数のプリント基板に係る物理的な情報である複数の基板表示情報のうちの任意の基板表示情報間を接続する操作の検出を行う接続操作検出手段と、
前記配置操作検出手段により配置する操作の検出が行われると、前記論理的な情報に対応する物理的な情報を前記所定の基板表示情報上に表示する制御を行い、前記接続操作検出手段により接続する操作の検出が行われると、前記任意の基板表示情報間を接続する物理的な情報である基板間接続表示情報を前記第2の表示手段に表示する制御を行う表示制御手段と、
を備えたことを特徴とする処理装置。 - 請求項1、2、3、4、5、6または7のいずれか1項に記載の処理方法をコンピューターに実行させるためのプログラム。
- 請求項8、9、10、11、12、13または14のいずれか1項に記載の処理装置としてコンピューターを機能させるためのプログラム。
- 請求項15または16のいずれか1項に記載のプログラムを記録したコンピューター読み取り可能な記憶媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008539760A JP5086269B2 (ja) | 2006-10-11 | 2007-10-10 | 処理装置、処理方法およびプログラム |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006278014 | 2006-10-11 | ||
JP2006278014 | 2006-10-11 | ||
PCT/JP2007/069775 WO2008047650A1 (fr) | 2006-10-11 | 2007-10-10 | Procédé de traitement, dispositif de traitement, programme et support de stockage lisible par ordinateur |
JP2008539760A JP5086269B2 (ja) | 2006-10-11 | 2007-10-10 | 処理装置、処理方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008047650A1 true JPWO2008047650A1 (ja) | 2010-02-25 |
JP5086269B2 JP5086269B2 (ja) | 2012-11-28 |
Family
ID=39313889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008539760A Active JP5086269B2 (ja) | 2006-10-11 | 2007-10-10 | 処理装置、処理方法およびプログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US8762927B2 (ja) |
EP (1) | EP2073134B1 (ja) |
JP (1) | JP5086269B2 (ja) |
WO (1) | WO2008047650A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9092110B2 (en) * | 2008-12-16 | 2015-07-28 | Cadence Design Systems, Inc. | Method and system for implementing a user interface with ghosting |
JP5573509B2 (ja) * | 2010-09-02 | 2014-08-20 | 富士通株式会社 | 設計支援装置,設計支援プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体 |
WO2013058095A1 (ja) * | 2011-10-20 | 2013-04-25 | 株式会社図研 | マルチボード設計装置、マルチボード設計方法、プログラムおよびコンピューター読み取り可能な記録媒体 |
JP5874339B2 (ja) * | 2011-11-18 | 2016-03-02 | 富士通株式会社 | 回路設計プログラム、回路設計方法、および回路設計装置 |
US9411925B2 (en) | 2014-04-14 | 2016-08-09 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Simultaneously viewing multi paired schematic and layout windows on printed circuit board (PCB) design software and tools |
US8924913B1 (en) * | 2013-06-20 | 2014-12-30 | Altera Corporation | Schematic display of connectivity in an integrated circuit design |
US10127343B2 (en) * | 2014-12-11 | 2018-11-13 | Mentor Graphics Corporation | Circuit design layout in multiple synchronous representations |
US20180157778A1 (en) * | 2016-12-02 | 2018-06-07 | Texas Instruments Incorporated | Side-by-side interactive circuit design panel |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04127274A (ja) * | 1990-09-19 | 1992-04-28 | Hitachi Ltd | 設計支援装置及び方法 |
JPH08166985A (ja) * | 1994-03-28 | 1996-06-25 | Matsushita Electric Ind Co Ltd | 基板実装設計装置 |
JPH09288690A (ja) * | 1996-04-19 | 1997-11-04 | Fuji Xerox Co Ltd | 協調設計支援システム |
JPH11184908A (ja) * | 1997-12-19 | 1999-07-09 | Nec Corp | データベースを用いたプリント基板設計方法 |
JP2006252303A (ja) * | 2005-03-11 | 2006-09-21 | Zuken Inc | プリント基板の設計方法、プリント基板の設計システム、プログラムおよびコンピューター読み取り可能な記録媒体 |
JP2006252285A (ja) * | 2005-03-11 | 2006-09-21 | Mitsubishi Electric Corp | プリント基板設計装置およびプリント基板設計方法 |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07262241A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | プリント板実装設計システム及び方法 |
US5691913A (en) * | 1994-03-28 | 1997-11-25 | Matsushita Electric Ind. Co. | Layout designing apparatus for circuit boards |
JPH09204454A (ja) * | 1996-01-26 | 1997-08-05 | Matsushita Electric Ind Co Ltd | 部品電子カタログ |
EP0833264B1 (en) * | 1996-09-30 | 2004-12-01 | Nippon Telegraph And Telephone Corporation | Design system and method for optical circuits |
JPH11110434A (ja) * | 1997-10-07 | 1999-04-23 | Fujitsu Ltd | プリント板パターン設計装置 |
JP3571526B2 (ja) * | 1997-10-23 | 2004-09-29 | 富士通株式会社 | システム設計/評価cadシステムおよびそのプログラム記憶媒体 |
US6915249B1 (en) * | 1998-05-14 | 2005-07-05 | Fujitsu Limited | Noise checking method and apparatus |
WO2000070531A2 (en) * | 1999-05-17 | 2000-11-23 | The Foxboro Company | Methods and apparatus for control configuration |
US6438735B1 (en) * | 1999-05-17 | 2002-08-20 | Synplicity, Inc. | Methods and apparatuses for designing integrated circuits |
US7089530B1 (en) * | 1999-05-17 | 2006-08-08 | Invensys Systems, Inc. | Process control configuration system with connection validation and configuration |
US7024419B1 (en) * | 1999-09-13 | 2006-04-04 | International Business Machines Corp. | Network visualization tool utilizing iterative rearrangement of nodes on a grid lattice using gradient method |
US6993456B2 (en) * | 1999-09-30 | 2006-01-31 | Rockwell Automation Technologies, Inc. | Mechanical-electrical template based method and apparatus |
US7613599B2 (en) * | 2000-06-02 | 2009-11-03 | Synopsys, Inc. | Method and system for virtual prototyping |
US6889370B1 (en) | 2000-06-20 | 2005-05-03 | Unisys Corporation | Method and apparatus for selecting and aligning cells using a placement tool |
WO2002000343A2 (en) * | 2000-06-27 | 2002-01-03 | Fluidigm Corporation | A microfluidic design automation method and system |
US7246045B1 (en) * | 2000-08-04 | 2007-07-17 | Wireless Valley Communication, Inc. | System and method for efficiently visualizing and comparing communication network system performance |
WO2002056662A1 (fr) * | 2001-01-10 | 2002-07-18 | Matsushita Electric Industrial Co., Ltd. | Dispositif de montage de composants, fournisseur de services et procede de prestation de services |
US20030033588A1 (en) * | 2001-01-29 | 2003-02-13 | John Alexander | System, method and article of manufacture for using a library map to create and maintain IP cores effectively |
US20030105620A1 (en) * | 2001-01-29 | 2003-06-05 | Matt Bowen | System, method and article of manufacture for interface constructs in a programming language capable of programming hardware architetures |
US6691301B2 (en) * | 2001-01-29 | 2004-02-10 | Celoxica Ltd. | System, method and article of manufacture for signal constructs in a programming language capable of programming hardware architectures |
US7114132B2 (en) * | 2001-04-20 | 2006-09-26 | Nec Corporation | Device, system, server, client, and method for supporting component layout design on circuit board, and program for implementing the device |
JP3731515B2 (ja) * | 2001-09-13 | 2006-01-05 | 株式会社日立製作所 | 半導体装置および半導体装置を用いた電子装置の設計支援方法 |
US20040044970A1 (en) * | 2002-08-29 | 2004-03-04 | Anderson Howard C. | Apparatus and method for synthesizing and designing circuits and filters |
AU2003265891A1 (en) * | 2002-09-04 | 2004-03-29 | Mentor Graphics (Holdings) Ltd. | Polymorphic computational system and method in signals intelligence analysis |
US20040153301A1 (en) * | 2003-02-03 | 2004-08-05 | Daniel Isaacs | Integrated circuit development methodology |
US7072825B2 (en) * | 2003-06-16 | 2006-07-04 | Fortelink, Inc. | Hierarchical, network-based emulation system |
JP4151964B2 (ja) | 2003-09-30 | 2008-09-17 | 株式会社東芝 | 情報表示システムおよび情報表示方法 |
US7103434B2 (en) * | 2003-10-14 | 2006-09-05 | Chernyak Alex H | PLM-supportive CAD-CAM tool for interoperative electrical and mechanical design for hardware electrical systems |
US7278122B2 (en) * | 2004-06-24 | 2007-10-02 | Ftl Systems, Inc. | Hardware/software design tool and language specification mechanism enabling efficient technology retargeting and optimization |
US7546571B2 (en) * | 2004-09-08 | 2009-06-09 | Mentor Graphics Corporation | Distributed electronic design automation environment |
US20060101368A1 (en) * | 2004-09-08 | 2006-05-11 | Mentor Graphics Corporation | Distributed electronic design automation environment |
WO2006028098A1 (ja) * | 2004-09-10 | 2006-03-16 | Matsushita Electric Industrial Co., Ltd. | 配線基板 |
US7409666B2 (en) * | 2005-02-18 | 2008-08-05 | Downstream Technologies, Llc | Automated PCB manufacturing documentation release package system and method |
US7340693B2 (en) * | 2005-02-24 | 2008-03-04 | Nick Martin | System for designing re-programmable digital hardware platforms |
US7581197B2 (en) * | 2005-05-26 | 2009-08-25 | Synopsys, Inc. | Relative positioning of circuit elements in circuit design |
JP4659549B2 (ja) * | 2005-07-27 | 2011-03-30 | 富士通株式会社 | 設計情報生成プログラム、設計情報生成装置および設計情報生成方法 |
US7627838B2 (en) * | 2006-04-25 | 2009-12-01 | Cypress Semiconductor Corporation | Automated integrated circuit development |
WO2008047644A1 (fr) * | 2006-10-11 | 2008-04-24 | Zuken Inc. | Procédé de traitement d'informations électriques pour un système de conception assistée par ordinateur, dispositif issu de celui-ci, programme et support de stockage lisible par ordinateur |
JP5175737B2 (ja) * | 2006-10-11 | 2013-04-03 | 株式会社図研 | 設計支援方法、設計支援装置、プログラムおよびコンピューター読み取り可能な記憶媒体 |
US7930662B1 (en) * | 2008-11-04 | 2011-04-19 | Xilinx, Inc. | Methods for automatically generating fault mitigation strategies for electronic system designs |
US8438524B1 (en) * | 2009-12-30 | 2013-05-07 | Cadence Design Systems, Inc. | Hierarchical editing of printed circuit board pin assignment |
-
2007
- 2007-10-10 US US12/440,685 patent/US8762927B2/en active Active
- 2007-10-10 EP EP07829513.6A patent/EP2073134B1/en active Active
- 2007-10-10 WO PCT/JP2007/069775 patent/WO2008047650A1/ja active Application Filing
- 2007-10-10 JP JP2008539760A patent/JP5086269B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04127274A (ja) * | 1990-09-19 | 1992-04-28 | Hitachi Ltd | 設計支援装置及び方法 |
JPH08166985A (ja) * | 1994-03-28 | 1996-06-25 | Matsushita Electric Ind Co Ltd | 基板実装設計装置 |
JPH09288690A (ja) * | 1996-04-19 | 1997-11-04 | Fuji Xerox Co Ltd | 協調設計支援システム |
JPH11184908A (ja) * | 1997-12-19 | 1999-07-09 | Nec Corp | データベースを用いたプリント基板設計方法 |
JP2006252303A (ja) * | 2005-03-11 | 2006-09-21 | Zuken Inc | プリント基板の設計方法、プリント基板の設計システム、プログラムおよびコンピューター読み取り可能な記録媒体 |
JP2006252285A (ja) * | 2005-03-11 | 2006-09-21 | Mitsubishi Electric Corp | プリント基板設計装置およびプリント基板設計方法 |
Also Published As
Publication number | Publication date |
---|---|
US8762927B2 (en) | 2014-06-24 |
EP2073134A1 (en) | 2009-06-24 |
US20100005438A1 (en) | 2010-01-07 |
EP2073134B1 (en) | 2023-03-08 |
JP5086269B2 (ja) | 2012-11-28 |
EP2073134A4 (en) | 2010-12-22 |
WO2008047650A1 (fr) | 2008-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5086269B2 (ja) | 処理装置、処理方法およびプログラム | |
JP5989655B2 (ja) | マルチボード設計装置、マルチボード設計方法、プログラムおよびコンピューター読み取り可能な記録媒体 | |
US7159202B2 (en) | Methods, apparatus and computer program products for generating selective netlists that include interconnection influences at pre-layout and post-layout design stages | |
US8898039B1 (en) | Physical topology-driven logical design flow | |
US20030028630A1 (en) | Method and system for processing topology data and geometry data of networks | |
US7590963B2 (en) | Integrating multiple electronic design applications | |
US8650518B2 (en) | Method and apparatus for rule-based automatic layout parasitic extraction in a multi-technology environment | |
US10467370B1 (en) | Methods, systems, and computer program product for implementing a net as a transmission line model in a schematic driven extracted view for an electronic design | |
JP2007233565A (ja) | 設計支援プログラム | |
US8732651B1 (en) | Logical design flow with structural compatability verification | |
US8910105B1 (en) | Routing process | |
JP2005158075A (ja) | 相互接続対応の集積回路設計 | |
JP4779657B2 (ja) | イベント方向検出装置およびその方法 | |
US20160125109A1 (en) | Polymorphic Circuit Simulation System | |
US20110010683A1 (en) | Trace Routing According To Freeform Sketches | |
Garza et al. | Appliancizer: Transforming web pages into electronic devices | |
US20010032222A1 (en) | System, method and computer accessible storage medium, for creating and editing structured parts list | |
JP2005050072A (ja) | Cadデータ変換方法、cadデータ変換システムおよびcadデータ変換プログラム、ならびに電子回路基板の製造方法 | |
JP2003091566A (ja) | 配置配線構想設計装置 | |
US9202001B1 (en) | System and method for electronic design routing between terminals | |
JP5059657B2 (ja) | マクロ内端子配線を考慮したネットリストによって信号の遅延時間を予測する設計方法、及び、プログラム | |
US7146594B1 (en) | System, method, and computer program product for schematic generation | |
US20060076547A1 (en) | Three-dimensional viewing and editing of microcircuit design | |
Van Staden | A Physical Design verification framework for superconducting electronics | |
WO2021192456A1 (ja) | 情報処理装置およびラダープログラムを表示するためのプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100917 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120906 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5086269 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |