JPWO2007119267A1 - フラッシュメモリ用のメモリコントローラ - Google Patents

フラッシュメモリ用のメモリコントローラ Download PDF

Info

Publication number
JPWO2007119267A1
JPWO2007119267A1 JP2007509790A JP2007509790A JPWO2007119267A1 JP WO2007119267 A1 JPWO2007119267 A1 JP WO2007119267A1 JP 2007509790 A JP2007509790 A JP 2007509790A JP 2007509790 A JP2007509790 A JP 2007509790A JP WO2007119267 A1 JPWO2007119267 A1 JP WO2007119267A1
Authority
JP
Japan
Prior art keywords
page
data
segment
last valid
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007509790A
Other languages
English (en)
Other versions
JP4524309B2 (ja
Inventor
中村　清治
清治 中村
宗　広和
広和 宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2007119267A1 publication Critical patent/JPWO2007119267A1/ja
Application granted granted Critical
Publication of JP4524309B2 publication Critical patent/JP4524309B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

物理ブロック（２０１）の先頭ページから順に、データ領域（２０２）にデータを書き込み、かつ当該データのエラー訂正のための情報と、当該データが書き込み済みであることを示すステータス情報とを冗長領域（２０３）に書き込む。この物理ブロック（２０１）の書き込み情報を作成する際に、各ページの冗長領域（２０３）を二分探索することで最終有効ページを仮特定したうえ、当該仮特定された最終有効ページとその隣接ページとの全領域（データ領域及び冗長領域）の内容を調べることで、最終有効ページの特定と電断に起因したエラーページの有無判定とを実施する。

Description

本発明は、不揮発性半導体メモリのアクセス制御技術に関し、特に順次書き込み制約を持つフラッシュメモリへのアクセスを制御するためのメモリコントローラに関するものである。
不揮発性半導体メモリが市場規模を拡大している。フラッシュメモリは、フローティングゲートトランジスタを利用してデータの不揮発性を実現した半導体メモリである。
ある従来技術に係るフラッシュメモリでは、複数ページからなる物理ブロック単位で消去が行われ、かつデータの読み出し（リード）及び書き込み（ライト）がページ単位で行われる。しかも、ランダムなページ書き込み要求を受信しても、物理ブロックの消去済みの全ページのうち先頭ページから順にデータが書き込まれるように制御される。このようなフラッシュメモリへの順次書き込み制約付きアクセスは、論理（仮想）ページから物理ページへのマッピングに従って制御される。各ページは、データを格納するデータ領域と、データ管理情報を格納する冗長領域とを有する。各ページの冗長領域には、そのページのデータ領域に書き込まれたデータに対応する論理ページ番号（アドレス）がデータ管理情報として格納される（特許文献１参照）。
他の従来技術によれば、順次書き込み制約を持つフラッシュメモリの１つの物理ブロック内のページの書き換え又は追記が要求されたとき、新たなページデータを消去済みの新物理ブロックの先頭ページから順に書き込んだ後、元の物理ブロックの非更新ページのデータを新物理ブロックの残りのページへ転送する。論理ページ番号と物理ページ番号との差であるページオフセットは、フラッシュメモリの冗長領域に格納される。各ページの冗長領域中のデータ管理情報は、その所属する物理ページに対応する論理アドレスと、そのページが空きページか否かを示すフラグと、そのページに書き込まれたデータの有効／無効を示すフラグと、そのデータのエラー検出のための情報とを含む。論理ブロックアドレスと物理ブロックアドレスとの対応関係は、アドレス変換テーブルにより管理される（特許文献２参照）。
国際公開第２００３／０３０１８０号パンフレット 国際公開第２００４／０２１１９１号パンフレット
フラッシュメモリにデータを書き込んでいる（プログラムしている）最中に電源オフ（電断）が発生した場合、書き込み途中のページのデータが破壊される。順次書き込み制約を持つフラッシュメモリのアクセス管理には、電断に起因したエラーページの有無に関する情報とともに、物理ブロックの最終有効ページのアドレスが必要である。最終有効ページとは、当該物理ブロック内で最後に書かれた、書き込み有りかつ訂正不能エラー無しのページをいう。
物理ブロックの最終有効ページのアドレスを取得し、かつ訂正不能エラーの有無を判定するには、当該物理ブロック内を探索する必要がある。この場合に先頭ページから順に１ページ毎にデータ領域と冗長領域とを読み出して調べることとすると、探索に長い時間を要してしまう。１つの物理ブロックを構成するページの数が増えつつある昨今では、探索の長時間化が顕著になってきている。
本発明の目的は、順次書き込み制約を持つフラッシュメモリへのアクセスを制御するためのメモリコントローラにおいて、最終有効ページの特定と電断に起因したエラーページの有無判定とを高速かつ正確に実施できるようにすることにある。
上記目的を達成するため、本発明では、各ページの冗長領域を二分探索（ｂｉｎａｒｙ ｓｅａｒｃｈ）することで最終有効ページを仮特定したうえ、当該仮特定された最終有効ページとその隣接ページとの全領域（データ領域及び冗長領域）の内容を調べることで、最終有効ページの特定と電断に起因したエラーページの有無判定とを実現することとした。
具体的に説明すると、本発明は、複数のページからなる物理ブロックを有しかつ各ページがデータを格納するデータ領域とデータ管理情報を格納する冗長領域とを有するフラッシュメモリへのアクセスを制御するためのメモリコントローラにおいて、物理ブロックの消去済みの全ページのうち先頭ページから順にデータ領域にデータを書き込み、かつ当該データのエラー訂正のための情報と当該データが書き込み済みであることを示すステータス情報とをデータ管理情報として冗長領域に書き込むページ書き込み実行部と、各ページの冗長領域中のステータス情報を二分探索しながら読み出して最終有効ページを仮特定する二分探索実行部と、この二分探索実行部により仮特定された最終有効ページと当該仮特定された最終有効ページに隣接するページとから各データ領域中のデータ及び各冗長領域中のデータ管理情報を読み出し、それぞれのページにおける訂正不能エラーの有無とデータ領域への書き込みの有無とに関するチェックの結果に応じて最終有効ページの特定とページ書き込み実行部の動作途中の電源オフに起因したエラーページの有無判定とを行う最終有効データ特定実行部とを備えた構成を採用したものである。
複数の物理ブロックからなる物理ユニットを有しかつこれら複数の物理ブロックの各々の所定数のページからなるセグメントを書き込み単位とするフラッシュメモリの場合には、物理ユニットの消去済みの全セグメントのうち先頭セグメントから順にデータ領域にデータを書き込み、かつ当該データのエラー訂正のための情報と当該データが書き込み済みであることを示すステータス情報とをデータ管理情報として冗長領域に書き込むページ書き込み実行部と、各セグメントの先頭ページの冗長領域中のステータス情報を二分探索しながら読み出して最終有効セグメントを仮特定する二分探索実行部と、この二分探索実行部により仮特定された最終有効セグメントに属する全ページと当該仮特定された最終有効セグメントに隣接するセグメントに属する全ページとから各データ領域中のデータ及び各冗長領域中のデータ管理情報を読み出し、それぞれのセグメントにおける訂正不能エラーの有無とデータ領域への書き込みの有無とに関するチェックの結果に応じて最終有効セグメントの特定とページ書き込み実行部の動作途中の電源オフに起因したエラーセグメントの有無判定とを行う最終有効データ特定実行部とを備えることとする。
本発明によれば、ページ単位の書き込みを採用するフラッシュメモリの場合には最終有効ページの特定と電断に起因したエラーページの有無判定とを、またセグメント単位の書き込みを採用するフラッシュメモリの場合には最終有効セグメントの特定と電断に起因したエラーセグメントの有無判定とをいずれも高速かつ正確に実施できる。
図１は、本発明に係るメモリコントローラとフラッシュメモリとを搭載したメモリカードを含むシステムの構成例を示すブロック図である。 図２は、図１中のフラッシュメモリの内部構成例を示す概念図である。 図３は、図２の構成を採用した場合の図１中の二分探索実行部の動作を示すフローチャート図である。 図４は、図２の構成を採用した場合の図１中の最終有効データ特定実行部の動作を示すフローチャート図である。 図５は、図３の変形例に係るフローチャート図である。 図６は、図１中のフラッシュメモリの他の内部構成例を示す概念図である。 図７は、図６の構成を採用した場合の図１中の二分探索実行部の動作を示すフローチャート図である。 図８は、図６の構成を採用した場合の図１中の最終有効データ特定実行部の動作を示すフローチャート図である。
符号の説明
１０１ メモリカード
１０２ ホスト
１０３ メモリコントローラ
１０４ フラッシュメモリ
１０５ 入出力部
１０６ ＲＡＭ制御部
１０７ 転送ＲＡＭ
１０８ テーブルＲＡＭ
１０９ ＣＰＵ
１１０ フラッシュ制御部
１１１ ＥＣＣ回路
１１２ ブロック消去実行部
１１３ ページ書き込み実行部
１１４ 二分探索実行部
１１５ 最終有効データ特定実行部
２０１ 物理ブロック
２０２ データ領域
２０３ 冗長領域
６０１ 物理ユニット
以下、本発明の実施の形態について、添付図面を参照して説明する。
図１は、本発明に係るメモリコントローラとフラッシュメモリとを搭載したメモリカードを含むシステムの構成例を示している。図１のシステムは、不揮発性記憶装置の１つであるメモリカード１０１と、このメモリカード１０１へのアクセスを要求するホスト１０２とを備えた不揮発性記憶システムである。ホスト１０２は、携帯電話機、デジタルスチルカメラ、パーソナルコンピュータ、携帯デジタル音楽プレーヤ等である。ホスト１０２の記憶メディアとして使われるものであれば、メモリカード１０１のようなカード形態の不揮発性記憶装置に限らない。
ここでは、ホスト１０２がメモリカード１０１の挿入スロットを持つ携帯電話機であるものとする。メモリカード１０１はホスト１０２に設けられたスロットに装着されることにより、ホスト１０２と通信を行う。メモリカード１０１とホスト１０２との通信は、ホスト１０２をマスタとし、メモリカード１０１をスレーブとするマスタスレーブ方式の通信である。
メモリカード１０１は、メモリコントローラ１０３と、このメモリコントローラ１０３によりアクセスが制御されるフラッシュメモリ１０４とを有する。フラッシュメモリ１０４は、例えば前述の順次書き込み制約を持つＮＡＮＤ型のフラッシュメモリであって、１つのメモリセルが０、１の２つの値のいずれかを持つ２値フラッシュメモリであっても、また１つのメモリセルが００、０１、１０、１１の４つの値のいずれかを持つ多値フラッシュメモリであってもよい。メモリコントローラ１０３とフラッシュメモリ１０４とは、各々別個のＬＳＩチップとして構成されても、また１個に統合されたＬＳＩチップとして構成されてもよい。
メモリコントローラ１０３は、入出力部１０５と、ＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）制御部１０６と、転送ＲＡＭ１０７と、テーブルＲＡＭ１０８と、ＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）１０９と、フラッシュ制御部１１０と、ＥＣＣ（ｅｒｒｏｒ ｃｏｒｒｅｃｔｉｎｇ ｃｏｄｅ：エラー訂正符号）回路１１１とを有する。
入出力部１０５は、ホスト１０２から送られてきたコマンド信号やデータ信号を受信し、またホスト１０２に対してレスポンス信号やデータ信号を送信する。ホスト１０２からデータ信号を受信した場合には、このデータ信号を一時記憶させるべく転送ＲＡＭ１０７に転送し、かつＣＰＵ１０９に割り込み信号を出力する。ホスト１０２へデータを送信する場合には、転送ＲＡＭ１０７のデータをホスト１０２へ出力する。
ＲＡＭ制御部１０６は、ＣＰＵ１０９の設定に従い、アクセス可能なＲＡＭの設定を転送ＲＡＭ１０７とテーブルＲＡＭ１０８とで切り換える。ＲＡＭ制御部１０６の設定に応じて、ＣＰＵ１０９及びフラッシュ制御部１１０は、転送ＲＡＭ１０７及びテーブルＲＡＭ１０８のいずれにもアクセスすることができる。また入出力部１０５は、転送ＲＡＭ１０７にアクセスすることができる。
転送ＲＡＭ１０７は、ホスト１０２から転送されたデータや、フラッシュ制御部１１０がフラッシュメモリ１０４から読み出したデータを一時記憶する。一方、テーブルＲＡＭ１０８は、フラッシュメモリ１０４の書き込み情報を記憶する。書き込み情報とは、物理ブロックの使用状況（書き込み有りブロックか未使用ブロックか）、論理アドレスと物理アドレスとの対応関係を示すアドレス変換テーブル、書き込み途中の物理ブロックの最終有効ページのアドレス等の情報をいう。これらのテーブルＲＡＭ１０８の情報は、メモリカード１０１の電源投入後のデータのリード／ライトを行う前の初期化期間中にフラッシュ制御部１１０がフラッシュメモリ１０４にアクセスして作成され、初期化後にホスト１０２からのデータを受信したり、あるいは消去命令を受信したりした時に更新される。なお、物理ブロックが未使用ブロックか否かの情報は、例えば物理ブロックの先頭ページを読み出して書き込み有り／無しを判定すれば、簡単に作成することができる。
ＣＰＵ１０９は、ＲＡＭ制御部１０６を経由して転送ＲＡＭ１０７及びテーブルＲＡＭ１０８のデータをリード／ライトする。ホスト１０２から一定期間コマンド信号やデータ信号を受信しない場合には、ＣＰＵ１０９内の割り込み制御部以外のブロックが動作を停止し、入出力部１０５からの割り込み信号により動作を再開する省電力機能をサポートしている。ＣＰＵ１０９がフラッシュメモリ１０４にアクセスする場合には、フラッシュ制御部１１０に所定の動作命令を送って当該アクセスを実現する。動作命令には、物理ブロックの消去命令、物理ブロック内のページへの書き込み命令、冗長領域を二分探索しながら読み出す命令、ページ全領域の読み出しを行って最終有効ページの特定と電断発生有無の判定とを実行する命令等がある。
フラッシュ制御部１１０は、ブロック消去実行部１１２と、ページ書き込み実行部１１３と、二分探索実行部１１４と、最終有効データ特定実行部１１５とを有する。ＣＰＵ１０９から命令を受信し、各実行部１１２〜１１５が動作することにより、フラッシュメモリ１０４に対してリード／ライト／消去等のアクセスを行う。ブロック消去実行部１１２は、フラッシュメモリ１０４の指定された物理ブロックのデータを消去する。ページ書き込み実行部１１３は、転送ＲＡＭ１０７のデータを読み出し、エラー訂正のためのシンドロームを追加して、物理ブロックの所定のページに書き込む。このとき、書き込みページの冗長領域にエラー訂正のためのシンドロームを書き込むとともに、同冗長領域中の書き込みステータス情報に該当するビットに書き込み済みのマーク“Ｌｏｗ”を入れる。二分探索実行部１１４は、初期化時のテーブルＲＡＭ１０８のデータ作成時において、対象物理ブロックの冗長領域を二分探索しながら読み出し、最終有効ページを仮特定する（詳細は後述する）。なお、二分探索実行部１１４は冗長領域中の書き込みステータス情報のみを読み出してもよい。最終有効データ特定実行部１１５は、物理ブロックの所定のページの全領域の内容を読み出し、ＥＣＣ回路１１１を経由させた後、データを転送ＲＡＭ１０７に格納する。そして、訂正不能エラーの発生有無から、最終有効ページの特定と電断発生有無の判定とを行う（詳細は後述する）。
ＥＣＣ回路１１１は、フラッシュメモリ１０４への書き込みデータに対しては、エラー訂正のためのシンドロームを生成する。一方、フラッシュメモリ１０４からの読み出しデータに対してはエラーの検出及び訂正を行い、訂正不能エラーを検出した場合には訂正不能エラー信号を返す。あるページのデータを読み出した時にＥＣＣ回路１１１にて訂正不能エラーを検出すれば、当該ページが電断発生のエラーページであることが判明する。
図２は、図１中のフラッシュメモリ１０４の内部構成例を示している。図１中のフラッシュメモリ１０４は複数の物理ブロックからなるものであるが、図２には１つの物理ブロック２０１のみが説明のために示されている。図２に示した物理ブロック２０１は、ページ０からページ３１までの３２物理ページで構成される。各ページは、例えば、５１２バイトのデータ領域（ＤＡ）２０２と、１６バイトの冗長領域（ＲＡ）２０３とで構成される。データ領域２０２は、主にホスト１０２から転送されたデータの記憶に使用される。冗長領域２０３は、ＥＣＣシンドローム、ページオフセット、書き込み済みを示すステータス情報等のデータ管理情報の記憶に使用される。
図２の物理ブロック２０１は、必ず先頭ページから順にデータを書き込むことが要求されるものである。図２中のハッチングは、ページ０からページ２０までがデータ書き込み済みであることを示している。なお、各々のページに対して２度書き（例えばデータ領域２０２に書き込んだ後に、別のタイミングで冗長領域２０３に書き込むといった書き込み方法）は行わないものとする。
図３は、図２の構成を採用した場合の図１中の二分探索実行部１１４の動作を示している。ここでは、最終有効ページを検索する物理ブロック２０１は少なくともページ０への書き込みが必ずあるものとする。
図３によれば、まずはステップ３０１で読み出し回数を表す変数ｎの値を１に設定し、ステップ３０２において読み出しページアドレスを表す変数Ｍの値を「（物理ブロック２０１の全ページ数）／２」で決定する。次にステップ３０３でページＭの冗長領域２０３を読み出す。このようにして読み出したページＭの冗長領域２０３に格納されたデータ管理情報中の書き込みステータス情報をもとに、書き込み有り／無しの判定を行うことができる。書き込みステータス情報が“Ｌｏｗ”のビットであれば書き込み有りであり、“Ｈｉｇｈ”であれば書き込み無しである。
次にステップ３０４で変数ｎを１だけインクリメントし、ステップ３０５で「（物理ブロック２０１の全ページ数）≧２ｎ」かどうかを判定する。このステップ３０５は、ステップ３０３から後述のステップ３０７又はステップ３０８までのループ動作の終了条件にあたる。
ステップ３０５で「Ｙｅｓ」の場合には、ステップ３０６に進む。ステップ３０６においてステップ３０３で読み出したステータス情報が書き込み有りを表す場合にはステップ３０７に進む。ステップ３０７では、変数Ｍを「（物理ブロック２０１の全ページ数）／２ｎ」だけ増加させる。一方、ステップ３０６においてステップ３０３で読み出したステータス情報が書き込み無しを表す場合にはステップ３０８に進む。ステップ３０８では、変数Ｍを「（物理ブロック２０１の全ページ数）／２ｎ」だけ減少させる。ステップ３０７又はステップ３０８の次は、ステップ３０３に戻って再度処理を実行する。
ステップ３０５で「Ｎｏ」の場合にはステップ３０９に進む。ステップ３０９において、ステップ３０３で読み出したステータス情報が書き込み有りを表す場合にはステップ３１０に進む。ステップ３１０では、ページＭが最終有効ページであると仮特定する。一方、ステップ３０９において、ステップ３０３で読み出したステータス情報が書き込み無しを表す場合にはステップ３１１に進む。ステップ３１１では、ページ（Ｍ−１）が最終有効ページであると仮特定する。
図２に示した物理ブロック２０１の例では、（１）ページ１６、（２）ページ２４、（３）ページ２０、（４）ページ２２、（５）ページ２１の順に各ページの冗長領域２０３が読み出され、ページ２０が最終有効ページであると仮特定される。
図４は、図２の構成を採用した場合の図１中の最終有効データ特定実行部１１５の動作を示している。なお、二分探索実行部１１４による最終有効ページの仮特定が既に終わっているものとする。
図４によれば、まずステップ４０１において、二分探索実行部１１４が仮特定した最終有効ページをページＮとする。次にステップ４０２において、ページＮの全領域（データ領域２０２及び冗長領域２０３）の内容を読み出して、ＥＣＣ回路１１１を経由後、転送ＲＡＭ１０７に一時記憶させる。次に、ステップ４０３でページＮの訂正不能エラーの有無を判定する。ページＮの訂正不能エラー無しの場合にはステップ４０４に進む。ステップ４０４ではページ（Ｎ＋１）の全領域を読み出す。これは、ページ（Ｎ＋１）がエラーページであるか否かを判断するために実行する。ステップ４０５ではページ（Ｎ＋１）のデータ領域２０２が消去済み（書き込み無し）か否かを判定する。ページ（Ｎ＋１）が消去済みの場合にはステップ４０６に進む。このケースは当該物理ブロック２０１に電断発生に起因したエラーページが無いケースである。ステップ４０６では、ページＮを最終有効ページであると特定し、かつ当該物理ブロック２０１に電断発生無しと判定する。
ステップ４０５でページ（Ｎ＋１）のデータ領域２０２への書き込み有りの場合にはステップ４０７に進む。ページ（Ｎ＋１）は冗長領域２０３が消去済みであるのに対してデータ領域２０２への書き込みがあるので、電断による異常状態と判定することができる。ステップ４０７でページＮを最終有効ページであると特定し、かつページ（Ｎ＋１）の書き込み中の電断発生有りと判定する。
ステップ４０３でページＮの訂正不能エラー有りの場合にはステップ４０８へ進む。ページＮは冗長領域２０３が消去済みであるのに対してデータ領域２０２への書き込みがあるので、電断による異常状態と判定することができる。ただし、ページ（Ｎ−１）にも訂正不能エラーが存在するか否かを判定する必要がある。そこで、ステップ４０８ではページ（Ｎ−１）の全領域を読み出す。次にステップ４０９でページ（Ｎ−１）の訂正不能エラー無しの場合にはステップ４１０に進む。ステップ４１０では、ページ（Ｎ−１）を最終有効ページであると特定し、かつページＮの書き込み中の電断発生有りと判定する。
ステップ４０９でページ（Ｎ−１）の訂正不能エラー有りの場合にはステップ４１１に進む。これは、ページＮ及びページ（Ｎ−１）の両ページにおいて訂正不能エラーが発生したケースである。このケースは電断１回では生じない異常状態のため、当該物理ブロック２０１には有効なページが全く無いものとして処理を終了する。
図２に示した物理ブロック２０１には電断発生に起因したエラーページが全く無いものとすると、ページ２０が最終有効ページであると仮特定された後、（ｉ）ページ２０、（ｉｉ）ページ２１の順に各々の全領域（データ領域２０２及び冗長領域２０３）が読み出され、ページ２０が最終有効ページであると特定され、かつ当該物理ブロック２０１に電断発生無しと判定される。
なお、最終有効ページが特定できた後は、ＣＰＵ１０９がテーブルＲＡＭ１０８の情報を更新する。ただし、電断が発生したページ以降に書き込みを行うと、データ化けの可能性があり、またデータの書き込み管理が正しくできない。したがって、電断による訂正不能エラーが発見された場合には、有効なデータを消去済みの他の物理ブロックにコピーした後に、テーブルＲＡＭ１０８の情報を更新する。
図５は、図３の変形例に係る二分探索実行部１１４の動作を示している。図５によれば、まずはステップ５０１で物理ブロック２０１の先頭ページ（ページ０）の冗長領域２０３を読み出す。次にステップ５０２で、ステップ５０１で読み出したステータス情報をもとに、ページ０が消去済み（書き込み無し）かどうかを判定する。ステップ５０２で消去済みと判定された場合には、ステップ５０３に進み、ページ０が最終有効ページであると仮特定して終了する。このようにしてページ０が最終有効ページであると早期に仮特定した後は、最終有効データ特定実行部１１５が図４に示すフローチャートどおりの動作をする。また、ステップ５０２で書き込み有りと判定された場合には、二分探索実行部１１４が図３のステップ３０１以下の動作をする。
図５の処理によれば、物理ブロック２０１の状態として書き込み途中又は消去済みのどちらの可能性もあり、かつ消去済みの可能性が比較的高い場合においても、最終有効ページの特定と電断に起因したエラーページの有無判定とを高速かつ正確に実施することができる。
図６は、図１中のフラッシュメモリ１０４の他の内部構成例を示している。図６に示した例では、４つの物理ブロックＡ，Ｂ，Ｃ，Ｄが１つの物理ユニット６０１を構成する。しかも、４つの物理ブロックＡ，Ｂ，Ｃ，Ｄの各々の８ページからなるセグメントを単位として書き込みが実行されるようになっている。４つの物理ブロックＡ，Ｂ，Ｃ，Ｄは、各々１２８ページで構成される。つまり、図６の物理ユニット６０１は、セグメント０からセグメント１５までの１６セグメントで構成される。各ページは、図２の場合と同様にデータ領域（ＤＡ）と、冗長領域（ＲＡ）とで構成される。
図６の物理ユニット６０１は、必ず先頭セグメントから順にデータを書き込むことが要求されるものである。図６中のハッチングは、セグメント０からセグメント９までがデータ書き込み済みであることを示している。
図１中のページ書き込み実行部１１３は、次のように動作する。すなわち、物理ユニット６０１に対する書き込みは、ホスト１０２からの転送バイト数にかかわらず、必ず８ページからなるセグメント単位で行う。各セグメントの書き込みステータス情報は、当該セグメント中の少なくとも先頭ページの冗長領域に記憶される。
具体的には、ホスト１０２からデータが転送されてきた場合、まず物理ブロックＡのページ０にデータを書き込む。その後は物理ブロックＢのページ０、物理ブロックＣのページ０、物理ブロックＤのページ０の順にデータを書き込む。各物理ブロックのページ０が書き込み済みになったら、次は物理ブロックＡのページ１に書き込みを行い、その後は物理ブロックＢのページ１、物理ブロックＣのページ１、物理ブロックＤのページ１の順にデータを書き込む。もし物理ブロックＢのページ１にデータを書き込んだ後にホスト１０２からの転送データが停止した場合には、残りのページに全ビットが“１”のデータや、元データをコピーして書き込む。
次に、図６の物理ユニット６０１における最終有効セグメントの特定と、電断に起因したエラーセグメントの有無判定とを説明する。ここに、最終有効セグメントとは、当該物理ユニット６０１内で最後に書かれた、書き込み有りかつ訂正不能エラー無しのセグメントをいう。
図７は、図６の構成を採用した場合の図１中の二分探索実行部１１４の動作を示している。ここでは、最終有効セグメントを検索する物理ユニット６０１は少なくともセグメント０への書き込みが必ずあるものとする。
図７によれば、まずはステップ７０１で読み出し回数を表す変数ｎの値を１に設定し、ステップ７０２において読み出しセグメントアドレスを表す変数Ｌの値を「（物理ユニット６０１の全セグメント数）／２」で決定する。次にステップ７０３でセグメントＬの先頭ページの冗長領域を読み出す。このようにして読み出したセグメントＬの先頭ページの冗長領域に格納されたデータ管理情報中の書き込みステータス情報をもとに、書き込み有り／無しの判定を行うことができる。書き込みステータス情報が“Ｌｏｗ”のビットであれば書き込み有りであり、“Ｈｉｇｈ”であれば書き込み無しである。
次にステップ７０４で変数ｎを１だけインクリメントし、ステップ７０５で「（物理ユニット６０１の全セグメント数）≧２ｎ」かどうかを判定する。このステップ７０５は、ステップ７０３から後述のステップ７０７又はステップ７０８までのループ動作の終了条件にあたる。
ステップ７０５で「Ｙｅｓ」の場合には、ステップ７０６に進む。ステップ７０６においてステップ７０３で読み出したステータス情報が書き込み有りを表す場合にはステップ７０７に進む。ステップ７０７では、変数Ｌを「（物理ユニット６０１の全セグメント数）／２ｎ」だけ増加させる。一方、ステップ７０６においてステップ７０３で読み出したステータス情報が書き込み無しを表す場合にはステップ７０８に進む。ステップ７０８では、変数Ｌを「（物理ユニット６０１の全セグメント数）／２ｎ」だけ減少させる。ステップ７０７又はステップ７０８の次は、ステップ７０３に戻って再度処理を実行する。
ステップ７０５で「Ｎｏ」の場合にはステップ７０９に進む。ステップ７０９において、ステップ７０３で読み出したステータス情報が書き込み有りを表す場合にはステップ７１０に進む。ステップ７１０では、セグメントＬが最終有効セグメントであると仮特定する。一方、ステップ７０９において、ステップ７０３で読み出したステータス情報が書き込み無しを表す場合にはステップ７１１に進む。ステップ７１１では、セグメント（Ｌ−１）が最終有効セグメントであると仮特定する。
図６に示した物理ユニット６０１の例では、（１）セグメント８、（２）セグメント１２、（３）セグメント１０、（４）セグメント９の順に各セグメントの先頭ページの冗長領域が読み出され、セグメント９が最終有効セグメントであると仮特定される。
図８は、図６の構成を採用した場合の図１中の最終有効データ特定実行部１１５の動作を示している。なお、二分探索実行部１１４による最終有効セグメントの仮特定が既に終わっているものとする。
図８によれば、まずステップ８０１において、二分探索実行部１１４が仮特定した最終有効セグメントをセグメントＮとする。次にステップ８０２において、セグメントＮの全ページの全領域（データ領域及び冗長領域）の内容を順に読み出して、ＥＣＣ回路１１１を経由後、転送ＲＡＭ１０７に一時記憶させる。次に、ステップ８０３でセグメントＮの訂正不能エラーの有無を判定する。セグメントＮの全ページにおいて訂正不能エラー無しの場合にはステップ８０４に進む。ステップ８０４ではセグメント（Ｎ＋１）の全ページの全領域を読み出す。これは、セグメント（Ｎ＋１）がエラーセグメントであるか否かを判断するために実行する。ステップ８０５ではセグメント（Ｎ＋１）の全ページのデータ領域が消去済み（書き込み無し）か否かを判定する。セグメント（Ｎ＋１）が消去済みの場合にはステップ８０６に進む。このケースは当該物理ユニット６０１に電断発生に起因したエラーセグメントが無いケースである。ステップ８０６では、セグメントＮを最終有効セグメントであると特定し、かつ当該物理ユニット６０１に電断発生無しと判定する。
ステップ８０５でセグメント（Ｎ＋１）のデータ領域への書き込み有りの場合にはステップ８０７に進む。セグメント（Ｎ＋１）は冗長領域が消去済みであるのに対してデータ領域への書き込みがあるので、電断による異常状態と判定することができる。ステップ８０７でセグメントＮを最終有効セグメントであると特定し、かつセグメント（Ｎ＋１）の書き込み中の電断発生有りと判定する。
ステップ８０３でセグメントＮの訂正不能エラー有りの場合にはステップ８０８へ進む。セグメントＮは冗長領域が消去済みであるのに対してデータ領域への書き込みがあるので、電断による異常状態と判定することができる。ただし、セグメント（Ｎ−１）にも訂正不能エラーが存在するか否かを判定する必要がある。そこで、ステップ８０８ではセグメント（Ｎ−１）の全ページの全領域を読み出す。次にステップ８０９でセグメント（Ｎ−１）の訂正不能エラー無しの場合にはステップ８１０に進む。ステップ８１０では、セグメント（Ｎ−１）を最終有効セグメントであると特定し、かつセグメントＮの書き込み中の電断発生有りと判定する。
ステップ８０９でセグメント（Ｎ−１）の訂正不能エラー発生有りの場合にはステップ８１１に進む。これは、セグメントＮ及びセグメント（Ｎ−１）の両セグメントにおいて訂正不能エラーが発生したケースである。このケースは電断１回では生じない異常状態のため、当該物理ユニット６０１には有効なセグメントが全く無いものとして処理を終了する。
図６に示した物理ユニット６０１には電断発生に起因したエラーセグメントが全く無いものとすると、セグメント９が最終有効セグメントであると仮特定された後、（ｉ）セグメント９、（ｉｉ）セグメント１０の順に各々の全ページの全領域（データ領域及び冗長領域）が読み出され、セグメント９が最終有効セグメントであると特定され、かつ当該物理ユニット６０１に電断発生無しと判定される。
なお、最終有効セグメントが特定できた後は、ＣＰＵ１０９がテーブルＲＡＭ１０８の情報を更新する。ただし、電断が発生したセグメント以降に書き込みを行うと、データ化けの可能性があり、またデータの書き込み管理が正しくできない。したがって、電断による訂正不能エラーが発見された場合には、有効なデータを消去済みの他の物理ユニットにコピーした後に、テーブルＲＡＭ１０８の情報を更新する。
以上説明してきたとおり、本発明に係るメモリコントローラは、最終有効ページ又は最終有効セグメントの特定と電断に起因したエラーページ又はエラーセグメントの有無判定とを高速かつ正確に実施でき、順次書き込み制約を持つフラッシュメモリへのアクセス制御技術として有用である。
本発明は、不揮発性半導体メモリのアクセス制御技術に関し、特に順次書き込み制約を持つフラッシュメモリへのアクセスを制御するためのメモリコントローラに関するものである。
不揮発性半導体メモリが市場規模を拡大している。フラッシュメモリは、フローティングゲートトランジスタを利用してデータの不揮発性を実現した半導体メモリである。
ある従来技術に係るフラッシュメモリでは、複数ページからなる物理ブロック単位で消去が行われ、かつデータの読み出し（リード）及び書き込み（ライト）がページ単位で行われる。しかも、ランダムなページ書き込み要求を受信しても、物理ブロックの消去済みの全ページのうち先頭ページから順にデータが書き込まれるように制御される。このようなフラッシュメモリへの順次書き込み制約付きアクセスは、論理（仮想）ページから物理ページへのマッピングに従って制御される。各ページは、データを格納するデータ領域と、データ管理情報を格納する冗長領域とを有する。各ページの冗長領域には、そのページのデータ領域に書き込まれたデータに対応する論理ページ番号（アドレス）がデータ管理情報として格納される（特許文献１参照）。
他の従来技術によれば、順次書き込み制約を持つフラッシュメモリの１つの物理ブロック内のページの書き換え又は追記が要求されたとき、新たなページデータを消去済みの新物理ブロックの先頭ページから順に書き込んだ後、元の物理ブロックの非更新ページのデータを新物理ブロックの残りのページへ転送する。論理ページ番号と物理ページ番号との差であるページオフセットは、フラッシュメモリの冗長領域に格納される。各ページの冗長領域中のデータ管理情報は、その所属する物理ページに対応する論理アドレスと、そのページが空きページか否かを示すフラグと、そのページに書き込まれたデータの有効／無効を示すフラグと、そのデータのエラー検出のための情報とを含む。論理ブロックアドレスと物理ブロックアドレスとの対応関係は、アドレス変換テーブルにより管理される（特許文献２参照）。
国際公開第２００３／０３０１８０号パンフレット 国際公開第２００４／０２１１９１号パンフレット
フラッシュメモリにデータを書き込んでいる（プログラムしている）最中に電源オフ（電断）が発生した場合、書き込み途中のページのデータが破壊される。順次書き込み制約を持つフラッシュメモリのアクセス管理には、電断に起因したエラーページの有無に関する情報とともに、物理ブロックの最終有効ページのアドレスが必要である。最終有効ページとは、当該物理ブロック内で最後に書かれた、書き込み有りかつ訂正不能エラー無しのページをいう。
物理ブロックの最終有効ページのアドレスを取得し、かつ訂正不能エラーの有無を判定するには、当該物理ブロック内を探索する必要がある。この場合に先頭ページから順に１ページ毎にデータ領域と冗長領域とを読み出して調べることとすると、探索に長い時間を要してしまう。１つの物理ブロックを構成するページの数が増えつつある昨今では、探索の長時間化が顕著になってきている。
本発明の目的は、順次書き込み制約を持つフラッシュメモリへのアクセスを制御するためのメモリコントローラにおいて、最終有効ページの特定と電断に起因したエラーページの有無判定とを高速かつ正確に実施できるようにすることにある。
上記目的を達成するため、本発明では、各ページの冗長領域を二分探索（binary search）することで最終有効ページを仮特定したうえ、当該仮特定された最終有効ページとその隣接ページとの全領域（データ領域及び冗長領域）の内容を調べることで、最終有効ページの特定と電断に起因したエラーページの有無判定とを実現することとした。
具体的に説明すると、本発明は、複数のページからなる物理ブロックを有しかつ各ページがデータを格納するデータ領域とデータ管理情報を格納する冗長領域とを有するフラッシュメモリへのアクセスを制御するためのメモリコントローラにおいて、物理ブロックの消去済みの全ページのうち先頭ページから順にデータ領域にデータを書き込み、かつ当該データのエラー訂正のための情報と当該データが書き込み済みであることを示すステータス情報とをデータ管理情報として冗長領域に書き込むページ書き込み実行部と、各ページの冗長領域中のステータス情報を二分探索しながら読み出して最終有効ページを仮特定する二分探索実行部と、この二分探索実行部により仮特定された最終有効ページと当該仮特定された最終有効ページに隣接するページとから各データ領域中のデータ及び各冗長領域中のデータ管理情報を読み出し、それぞれのページにおける訂正不能エラーの有無とデータ領域への書き込みの有無とに関するチェックの結果に応じて最終有効ページの特定とページ書き込み実行部の動作途中の電源オフに起因したエラーページの有無判定とを行う最終有効データ特定実行部とを備えた構成を採用したものである。
複数の物理ブロックからなる物理ユニットを有しかつこれら複数の物理ブロックの各々の所定数のページからなるセグメントを書き込み単位とするフラッシュメモリの場合には、物理ユニットの消去済みの全セグメントのうち先頭セグメントから順にデータ領域にデータを書き込み、かつ当該データのエラー訂正のための情報と当該データが書き込み済みであることを示すステータス情報とをデータ管理情報として冗長領域に書き込むページ書き込み実行部と、各セグメントの先頭ページの冗長領域中のステータス情報を二分探索しながら読み出して最終有効セグメントを仮特定する二分探索実行部と、この二分探索実行部により仮特定された最終有効セグメントに属する全ページと当該仮特定された最終有効セグメントに隣接するセグメントに属する全ページとから各データ領域中のデータ及び各冗長領域中のデータ管理情報を読み出し、それぞれのセグメントにおける訂正不能エラーの有無とデータ領域への書き込みの有無とに関するチェックの結果に応じて最終有効セグメントの特定とページ書き込み実行部の動作途中の電源オフに起因したエラーセグメントの有無判定とを行う最終有効データ特定実行部とを備えることとする。
本発明によれば、ページ単位の書き込みを採用するフラッシュメモリの場合には最終有効ページの特定と電断に起因したエラーページの有無判定とを、またセグメント単位の書き込みを採用するフラッシュメモリの場合には最終有効セグメントの特定と電断に起因したエラーセグメントの有無判定とをいずれも高速かつ正確に実施できる。
以下、本発明の実施の形態について、添付図面を参照して説明する。
図１は、本発明に係るメモリコントローラとフラッシュメモリとを搭載したメモリカードを含むシステムの構成例を示している。図１のシステムは、不揮発性記憶装置の１つであるメモリカード１０１と、このメモリカード１０１へのアクセスを要求するホスト１０２とを備えた不揮発性記憶システムである。ホスト１０２は、携帯電話機、デジタルスチルカメラ、パーソナルコンピュータ、携帯デジタル音楽プレーヤ等である。ホスト１０２の記憶メディアとして使われるものであれば、メモリカード１０１のようなカード形態の不揮発性記憶装置に限らない。
ここでは、ホスト１０２がメモリカード１０１の挿入スロットを持つ携帯電話機であるものとする。メモリカード１０１はホスト１０２に設けられたスロットに装着されることにより、ホスト１０２と通信を行う。メモリカード１０１とホスト１０２との通信は、ホスト１０２をマスタとし、メモリカード１０１をスレーブとするマスタスレーブ方式の通信である。
メモリカード１０１は、メモリコントローラ１０３と、このメモリコントローラ１０３によりアクセスが制御されるフラッシュメモリ１０４とを有する。フラッシュメモリ１０４は、例えば前述の順次書き込み制約を持つＮＡＮＤ型のフラッシュメモリであって、１つのメモリセルが０、１の２つの値のいずれかを持つ２値フラッシュメモリであっても、また１つのメモリセルが００、０１、１０、１１の４つの値のいずれかを持つ多値フラッシュメモリであってもよい。メモリコントローラ１０３とフラッシュメモリ１０４とは、各々別個のＬＳＩチップとして構成されても、また１個に統合されたＬＳＩチップとして構成されてもよい。
メモリコントローラ１０３は、入出力部１０５と、ＲＡＭ（random access memory）制御部１０６と、転送ＲＡＭ１０７と、テーブルＲＡＭ１０８と、ＣＰＵ（central processing unit）１０９と、フラッシュ制御部１１０と、ＥＣＣ（error correcting code：エラー訂正符号）回路１１１とを有する。
入出力部１０５は、ホスト１０２から送られてきたコマンド信号やデータ信号を受信し、またホスト１０２に対してレスポンス信号やデータ信号を送信する。ホスト１０２からデータ信号を受信した場合には、このデータ信号を一時記憶させるべく転送ＲＡＭ１０７に転送し、かつＣＰＵ１０９に割り込み信号を出力する。ホスト１０２へデータを送信する場合には、転送ＲＡＭ１０７のデータをホスト１０２へ出力する。
ＲＡＭ制御部１０６は、ＣＰＵ１０９の設定に従い、アクセス可能なＲＡＭの設定を転送ＲＡＭ１０７とテーブルＲＡＭ１０８とで切り換える。ＲＡＭ制御部１０６の設定に応じて、ＣＰＵ１０９及びフラッシュ制御部１１０は、転送ＲＡＭ１０７及びテーブルＲＡＭ１０８のいずれにもアクセスすることができる。また入出力部１０５は、転送ＲＡＭ１０７にアクセスすることができる。
転送ＲＡＭ１０７は、ホスト１０２から転送されたデータや、フラッシュ制御部１１０がフラッシュメモリ１０４から読み出したデータを一時記憶する。一方、テーブルＲＡＭ１０８は、フラッシュメモリ１０４の書き込み情報を記憶する。書き込み情報とは、物理ブロックの使用状況（書き込み有りブロックか未使用ブロックか）、論理アドレスと物理アドレスとの対応関係を示すアドレス変換テーブル、書き込み途中の物理ブロックの最終有効ページのアドレス等の情報をいう。これらのテーブルＲＡＭ１０８の情報は、メモリカード１０１の電源投入後のデータのリード／ライトを行う前の初期化期間中にフラッシュ制御部１１０がフラッシュメモリ１０４にアクセスして作成され、初期化後にホスト１０２からのデータを受信したり、あるいは消去命令を受信したりした時に更新される。なお、物理ブロックが未使用ブロックか否かの情報は、例えば物理ブロックの先頭ページを読み出して書き込み有り／無しを判定すれば、簡単に作成することができる。
ＣＰＵ１０９は、ＲＡＭ制御部１０６を経由して転送ＲＡＭ１０７及びテーブルＲＡＭ１０８のデータをリード／ライトする。ホスト１０２から一定期間コマンド信号やデータ信号を受信しない場合には、ＣＰＵ１０９内の割り込み制御部以外のブロックが動作を停止し、入出力部１０５からの割り込み信号により動作を再開する省電力機能をサポートしている。ＣＰＵ１０９がフラッシュメモリ１０４にアクセスする場合には、フラッシュ制御部１１０に所定の動作命令を送って当該アクセスを実現する。動作命令には、物理ブロックの消去命令、物理ブロック内のページへの書き込み命令、冗長領域を二分探索しながら読み出す命令、ページ全領域の読み出しを行って最終有効ページの特定と電断発生有無の判定とを実行する命令等がある。
フラッシュ制御部１１０は、ブロック消去実行部１１２と、ページ書き込み実行部１１３と、二分探索実行部１１４と、最終有効データ特定実行部１１５とを有する。ＣＰＵ１０９から命令を受信し、各実行部１１２〜１１５が動作することにより、フラッシュメモリ１０４に対してリード／ライト／消去等のアクセスを行う。ブロック消去実行部１１２は、フラッシュメモリ１０４の指定された物理ブロックのデータを消去する。ページ書き込み実行部１１３は、転送ＲＡＭ１０７のデータを読み出し、エラー訂正のためのシンドロームを追加して、物理ブロックの所定のページに書き込む。このとき、書き込みページの冗長領域にエラー訂正のためのシンドロームを書き込むとともに、同冗長領域中の書き込みステータス情報に該当するビットに書き込み済みのマーク“Ｌｏｗ”を入れる。二分探索実行部１１４は、初期化時のテーブルＲＡＭ１０８のデータ作成時において、対象物理ブロックの冗長領域を二分探索しながら読み出し、最終有効ページを仮特定する（詳細は後述する）。なお、二分探索実行部１１４は冗長領域中の書き込みステータス情報のみを読み出してもよい。最終有効データ特定実行部１１５は、物理ブロックの所定のページの全領域の内容を読み出し、ＥＣＣ回路１１１を経由させた後、データを転送ＲＡＭ１０７に格納する。そして、訂正不能エラーの発生有無から、最終有効ページの特定と電断発生有無の判定とを行う（詳細は後述する）。
ＥＣＣ回路１１１は、フラッシュメモリ１０４への書き込みデータに対しては、エラー訂正のためのシンドロームを生成する。一方、フラッシュメモリ１０４からの読み出しデータに対してはエラーの検出及び訂正を行い、訂正不能エラーを検出した場合には訂正不能エラー信号を返す。あるページのデータを読み出した時にＥＣＣ回路１１１にて訂正不能エラーを検出すれば、当該ページが電断発生のエラーページであることが判明する。
図２は、図１中のフラッシュメモリ１０４の内部構成例を示している。図１中のフラッシュメモリ１０４は複数の物理ブロックからなるものであるが、図２には１つの物理ブロック２０１のみが説明のために示されている。図２に示した物理ブロック２０１は、ページ０からページ３１までの３２物理ページで構成される。各ページは、例えば、５１２バイトのデータ領域（ＤＡ）２０２と、１６バイトの冗長領域（ＲＡ）２０３とで構成される。データ領域２０２は、主にホスト１０２から転送されたデータの記憶に使用される。冗長領域２０３は、ＥＣＣシンドローム、ページオフセット、書き込み済みを示すステータス情報等のデータ管理情報の記憶に使用される。
図２の物理ブロック２０１は、必ず先頭ページから順にデータを書き込むことが要求されるものである。図２中のハッチングは、ページ０からページ２０までがデータ書き込み済みであることを示している。なお、各々のページに対して２度書き（例えばデータ領域２０２に書き込んだ後に、別のタイミングで冗長領域２０３に書き込むといった書き込み方法）は行わないものとする。
図３は、図２の構成を採用した場合の図１中の二分探索実行部１１４の動作を示している。ここでは、最終有効ページを検索する物理ブロック２０１は少なくともページ０への書き込みが必ずあるものとする。
図３によれば、まずはステップ３０１で読み出し回数を表す変数ｎの値を１に設定し、ステップ３０２において読み出しページアドレスを表す変数Ｍの値を「（物理ブロック２０１の全ページ数）／２」で決定する。次にステップ３０３でページＭの冗長領域２０３を読み出す。このようにして読み出したページＭの冗長領域２０３に格納されたデータ管理情報中の書き込みステータス情報をもとに、書き込み有り／無しの判定を行うことができる。書き込みステータス情報が“Ｌｏｗ”のビットであれば書き込み有りであり、“Ｈｉｇｈ”であれば書き込み無しである。
次にステップ３０４で変数ｎを１だけインクリメントし、ステップ３０５で「（物理ブロック２０１の全ページ数）≧２ｎ」かどうかを判定する。このステップ３０５は、ステップ３０３から後述のステップ３０７又はステップ３０８までのループ動作の終了条件にあたる。
ステップ３０５で「Ｙｅｓ」の場合には、ステップ３０６に進む。ステップ３０６においてステップ３０３で読み出したステータス情報が書き込み有りを表す場合にはステップ３０７に進む。ステップ３０７では、変数Ｍを「（物理ブロック２０１の全ページ数）／２ｎ」だけ増加させる。一方、ステップ３０６においてステップ３０３で読み出したステータス情報が書き込み無しを表す場合にはステップ３０８に進む。ステップ３０８では、変数Ｍを「（物理ブロック２０１の全ページ数）／２ｎ」だけ減少させる。ステップ３０７又はステップ３０８の次は、ステップ３０３に戻って再度処理を実行する。
ステップ３０５で「Ｎｏ」の場合にはステップ３０９に進む。ステップ３０９において、ステップ３０３で読み出したステータス情報が書き込み有りを表す場合にはステップ３１０に進む。ステップ３１０では、ページＭが最終有効ページであると仮特定する。一方、ステップ３０９において、ステップ３０３で読み出したステータス情報が書き込み無しを表す場合にはステップ３１１に進む。ステップ３１１では、ページ（Ｍ−１）が最終有効ページであると仮特定する。
図２に示した物理ブロック２０１の例では、（１）ページ１６、（２）ページ２４、（３）ページ２０、（４）ページ２２、（５）ページ２１の順に各ページの冗長領域２０３が読み出され、ページ２０が最終有効ページであると仮特定される。
図４は、図２の構成を採用した場合の図１中の最終有効データ特定実行部１１５の動作を示している。なお、二分探索実行部１１４による最終有効ページの仮特定が既に終わっているものとする。
図４によれば、まずステップ４０１において、二分探索実行部１１４が仮特定した最終有効ページをページＮとする。次にステップ４０２において、ページＮの全領域（データ領域２０２及び冗長領域２０３）の内容を読み出して、ＥＣＣ回路１１１を経由後、転送ＲＡＭ１０７に一時記憶させる。次に、ステップ４０３でページＮの訂正不能エラーの有無を判定する。ページＮの訂正不能エラー無しの場合にはステップ４０４に進む。ステップ４０４ではページ（Ｎ＋１）の全領域を読み出す。これは、ページ（Ｎ＋１）がエラーページであるか否かを判断するために実行する。ステップ４０５ではページ（Ｎ＋１）のデータ領域２０２が消去済み（書き込み無し）か否かを判定する。ページ（Ｎ＋１）が消去済みの場合にはステップ４０６に進む。このケースは当該物理ブロック２０１に電断発生に起因したエラーページが無いケースである。ステップ４０６では、ページＮを最終有効ページであると特定し、かつ当該物理ブロック２０１に電断発生無しと判定する。
ステップ４０５でページ（Ｎ＋１）のデータ領域２０２への書き込み有りの場合にはステップ４０７に進む。ページ（Ｎ＋１）は冗長領域２０３が消去済みであるのに対してデータ領域２０２への書き込みがあるので、電断による異常状態と判定することができる。ステップ４０７でページＮを最終有効ページであると特定し、かつページ（Ｎ＋１）の書き込み中の電断発生有りと判定する。
ステップ４０３でページＮの訂正不能エラー有りの場合にはステップ４０８へ進む。ページＮは冗長領域２０３が消去済みであるのに対してデータ領域２０２への書き込みがあるので、電断による異常状態と判定することができる。ただし、ページ（Ｎ−１）にも訂正不能エラーが存在するか否かを判定する必要がある。そこで、ステップ４０８ではページ（Ｎ−１）の全領域を読み出す。次にステップ４０９でページ（Ｎ−１）の訂正不能エラー無しの場合にはステップ４１０に進む。ステップ４１０では、ページ（Ｎ−１）を最終有効ページであると特定し、かつページＮの書き込み中の電断発生有りと判定する。
ステップ４０９でページ（Ｎ−１）の訂正不能エラー有りの場合にはステップ４１１に進む。これは、ページＮ及びページ（Ｎ−１）の両ページにおいて訂正不能エラーが発生したケースである。このケースは電断１回では生じない異常状態のため、当該物理ブロック２０１には有効なページが全く無いものとして処理を終了する。
図２に示した物理ブロック２０１には電断発生に起因したエラーページが全く無いものとすると、ページ２０が最終有効ページであると仮特定された後、（ｉ）ページ２０、（ii）ページ２１の順に各々の全領域（データ領域２０２及び冗長領域２０３）が読み出され、ページ２０が最終有効ページであると特定され、かつ当該物理ブロック２０１に電断発生無しと判定される。
なお、最終有効ページが特定できた後は、ＣＰＵ１０９がテーブルＲＡＭ１０８の情報を更新する。ただし、電断が発生したページ以降に書き込みを行うと、データ化けの可能性があり、またデータの書き込み管理が正しくできない。したがって、電断による訂正不能エラーが発見された場合には、有効なデータを消去済みの他の物理ブロックにコピーした後に、テーブルＲＡＭ１０８の情報を更新する。
図５は、図３の変形例に係る二分探索実行部１１４の動作を示している。図５によれば、まずはステップ５０１で物理ブロック２０１の先頭ページ（ページ０）の冗長領域２０３を読み出す。次にステップ５０２で、ステップ５０１で読み出したステータス情報をもとに、ページ０が消去済み（書き込み無し）かどうかを判定する。ステップ５０２で消去済みと判定された場合には、ステップ５０３に進み、ページ０が最終有効ページであると仮特定して終了する。このようにしてページ０が最終有効ページであると早期に仮特定した後は、最終有効データ特定実行部１１５が図４に示すフローチャートどおりの動作をする。また、ステップ５０２で書き込み有りと判定された場合には、二分探索実行部１１４が図３のステップ３０１以下の動作をする。
図５の処理によれば、物理ブロック２０１の状態として書き込み途中又は消去済みのどちらの可能性もあり、かつ消去済みの可能性が比較的高い場合においても、最終有効ページの特定と電断に起因したエラーページの有無判定とを高速かつ正確に実施することができる。
図６は、図１中のフラッシュメモリ１０４の他の内部構成例を示している。図６に示した例では、４つの物理ブロックＡ，Ｂ，Ｃ，Ｄが１つの物理ユニット６０１を構成する。しかも、４つの物理ブロックＡ，Ｂ，Ｃ，Ｄの各々の８ページからなるセグメントを単位として書き込みが実行されるようになっている。４つの物理ブロックＡ，Ｂ，Ｃ，Ｄは、各々１２８ページで構成される。つまり、図６の物理ユニット６０１は、セグメント０からセグメント１５までの１６セグメントで構成される。各ページは、図２の場合と同様にデータ領域（ＤＡ）と、冗長領域（ＲＡ）とで構成される。
図６の物理ユニット６０１は、必ず先頭セグメントから順にデータを書き込むことが要求されるものである。図６中のハッチングは、セグメント０からセグメント９までがデータ書き込み済みであることを示している。
図１中のページ書き込み実行部１１３は、次のように動作する。すなわち、物理ユニット６０１に対する書き込みは、ホスト１０２からの転送バイト数にかかわらず、必ず８ページからなるセグメント単位で行う。各セグメントの書き込みステータス情報は、当該セグメント中の少なくとも先頭ページの冗長領域に記憶される。
具体的には、ホスト１０２からデータが転送されてきた場合、まず物理ブロックＡのページ０にデータを書き込む。その後は物理ブロックＢのページ０、物理ブロックＣのページ０、物理ブロックＤのページ０の順にデータを書き込む。各物理ブロックのページ０が書き込み済みになったら、次は物理ブロックＡのページ１に書き込みを行い、その後は物理ブロックＢのページ１、物理ブロックＣのページ１、物理ブロックＤのページ１の順にデータを書き込む。もし物理ブロックＢのページ１にデータを書き込んだ後にホスト１０２からの転送データが停止した場合には、残りのページに全ビットが“１”のデータや、元データをコピーして書き込む。
次に、図６の物理ユニット６０１における最終有効セグメントの特定と、電断に起因したエラーセグメントの有無判定とを説明する。ここに、最終有効セグメントとは、当該物理ユニット６０１内で最後に書かれた、書き込み有りかつ訂正不能エラー無しのセグメントをいう。
図７は、図６の構成を採用した場合の図１中の二分探索実行部１１４の動作を示している。ここでは、最終有効セグメントを検索する物理ユニット６０１は少なくともセグメント０への書き込みが必ずあるものとする。
図７によれば、まずはステップ７０１で読み出し回数を表す変数ｎの値を１に設定し、ステップ７０２において読み出しセグメントアドレスを表す変数Ｌの値を「（物理ユニット６０１の全セグメント数）／２」で決定する。次にステップ７０３でセグメントＬの先頭ページの冗長領域を読み出す。このようにして読み出したセグメントＬの先頭ページの冗長領域に格納されたデータ管理情報中の書き込みステータス情報をもとに、書き込み有り／無しの判定を行うことができる。書き込みステータス情報が“Ｌｏｗ”のビットであれば書き込み有りであり、“Ｈｉｇｈ”であれば書き込み無しである。
次にステップ７０４で変数ｎを１だけインクリメントし、ステップ７０５で「（物理ユニット６０１の全セグメント数）≧２ｎ」かどうかを判定する。このステップ７０５は、ステップ７０３から後述のステップ７０７又はステップ７０８までのループ動作の終了条件にあたる。
ステップ７０５で「Ｙｅｓ」の場合には、ステップ７０６に進む。ステップ７０６においてステップ７０３で読み出したステータス情報が書き込み有りを表す場合にはステップ７０７に進む。ステップ７０７では、変数Ｌを「（物理ユニット６０１の全セグメント数）／２ｎ」だけ増加させる。一方、ステップ７０６においてステップ７０３で読み出したステータス情報が書き込み無しを表す場合にはステップ７０８に進む。ステップ７０８では、変数Ｌを「（物理ユニット６０１の全セグメント数）／２ｎ」だけ減少させる。ステップ７０７又はステップ７０８の次は、ステップ７０３に戻って再度処理を実行する。
ステップ７０５で「Ｎｏ」の場合にはステップ７０９に進む。ステップ７０９において、ステップ７０３で読み出したステータス情報が書き込み有りを表す場合にはステップ７１０に進む。ステップ７１０では、セグメントＬが最終有効セグメントであると仮特定する。一方、ステップ７０９において、ステップ７０３で読み出したステータス情報が書き込み無しを表す場合にはステップ７１１に進む。ステップ７１１では、セグメント（Ｌ−１）が最終有効セグメントであると仮特定する。
図６に示した物理ユニット６０１の例では、（１）セグメント８、（２）セグメント１２、（３）セグメント１０、（４）セグメント９の順に各セグメントの先頭ページの冗長領域が読み出され、セグメント９が最終有効セグメントであると仮特定される。
図８は、図６の構成を採用した場合の図１中の最終有効データ特定実行部１１５の動作を示している。なお、二分探索実行部１１４による最終有効セグメントの仮特定が既に終わっているものとする。
図８によれば、まずステップ８０１において、二分探索実行部１１４が仮特定した最終有効セグメントをセグメントＮとする。次にステップ８０２において、セグメントＮの全ページの全領域（データ領域及び冗長領域）の内容を順に読み出して、ＥＣＣ回路１１１を経由後、転送ＲＡＭ１０７に一時記憶させる。次に、ステップ８０３でセグメントＮの訂正不能エラーの有無を判定する。セグメントＮの全ページにおいて訂正不能エラー無しの場合にはステップ８０４に進む。ステップ８０４ではセグメント（Ｎ＋１）の全ページの全領域を読み出す。これは、セグメント（Ｎ＋１）がエラーセグメントであるか否かを判断するために実行する。ステップ８０５ではセグメント（Ｎ＋１）の全ページのデータ領域が消去済み（書き込み無し）か否かを判定する。セグメント（Ｎ＋１）が消去済みの場合にはステップ８０６に進む。このケースは当該物理ユニット６０１に電断発生に起因したエラーセグメントが無いケースである。ステップ８０６では、セグメントＮを最終有効セグメントであると特定し、かつ当該物理ユニット６０１に電断発生無しと判定する。
ステップ８０５でセグメント（Ｎ＋１）のデータ領域への書き込み有りの場合にはステップ８０７に進む。セグメント（Ｎ＋１）は冗長領域が消去済みであるのに対してデータ領域への書き込みがあるので、電断による異常状態と判定することができる。ステップ８０７でセグメントＮを最終有効セグメントであると特定し、かつセグメント（Ｎ＋１）の書き込み中の電断発生有りと判定する。
ステップ８０３でセグメントＮの訂正不能エラー有りの場合にはステップ８０８へ進む。セグメントＮは冗長領域が消去済みであるのに対してデータ領域への書き込みがあるので、電断による異常状態と判定することができる。ただし、セグメント（Ｎ−１）にも訂正不能エラーが存在するか否かを判定する必要がある。そこで、ステップ８０８ではセグメント（Ｎ−１）の全ページの全領域を読み出す。次にステップ８０９でセグメント（Ｎ−１）の訂正不能エラー無しの場合にはステップ８１０に進む。ステップ８１０では、セグメント（Ｎ−１）を最終有効セグメントであると特定し、かつセグメントＮの書き込み中の電断発生有りと判定する。
ステップ８０９でセグメント（Ｎ−１）の訂正不能エラー発生有りの場合にはステップ８１１に進む。これは、セグメントＮ及びセグメント（Ｎ−１）の両セグメントにおいて訂正不能エラーが発生したケースである。このケースは電断１回では生じない異常状態のため、当該物理ユニット６０１には有効なセグメントが全く無いものとして処理を終了する。
図６に示した物理ユニット６０１には電断発生に起因したエラーセグメントが全く無いものとすると、セグメント９が最終有効セグメントであると仮特定された後、（ｉ）セグメント９、（ii）セグメント１０の順に各々の全ページの全領域（データ領域及び冗長領域）が読み出され、セグメント９が最終有効セグメントであると特定され、かつ当該物理ユニット６０１に電断発生無しと判定される。
なお、最終有効セグメントが特定できた後は、ＣＰＵ１０９がテーブルＲＡＭ１０８の情報を更新する。ただし、電断が発生したセグメント以降に書き込みを行うと、データ化けの可能性があり、またデータの書き込み管理が正しくできない。したがって、電断による訂正不能エラーが発見された場合には、有効なデータを消去済みの他の物理ユニットにコピーした後に、テーブルＲＡＭ１０８の情報を更新する。
以上説明してきたとおり、本発明に係るメモリコントローラは、最終有効ページ又は最終有効セグメントの特定と電断に起因したエラーページ又はエラーセグメントの有無判定とを高速かつ正確に実施でき、順次書き込み制約を持つフラッシュメモリへのアクセス制御技術として有用である。
本発明に係るメモリコントローラとフラッシュメモリとを搭載したメモリカードを含むシステムの構成例を示すブロック図である。 図１中のフラッシュメモリの内部構成例を示す概念図である。 図２の構成を採用した場合の図１中の二分探索実行部の動作を示すフローチャート図である。 図２の構成を採用した場合の図１中の最終有効データ特定実行部の動作を示すフローチャート図である。 図３の変形例に係るフローチャート図である。 図１中のフラッシュメモリの他の内部構成例を示す概念図である。 図６の構成を採用した場合の図１中の二分探索実行部の動作を示すフローチャート図である。 図６の構成を採用した場合の図１中の最終有効データ特定実行部の動作を示すフローチャート図である。
符号の説明
１０１ メモリカード
１０２ ホスト
１０３ メモリコントローラ
１０４ フラッシュメモリ
１０５ 入出力部
１０６ ＲＡＭ制御部
１０７ 転送ＲＡＭ
１０８ テーブルＲＡＭ
１０９ ＣＰＵ
１１０ フラッシュ制御部
１１１ ＥＣＣ回路
１１２ ブロック消去実行部
１１３ ページ書き込み実行部
１１４ 二分探索実行部
１１５ 最終有効データ特定実行部
２０１ 物理ブロック
２０２ データ領域
２０３ 冗長領域
６０１ 物理ユニット

Claims (12)

  1. 複数のページからなる物理ブロックを有し、かつ各ページがデータを格納するデータ領域と、データ管理情報を格納する冗長領域とを有するフラッシュメモリへのアクセスを制御するためのメモリコントローラであって、
    前記物理ブロックの消去済みの全ページのうち先頭ページから順に、前記データ領域にデータを書き込み、かつ当該データのエラー訂正のための情報と、当該データが書き込み済みであることを示すステータス情報とを前記データ管理情報として前記冗長領域に書き込むページ書き込み実行部と、
    各ページの前記冗長領域中の前記ステータス情報を二分探索しながら読み出して最終有効ページを仮特定する二分探索実行部と、
    前記二分探索実行部により仮特定された最終有効ページと、当該仮特定された最終有効ページに隣接するページとから、各データ領域中のデータ及び各冗長領域中のデータ管理情報を読み出し、それぞれのページにおける訂正不能エラーの有無と前記データ領域への書き込みの有無とに関するチェックの結果に応じて、最終有効ページの特定と、前記ページ書き込み実行部の動作途中の電源オフに起因したエラーページの有無判定とを行う最終有効データ特定実行部とを備えたことを特徴とするメモリコントローラ。
  2. 請求項１記載のメモリコントローラにおいて、
    前記二分探索実行部は、前記ステータス情報の二分探索の実行前に、前記物理ブロックの先頭ページから前記ステータス情報を読み出して当該先頭ページが消去済みかどうかを検出し、消去済みである場合には当該先頭ページを最終有効ページとして仮特定する機能を更に有することを特徴とするメモリコントローラ。
  3. 請求項１記載のメモリコントローラと、当該メモリコントローラによりアクセスが制御されるフラッシュメモリとを備えたことを特徴とする不揮発性記憶装置。
  4. 請求項３記載の不揮発性記憶装置において、
    前記メモリコントローラと前記フラッシュメモリとが１チップに構成されたことを特徴とする不揮発性記憶装置。
  5. 請求項３記載の不揮発性記憶装置と、当該不揮発性記憶装置へのアクセスを要求するホストとを備えたことを特徴とする不揮発性記憶システム。
  6. 複数の物理ブロックからなる物理ユニットを有し、前記複数の物理ブロックは各々複数のページからなり、かつ各ページがデータを格納するデータ領域と、データ管理情報を格納する冗長領域とを有するフラッシュメモリへのアクセスを制御するためのメモリコントローラであって、
    前記複数の物理ブロックの各々の所定数のページからなるセグメントを書き込み単位として、前記物理ユニットの消去済みの全セグメントのうち先頭セグメントから順に、前記データ領域にデータを書き込み、かつ当該データのエラー訂正のための情報と、当該データが書き込み済みであることを示すステータス情報とを前記データ管理情報として前記冗長領域に書き込むページ書き込み実行部と、
    各セグメントの先頭ページの前記冗長領域中の前記ステータス情報を二分探索しながら読み出して最終有効セグメントを仮特定する二分探索実行部と、
    前記二分探索実行部により仮特定された最終有効セグメントに属する全ページと、当該仮特定された最終有効セグメントに隣接するセグメントに属する全ページとから、各データ領域中のデータ及び各冗長領域中のデータ管理情報を読み出し、それぞれのセグメントにおける訂正不能エラーの有無と前記データ領域への書き込みの有無とに関するチェックの結果に応じて、最終有効セグメントの特定と、前記ページ書き込み実行部の動作途中の電源オフに起因したエラーセグメントの有無判定とを行う最終有効データ特定実行部とを備えたことを特徴とするメモリコントローラ。
  7. 請求項６記載のメモリコントローラと、当該メモリコントローラによりアクセスが制御されるフラッシュメモリとを備えたことを特徴とする不揮発性記憶装置。
  8. 請求項７記載の不揮発性記憶装置において、
    前記メモリコントローラと前記フラッシュメモリとが１チップに構成されたことを特徴とする不揮発性記憶装置。
  9. 請求項７記載の不揮発性記憶装置と、当該不揮発性記憶装置へのアクセスを要求するホストとを備えたことを特徴とする不揮発性記憶システム。
  10. 複数のページからなる物理ブロックを有し、かつ各ページがデータを格納するデータ領域と、データ管理情報を格納する冗長領域とを有するフラッシュメモリへのアクセスを制御する方法であって、
    前記物理ブロックの消去済みの全ページのうち先頭ページから順に、前記データ領域にデータを書き込み、かつ当該データのエラー訂正のための情報と、当該データが書き込み済みであることを示すステータス情報とを前記データ管理情報として前記冗長領域に書き込むページ書き込みステップと、
    各ページの前記冗長領域中の前記ステータス情報を二分探索しながら読み出して最終有効ページを仮特定する二分探索ステップと、
    前記二分探索ステップにより仮特定された最終有効ページと、当該仮特定された最終有効ページに隣接するページとから、各データ領域中のデータ及び各冗長領域中のデータ管理情報を読み出し、それぞれのページにおける訂正不能エラーの有無と前記データ領域への書き込みの有無とに関するチェックの結果に応じて、最終有効ページの特定と、前記ページ書き込みステップの動作途中の電源オフに起因したエラーページの有無判定とを行う最終有効データ特定ステップとを備えたことを特徴とするフラッシュメモリのアクセス制御方法。
  11. 請求項１０記載のフラッシュメモリのアクセス制御方法において、
    前記二分探索ステップは、前記ステータス情報の二分探索の実行前に、前記物理ブロックの先頭ページから前記ステータス情報を読み出して当該先頭ページが消去済みかどうかを検出し、消去済みである場合には当該先頭ページを最終有効ページとして仮特定するステップを有することを特徴とするフラッシュメモリのアクセス制御方法。
  12. 複数の物理ブロックからなる物理ユニットを有し、前記複数の物理ブロックは各々複数のページからなり、かつ各ページがデータを格納するデータ領域と、データ管理情報を格納する冗長領域とを有するフラッシュメモリへのアクセスを制御する方法であって、
    前記複数の物理ブロックの各々の所定数のページからなるセグメントを書き込み単位として、前記物理ユニットの消去済みの全セグメントのうち先頭セグメントから順に、前記データ領域にデータを書き込み、かつ当該データのエラー訂正のための情報と、当該データが書き込み済みであることを示すステータス情報とを前記データ管理情報として前記冗長領域に書き込むページ書き込みステップと、
    各セグメントの先頭ページの前記冗長領域中の前記ステータス情報を二分探索しながら読み出して最終有効セグメントを仮特定する二分探索ステップと、
    前記二分探索ステップにより仮特定された最終有効セグメントに属する全ページと、当該仮特定された最終有効セグメントに隣接するセグメントに属する全ページとから、各データ領域中のデータ及び各冗長領域中のデータ管理情報を読み出し、それぞれのセグメントにおける訂正不能エラーの有無と前記データ領域への書き込みの有無とに関するチェックの結果に応じて、最終有効セグメントの特定と、前記ページ書き込みステップの動作途中の電源オフに起因したエラーセグメントの有無判定とを行う最終有効データ特定ステップとを備えたことを特徴とするフラッシュメモリのアクセス制御方法。
JP2007509790A 2006-03-13 2006-09-20 フラッシュメモリ用のメモリコントローラ Expired - Fee Related JP4524309B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006067385 2006-03-13
JP2006067385 2006-03-13
PCT/JP2006/318597 WO2007119267A1 (ja) 2006-03-13 2006-09-20 フラッシュメモリ用のメモリコントローラ

Publications (2)

Publication Number Publication Date
JPWO2007119267A1 true JPWO2007119267A1 (ja) 2009-08-27
JP4524309B2 JP4524309B2 (ja) 2010-08-18

Family

ID=38609089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007509790A Expired - Fee Related JP4524309B2 (ja) 2006-03-13 2006-09-20 フラッシュメモリ用のメモリコントローラ

Country Status (7)

Country Link
US (1) US8006030B2 (ja)
EP (1) EP2003569B1 (ja)
JP (1) JP4524309B2 (ja)
CN (1) CN101288056A (ja)
DE (1) DE602006014734D1 (ja)
TW (1) TW200736909A (ja)
WO (1) WO2007119267A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020064350A (ja) * 2018-10-15 2020-04-23 ハギワラソリューションズ株式会社 フラッシュメモリの管理方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5142685B2 (ja) * 2007-11-29 2013-02-13 株式会社東芝 メモリシステム
US8413016B2 (en) * 2009-04-28 2013-04-02 Panasonic Corporation Nonvolatile memory device and controller for judging a normal or anomalous condition of an error-corrected bit pattern
CN101587744B (zh) * 2009-06-19 2011-11-23 上海微小卫星工程中心 一种大规模flash存储阵列的多层次数据冗余方法
JP4818404B2 (ja) * 2009-06-26 2011-11-16 株式会社東芝 素材サーバおよび素材蓄積方法
TWI425513B (zh) * 2009-08-13 2014-02-01 Silicon Motion Inc 識別快閃記憶體中區塊之資料頁的方法以及相關之記憶裝置
CN102103558B (zh) * 2009-12-18 2013-09-18 上海华虹集成电路有限责任公司 一种带有写重传功能的多通道NANDflash控制器
TWI447739B (zh) * 2010-03-22 2014-08-01 Phison Electronics Corp 錯誤校正方法、記憶體控制器與儲存系統
TWI451435B (zh) * 2010-10-08 2014-09-01 Phison Electronics Corp 非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法
US8683113B2 (en) 2011-02-04 2014-03-25 Western Digital Technologies, Inc. Concurrently searching multiple devices of a non-volatile semiconductor memory
JP5643708B2 (ja) * 2011-03-30 2014-12-17 株式会社ケーヒン 電子制御装置
US9098399B2 (en) 2011-08-31 2015-08-04 SMART Storage Systems, Inc. Electronic system with storage management mechanism and method of operation thereof
US9063844B2 (en) 2011-09-02 2015-06-23 SMART Storage Systems, Inc. Non-volatile memory management system with time measure mechanism and method of operation thereof
CN102411548B (zh) * 2011-10-27 2014-09-10 忆正存储技术（武汉）有限公司 闪存控制器以及闪存间数据传输方法
CN102609334B (zh) * 2012-01-09 2016-05-04 晨星软件研发(深圳)有限公司 非易失闪存擦除异常存储块修复方法和装置
US9239781B2 (en) 2012-02-07 2016-01-19 SMART Storage Systems, Inc. Storage control system with erase block mechanism and method of operation thereof
WO2013171806A1 (en) * 2012-05-18 2013-11-21 Hitachi, Ltd. Semiconductor storage device and control method of nonvolatile memory
US9671962B2 (en) 2012-11-30 2017-06-06 Sandisk Technologies Llc Storage control system with data management mechanism of parity and method of operation thereof
CN103020323B (zh) * 2013-01-15 2016-01-20 山东大学 一种基于未知长度二分查找的闪存数据检索存储的方法
US9123445B2 (en) 2013-01-22 2015-09-01 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US9329928B2 (en) 2013-02-20 2016-05-03 Sandisk Enterprise IP LLC. Bandwidth optimization in a non-volatile memory system
US9214965B2 (en) 2013-02-20 2015-12-15 Sandisk Enterprise Ip Llc Method and system for improving data integrity in non-volatile storage
US9183137B2 (en) 2013-02-27 2015-11-10 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US9183081B2 (en) * 2013-03-12 2015-11-10 Sandisk Technologies Inc. Systems and methods for performing defect detection and data recovery in a memory system
JP5695112B2 (ja) * 2013-03-18 2015-04-01 富士通テン株式会社 データ記憶装置、データの記憶方法および車載用制御装置
US10049037B2 (en) 2013-04-05 2018-08-14 Sandisk Enterprise Ip Llc Data management in a storage system
US9170941B2 (en) 2013-04-05 2015-10-27 Sandisk Enterprises IP LLC Data hardening in a storage system
US9543025B2 (en) * 2013-04-11 2017-01-10 Sandisk Technologies Llc Storage control system with power-off time estimation mechanism and method of operation thereof
US10546648B2 (en) 2013-04-12 2020-01-28 Sandisk Technologies Llc Storage control system with data management mechanism and method of operation thereof
US9244519B1 (en) 2013-06-25 2016-01-26 Smart Storage Systems. Inc. Storage system with data transfer rate adjustment for power throttling
US9367353B1 (en) 2013-06-25 2016-06-14 Sandisk Technologies Inc. Storage control system with power throttling mechanism and method of operation thereof
US9146850B2 (en) 2013-08-01 2015-09-29 SMART Storage Systems, Inc. Data storage system with dynamic read threshold mechanism and method of operation thereof
US9361222B2 (en) 2013-08-07 2016-06-07 SMART Storage Systems, Inc. Electronic system with storage drive life estimation mechanism and method of operation thereof
US9448946B2 (en) 2013-08-07 2016-09-20 Sandisk Technologies Llc Data storage system with stale data mechanism and method of operation thereof
US9431113B2 (en) 2013-08-07 2016-08-30 Sandisk Technologies Llc Data storage system with dynamic erase block grouping mechanism and method of operation thereof
US9152555B2 (en) 2013-11-15 2015-10-06 Sandisk Enterprise IP LLC. Data management with modular erase in a data storage system
CN103778964B (zh) * 2013-12-30 2016-08-17 上海晨思电子科技有限公司 一种NAND Flash烧写数据的处理、使用方法及装置、系统
CN105808153B (zh) * 2014-12-31 2018-11-13 深圳市硅格半导体有限公司 存储系统及其读写操作方法
KR102547642B1 (ko) * 2016-05-18 2023-06-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
CN107544925B (zh) * 2016-06-24 2020-05-08 爱思开海力士有限公司 存储器系统及加速引导时间的方法
JP7109949B2 (ja) * 2018-03-23 2022-08-01 キオクシア株式会社 メモリシステム及びメモリシステムの制御方法
JP7030636B2 (ja) * 2018-07-12 2022-03-07 キオクシア株式会社 メモリシステムおよびその制御方法
JP2020021385A (ja) * 2018-08-03 2020-02-06 キオクシア株式会社 メモリシステム
TWI696951B (zh) * 2018-08-31 2020-06-21 威剛科技股份有限公司 儲存裝置異常斷電的處理系統和方法
JP2020047834A (ja) 2018-09-20 2020-03-26 キオクシア株式会社 記憶装置
JP6708762B1 (ja) * 2019-01-29 2020-06-10 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
CN111949426A (zh) * 2019-05-16 2020-11-17 北京兆易创新科技股份有限公司 一种固件程序错误的检测方法、装置及存储设备
TWI745695B (zh) * 2019-05-22 2021-11-11 慧榮科技股份有限公司 用來進行無預警斷電復原管理之方法、記憶裝置及其控制器以及電子裝置
CN112100087B (zh) 2019-06-17 2024-04-02 慧荣科技股份有限公司 数据储存装置以及非挥发式存储器控制方法
CN112099985B (zh) 2019-06-17 2023-09-12 慧荣科技股份有限公司 数据储存装置以及非挥发式存储器控制方法
CN112130750B (zh) * 2019-06-25 2023-11-07 慧荣科技股份有限公司 数据储存装置以及非挥发式存储器控制方法
CN110764693B (zh) * 2019-09-12 2023-03-28 深圳市德明利技术股份有限公司 一种提高Nand flash数据稳定性的方法以及装置
JP7500365B2 (ja) * 2020-09-14 2024-06-17 キオクシア株式会社 メモリシステム
CN114116309B (zh) * 2021-11-19 2023-04-14 合肥康芯威存储技术有限公司 一种存储器的数据存取方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002073425A (ja) * 2000-08-31 2002-03-12 Hitachi Ltd 媒体再生装置
JP2003015929A (ja) * 2001-06-28 2003-01-17 Matsushita Electric Ind Co Ltd 不揮発性メモリの制御方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2256735B (en) 1991-06-12 1995-06-21 Intel Corp Non-volatile disk cache
CN1255733C (zh) * 2001-07-25 2006-05-10 索尼株式会社 非易失性存储器和非易失性存储器的数据改写方法
US6678785B2 (en) 2001-09-28 2004-01-13 M-Systems Flash Disk Pioneers Ltd. Flash management system using only sequential write
CN100347685C (zh) 2002-08-29 2007-11-07 松下电器产业株式会社 用于将数据写入快闪存储设备的半导体存储器的装置和方法
US7003532B2 (en) * 2002-11-27 2006-02-21 Microsoft Corporation System and method for scaleable multiplexed transactional log recovery
DE10322723B3 (de) * 2003-05-20 2004-10-14 Infineon Technologies Ag Vorrichtung und Verfahren zum Behandeln eines Zustands eines Speichers
US6988175B2 (en) * 2003-06-30 2006-01-17 M-Systems Flash Disk Pioneers Ltd. Flash memory management method that is resistant to data corruption by power loss
JP2006285600A (ja) * 2005-03-31 2006-10-19 Tokyo Electron Device Ltd 記憶装置、メモリ管理装置、メモリ管理方法及びプログラム
US7747903B2 (en) * 2007-07-09 2010-06-29 Micron Technology, Inc. Error correction for memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002073425A (ja) * 2000-08-31 2002-03-12 Hitachi Ltd 媒体再生装置
JP2003015929A (ja) * 2001-06-28 2003-01-17 Matsushita Electric Ind Co Ltd 不揮発性メモリの制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020064350A (ja) * 2018-10-15 2020-04-23 ハギワラソリューションズ株式会社 フラッシュメモリの管理方法

Also Published As

Publication number Publication date
EP2003569B1 (en) 2010-06-02
EP2003569A4 (en) 2009-04-22
WO2007119267A1 (ja) 2007-10-25
US8006030B2 (en) 2011-08-23
TW200736909A (en) 2007-10-01
CN101288056A (zh) 2008-10-15
US20090228634A1 (en) 2009-09-10
EP2003569A9 (en) 2009-04-15
EP2003569A2 (en) 2008-12-17
DE602006014734D1 (de) 2010-07-15
JP4524309B2 (ja) 2010-08-18

Similar Documents

Publication Publication Date Title
JP4524309B2 (ja) フラッシュメモリ用のメモリコントローラ
JP5585919B2 (ja) 電源遮断管理
JP4129381B2 (ja) 不揮発性半導体記憶装置
TWI592800B (zh) 記憶體管理方法及使用所述方法的儲存控制器
JP4729062B2 (ja) メモリシステム
US11030093B2 (en) High efficiency garbage collection method, associated data storage device and controller thereof
US9009399B2 (en) Flash memory storage system and controller and data writing method thereof
US20120072798A1 (en) Semiconductor device
US9122498B2 (en) Firmware code loading method, memory controller and memory storage apparatus
US20140258769A1 (en) Partial r-block recycling
US8589619B2 (en) Data writing method, memory controller, and memory storage apparatus
US8694748B2 (en) Data merging method for non-volatile memory module, and memory controller and memory storage device using the same
US9619380B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
US9378130B2 (en) Data writing method, and memory controller and memory storage apparatus using the same
US8607123B2 (en) Control circuit capable of identifying error data in flash memory and storage system and method thereof
TWI651650B (zh) 記憶體管理方法及使用所述方法的儲存控制器
JP4661369B2 (ja) メモリコントローラ
JP2008251154A (ja) 不揮発性半導体記憶装置
JP2012068765A (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
CN112988069B (zh) 存储器管理方法、存储器存储装置及存储器控制器
CN112988076A (zh) 快闪存储器控制方法、存储装置及控制器
TWI823649B (zh) 快閃記憶體控制器的控制方法、快閃記憶體控制器以及電子裝置
TWI813362B (zh) 部分抹除管理方法、記憶體儲存裝置及記憶體控制電路單元
JP2012037971A (ja) メモリコントローラ及びメモリコントローラを備える不揮発性メモリシステム、並びに不揮発性メモリの制御方法
US20240232093A1 (en) Method and apparatus for performing data access management of memory device in predetermined communications architecture with aid of unbalanced table search

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100531

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees