JP2006285600A - 記憶装置、メモリ管理装置、メモリ管理方法及びプログラム - Google Patents
記憶装置、メモリ管理装置、メモリ管理方法及びプログラム Download PDFInfo
- Publication number
- JP2006285600A JP2006285600A JP2005104207A JP2005104207A JP2006285600A JP 2006285600 A JP2006285600 A JP 2006285600A JP 2005104207 A JP2005104207 A JP 2005104207A JP 2005104207 A JP2005104207 A JP 2005104207A JP 2006285600 A JP2006285600 A JP 2006285600A
- Authority
- JP
- Japan
- Prior art keywords
- conversion table
- block
- address
- memory
- address conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1435—Saving, restoring, recovering or retrying at system level using file system or storage system metadata
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Library & Information Science (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
Abstract
【課題】 アドレス変換テーブルの変更動作中に異常が発生しても以後の読み書き動作が正常に行える記憶装置等を提供することである。
【解決手段】 フラッシュメモリ１１は、ブロックの物理アドレスと論理アドレスとの対応関係を表すＢＰＴ（Block Pointer Table）を、現在のもの及び過去のものについて記憶する。コントローラ１２はユーザデータを書き込む際、ユーザデータ書き込み後の新たな現在のＢＰＴを空きブロックに書き込む場合は、当該空きブロックがＢＰＴの格納に利用された順序、１個前のＢＰＴの位置、前にＢＰＴの格納に利用されていたブロックが不良ブロックであるか否か、を示す各情報を新たなＢＰＴに含める形でＢＰＴを更新する。次回の初期化時は、これらの情報に基づいて現在のＢＰＴの訂正等を行い、また、これらの情報のいずれかが欠けていた場合は、残る情報に基づいて、現在のＢＰＴの内容を特定する。
【選択図】 図１
【解決手段】 フラッシュメモリ１１は、ブロックの物理アドレスと論理アドレスとの対応関係を表すＢＰＴ（Block Pointer Table）を、現在のもの及び過去のものについて記憶する。コントローラ１２はユーザデータを書き込む際、ユーザデータ書き込み後の新たな現在のＢＰＴを空きブロックに書き込む場合は、当該空きブロックがＢＰＴの格納に利用された順序、１個前のＢＰＴの位置、前にＢＰＴの格納に利用されていたブロックが不良ブロックであるか否か、を示す各情報を新たなＢＰＴに含める形でＢＰＴを更新する。次回の初期化時は、これらの情報に基づいて現在のＢＰＴの訂正等を行い、また、これらの情報のいずれかが欠けていた場合は、残る情報に基づいて、現在のＢＰＴの内容を特定する。
【選択図】 図１
Description
本発明は、記録媒体を用いたデータ処理システム及び記録媒体へのアクセスを行うためのプログラムを記憶したコンピュータ読み取り可能なプログラムに関する。
コンピュータ等によりアクセス（データの読み書き及び消去）可能な記録媒体として、ＥＥＰＲＯＭ（Electrically Erasable/Programmable Read Only Memory）フラッシュメモリが用いられている。
フラッシュメモリは、データの消去が、所定の記憶容量の単位（一般に「ブロック」と呼ばれる）で行われる。
フラッシュメモリは、データの消去が、所定の記憶容量の単位（一般に「ブロック」と呼ばれる）で行われる。
フラッシュメモリのうち、特にＮＡＮＤ型のものは、データの記憶が正常に行えない不良ブロックの発生を製造段階で十分に防止することが困難である。このため、従来より、各ブロックに割り当てられる物理アドレスとは別個の連続した論理アドレスを正常なブロックに動的に割り当て、論理アドレスとの対応関係を表すアドレス変換テーブルを作成して、アドレスが不連続となることによる外部からのアクセス手順の複雑化を回避している。
このアドレス変換テーブルは、フラッシュメモリとは別個のメモリに格納されて用いられる場合も多いものの、フラッシュメモリの使用を開始するたびにアドレス変換テーブルを新たに作成し直す煩雑さを避ける等の目的で、フラッシュメモリ自身の記憶領域内に格納される場合もある（例えば、特許文献１参照）。
特開２０００−１１６７７号公報
しかし、アドレス変換テーブルをフラッシュメモリ自身に記憶させる場合、フラッシュメモリへのアクセスを行う装置が、アドレス変換テーブルを更新する動作を行っている間に、停電などの事情により、この動作を中断し、あるいは異常な動作を始めてしまった場合、書き込まれるアドレス変換テーブルの内容も異常なものとなり、以後の読み書き動作が正常に行えなくなる危険性が高かった。
この発明は上記実状に鑑みてなされたもので、アドレス変換テーブルの変更動作中に異常が発生しても以後の読み書き動作が正常に行える記憶装置、メモリ管理装置、メモリ管理方法及びプログラムを提供することを目的とする。
上記目的を達成するため、本発明の第１の観点にかかる記憶装置は、
物理アドレスを割り当てられた、ユーザデータを記憶するための複数のメモリブロックを含み、各々の前記メモリブロックの物理アドレス及び論理アドレスの対応関係を表す現在のアドレス変換テーブルを記憶する記憶手段と、
書き込み対象のユーザデータ及び論理アドレスが自己に供給されたとき、前記メモリブロックを構成するページのうちからユーザデータを記憶可能な状態にある空きページを特定して、当該書き込み対象のデータを、当該空きページに書き込み、当該書き込み後の各メモリブロックの物理アドレスと論理アドレスとの対応付けを表す新たな現在のアドレス変換テーブルを前記記憶手段に格納する書込手段と、を備え、
前記記憶手段は、新たな現在のアドレス変換テーブルを格納される直前まで現在のアドレス変換テーブルであった過去のアドレス変換テーブルを引き続き記憶しており、
前記書込手段は、前記新たな現在のアドレス変換テーブルに、前記過去のアドレス変換テーブルが記憶されているページを示す前テーブル情報を付加して前記記憶手段に格納するものである、
ことを特徴とする。
物理アドレスを割り当てられた、ユーザデータを記憶するための複数のメモリブロックを含み、各々の前記メモリブロックの物理アドレス及び論理アドレスの対応関係を表す現在のアドレス変換テーブルを記憶する記憶手段と、
書き込み対象のユーザデータ及び論理アドレスが自己に供給されたとき、前記メモリブロックを構成するページのうちからユーザデータを記憶可能な状態にある空きページを特定して、当該書き込み対象のデータを、当該空きページに書き込み、当該書き込み後の各メモリブロックの物理アドレスと論理アドレスとの対応付けを表す新たな現在のアドレス変換テーブルを前記記憶手段に格納する書込手段と、を備え、
前記記憶手段は、新たな現在のアドレス変換テーブルを格納される直前まで現在のアドレス変換テーブルであった過去のアドレス変換テーブルを引き続き記憶しており、
前記書込手段は、前記新たな現在のアドレス変換テーブルに、前記過去のアドレス変換テーブルが記憶されているページを示す前テーブル情報を付加して前記記憶手段に格納するものである、
ことを特徴とする。
このような記憶装置によれば、過去のアドレス変換テーブルの位置を特定する情報が確保される結果、現在のアドレス変換テーブルに異常が生じていた場合も、現在及び過去のアドレス変換テーブルを用いて、現在のアドレス変換テーブルの正しい内容を決定することが可能となる。従って、アドレス変換テーブルの変更動作中に異常が発生しても、以後の読み書き動作を正常に行える。
前記書込手段は、前記前テーブル情報に基づいて過去のアドレス変換テーブルの位置を特定し、位置を特定した当該過去のアドレス変換テーブルに基づいて、現在のアドレス変換テーブルの内容を訂正するものとすれば、現在のアドレス変換テーブルに異常が生じていた場合、現在及び過去のアドレス変換テーブルを用いて、現在のアドレス変換テーブルの正しい内容が決定される。
前記書込手段は、アドレス変換テーブルを格納していないメモリブロックに、前記新たな現在のアドレス変換テーブルを格納する場合、当該メモリブロックが、アドレス変換テーブルを格納するメモリブロックとしての使用を開始された順序を示すブロック使用順序情報を、前記新たな現在のアドレス変換テーブルに付加して前記記憶手段に格納するものであってもよい。
このような構成を有していれば、前テーブル情報が正常に記憶されていなかった場合も、ブロック使用順序情報を用いて過去のアドレス変換テーブルを正しく特定することが可能となる。
このような構成を有していれば、前テーブル情報が正常に記憶されていなかった場合も、ブロック使用順序情報を用いて過去のアドレス変換テーブルを正しく特定することが可能となる。
前記書込手段は、ブロック使用順序情報に基づいて過去のアドレス変換テーブルの位置を特定し、位置を特定した当該過去のアドレス変換テーブルに基づいて、現在のアドレス変換テーブルの内容を訂正するものとすれば、現在のアドレス変換テーブルに異常が生じていて、前テーブル情報も正常に記憶されていなかった場合であっても、ブロック使用順序情報を用いて過去のアドレス変換テーブルを正しく特定された上、現在及び過去のアドレス変換テーブルを用いて、現在のアドレス変換テーブルの正しい内容を決定する。
前記書込手段は、各ページに付された、各ページのメモリブロック内での順位に従って、アドレス変換テーブルを空きページに格納するものであってもよく、アドレス変換テーブルを格納していないメモリブロックに、前記新たな現在のアドレス変換テーブルを格納する場合、前記過去のアドレス変換テーブルを格納しているメモリブロックが不良ブロックであるか否かを示す前テーブル格納ブロックステータス情報を、前記新たな現在のアドレス変換テーブル付加して前記記憶手段に格納するものであってもよい。
このような構成を有していれば、前テーブル情報が正常に記憶されておらず、過去のアドレス変換テーブルを格納するメモリブロックが不良ブロックとなっていて、最終順位のページまでアドレス変換テーブルが書き込まれていないような場合でも、ブロック使用順序情報及び前テーブル格納ブロックステータス情報を用いて過去のアドレス変換テーブルを正しく特定することが可能となる。
このような構成を有していれば、前テーブル情報が正常に記憶されておらず、過去のアドレス変換テーブルを格納するメモリブロックが不良ブロックとなっていて、最終順位のページまでアドレス変換テーブルが書き込まれていないような場合でも、ブロック使用順序情報及び前テーブル格納ブロックステータス情報を用いて過去のアドレス変換テーブルを正しく特定することが可能となる。
前記書込手段は、前記ブロック使用順序情報及び前記前テーブル格納ブロックステータス情報に基づいて前記過去のアドレス変換テーブルの位置を特定し、位置を特定した当該過去のアドレス変換テーブルに基づいて、現在のアドレス変換テーブルの内容を訂正するものとすれば、現在のアドレス変換テーブルに異常が生じていて、前テーブル情報も正常に記憶されておらず、更に過去のアドレス変換テーブルを格納するメモリブロックが不良ブロックとなっていて、最終順位のページまでアドレス変換テーブルが書き込まれていないような場合であっても、ブロック使用順序情報及び前テーブル格納ブロックステータス情報を用いて過去のアドレス変換テーブルを正しく特定された上、現在及び過去のアドレス変換テーブルを用いて、現在のアドレス変換テーブルの正しい内容を決定する。
また、本発明の第２の観点にかかるメモリ管理装置は、
物理アドレスを割り当てられた、ユーザデータを記憶するための複数のメモリブロックを含むメモリに、書き込み対象のユーザデータを格納し、各々の前記メモリブロックの物理アドレス及び論理アドレスの対応関係を表す現在のアドレス変換テーブルを格納するメモリ管理装置であって、
書き込み対象のユーザデータ及び論理アドレスが自己に供給されたとき、前記メモリブロックを構成するページのうちからユーザデータを記憶可能な状態にある空きページを特定して、当該書き込み対象のデータを、当該空きページに書き込むユーザデータ書込手段と、
前記ユーザデータ書込手段による書き込み後の各メモリブロックの物理アドレスと論理アドレスとの対応付けを表す新たな現在のアドレス変換テーブルを前記メモリに格納するテーブル書込手段と、を備え、
前記メモリは、新たな現在のアドレス変換テーブルを格納される直前まで現在のアドレス変換テーブルであった過去のアドレス変換テーブルを引き続き記憶しており、
前記テーブル書込手段は、前記新たな現在のアドレス変換テーブルに、前記過去のアドレス変換テーブルが記憶されているページを示す前テーブル情報を付加して前記メモリに格納するものである、
ことを特徴とする。
物理アドレスを割り当てられた、ユーザデータを記憶するための複数のメモリブロックを含むメモリに、書き込み対象のユーザデータを格納し、各々の前記メモリブロックの物理アドレス及び論理アドレスの対応関係を表す現在のアドレス変換テーブルを格納するメモリ管理装置であって、
書き込み対象のユーザデータ及び論理アドレスが自己に供給されたとき、前記メモリブロックを構成するページのうちからユーザデータを記憶可能な状態にある空きページを特定して、当該書き込み対象のデータを、当該空きページに書き込むユーザデータ書込手段と、
前記ユーザデータ書込手段による書き込み後の各メモリブロックの物理アドレスと論理アドレスとの対応付けを表す新たな現在のアドレス変換テーブルを前記メモリに格納するテーブル書込手段と、を備え、
前記メモリは、新たな現在のアドレス変換テーブルを格納される直前まで現在のアドレス変換テーブルであった過去のアドレス変換テーブルを引き続き記憶しており、
前記テーブル書込手段は、前記新たな現在のアドレス変換テーブルに、前記過去のアドレス変換テーブルが記憶されているページを示す前テーブル情報を付加して前記メモリに格納するものである、
ことを特徴とする。
このような記憶装置によれば、過去のアドレス変換テーブルの位置を特定する情報が確保される結果、現在のアドレス変換テーブルに異常が生じていた場合も、現在及び過去のアドレス変換テーブルを用いて、現在のアドレス変換テーブルの正しい内容を決定することが可能となる。従って、アドレス変換テーブルの変更動作中に異常が発生しても、以後の読み書き動作を正常に行える。
また、本発明の第３の観点にかかるメモリ管理方法は、
物理アドレスを割り当てられた、ユーザデータを記憶するための複数のメモリブロックを含むメモリに、書き込み対象のユーザデータを格納し、各々の前記メモリブロックの物理アドレス及び論理アドレスの対応関係を表す現在のアドレス変換テーブルを格納するメモリ管理方法であって、
書き込み対象のユーザデータ及び論理アドレスが自己に供給されたとき、前記メモリブロックを構成するページのうちからユーザデータを記憶可能な状態にある空きページを特定して、当該書き込み対象のデータを、当該空きページに書き込むユーザデータ書込ステップと、
前記ユーザデータ書込ステップでの書き込み後の各メモリブロックの物理アドレスと論理アドレスとの対応付けを表す新たな現在のアドレス変換テーブルを前記メモリに格納するテーブル書込ステップと、より構成されており、
前記メモリは、新たな現在のアドレス変換テーブルを格納される直前まで現在のアドレス変換テーブルであった過去のアドレス変換テーブルを引き続き記憶しており、
前記テーブル書込ステップでは、前記新たな現在のアドレス変換テーブルに、前記過去のアドレス変換テーブルが記憶されているページを示す前テーブル情報を付加して前記メモリに格納する、
ことを特徴とする。
物理アドレスを割り当てられた、ユーザデータを記憶するための複数のメモリブロックを含むメモリに、書き込み対象のユーザデータを格納し、各々の前記メモリブロックの物理アドレス及び論理アドレスの対応関係を表す現在のアドレス変換テーブルを格納するメモリ管理方法であって、
書き込み対象のユーザデータ及び論理アドレスが自己に供給されたとき、前記メモリブロックを構成するページのうちからユーザデータを記憶可能な状態にある空きページを特定して、当該書き込み対象のデータを、当該空きページに書き込むユーザデータ書込ステップと、
前記ユーザデータ書込ステップでの書き込み後の各メモリブロックの物理アドレスと論理アドレスとの対応付けを表す新たな現在のアドレス変換テーブルを前記メモリに格納するテーブル書込ステップと、より構成されており、
前記メモリは、新たな現在のアドレス変換テーブルを格納される直前まで現在のアドレス変換テーブルであった過去のアドレス変換テーブルを引き続き記憶しており、
前記テーブル書込ステップでは、前記新たな現在のアドレス変換テーブルに、前記過去のアドレス変換テーブルが記憶されているページを示す前テーブル情報を付加して前記メモリに格納する、
ことを特徴とする。
このようなメモリ管理方法によれば、過去のアドレス変換テーブルの位置を特定する情報が確保される結果、現在のアドレス変換テーブルに異常が生じていた場合も、現在及び過去のアドレス変換テーブルを用いて、現在のアドレス変換テーブルの正しい内容を決定することが可能となる。従って、アドレス変換テーブルの変更動作中に異常が発生しても、以後の読み書き動作を正常に行える。
また、本発明の第４の観点にかかるプログラムは、
コンピュータを、
物理アドレスを割り当てられた、ユーザデータを記憶するための複数のメモリブロックを含むメモリに、書き込み対象のユーザデータを格納し、各々の前記メモリブロックの物理アドレス及び論理アドレスの対応関係を表す現在のアドレス変換テーブルを格納するメモリ管理装置であって、
書き込み対象のユーザデータ及び論理アドレスが自己に供給されたとき、前記ページのうちからユーザデータを記憶可能な状態にある空きページを特定して、当該書き込み対象のデータを、当該空きページに書き込むユーザデータ書込手段と、
前記ユーザデータ書込手段による書き込み後の各メモリブロックの物理アドレスと論理アドレスとの対応付けを表す新たな現在のアドレス変換テーブルを前記メモリに格納するテーブル書込手段と、を備え、
前記メモリは、新たな現在のアドレス変換テーブルを格納される直前まで現在のアドレス変換テーブルであった過去のアドレス変換テーブルを引き続き記憶しており、
前記テーブル書込手段は、前記新たな現在のアドレス変換テーブルに、前記過去のアドレス変換テーブルが記憶されているページを示す前テーブル情報を付加して前記メモリに格納するものである、
ことを特徴とするメモリ管理装置として機能させるためのものであることを特徴とする。
コンピュータを、
物理アドレスを割り当てられた、ユーザデータを記憶するための複数のメモリブロックを含むメモリに、書き込み対象のユーザデータを格納し、各々の前記メモリブロックの物理アドレス及び論理アドレスの対応関係を表す現在のアドレス変換テーブルを格納するメモリ管理装置であって、
書き込み対象のユーザデータ及び論理アドレスが自己に供給されたとき、前記ページのうちからユーザデータを記憶可能な状態にある空きページを特定して、当該書き込み対象のデータを、当該空きページに書き込むユーザデータ書込手段と、
前記ユーザデータ書込手段による書き込み後の各メモリブロックの物理アドレスと論理アドレスとの対応付けを表す新たな現在のアドレス変換テーブルを前記メモリに格納するテーブル書込手段と、を備え、
前記メモリは、新たな現在のアドレス変換テーブルを格納される直前まで現在のアドレス変換テーブルであった過去のアドレス変換テーブルを引き続き記憶しており、
前記テーブル書込手段は、前記新たな現在のアドレス変換テーブルに、前記過去のアドレス変換テーブルが記憶されているページを示す前テーブル情報を付加して前記メモリに格納するものである、
ことを特徴とするメモリ管理装置として機能させるためのものであることを特徴とする。
このようなプログラムを実行するコンピュータによれば、過去のアドレス変換テーブルの位置を特定する情報が確保される結果、現在のアドレス変換テーブルに異常が生じていた場合も、現在及び過去のアドレス変換テーブルを用いて、現在のアドレス変換テーブルの正しい内容を決定することが可能となる。従って、アドレス変換テーブルの変更動作中に異常が発生しても、以後の読み書き動作を正常に行える。
この発明によれば、アドレス変換テーブルの変更動作中に異常が発生しても以後の読み書き動作が正常に行える記憶装置、メモリ管理装置、メモリ管理方法及びプログラムが実現される。
以下、この発明の実施の形態を、フラッシュメモリを備えた記憶システムを例とし、図面を参照して説明する。
図１は、この発明の実施の形態にかかる記憶システムの物理的構成を示すブロック図である。図示するように、この記憶システムは、メモリユニット１と、コンピュータ２とから構成されている。
メモリユニット１は、コンピュータ２に接続される。メモリユニット１とコンピュータ２との接続は固定的に行われていてもよいし、あるいは、例えばコンピュータ２がPC Card Standardに準拠したバスを中継するためのスロットを備えるものとして、メモリユニット１がこのスロットを介し、コンピュータ２に着脱可能に装着されるようになっていてもよい。
メモリユニット１は、フラッシュメモリ１１及びコントローラ１２からなる。
フラッシュメモリ１１は、コントローラ１２が行うアクセスに応答し、コントローラ１２から供給されたデータの記憶と、記憶しているデータのコントローラ１２への供給と、記憶しているデータの消去とを行う。
フラッシュメモリ１１が有する記憶領域は、例えば図２に示すように８１９２個のページからなり、各々のページは５２８バイトの記憶容量を有する。ページには連続的に０から８１９１までのページアドレスが付与され、各ページに含まれるメモリセルには、連続的に０から５２７までの番地が与えられている。
各ページは、先頭から３２ページ単位で１つのブロックを構成する。各ブロックは１６キロバイトの記憶容量を有し、記憶領域全体は、２５６個のブロックから構成され、先頭から連続的に０から２５５までの物理ブロックアドレスを与えられている。
また、各ページは、図示するように、先頭から５１２バイトの領域を占めるデータ領域と、末尾１６バイトを占める冗長部とから構成される。
データ領域には、ユーザデータ（コンピュータ２から供給され書き込まれるデータや、コンピュータ２に供給される対象となるデータ）が格納され、冗長部には、ユーザデータの内容が破壊されていないことを確認するための誤り訂正コード等が格納される。また、ブロックが後発的に、データの正常な読み書きのできない状態になったとき、このようなブロック（後発不良ブロック）に属するページの冗長部には、コントローラ１２の後述の処理に従い、当該ブロックが後発不良ブロックであることを示すデータである不良ブロックフラグが格納される。
データ領域には、ユーザデータ（コンピュータ２から供給され書き込まれるデータや、コンピュータ２に供給される対象となるデータ）が格納され、冗長部には、ユーザデータの内容が破壊されていないことを確認するための誤り訂正コード等が格納される。また、ブロックが後発的に、データの正常な読み書きのできない状態になったとき、このようなブロック（後発不良ブロック）に属するページの冗長部には、コントローラ１２の後述の処理に従い、当該ブロックが後発不良ブロックであることを示すデータである不良ブロックフラグが格納される。
また、各々のブロックに属する各ページの冗長部には、そのブロックに割り当てられている論理ブロックアドレスの値が格納される。
論理ブロックアドレスは、フラッシュメモリ１１が後述する動作により読み書きされるときに、コントローラ１２により、データ読み書きの単位として認識される単位である。論理ブロックアドレスが割り当てられているブロックの総量は、フラッシュメモリ１１が物理的に備えるブロックの総量より小さい所定量、例えば２５０個である。
論理ブロックアドレスは、フラッシュメモリ１１が後述する動作により読み書きされるときに、コントローラ１２により、データ読み書きの単位として認識される単位である。論理ブロックアドレスが割り当てられているブロックの総量は、フラッシュメモリ１１が物理的に備えるブロックの総量より小さい所定量、例えば２５０個である。
また、データ領域は、ＢＰＴ（Block Pointer Table）の格納にも用いられる。ＢＰＴは、後述するコントローラ１２が行う処理に従って格納されるデータであり、例えば図３に示すように、フラッシュメモリ１１の各々のブロックについて、当該ブロックの論理ブロックアドレス及び物理ブロックアドレスを互いに対応付けて格納するテーブルからなっている。なお、ＢＰＴが格納されているページの冗長部には、ＢＰＴの内容が破壊されていないことを確認するための誤り訂正コード等が格納される。
コントローラ１２は、ＢＰＴの内容が、実際のブロックの論理ブロックアドレス及び物理ブロックアドレスの対応関係との不一致を生じるたびに、後述の処理を行うことにより、正しい対応関係を示す新たなＢＰＴを作成してフラッシュメモリ１１のデータ領域に格納する。
なお、コントローラ１２は、ＢＰＴが格納されるページを含むブロック（以下、ＢＰＴブロックと呼ぶ）には、ユーザデータを格納しない。また、ＢＰＴが格納されるページからなるブロックの論理ブロックアドレスの値がとり得る範囲と、また、ユーザデータが格納されるページからなるブロックの論理ブロックアドレスの値がとり得る範囲とは、互いに重複しないものとする。
ＢＰＴ１個はフラッシュメモリ１１のデータ領域１ページ分以内の記憶容量を有しており、１個のＢＰＴは、１個のページのデータ領域内に格納される。
メモリユニット１が製造され出荷される時に、フラッシュメモリ１１には自身に割り当てられる論理ブロックアドレスより大きな値が格納されたページ冗長部と書込みカウンタの初期値と前ページポインタの初期値を持つ初期ＢＰＴページを先頭のページに持つ物理ブロックが１つ作成される。またユーザーがフラッシュメモリ１１の内容を全て消去しメモリユニット１を前記出荷時と同様な状態とする操作をした場合も、同様な初期ＢＰＴページを先頭のページに持つ物理ブロックが１つ作成される。
その後、コントローラは新たなＢＰＴを作成するたびに、順次、当該ブロック内の後続のページへと格納する。つまり、当該ブロック内でＢＰＴを格納していないページのうちの先頭のページへと格納する。
その後、コントローラは新たなＢＰＴを作成するたびに、順次、当該ブロック内の後続のページへと格納する。つまり、当該ブロック内でＢＰＴを格納していないページのうちの先頭のページへと格納する。
一方、コントローラ１２は、一部が正しい対応関係を示さなくなった古いＢＰＴも直ちには消去せず、新しいＢＰＴ及び古いＢＰＴを、あわせて最大で１ブロック中のページ数と同数（つまり、図２に示す記憶領域を有するフラッシュメモリ１１では、３２個）まで、データ領域に格納された状態に保つ。
ＢＰＴは、各々の論理ブロックアドレスに対応付けられた、番地の連続する複数の記憶領域を備えている。１個の論理ブロックアドレスに対応付けられた記憶領域には、当該論理ブロックアドレスに対応付けられた物理ブロックアドレスが格納される。
具体的には、例えば図３に示すように、番地が（２・ｎ）及び｛（２・ｎ）＋１｝（ｎは０以上２５５以下の整数）である合計２バイトの記憶領域が論理ブロックアドレスｎに対応付けられているとして、番地１の記憶領域に値”００５Ａｈ”が格納されているとする。この場合は、物理ブロックアドレスが００５Ａｈであるブロックには、論理ブロックアドレスとして０００１ｈが対応付けられている。
ただし、この記憶領域に格納されている内容が所定の値を表す場合（例えば、図示するように、値“ＦＦＦＦｈ”を表す場合）は、その値を格納している記憶領域に対応付けられている論理ブロックアドレスには物理ブロックアドレスが対応付けられていないことを表す。
また、ブロックの先頭のページに格納されているＢＰＴ、つまり、作成された順序が自己の１つ前であるＢＰＴ（以下、１個前のＢＰＴと呼ぶ）が自己と共通のブロック内に格納されていないＢＰＴは、前ページポインタ、前ブロック書込失敗フラグ、及び、書込カウンタを格納する。
コントローラ１２は、新たなＢＰＴを作成する時にＢＰＴブロック内でＢＰＴを格納しているページがブロックの最終ページであった場合は、空きブロック内の先頭のページに新たなＢＰＴと前ページポインタ、前ブロック書込失敗フラグ及び書込カウンタを格納した新たなＢＰＴブロックを作成する。
コントローラ１２は、新たなＢＰＴを作成する時にＢＰＴブロック内でＢＰＴを格納しているページがブロックの最終ページであった場合は、空きブロック内の先頭のページに新たなＢＰＴと前ページポインタ、前ブロック書込失敗フラグ及び書込カウンタを格納した新たなＢＰＴブロックを作成する。
前ページポインタは、当該前ページポインタが格納されているＢＰＴの１個前のＢＰＴが格納されているページの物理ページアドレス（すなわち、当該ページが含まれるブロックの物理ブロックアドレスと、当該ブロック内での当該ページのページアドレスとの組）を示す。前ページポインタの値は、例えば“ＦＦＦＦｈ”である。
前ブロック書込失敗フラグは、当該前ブロック書込失敗フラグが格納されているＢＰＴの１個前のＢＰＴが格納されているブロック（以下、前ブロックと呼ぶ）が後発不良ブロックであるか否かを示すフラグである。
前ブロック書込失敗フラグの初期値は例えば“Ｆｈ”とし、前ブロックの書込が正しく行われた場合には変化せず、前ブロックの書込が失敗した場合には例えば“０ｈ”に変化するものとする。
前ブロック書込失敗フラグの初期値は例えば“Ｆｈ”とし、前ブロックの書込が正しく行われた場合には変化せず、前ブロックの書込が失敗した場合には例えば“０ｈ”に変化するものとする。
書込カウンタは、当該書込カウンタが格納されているＢＰＴを格納するブロックが、ＢＰＴを格納するブロックとして利用を開始された順序を示す。書込カウンタの初期値は任意である（例えば０であればよい）。また、書込カウンタの値はサイクリックに割り当てられてもよい。つまり、過去最も新しく格納された書込カウンタの値が所定の値（例えば２５５）であるとき、次に格納される新たな書込カウンタの値が初期値に戻るようになっていてもよい。
フラッシュメモリ１１は、メモリユニット１のコントローラ１２より、特定のブロックのデータを消去するよう指示されると、当該ブロックに含まれるすべてのメモリセルの記憶内容をリセットする（例えば、フラッシュメモリ１１がＮＡＮＤ型のフラッシュメモリからなる場合は、各メモリセルの記憶値を「１」とする）。
フラッシュメモリ１１は、工場出荷時に全てのブロックについて当該ブロックが正しく読み書きできるかをチェックされ、正しく読み書きできないブロックに含まれる各ページの冗長部に当該ブロックが使用できないことを示すフラグ（先発不良ブロック）が書込まれ、当該ブロックの使用を禁止する。またフラッシュメモリ１１を使用中に当該ブロックが正しく読み書き出来なくなった場合にも、正しく読み書きできないブロックに含まれる各ページの冗長部に当該ブロックが使用できないことを示すフラグ（後発不良ブロック）が書込まれ、以降当該ブロックへのアクセスは禁止される。
メモリユニット１は、工場出荷時にフラッシュメモリ１１の論理ブロックアドレスが割り当てられるブロックでページの冗長部に出荷時に不良であると判断された不良ブロックフラグを含むブロック以外の正常ブロックのページが初期化（例えば全ビットが論理値“１”）され、フラッシュメモリ１１に1個のＢＰＴページを含むＢＰＴブロックが作成される。このＢＰＴページは論理−物理変換テーブルが全て初期状態（値“ＦＦＦＦｈ”）、前ページポインタが初期値“ＦＦＦＦｈ”、前ブロック書込み失敗フラグが初期値“Ｆｈ”および書込みカウンタが初期値“０”に設定され更に冗長部にフラッシュメモリが物理的に備えるブロックの総数より大きい値の論理ブロックアドレス（例えば“１００ｈ”）が格納される。
メモリユニット１は、工場出荷時にフラッシュメモリ１１の論理ブロックアドレスが割り当てられるブロックでページの冗長部に出荷時に不良であると判断された不良ブロックフラグを含むブロック以外の正常ブロックのページが初期化（例えば全ビットが論理値“１”）され、フラッシュメモリ１１に1個のＢＰＴページを含むＢＰＴブロックが作成される。このＢＰＴページは論理−物理変換テーブルが全て初期状態（値“ＦＦＦＦｈ”）、前ページポインタが初期値“ＦＦＦＦｈ”、前ブロック書込み失敗フラグが初期値“Ｆｈ”および書込みカウンタが初期値“０”に設定され更に冗長部にフラッシュメモリが物理的に備えるブロックの総数より大きい値の論理ブロックアドレス（例えば“１００ｈ”）が格納される。
コントローラ１２は、図１に示すように、ＣＰＵ（Central Processing Unit）１２１と、ＲＯＭ（Read Only Memory）１２２と、ＲＡＭ（Random Access Memory）１２３とを備えている。
ＣＰＵ１２１は、ＲＯＭ１２２、ＲＡＭ１２３及びフラッシュメモリ１１に接続されており、また、コンピュータ２に接続されている。ＣＰＵ１２１とコンピュータ２との接続は、固定的な接続でもよいし、あるいは、例えばコンピュータ２が備える上述のスロットを介して着脱可能に行われるようになっていてもよい。
ＣＰＵ１２１は、ＲＯＭ１２２、ＲＡＭ１２３及びフラッシュメモリ１１に接続されており、また、コンピュータ２に接続されている。ＣＰＵ１２１とコンピュータ２との接続は、固定的な接続でもよいし、あるいは、例えばコンピュータ２が備える上述のスロットを介して着脱可能に行われるようになっていてもよい。
ＣＰＵ１２１は、コントローラ１２の製造者等によって予めＲＯＭ１２２に格納されているプログラムの処理に従って、後述する処理を行う。
そして、ＣＰＵ１２１は、アクセス装置を構成するコンピュータ２から供給される命令を取得すると、その命令を実行する。ＣＰＵ１２１が実行する命令には、フラッシュメモリ１１にアクセスする命令が含まれる。
そして、ＣＰＵ１２１は、アクセス装置を構成するコンピュータ２から供給される命令を取得すると、その命令を実行する。ＣＰＵ１２１が実行する命令には、フラッシュメモリ１１にアクセスする命令が含まれる。
ＲＡＭ１２３は、例えばＳＲＡＭ（Static RAM）等より構成されており、ＣＰＵ１２１の作業領域となる記憶領域と、退避用メモリ領域とを提供する。退避用メモリ領域は、後述するデータ書き込みの処理において、書き込みを行う対象のページを含むブロックに格納されているデータの１ページ分を一時的に格納する（退避する）ための記憶領域である。退避する対象のデータとしては、例えばユーザデータ及びＢＰＴがある。
また、ＲＡＭ１２３は、ＣＰＵ１２１が作成するＢＳＩ（Block Search Index）を格納する。ＢＳＩは、フラッシュメモリ１１の各ブロックのうちどれが空きブロックであるかを特定する情報を格納する。ＢＳＩは、コントローラ１２の処理に従って作成及び更新され、ＲＡＭ１２３に格納される。
ＢＳＩは、フラッシュメモリ１１の各ブロックのいずれが空きブロック（すなわち、リセットされた状態にあるブロック）であるかを表す情報を格納する。
ＢＳＩは、この記憶システムが起動する度にコントローラ１２の後述する処理に従って作成され、ＲＡＭ１２３に格納される。
ＢＳＩは、この記憶システムが起動する度にコントローラ１２の後述する処理に従って作成され、ＲＡＭ１２３に格納される。
フラッシュメモリ１１のブロックの総数が２５６個であるときのＢＳＩの構造の一例を図４に示す。図示するように、ＢＳＩは、３２バイトのデータからなり、先頭のビットから順に、ブロック０からブロック２５５に１対１に対応し、対応するブロックが空きブロックであるとき“１”、空きブロックでないとき“０”を格納する。
コンピュータ２はパーソナルコンピュータ等からなり、ＯＳ及びドライバを表すプログラムデータを記憶し、電源投入後、ＯＳを実行する。そしてＯＳの処理に従ってドライバを起動する。
ドライバの処理を行うコンピュータ２は、コントローラ１２に上述の命令を供給したり、フラッシュメモリ１１に書き込む対象のデータを供給して、ＣＰＵ１２１に、フラッシュメモリ１１へのアクセスを行わせる。そして、自らが供給した命令に従ってＣＰＵ１２１がフラッシュメモリ１１から読み出して自らに供給したデータを、ＣＰＵ１２１より取得する。
（動作）
次に、この記憶システムの動作を、図５−図１０を参照して説明する。
図５は、初期処理を示すフローチャートである。
図６は、データ書き込みの処理を示すフローチャートである。
図７は、旧ユーザデータ読み込みの処理を示すフローチャートである。
図８及び図９は、ＢＰＴ更新の処理を示すフローチャートである。
図１０は、旧ＢＰＴ消去の処理を示すフローチャートである。
次に、この記憶システムの動作を、図５−図１０を参照して説明する。
図５は、初期処理を示すフローチャートである。
図６は、データ書き込みの処理を示すフローチャートである。
図７は、旧ユーザデータ読み込みの処理を示すフローチャートである。
図８及び図９は、ＢＰＴ更新の処理を示すフローチャートである。
図１０は、旧ＢＰＴ消去の処理を示すフローチャートである。
（初期処理）
この記憶システムが起動すると、メモリユニット１のコントローラ１２のＣＰＵ１２１は、図５に示す初期処理を実行する。
初期処理を開始すると、ＣＰＵ１２１は、ＲＡＭ１２３の記憶領域のうち、ＢＰＴ及びＢＳＩを格納する部分の初期化を行う（図５、ステップＳ００１）。具体的には、例えばＲＡＭ１２３の記憶領域のうちＢＰＴ又はＢＳＩを格納する部分のビットの論理値を、すべて”０”とすればよい。
この記憶システムが起動すると、メモリユニット１のコントローラ１２のＣＰＵ１２１は、図５に示す初期処理を実行する。
初期処理を開始すると、ＣＰＵ１２１は、ＲＡＭ１２３の記憶領域のうち、ＢＰＴ及びＢＳＩを格納する部分の初期化を行う（図５、ステップＳ００１）。具体的には、例えばＲＡＭ１２３の記憶領域のうちＢＰＴ又はＢＳＩを格納する部分のビットの論理値を、すべて”０”とすればよい。
次に、ＣＰＵ１２１は、フラッシュメモリ１１の不良ブロックでない各ブロックの先頭ページのデータ領域内の書込カウンタを検索する等して、最新のＢＰＴが格納されているＢＰＴブロックを特定する（ステップＳ００２）。
次に、ＣＰＵ１２１は、ステップＳ００２で特定したブロック内の各ページのうち、データ領域にＢＰＴが書き込まれている最も後方のページを特定し、特定したページのデータ領域からＢＰＴを読み出し、また、特定したページの冗長部から誤り訂正符号を読み出して、ＲＡＭ１２３の記憶領域に格納する（ステップＳ００３）。
次に、ＣＰＵ１２１は、フラッシュメモリ１１の記憶領域を検索し、ステップＳ００３で読み出したＢＰＴ（以下、現在のＢＰＴと呼ぶ）の１個前のＢＰＴを特定することにより、当該１個前のＢＰＴがフラッシュメモリ１１に格納されているか否かを判別する（ステップＳ００４）。
そして、格納されていないと判別すれば（ステップＳ００４；ＮＯ）、ＲＡＭ１２３に記憶されている現在のＢＰＴに含まれている訂正可能な誤りを、ステップＳ００３で読み出した誤り訂正符号を用いて公知の手法により訂正した上、処理をステップＳ００８に移す。
そして、格納されていないと判別すれば（ステップＳ００４；ＮＯ）、ＲＡＭ１２３に記憶されている現在のＢＰＴに含まれている訂正可能な誤りを、ステップＳ００３で読み出した誤り訂正符号を用いて公知の手法により訂正した上、処理をステップＳ００８に移す。
現在のＢＰＴの１個前のＢＰＴは、具体的には、以下（ａ）及び（ｂ）として示す基準に合致するＢＰＴである。
（ａ） 現在のＢＰＴがブロックの先頭のページに格納されているものでない場合は、現在のＢＰＴが格納されているページよりページアドレスが１つ小さなページに格納されている古いＢＰＴが、現在のＢＰＴの１個前のＢＰＴである。
（ｂ） 現在のＢＰＴがブロックの先頭のページに格納されている場合は、現在のＢＰＴが有効な値の前ページポインタを含んでおり、この前ページポインタが示す物理ブロックがＢＰＴを含んでいればこの前ページポインタが示す物理ページアドレスを割り当てられたページに格納されている古いＢＰＴが現在のＢＰＴの１個前のＢＰＴである。現在のＢＰＴが有効な値の前ページポインタを含んでいないか前ページポインタが示す物理ブロックがＢＰＴを含んでいなければ１個前のＢＰＴがフラッシュメモリ１１に格納されていない場合である。
一方、現在のＢＰＴの１個前のＢＰＴが特定され、当該１個前のＢＰＴがフラッシュメモリ１１に格納されていると判別すると（ステップＳ００４；ＹＥＳ）、ＣＰＵ１２１は、当該１個前のＢＰＴと、ＲＡＭ１２３に記憶されている現在のＢＰＴとを検索して、同一の論理ブロックアドレスに対応付けられている物理ブロックアドレスがこれら２個のＢＰＴの間で互いに異なっている箇所を、それぞれのＢＰＴ内で（論理ブロックアドレス１個につき合計２箇所）特定する（ステップＳ００５）。
次に、ＣＰＵ１２１は、物理ブロックアドレスとの対応関係がこれら２個のＢＰＴ間で異なっていると特定されたそれぞれの論理ブロックアドレスにつき、これら２個のＢＰＴが対応付けている２個の物理ブロックアドレスのいずれが正しいかを特定するため、これら２個の物理ブロックアドレスが示す２個のブロックにアクセスし、データ領域にユーザデータが格納されていて、且つ、正しい論理ブロックアドレスが冗長部に書き込まれている方のブロックを特定する（ステップＳ００６）。
次に、ＣＰＵ１２１は、現在のＢＰＴが、ステップＳ００６で特定したブロックを示す物理ブロックアドレスを正しい論理ブロックアドレスに対応付けたものとなるように、ＲＡＭ１２３に記憶されている現在のＢＰＴを書き換えて（ステップＳ００７）、処理をステップＳ００８に移す。
ただし、ステップＳ００７では、ステップＳ００６で２個のブロックのいずれもデータ領域にユーザデータを格納しておらず、または正しい論理ブロックアドレスが冗長部に格納していなかった、という論理ブロックアドレスについては、当該論理ブロックアドレスに対応付けるべき物理ブロックアドレスがない旨を示す上述の所定の値を対応付けるように、現在のＢＰＴを書き換え、当該2個の物理ブロックの全ページの内容を消去（フラッシュイレース）する。
ステップＳ００８でＣＰＵ１２１は、ＢＳＩを作成する。具体的には、ＣＰＵ１２１は、フラッシュメモリ１１の、各ブロックのページの冗長部に格納されているデータを順次に（例えば、物理ブロックアドレスが先頭のブロックから末尾のブロックまで１ブロックずつ順次に）読み出す。一方、１個のブロックからデータを読み出す毎に、読み出したデータに基づき、データを読み出した当該ブロックが空きブロックであるか否かを判別する（具体的には、例えば、読み出したページの冗長部に不良ブロックである事を示す不良ブロックフラグが格納されていなく、且つ、論理ブロックアドレスが格納されていないか否かを判別すればよい）。そして、この判別の結果を、ＲＡＭ１２３が記憶するＢＳＩに追加する（例えば、当該ブロックが空きブロックであれば、ＢＳＩ内で当該ブロックに対応するビットの値を“１”とし、空きブロックでなければ“０”のままとする）。
そして、ＢＳＩの作成が完了すると、この記憶システムは初期処理を終了する。
以上説明した初期処理により、現在のＢＰＴがＲＡＭ１２３の記憶領域に転記され、正しい内容となるように更新され、また、ＢＳＩが作成される。
以上説明した初期処理により、現在のＢＰＴがＲＡＭ１２３の記憶領域に転記され、正しい内容となるように更新され、また、ＢＳＩが作成される。
（データ読み出しの処理）
初期処理が終了すると、ＣＰＵ１２１は、コンピュータ２より、フラッシュメモリ１１へのアクセスの指示を受け付ける。
そして、コンピュータ２が、ユーザデータの読み出しを指示する命令と、読み出す対象のページを示すための論理ブロックアドレス及びページアドレスとをコントローラ１２に供給すると、コントローラ１２のＣＰＵ１２１は、供給された論理ブロックアドレスをキーとしてＢＰＴを検索し、この論理ブロックアドレスに対応付けられた物理ブロックアドレスを索出する。ＣＰＵ１２１は、索出した物理ブロックアドレスと、コンピュータ２より供給されたページアドレスとより特定されるページよりデータを読み出して、コンピュータ２に供給する。
この結果、フラッシュメモリ１１よりデータが読み出され、コンピュータ２へと供給される。
初期処理が終了すると、ＣＰＵ１２１は、コンピュータ２より、フラッシュメモリ１１へのアクセスの指示を受け付ける。
そして、コンピュータ２が、ユーザデータの読み出しを指示する命令と、読み出す対象のページを示すための論理ブロックアドレス及びページアドレスとをコントローラ１２に供給すると、コントローラ１２のＣＰＵ１２１は、供給された論理ブロックアドレスをキーとしてＢＰＴを検索し、この論理ブロックアドレスに対応付けられた物理ブロックアドレスを索出する。ＣＰＵ１２１は、索出した物理ブロックアドレスと、コンピュータ２より供給されたページアドレスとより特定されるページよりデータを読み出して、コンピュータ２に供給する。
この結果、フラッシュメモリ１１よりデータが読み出され、コンピュータ２へと供給される。
なお、フラッシュメモリ１１の記憶領域がＭＳ−ＤＯＳ（登録商標）のファイルシステムに従ったものである場合、フラッシュメモリ１１は、例えばディレクトリ及びＦＡＴ（File Allocation Table）を予め記憶していればよい。そしてコンピュータ２は、ユーザデータの読み出しに先立って、まずディレクトリ及びＦＡＴをＣＰＵ１２１に読み出させてこれらを取得し、取得したディレクトリ及びＦＡＴに基づいて、読み出す対象のページのページアドレス及び当該ページが属するブロックの論理ブロックアドレスを特定するようにすればよい。この場合、例えば、ディレクトリ及びＦＡＴが記憶されているブロックには、所定の論理ブロックアドレスが割り当てられていればよい。
（データ書き込みの処理）
また、フラッシュメモリ１１へのデータの書き込みを行う場合、まず、コンピュータ２はコントローラ１２に、フラッシュメモリ１１へのデータの書き込みを指示する命令と、書き込む対象のファイルに含まれるデータを書き込むページの論理ブロックアドレス及びページアドレスとを供給する。
また、フラッシュメモリ１１へのデータの書き込みを行う場合、まず、コンピュータ２はコントローラ１２に、フラッシュメモリ１１へのデータの書き込みを指示する命令と、書き込む対象のファイルに含まれるデータを書き込むページの論理ブロックアドレス及びページアドレスとを供給する。
なお、フラッシュメモリ１１の記憶領域がＭＳ−ＤＯＳのファイルシステムに従ったものであって、ディレクトリ及びＦＡＴを予め記憶している場合、コンピュータ２は、例えば、メモリユニット１よりまずディレクトリ及びＦＡＴを取得し、これらに基づき、データが格納されていないページのページアドレス及び論理ブロックアドレスを特定して、当該論理ブロックアドレスが登録された状態へとこれらのディレクトリあるいはＦＡＴを更新した上、フラッシュメモリ１１へと書き戻すようにしてもよい。
コンピュータ２より、データの書き込みを指示する命令と、論理ブロックアドレス及びページアドレスとを供給されると、メモリユニット１はまず、指示された書込みが上書きか新規書込みかをチェックするため旧ユーザデータ読み込みの処理を行う（図６、ステップＳ１００）。
旧ユーザデータ読み込みの処理において、ＣＰＵ１２１はコンピュータ２から供給された論理ブロックアドレスをキーとしてＲＡＭ１２３にあるＢＰＴを検索する。ＢＰＴに論理ブロックアドレスが存在している場合は旧データの上書きと判断し論理ブロックアドレスに対応する物理ブロックアドレスを特定する。
図８及び図９に詳細を示すＢＰＴ更新の処理を開始すると、まず、ＣＰＵ１２１は、新たにユーザデータを書き込むための１個の空きブロックの物理ブロックアドレスを検索する（図８、ステップＳ２０１）。そして、ＣＰＵ１２１は、空きブロックが索出されたか否かを判別し（ステップＳ２０２）、索出されなかったと判別すると（ステップＳ２０２；ＮＯ）、ＣＰＵ１２１は、空きブロックがなく書き込みが行えないと判断して、データ書き込みの処理を異常終了する。
一方、空きブロックが索出されたと判別すると、ＣＰＵ１２１は、索出された空きブロックが以後は空きブロックではない旨を示すようにＢＳＩの内容を更新し（ステップＳ２０３）、また、索出された空きブロックの物理ブロックアドレスが、コンピュータ２よりデータの書込みを指示する命令とともに供給された論理ブロックアドレスに対応付けられるように、ＲＡＭ１２３が記憶するＢＰＴを更新する（ステップＳ２０４）。
次にＣＰＵ１２１は、更新前の現在のＢＰＴを記憶しているブロック内に、ＢＰＴがまだ書き込まれていない空きページがあるか否かを判別する（ステップＳ２０５）。そして、あると判別すると（ステップＳ２０５；ＹＥＳ）、更新前の現在のＢＰＴを記憶しているページに後続する空きページのデータ領域に、ＲＡＭ１２３に記憶されている更新後の現在のＢＰＴを書き込み、また、更新後の現在のＢＰＴの誤り訂正符号を生成して、この誤り訂正符号を当該ページの冗長部に書き込んで（ステップＳ２０６）、処理をステップＳ２１１に移す。
一方、空きページがないとステップＳ２０５で判別すると（ステップＳ２０５；ＮＯ）、ＣＰＵ１２１は、新たにＢＰＴを書き込むための１個の空きブロックの物理ブロックアドレスを検索する（ステップＳ２０７）。そして、ＣＰＵ１２１は、空きブロックが索出されたか否かを判別し（ステップＳ２０８）、索出されたと判別すると（ステップＳ２０８；ＹＥＳ）、ステップＳ２０３と同様にＢＳＩの内容を更新して図９に示すステップＳ２０９へと処理を移す。一方、索出されなかったと判別すると（ステップＳ２０８；ＮＯ）、空きブロックがなくＢＰＴの書き込みが行えないと判断して、データ書き込みの処理を異常終了する。
ステップＳ２０９でＣＰＵ１２１は、更新前の現在のＢＰＴの物理ページアドレスを特定する。また、更新前の現在のＢＰＴを記憶しているブロックの先頭のページに格納されている書込カウンタを読み出す。
次に、ＣＰＵ１２１は、ステップＳ２０７で索出された空きブロックの先頭のページのデータ領域に、ＲＡＭ１２３に記憶されている更新後の現在のＢＰＴを書き込む（ステップＳ２１０）。また、当該データ領域には、ステップＳ２０９で特定した物理ページアドレスを、新たな前ページフラグとして書き込み、また、ステップＳ２０９で読み出した書込カウンタをブロック１個分インクリメントした値を、新たな書込カウンタとして書き込む。また、ステップＳ２１０でＣＰＵ１２１は、更新後の現在のＢＰＴの誤り訂正符号を生成して、この誤り訂正符号を、更新後の現在のＢＰＴを書き込むページの冗長部に書き込む。
ステップＳ２１１でＣＰＵ１２１は、ステップＳ２０６又はＳ２１０でＢＰＴを書き込んだ後フラッシュメモリ１１の書込み終了信号を受取り、フラッシュメモリ１１のステータスを読み出す事によって、ステップＳ２１０での書き込みが正常に行われたか否かを判別する（ステップＳ２１１）。そして、正常に行われていると判別すると（ステップＳ２１１；ＹＥＳ）、新ユーザデータ書き込みの処理に移る（図６、ステップＳ３００）。
一方、正常に行われていないとステップＳ２１１で判別すると（ステップＳ２１１；ＮＯ）、ＣＰＵ１２１は、ステップＳ２０６、Ｓ２１０又は後述するＳ２１４での書き込みが正常に行われなかったブロックが後発不良ブロックになったものとして、当該ブロック内のページの冗長部に不良ブロックフラグを書き込む（ステップＳ２１２）。
そして、更新後の現在のＢＰＴの書き込みを再度試みるため、ステップＳ２０７及びＳ２０８の処理と実質的に同一の処理を行い（ステップＳ２１３）、空きブロックが索出されなければデータ書き込みの処理を異常終了し（ステップＳ２１３；ＮＯ）、索出されれば（ステップＳ２１３；ＹＥＳ）、ステップＳ２１０の処理と実質的に同一の処理を行うことにより、更新後の現在のＢＰＴ、前ページフラグ、書込カウンタ及び誤り訂正符号の書き込みを行う（ステップＳ２１４）。
そして、更新後の現在のＢＰＴの書き込みを再度試みるため、ステップＳ２０７及びＳ２０８の処理と実質的に同一の処理を行い（ステップＳ２１３）、空きブロックが索出されなければデータ書き込みの処理を異常終了し（ステップＳ２１３；ＮＯ）、索出されれば（ステップＳ２１３；ＹＥＳ）、ステップＳ２１０の処理と実質的に同一の処理を行うことにより、更新後の現在のＢＰＴ、前ページフラグ、書込カウンタ及び誤り訂正符号の書き込みを行う（ステップＳ２１４）。
ユーザーデータの書き込みは例えば特願平１１−１１２２２２（特開２０００−３０５８３９）に開示されている手法により行われる。
メモリユニット１はコンピュータ２から１ページ分のデータとデータを書き込む論理ブロックアドレス及びページアドレスを受け取りＲＡＭ１２３へ保管する。次にＣＰＵ１２１は、更新後のＢＰＴを検索し論理ブロックアドレスに対応した書き込み対象物理ブロックアドレスを特定し書き込み対象物理ページアドレスを最初のページに設定する。次にＣＰＵ１２１はステップＳ１００で上書きと判断され旧物理ブロックが特定されているか判別する。
旧物理ブロックが特定していない（新規書き込み）場合は、論理ページアドレスを書き込み対象物理ページアドレスに設定し書き込み対象物理ページアドレスが指示するフラッシュメモリ１１のページにＲＡＭ１２３に保管されている１ページ分のデータと論理ブロックアドレスを書き込む。
旧物理ブロックが特定している場合は、コンピュータ２からデータを書き込む論理ページアドレスが書き込み対象物理ページアドレスと一致するかを判別し、一致しない場合は旧物理ブロックのページアドレスが示すページの内容を対象物理ページアドレスが示すページにコピーする。その後対象物理ページアドレスを次のページに設定しデータを書き込む論理ページアドレスが書き込み対象物理ページアドレスと一致するまで同様のコピー動作を繰り返す。一致した場合は書き込み対象物理ページアドレスが指示するフラッシュメモリ１１のページにＲＡＭ１２３に保管されている１ページ分のデータと論理ブロックアドレスを書き込む。
次にＣＰＵ１２１は後続のページがあるか否か判別し、ある場合はコンピュータ２から１ページ分のデータをＲＡＭ１２３に受取り書き込み対象物理ページアドレスを次のページに設定してフラッシュメモリ１１のページにＲＡＭ１２３に保管されている１ページ分のデータと論理ブロックアドレスを書き込む。無い場合は書き込み対象物理ページアドレスがブロックの最後のページになるまで旧物理ブロックのページからのコピーを継続し、書き込み対象物理ページアドレスがブロックの最後のページであるページの書き込みが終了後旧物理ブロックを消去する。
ユーザーデータの書き込み後ＣＰＵ１２１は旧ＢＰＴ消去の処理に移る（ステップＳ５００）。
メモリユニット１はコンピュータ２から１ページ分のデータとデータを書き込む論理ブロックアドレス及びページアドレスを受け取りＲＡＭ１２３へ保管する。次にＣＰＵ１２１は、更新後のＢＰＴを検索し論理ブロックアドレスに対応した書き込み対象物理ブロックアドレスを特定し書き込み対象物理ページアドレスを最初のページに設定する。次にＣＰＵ１２１はステップＳ１００で上書きと判断され旧物理ブロックが特定されているか判別する。
旧物理ブロックが特定していない（新規書き込み）場合は、論理ページアドレスを書き込み対象物理ページアドレスに設定し書き込み対象物理ページアドレスが指示するフラッシュメモリ１１のページにＲＡＭ１２３に保管されている１ページ分のデータと論理ブロックアドレスを書き込む。
旧物理ブロックが特定している場合は、コンピュータ２からデータを書き込む論理ページアドレスが書き込み対象物理ページアドレスと一致するかを判別し、一致しない場合は旧物理ブロックのページアドレスが示すページの内容を対象物理ページアドレスが示すページにコピーする。その後対象物理ページアドレスを次のページに設定しデータを書き込む論理ページアドレスが書き込み対象物理ページアドレスと一致するまで同様のコピー動作を繰り返す。一致した場合は書き込み対象物理ページアドレスが指示するフラッシュメモリ１１のページにＲＡＭ１２３に保管されている１ページ分のデータと論理ブロックアドレスを書き込む。
次にＣＰＵ１２１は後続のページがあるか否か判別し、ある場合はコンピュータ２から１ページ分のデータをＲＡＭ１２３に受取り書き込み対象物理ページアドレスを次のページに設定してフラッシュメモリ１１のページにＲＡＭ１２３に保管されている１ページ分のデータと論理ブロックアドレスを書き込む。無い場合は書き込み対象物理ページアドレスがブロックの最後のページになるまで旧物理ブロックのページからのコピーを継続し、書き込み対象物理ページアドレスがブロックの最後のページであるページの書き込みが終了後旧物理ブロックを消去する。
ユーザーデータの書き込み後ＣＰＵ１２１は旧ＢＰＴ消去の処理に移る（ステップＳ５００）。
図１０に詳細を示す旧ＢＰＴ消去の処理に移ると、ＣＰＵ１２１はまず、ステップＳ２０５で、更新前の現在のＢＰＴを記憶しているブロック内に空きページがあると判別したかを判別する（図１０、ステップＳ５０１）。そして、あると判別していた場合は、データ書き込みの処理全体を終了する。一方、ないと判別していた場合、ＣＰＵ１２１は、更新前の現在のＢＰＴが格納されているブロックをフラッシュイレースし、データを消去したブロックに属するカラムの冗長部が、空きブロックである事をあらわす初期値となるようにする（ステップＳ５０２）。そしてＢＳＩにもアクセスし、ステップＳ５０２でデータを消去されたブロックが空きブロックであることを表すようにＢＳＩの内容を書き換え（ステップＳ５０３）、データ書き込みの処理全体を終える。
以上説明したこの記憶システムは、正常な動作を行っている限りにおいて、ＢＰＴを格納するブロックに、前ページポインタ及び書込カウンタを記録する。また、この記憶システムは過去のＢＰＴも引き続き記憶する。
そして、現在のＢＰＴやユーザーデータが書き込み途中の電源断などでフラッシュメモリ１１に正常に記憶されなかった場合は、前ページポインタを用いて１個前のＢＰＴを特定した上、現在及び１個前のＢＰＴを用いて、ＢＰＴの正しい内容を決定する。また、最も新しく作成されたＢＰＴが大幅に破壊されている等の原因で現在のＢＰＴとしてコントローラ１２により特定されない場合は、ＢＰＴとして正常な内容を有している最新のＢＰＴが、現在のＢＰＴとして特定される。
従って、ユーザーデータの書き込み中やアドレス変換テーブルの変更動作中に異常が発生しても、この記憶システムは以後の読み書き動作を正常に行える。
そして、現在のＢＰＴやユーザーデータが書き込み途中の電源断などでフラッシュメモリ１１に正常に記憶されなかった場合は、前ページポインタを用いて１個前のＢＰＴを特定した上、現在及び１個前のＢＰＴを用いて、ＢＰＴの正しい内容を決定する。また、最も新しく作成されたＢＰＴが大幅に破壊されている等の原因で現在のＢＰＴとしてコントローラ１２により特定されない場合は、ＢＰＴとして正常な内容を有している最新のＢＰＴが、現在のＢＰＴとして特定される。
従って、ユーザーデータの書き込み中やアドレス変換テーブルの変更動作中に異常が発生しても、この記憶システムは以後の読み書き動作を正常に行える。
なお、この記憶システムの構成は、上述のものに限られない。
例えば、フラッシュメモリ１１の記憶領域のブロックの数、１ブロック当たりのページの数、各ページの記憶容量、データ領域及び冗長部の記憶容量は、いずれも任意である。また、フラッシュメモリ１１は、ＥＥＰＲＯＭから構成されるものである必要はなく、コンピュータにより読み書き可能な任意の記憶装置であってよい。
また、コントローラ１２は、前ページポインタ、書込カウンタ又は前ブロック書込失敗フラグを用いた１個前のＢＰＴの特定が行えない場合、過去のＢＰＴのうちいずれかを、任意の基準に従い、１個前のＢＰＴとして特定するようにしてもよい。
例えば、フラッシュメモリ１１の記憶領域のブロックの数、１ブロック当たりのページの数、各ページの記憶容量、データ領域及び冗長部の記憶容量は、いずれも任意である。また、フラッシュメモリ１１は、ＥＥＰＲＯＭから構成されるものである必要はなく、コンピュータにより読み書き可能な任意の記憶装置であってよい。
また、コントローラ１２は、前ページポインタ、書込カウンタ又は前ブロック書込失敗フラグを用いた１個前のＢＰＴの特定が行えない場合、過去のＢＰＴのうちいずれかを、任意の基準に従い、１個前のＢＰＴとして特定するようにしてもよい。
以上、この発明の実施の形態を説明したが、この発明の記憶装置及びメモリ管理装置は、専用のシステムによらず、通常のコンピュータシステムを用いて実現可能である。例えば、フラッシュメモリ１１に接続されるパーソナルコンピュータに上述のコントローラ１２及びコンピュータ２の動作を実行するためのプログラムを格納した媒体（フレキシブルディスク、ＣＤ−ＲＯＭ等）から該プログラムをインストールすることにより、上述の処理を実行する記憶システムを構成することができる。
また、例えば、通信ネットワークの掲示板（ＢＢＳ）に該プログラムをアップロードし、これを通信ネットワークを介して配信してもよい。そして、該プログラムを起動し、ＯＳの制御下に、他のアプリケーションプログラムと同様に実行することにより、上述の処理を実行することができる。
なお、ＯＳが処理の一部を分担する場合、あるいは、ＯＳが本願発明の１つの構成要素の一部を構成するような場合には、記録媒体には、その部分を除いたプログラムを格納してもよい。この場合も、この発明では、その記録媒体には、コンピュータが実行する各機能又はステップを実行するためのプログラムが格納されているものとする。
１ メモリユニット
１１ フラッシュメモリ
１２ コントローラ
１２１ ＣＰＵ
１２２ ＲＯＭ
１２３ ＲＡＭ
２ コンピュータ
１１ フラッシュメモリ
１２ コントローラ
１２１ ＣＰＵ
１２２ ＲＯＭ
１２３ ＲＡＭ
２ コンピュータ
Claims (9)
- 物理アドレスを割り当てられた、ユーザデータを記憶するための複数のメモリブロックを含み、各々の前記メモリブロックの物理アドレス及び論理アドレスの対応関係を表す現在のアドレス変換テーブルを記憶する記憶手段と、
書き込み対象のユーザデータ及び論理アドレスが自己に供給されたとき、前記メモリブロックを構成するページのうちからユーザデータを記憶可能な状態にある空きページを特定して、当該書き込み対象のデータを、当該空きページに書き込み、当該書き込み後の各メモリブロックの物理アドレスと論理アドレスとの対応付けを表す新たな現在のアドレス変換テーブルを前記記憶手段に格納する書込手段と、を備え、
前記記憶手段は、新たな現在のアドレス変換テーブルを格納される直前まで現在のアドレス変換テーブルであった過去のアドレス変換テーブルを引き続き記憶しており、
前記書込手段は、前記新たな現在のアドレス変換テーブルに、前記過去のアドレス変換テーブルが記憶されているページを示す前テーブル情報を付加して前記記憶手段に格納するものである、
ことを特徴とする記憶装置。 - 前記書込手段は、前記前テーブル情報に基づいて過去のアドレス変換テーブルの位置を特定し、位置を特定した当該過去のアドレス変換テーブルに基づいて、現在のアドレス変換テーブルの内容を訂正する、
ことを特徴とする請求項１に記載の記憶装置。 - 前記書込手段は、アドレス変換テーブルを格納していないメモリブロックに、前記新たな現在のアドレス変換テーブルを格納する場合、当該メモリブロックが、アドレス変換テーブルを格納するメモリブロックとしての使用を開始された順序を示すブロック使用順序情報を、前記新たな現在のアドレス変換テーブルに付加して前記記憶手段に格納するものである、
ことを特徴とする請求項１又は２に記載の記憶装置。 - 前記書込手段は、ブロック使用順序情報に基づいて過去のアドレス変換テーブルの位置を特定し、位置を特定した当該過去のアドレス変換テーブルに基づいて、現在のアドレス変換テーブルの内容を訂正する、
ことを特徴とする請求項３に記載の記憶装置。 - 前記書込手段は、各ページに付された、各ページのメモリブロック内での順位に従って、アドレス変換テーブルを空きページに格納するものであり、アドレス変換テーブルを格納していないメモリブロックに、前記新たな現在のアドレス変換テーブルを格納する場合、前記過去のアドレス変換テーブルを格納しているメモリブロックの位置を示す前テーブル格納ブロック情報を、前記新たな現在のアドレス変換テーブル付加して前記記憶手段に格納するものである、
ことを特徴とする請求項３又は４に記載の記憶装置。 - 前記書込手段は、前記ブロック使用順序情報及び前記前テーブル格納ブロック情報に基づいて前記過去のアドレス変換テーブルの位置を特定し、位置を特定した当該過去のアドレス変換テーブルに基づいて、現在のアドレス変換テーブルの内容を訂正する、
ことを特徴とする請求項５に記載の記憶装置。 - 物理アドレスを割り当てられた、ユーザデータを記憶するための複数のメモリブロックを含むメモリに、書き込み対象のユーザデータを格納し、各々の前記メモリブロックの物理アドレス及び論理アドレスの対応関係を表す現在のアドレス変換テーブルを格納するメモリ管理装置であって、
書き込み対象のユーザデータ及び論理アドレスが自己に供給されたとき、前記メモリブロックを構成するページのうちからユーザデータを記憶可能な状態にある空きページを特定して、当該書き込み対象のデータを、当該空きページに書き込むユーザデータ書込手段と、
前記ユーザデータ書込手段による書き込み後の各メモリブロックの物理アドレスと論理アドレスとの対応付けを表す新たな現在のアドレス変換テーブルを前記メモリに格納するテーブル書込手段と、を備え、
前記メモリは、新たな現在のアドレス変換テーブルを格納される直前まで現在のアドレス変換テーブルであった過去のアドレス変換テーブルを引き続き記憶しており、
前記テーブル書込手段は、前記新たな現在のアドレス変換テーブルに、前記過去のアドレス変換テーブルが記憶されているページを示す前テーブル情報を付加して前記メモリに格納するものである、
ことを特徴とするメモリ管理装置。 - 物理アドレスを割り当てられた、ユーザデータを記憶するための複数のメモリブロックを含むメモリに、書き込み対象のユーザデータを格納し、各々の前記メモリブロックの物理アドレス及び論理アドレスの対応関係を表す現在のアドレス変換テーブルを格納するメモリ管理方法であって、
書き込み対象のユーザデータ及び論理アドレスが自己に供給されたとき、前記ページのうちからユーザデータを記憶可能な状態にある空きページを特定して、当該書き込み対象のデータを、当該空きページに書き込むユーザデータ書込ステップと、
前記ユーザデータ書込ステップでの書き込み後の各メモリブロックの物理アドレスと論理アドレスとの対応付けを表す新たな現在のアドレス変換テーブルを前記メモリに格納するテーブル書込ステップと、より構成されており、
前記メモリは、新たな現在のアドレス変換テーブルを格納される直前まで現在のアドレス変換テーブルであった過去のアドレス変換テーブルを引き続き記憶しており、
前記テーブル書込ステップでは、前記新たな現在のアドレス変換テーブルに、前記過去のアドレス変換テーブルが記憶されているページを示す前テーブル情報を付加して前記メモリに格納する、
ことを特徴とするメモリ管理方法。 - コンピュータを、
物理アドレスを割り当てられた、ユーザデータを記憶するための複数のメモリブロックを含むメモリに、書き込み対象のユーザデータを格納し、各々の前記メモリブロックの物理アドレス及び論理アドレスの対応関係を表す現在のアドレス変換テーブルを格納するメモリ管理装置であって、
書き込み対象のユーザデータ及び論理アドレスが自己に供給されたとき、前記メモリブロックを構成するページのうちからユーザデータを記憶可能な状態にある空きページを特定して、当該書き込み対象のデータを、当該空きページに書き込むユーザデータ書込手段と、
前記ユーザデータ書込手段による書き込み後の各メモリブロックの物理アドレスと論理アドレスとの対応付けを表す新たな現在のアドレス変換テーブルを前記メモリに格納するテーブル書込手段と、を備え、
前記メモリは、新たな現在のアドレス変換テーブルを格納される直前まで現在のアドレス変換テーブルであった過去のアドレス変換テーブルを引き続き記憶しており、
前記テーブル書込手段は、前記新たな現在のアドレス変換テーブルに、前記過去のアドレス変換テーブルが記憶されているページを示す前テーブル情報を付加して前記メモリに格納するものである、
ことを特徴とするメモリ管理装置として機能させるためのプログラム。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005104207A JP2006285600A (ja) | 2005-03-31 | 2005-03-31 | 記憶装置、メモリ管理装置、メモリ管理方法及びプログラム |
| US11/628,373 US20080104361A1 (en) | 2005-03-31 | 2006-03-30 | Storage Device, Memory Managing Apparatus, Memory Managing Method, and Program |
| KR1020067025255A KR100849446B1 (ko) | 2005-03-31 | 2006-03-30 | 기억 장치, 메모리 관리 장치, 메모리 관리 방법, 및 컴퓨터-판독가능한 기록 매체 |
| PCT/JP2006/307265 WO2006107086A1 (en) | 2005-03-31 | 2006-03-30 | Storage device, memory managing apparatus, memory managing method, and program |
| EP06731213A EP1864223A4 (en) | 2005-03-31 | 2006-03-30 | MEMORY AND ITS, DEVICE, METHOD AND MANAGEMENT SOFTWARE |
| TW095111563A TW200643713A (en) | 2005-03-31 | 2006-03-31 | Storage device, memory managing apparatus, memory managing method, and program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005104207A JP2006285600A (ja) | 2005-03-31 | 2005-03-31 | 記憶装置、メモリ管理装置、メモリ管理方法及びプログラム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006285600A true JP2006285600A (ja) | 2006-10-19 |
Family
ID=37073619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005104207A Pending JP2006285600A (ja) | 2005-03-31 | 2005-03-31 | 記憶装置、メモリ管理装置、メモリ管理方法及びプログラム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20080104361A1 (ja) |
| EP (1) | EP1864223A4 (ja) |
| JP (1) | JP2006285600A (ja) |
| KR (1) | KR100849446B1 (ja) |
| TW (1) | TW200643713A (ja) |
| WO (1) | WO2006107086A1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009107506A1 (en) * | 2008-02-29 | 2009-09-03 | Kabushiki Kaisha Toshiba | Memory system |
| WO2009110303A1 (en) * | 2008-03-01 | 2009-09-11 | Kabushiki Kaisha Toshiba | Memory system |
| JP2009211202A (ja) * | 2008-02-29 | 2009-09-17 | Toshiba Corp | メモリシステム |
| JP2009211221A (ja) * | 2008-03-01 | 2009-09-17 | Toshiba Corp | メモリシステム |
| JP2009211216A (ja) * | 2008-03-01 | 2009-09-17 | Toshiba Corp | メモリシステムおよび管理情報の保存方法 |
| JP2009211223A (ja) * | 2008-03-01 | 2009-09-17 | Toshiba Corp | メモリシステム |
| JP2013198958A (ja) * | 2012-03-26 | 2013-10-03 | Daihen Corp | ロボット制御装置 |
| JP2016071447A (ja) * | 2014-09-26 | 2016-05-09 | ラピスセミコンダクタ株式会社 | 不揮発性記憶装置及び不揮発性記憶装置の制御方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4524309B2 (ja) * | 2006-03-13 | 2010-08-18 | パナソニック株式会社 | フラッシュメモリ用のメモリコントローラ |
| US20090327837A1 (en) * | 2008-06-30 | 2009-12-31 | Robert Royer | NAND error management |
| TWI413931B (zh) * | 2009-01-15 | 2013-11-01 | Phison Electronics Corp | 快閃記憶體資料之存取方法及其儲存系統與控制系統 |
| CN102314396B (zh) * | 2010-07-06 | 2014-01-29 | 旺宏电子股份有限公司 | 区块为基础闪存的字节存取的方法与装置 |
| JP5659178B2 (ja) * | 2012-03-16 | 2015-01-28 | 株式会社東芝 | 不揮発性記憶装置及び不揮発性メモリの制御方法 |
| CN106020735A (zh) * | 2016-05-31 | 2016-10-12 | 晨星半导体股份有限公司 | 一种数据存储方法及数据存储装置 |
| US10884954B2 (en) | 2018-09-17 | 2021-01-05 | Silicon Motion, Inc. | Method for performing adaptive locking range management, associated data storage device and controller thereof |
| CN114528226A (zh) * | 2018-09-17 | 2022-05-24 | 慧荣科技股份有限公司 | 高效能垃圾收集方法以及数据存储装置及其控制器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100359414B1 (ko) * | 1996-01-25 | 2003-01-24 | 동경 엘렉트론 디바이스 주식회사 | 데이타독출/기록방법및그를이용한메모리제어장치및시스템 |
| JP3589033B2 (ja) | 1998-06-25 | 2004-11-17 | 東京エレクトロンデバイス株式会社 | フラッシュメモリシステム |
| US7620769B2 (en) * | 2000-01-06 | 2009-11-17 | Super Talent Electronics, Inc. | Recycling partially-stale flash blocks using a sliding window for multi-level-cell (MLC) flash memory |
| JP4037605B2 (ja) | 2000-12-04 | 2008-01-23 | 株式会社東芝 | 不揮発性メモリユニットのコントローラ、同コントローラを有するメモリシステム及び不揮発性メモリユニットの制御方法 |
| US7013376B2 (en) * | 2000-12-20 | 2006-03-14 | Hewlett-Packard Development Company, L.P. | Method and system for data block sparing in a solid-state storage device |
| JP4129381B2 (ja) * | 2002-09-25 | 2008-08-06 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
| JP4058322B2 (ja) * | 2002-10-07 | 2008-03-05 | 株式会社ルネサステクノロジ | メモリカード |
| JP4211385B2 (ja) * | 2002-12-20 | 2009-01-21 | パナソニック株式会社 | 半導体メモリカードおよび管理情報更新方法 |
| JP2005085011A (ja) * | 2003-09-09 | 2005-03-31 | Renesas Technology Corp | 不揮発性メモリ制御装置 |
| US7412560B2 (en) * | 2004-12-16 | 2008-08-12 | Sandisk Corporation | Non-volatile memory and method with multi-stream updating |
-
2005
- 2005-03-31 JP JP2005104207A patent/JP2006285600A/ja active Pending
-
2006
- 2006-03-30 KR KR1020067025255A patent/KR100849446B1/ko not_active IP Right Cessation
- 2006-03-30 US US11/628,373 patent/US20080104361A1/en not_active Abandoned
- 2006-03-30 WO PCT/JP2006/307265 patent/WO2006107086A1/en active Application Filing
- 2006-03-30 EP EP06731213A patent/EP1864223A4/en not_active Withdrawn
- 2006-03-31 TW TW095111563A patent/TW200643713A/zh unknown
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101103110B1 (ko) * | 2008-02-29 | 2012-01-04 | 가부시끼가이샤 도시바 | 메모리 시스템 |
| US9043564B2 (en) | 2008-02-29 | 2015-05-26 | Kabushiki Kaisha Toshiba | Memory system with fixed and variable pointers |
| JP2009211202A (ja) * | 2008-02-29 | 2009-09-17 | Toshiba Corp | メモリシステム |
| US8738867B2 (en) | 2008-02-29 | 2014-05-27 | Kabushiki Kaisha Toshiba | Memory system |
| WO2009107506A1 (en) * | 2008-02-29 | 2009-09-03 | Kabushiki Kaisha Toshiba | Memory system |
| US8438343B2 (en) | 2008-02-29 | 2013-05-07 | Kabushiki Kaisha Toshiba | Memory system with fixed and variable pointers |
| JP2009211216A (ja) * | 2008-03-01 | 2009-09-17 | Toshiba Corp | メモリシステムおよび管理情報の保存方法 |
| JP4551938B2 (ja) * | 2008-03-01 | 2010-09-29 | 株式会社東芝 | メモリシステム |
| JP4558052B2 (ja) * | 2008-03-01 | 2010-10-06 | 株式会社東芝 | メモリシステム |
| KR101102136B1 (ko) | 2008-03-01 | 2012-01-02 | 가부시끼가이샤 도시바 | 메모리 시스템 |
| JP4551939B2 (ja) * | 2008-03-01 | 2010-09-29 | 株式会社東芝 | メモリシステム |
| US8285954B2 (en) | 2008-03-01 | 2012-10-09 | Kabushiki Kaisha Toshiba | Memory system managing a plurality of logs |
| JP2009211223A (ja) * | 2008-03-01 | 2009-09-17 | Toshiba Corp | メモリシステム |
| JP2009211221A (ja) * | 2008-03-01 | 2009-09-17 | Toshiba Corp | メモリシステム |
| WO2009110303A1 (en) * | 2008-03-01 | 2009-09-11 | Kabushiki Kaisha Toshiba | Memory system |
| JP2013198958A (ja) * | 2012-03-26 | 2013-10-03 | Daihen Corp | ロボット制御装置 |
| JP2016071447A (ja) * | 2014-09-26 | 2016-05-09 | ラピスセミコンダクタ株式会社 | 不揮発性記憶装置及び不揮発性記憶装置の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200643713A (en) | 2006-12-16 |
| KR20070034999A (ko) | 2007-03-29 |
| US20080104361A1 (en) | 2008-05-01 |
| EP1864223A4 (en) | 2009-01-21 |
| WO2006107086A1 (en) | 2006-10-12 |
| EP1864223A1 (en) | 2007-12-12 |
| KR100849446B1 (ko) | 2008-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006285600A (ja) | 記憶装置、メモリ管理装置、メモリ管理方法及びプログラム | |
| US8239612B2 (en) | Memory controller, flash memory system with memory controller, and control method of flash memory | |
| US6865658B2 (en) | Nonvolatile data management system using data segments and link information | |
| KR100847506B1 (ko) | 기억 장치, 메모리 관리 방법 및 프로그램 | |
| US20070016719A1 (en) | Memory device including nonvolatile memory and memory controller | |
| JP2005196736A (ja) | フラッシュメモリのアドレスマッピング方法、マッピング情報管理方法及びこれらの方法を用いたフラッシュメモリ | |
| JP2005242897A (ja) | フラッシュディスク装置 | |
| JPWO2005111812A1 (ja) | メモリ制御回路、不揮発性記憶装置及びメモリ制御方法 | |
| WO2007023674A1 (ja) | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法 | |
| JP2007133541A (ja) | 記憶装置、メモリ管理装置、メモリ管理方法及びプログラム | |
| US8819387B2 (en) | Memory storage device, memory controller, and method for identifying valid data | |
| CN111221750A (zh) | 固态储存装置的数据处理方法 | |
| JP2020086535A (ja) | メモリコントローラ、及びメモリシステム | |
| JP5057887B2 (ja) | データ更新装置及びデータ更新方法及びデータ更新プログラム | |
| JP4513786B2 (ja) | メモリコントローラ、メモリシステム及びメモリ制御方法 | |
| JP2004078902A (ja) | 記憶装置、メモリ管理方法及びプログラム | |
| JP3826115B2 (ja) | 記憶装置、メモリ管理方法及びプログラム | |
| JP4332134B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP2009276883A (ja) | 半導体補助記憶装置 | |
| JP2006318132A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| US7634612B2 (en) | Method of recording and reproducing information | |
| US11899977B2 (en) | Method and apparatus for performing access management of memory device with aid of serial number assignment timing control | |
| JP5707695B2 (ja) | フラッシュディスク装置 | |
| JP2012037971A (ja) | メモリコントローラ及びメモリコントローラを備える不揮発性メモリシステム、並びに不揮発性メモリの制御方法 | |
| US10732875B2 (en) | Data processing method for solid state drive |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090303 |