TWI425513B - 識別快閃記憶體中區塊之資料頁的方法以及相關之記憶裝置 - Google Patents
識別快閃記憶體中區塊之資料頁的方法以及相關之記憶裝置 Download PDFInfo
- Publication number
- TWI425513B TWI425513B TW098127246A TW98127246A TWI425513B TW I425513 B TWI425513 B TW I425513B TW 098127246 A TW098127246 A TW 098127246A TW 98127246 A TW98127246 A TW 98127246A TW I425513 B TWI425513 B TW I425513B
- Authority
- TW
- Taiwan
- Prior art keywords
- data page
- data
- page
- blank
- bits
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
Description
本發明係有關於快閃記憶體(Flash Memory),尤指一種識別快閃記憶體中區塊之資料頁是否為空白資料頁的方法以及相關之記憶裝置及其控制器。
近年來由於快閃記憶體的技術不斷地發展,各種可攜式記憶裝置(例如:符合SD/MMC、CF、MS、XD標準之記憶卡)被廣泛地實施於諸多應用中。因此,這些可攜式記憶裝置中之快閃記憶體的存取控制遂成為相當熱門的議題。
在快閃記憶體的某些存取方式中,快閃記憶體中一第一區塊中的資料會需要複製到一第二區塊,然而,在複製的過程中,快閃記憶體中的控制器會先循序讀取第一區塊中每一個資料頁中的內容,若該資料頁是空白的(亦即沒有資料存在),則控制器不需要將該資料頁的資料複製到第二區塊中,換句話說,針對第一區塊中每一個資料頁,控制器均要讀取資料頁中的每一個位元,且必須要讀完該資料頁中所有的位元之後才可以判斷該資料頁是否為空白資料頁,如此一來,便會影響到快閃記憶體存取資料的效率。特別地,在第一區塊中大部分的資料頁均為空白資料頁的情形下,快閃記憶體的效能更會嚴重地降低。
因此,本發明的目的之一在於提供一種識別一快閃記憶體中一區塊之一資料頁是否為空白資料頁的方法以及相關之一記憶裝置及其控制器,使得控制器不需要讀取該資料頁中所有位元就可以判斷該資料頁是否為空白資料頁,以解決上述的問題。
依據本發明之一實施例,一種識別一快閃記憶體中一區塊之一資料頁的方法包含有:讀取該資料頁之一身分識別區域中之複數個位元;以及依據該複數個位元以判斷該資料頁是否為空白資料頁。
依據本發明之另一實施例,一種記憶裝置包含有一快閃記憶體以及一控制器。該快閃記憶體包含複數個區塊,該複數個區塊中任一區塊包含有複數個資料頁。該控制器係用來讀取該複數個資料頁中一資料頁之一身分識別區域中複數個位元,並依據該複數個位元以判斷該資料頁是否為空白資料頁。
依據本發明之另一實施例,一種識別一快閃記憶體中一區塊之一資料頁的方法包含有:讀取位於該資料頁之一識別位元;以及依據該識別位元來判斷該資料頁是否為空白資料頁。
依據本發明之另一實施例,一種記憶裝置包含有一快閃記憶體以及一控制器。該快閃記憶體包含複數個區塊,該複數個區塊中任一區塊包含有複數個資料頁。該控制器係用來讀取位於該複數個資料頁中一資料頁之一識別位元,並依據該識別位元來判斷該資料頁是否為空白資料頁。
依據本發明之識別一快閃記憶體中一區塊之一資料頁是否為空白資料頁的方法以及相關之一記憶裝置及其控制器,控制器僅需要讀取該資料頁中一位元或是複數個位元就可以判斷該資料頁是否為空白資料頁,如此一來,快閃記憶體存取資料的效率便能大幅改善。
請參考第1圖,第1圖為依據本發明一實施例之一種記憶裝置100的示意圖,其中本實施例之記憶裝置100尤其係為可攜式記憶裝置(例如:符合SD/MMC、CF、MS、XD標準之記憶卡)。記憶裝置100包含有一快閃記憶體(Flash Memory)120以及一控制器,該控制器可為一記憶體控制器110,且係用來存取快閃記憶體120。依據本實施例,記憶體控制器110包含一微處理器112、一唯讀記憶體(Read Only Memory,ROM)112M、一控制邏輯114、一緩衝記憶體116、與一介面邏輯118。唯讀記憶體係用來儲存一程式碼112C,而微處理器112則用來執行程式碼112C以控制對快閃記憶體120之存取(Access)。
於典型狀況下,快閃記憶體120包含複數個區塊(Block),而該控制器(例如:透過微處理器112執行程式碼112C之記憶體控制器110)對快閃記憶體120進行複製、抹除、合併資料等運作係以區塊為單位來進行複製、抹除、合併資料。另外,一區塊可記錄特定數量的資料頁(Page),其中該控制器(例如:透過微處理器112執行程式碼112C之記憶體控制器110)對快閃記憶體120進行寫入資料之運作係以資料頁為單位來進行寫入。
實作上,透過微處理器112執行程式碼112C之記憶體控制器110可利用其本身內部之元件來進行諸多控制運作,例如:利用控制邏輯114來控制快閃記憶體120之存取運作(尤其是對至少一區塊或至少一資料頁之存取運作)、利用緩衝記憶體116進行所需之緩衝處理、以及利用介面邏輯118來與一主裝置(Host Device)溝通。
請同時參考第1圖、第2圖以及第3圖,第2圖為第1圖所示之快閃記憶體120中一區塊200之一第一實施例的示意圖,其中區塊200包含有複數個資料頁P0
、P1
、...、Pn
,每一個資料頁P0
、P1
、...、Pn
均包含有一身分識別區域R_ID、複數個資料區域Data_0、Data_1、...、Data_n以及對應至身分識別區域R_ID、複數個資料區域Data_0、Data_1、...、Data_n之錯誤更正碼ECC、ECC_0、ECC_1、...、ECC_n。第3圖為第1圖所示之記憶體控制器110識別快閃記憶體120中區塊200之資料頁是否為空白資料頁的流程圖。以第2圖所示之資料頁P0
為例,參考第3圖,流程敘述如下:記憶體控制器110在對快閃記憶體執行寫入運作時,係依照第2圖所示之形式對各資料頁進行寫入。以資料頁P0
為例,首先,記憶體控制器110係在資料頁P0
的起始位置寫入其身分識別資料,寫入身分識別資料之區域可稱為身分識別區域R_ID。在記憶裝置100接下來的使用上,資料係儲存至身分識別區域R_ID之後的資料區域Data_0、Data_1、...、Data_n的位址。而若記憶體控制器110尚未對某一資料頁執行寫入運作,則該資料頁仍處於被抹除之後的狀態,此時該資料頁的身分識別區域R_ID儲存一個被抹除後的預設值,例如快閃記憶體在被抹除之後之預設值為”0xff”。
在步驟300中,流程開始。接著,在步驟302中,記憶體控制器110讀取資料頁P0
之身分識別區域R_ID中之複數個位元;在步驟304中,記憶體控制器110依據該複數個位元以判斷資料頁P0
是否為空白資料頁。特別地,在步驟302以及304中,記憶體控制器110係讀取身分識別區域R_ID中之一特定位元組,且依據該特定位元組以判斷資料頁P0
是否為空白資料頁。舉例來說,身分識別區域R_ID一般而言具有如第4圖所示之複數個位元組Byte_0,...Byte_4,其中Byte_0係為一身分識別位元組、Byte_1以及Byte_2為邏輯區塊位址(Logic Block Address,LBA)的相關資訊、Byte_3為資料頁指標(Pointer)資訊、Byte_4為備用位元組,若是身分識別位元組Byte_0的值為抹除後的預設值(例如:“0xff”),則表示資料頁P0
為一空白資料頁,若是身分識別位元組Byte_0的值為其他值,則表示資料頁P0
內有儲存資料,因此,藉由讀取身分識別區域R_ID中的身分識別位元組Byte_0,記憶體控制器110可以確實判斷出資料頁P0
為否為一空白資料頁。記憶體控制器110在讀取身分識別區域R_ID中的身分識別位元組Byte_0之後判斷資料頁P0
為空白資料頁則可不繼續讀取資料頁P0
的其餘資料,而若判斷資料頁P0
並非為空白資料頁則可繼續讀取資料頁P0
的其餘資料。
需注意的是,在上述之實施例中,記憶體控制器110係藉由讀取身分識別區域R_ID中一特定位元組來判斷資料頁P0是否為空白資料頁,然而,在本發明之其他實施例中,身分識別區域R_ID可以另包含有一識別位元,而記憶體控制器110藉由該識別位元來判斷資料頁P0
是否為空白資料頁,這些設計上變化均應隸屬於本發明的範疇。
在本發明之識別快閃記憶體120中區塊200之資料頁P0
的方法中,因為身分識別區域R_ID係位於資料頁P0
的起始位址,因此,記憶體控制器110僅需要讀取一位元組或是少數位元組的資料便可以判斷資料頁P0
是否為空白資料頁,相較於習知需要讀取資料頁中所有位元後才能夠判斷資料頁是否為空白資料頁的方法,本發明確實能夠增進記憶體控制器110存取快閃記憶體120的效率。
此外,在上述實施例中,身分識別區域R_ID係位於資料頁P0
的起始位址,然而,在本發明之另一實施例中,身分識別區域R_ID僅需位於資料頁P0
中資料區域Data_0、Data_1、...、Data_n的位址之前即可,而不需要位於資料頁P0
的起始位址,這些設計上的變化均應隸屬於本發明的範疇。
請同時參考第1圖、第5圖以及第6圖,第5圖為依據本發明一第二實施例之快閃記憶體120中一區塊500的示意圖,其中區塊500包含有複數個資料頁P0
、P1
、...Pn
,每一個資料頁P1
、P2
、...Pn
均包含有一識別位元ID’、身分識別區域R_ID、複數個資料區域Data_0、Data_1、...Data_n以及對應至身分識別區域R_ID、複數個資料區域Data_0、Data_1、...Data_n之錯誤更正碼ECC、ECC_0、ECC_1、...ECC_n。第6圖為第1圖所示之記憶體控制器110識別快閃記憶體120中區塊500之資料頁是否為空白資料頁的流程圖。以第5圖所示之資料頁P0
為例,參考第6圖,流程敘述如下:以資料頁P0
為例,首先,在記憶體控制器110開始識別快閃記憶體120中區塊500之資料頁是否為空白資料頁之前,記憶體控制器110在對快閃記憶體120之資料頁P0
進行寫入運作時,先將一識別位元ID’設置於資料頁P0
中的起始位址,在記憶裝置100接下來的使用上,識別位元ID’係用來表示資料頁P0
中是否儲存有資料,舉例來說,若是資料頁P0
儲存有資料,則識別位元ID’為“0”;若是資料頁P0
為空白資料頁,則識別位元ID’為“1”。其餘資料頁(P1
~Pn
)之運作亦類似於此,故不贅述。
在步驟600,流程開始。接著,在步驟602中,記憶體控制器110讀取資料頁P0
之識別位元ID’;在步驟604中,記憶體控制器110依據該識別位元ID’以判斷資料頁P0
是否為空白資料頁。
記憶體控制器110在讀取識別位元ID’之後判斷資料頁P0
為空白資料頁則可不繼續讀取資料頁P0
的其餘資料,而若判斷資料頁P0
並非為空白資料頁則可繼續讀取資料頁P0
的其餘資料。在第6圖所示之方法中,因為識別位元ID’係位於資料頁P0
的起始位址,因此,記憶體控制器110僅需要讀取一位元的資料便可以判斷資料頁P0
是否為空白資料頁,相較於習知需要讀取資料頁中所有位元後才能夠判斷資料頁是否為空白資料頁的方法,本發明確實能夠增進記憶體控制器110存取快閃記憶體120的效率。
請同時參考第1圖、第7圖以及第8圖,第7圖為當第1圖所示之記憶體控制器110將區塊A的資料複製至區塊B的流程圖。第8圖為區塊A的資料複製至區塊B的示意圖,其中區塊A包含有複數個資料頁P0
、P1
、...、Pn
。參考第7圖,流程敘述如下:在步驟700中,操作開始。接著,在步驟702中,記憶體控制器110判斷區塊A中資料頁Pi
是否為空白資料頁,若資料頁Pi
為空白資料頁,則直接進入步驟708;若資料頁Pi
不為空白資料頁,則進入步驟704。需注意的是,步驟702可以依照本發明第3圖或是第6圖所示之流程來判斷資料頁Pi
是否為空白資料頁。當記憶體控制器110在讀取身分識別區域R_ID中的身分識別位元組Byte_0(如第3圖之實施例)或識別位元ID’(如第6圖之實施例)之後判斷資料頁Pi
為空白資料頁則可不繼續讀取資料頁Pi
的其餘資料直接進入步驟708,而若判斷資料頁Pi
並非為空白資料頁則進入步驟704,繼續讀取資料頁Pi
的其餘資料。
接著,在步驟704中,記憶體控制器110讀取資料頁Pi中的所有資料,並將資料儲存至一緩衝器(未繪示);在步驟706中,記憶體控制器110將儲存至緩衝器的資料複製到區塊B中;接著,於步驟708,判斷資料頁Pi是否為區塊A中最後一個資料頁,若資料頁Pi
不為區塊A中最後一個資料頁,則進入步驟710,準備開始回到步驟702來判斷下一資料頁(Pi+1
)是否為空白資料頁;若資料頁Pi
為區塊A中最後一個資料頁,則進入步驟712結束操作。
簡要歸納本發明之識別一快閃記憶體中一區塊之一資料頁的方法以及相關記憶裝置及其控制器,在本發明中,身分識別區塊係為於該資料頁的起始位址,因此,控制器僅需要讀取身分識別區塊中一特定位元組便可以判斷該資料頁是否為空白資料頁,如此一來,當記憶裝置需要進行區塊資料複製或整合(merge)時,採用本發明之方法可以降低運作的時間,因此,記憶裝置的效率會大幅改善。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100...記憶裝置
110...記憶體控制器
112...微處理器
112C...程式碼
112M...唯讀記憶體
114‧‧‧控制邏輯
116‧‧‧緩衝記憶體
118‧‧‧介面邏輯
120‧‧‧快閃記憶體
200、500、A、B‧‧‧區塊
P0
、P1
、P2
、Pn
‧‧‧資料頁
R_ID‧‧‧身分識別區域
請參考第1圖,第1圖為依據本發明一實施例之一記憶裝置的示意圖。
第2圖為第1圖所示之快閃記憶體中一區塊之一第一實施例的示意圖。
第3圖為第1圖所示之記憶體控制器識別第2圖所示之快閃記憶體中區塊之資料頁是否為空白資料頁的流程圖。
第4圖為第3圖所示之身分識別區域R_ID的示意圖。
第5圖為第1圖所示之快閃記憶體中一區塊之一第二實施例的示意圖。
第6圖為第1圖所示之記憶體控制器識別第5圖所示之快閃記憶體中區塊之資料頁是否為空白資料頁的流程圖。
第7圖為當第1圖所示之記憶體控制器將區塊A的資料複製至區塊B的流程圖。
第8圖為區塊A的資料複製至區塊B的示意圖。
100...記憶裝置
110...記憶體控制器
112...微處理器
112C...程式碼
112M...唯讀記憶體
114...控制邏輯
116...緩衝記憶體
118...介面邏輯
120...快閃記憶體
Claims (20)
- 一種識別一快閃記憶體(Flash Memory)中一區塊之一資料頁(page)的方法,包含有:讀取該資料頁之一身分識別區域中之複數個位元;以及依據該複數個位元,且不依據該資料頁的其他位元,以判斷該資料頁是否為空白資料頁。
- 如申請專利範圍第1項所述之方法,其中該身分識別區域係位於該資料頁中所有資料區域的位址之前。
- 如申請專利範圍第2項所述之方法,其中讀取該資料頁之該身分識別區域中之該複數個位元的步驟包含有:讀取位於該資料頁起始位址之該身分識別區域中之該複數個位元。
- 如申請專利範圍第1項所述之方法,其中讀取該身分識別區域中之該複數個位元的步驟包含有:讀取該身分識別區域中一特定位元組以作為該複數個位元。
- 如申請專利範圍第4項所述之方法,其中依據該複數個位元以判斷該資料頁是否為空白資料頁的步驟包含有:當該特定位元組為一預定值時,判斷該資料頁為空白資料頁; 以及當該特定位元組不為該預定值時,判斷該資料頁不為空白資料頁。
- 如申請專利範圍第1項所述之方法,更包含:當判定該資料頁為空白資料頁時,則不繼續讀取該資料頁之其餘資料;以及當判定該資料頁不為空白資料頁時,則繼續讀取該資料頁之其餘資料。
- 一種記憶裝置,其包含有:一快閃記憶體(Flash Memory),該快閃記憶體包含複數個區塊,該複數個區塊中任一區塊包含有複數個資料頁;以及一控制器,用來讀取該複數個資料頁中一資料頁之一身分識別區域中之複數個位元,並依據該複數個位元,且不依據該資料頁的其他位元,以判斷該資料頁是否為空白資料頁。
- 如申請專利範圍第7項所述之記憶裝置,其中該身分識別區域係位於該資料頁中所有資料區域的位址之前。
- 如申請專利範圍第8項所述之記憶裝置,其中該控制器係讀取位於該資料頁起始位址之該身分識別區域中之該複數個位元。
- 如申請專利範圍第7項所述之記憶裝置,其中該控制器讀取該身分識別區域中一特定位元組以作為該複數個位元。
- 如申請專利範圍第10項所述之記憶裝置,其中當該特定位元組為一預定值時,該控制器判斷該資料頁為空白資料頁;以及當該特定位元組不為該預定值時,該控制器判斷該資料頁不為空白資料頁。
- 如申請專利範圍第7項所述之記憶裝置,其中當該控制器判定該資料頁為空白資料頁時,該控制器不繼續讀取該資料頁之其餘資料;以及當該控制器判定該資料頁不為空白資料頁時,該控制器繼續讀取該資料頁之其餘資料。
- 一種識別一快閃記憶體(Flash Memory)中一區塊之一資料頁(page)的方法,包含有:讀取位於該資料頁之一識別位元;以及依據該識別位元,且不依據該資料頁的其他位元,來判斷該資料頁是否為空白資料頁。
- 如申請專利範圍第13項所述之方法,其中讀取位於該資料頁之該識別位元的步驟包含有:讀取位於該資料頁起始位址之該識別位元。
- 如申請專利範圍第13項所述之方法,其中該識別位元係位於該資料頁之一身分識別區域中,其中該身分識別區域係位於該資料頁之起始位址。
- 如申請專利範圍第13項所述之方法,更包含:當判定該資料頁為空白資料頁時,則不繼續讀取該資料頁之其餘資料;以及當判定該資料頁不為空白資料頁時,則繼續讀取該資料頁之其餘資料。
- 一種記憶裝置,其包含有:一快閃記憶體(Flash Memory),該快閃記憶體包含複數個區塊,該複數個區塊中任一區塊包含有複數個資料頁;以及一控制器,用來讀取位於該複數個資料頁中一資料頁中之一識別位元,並依據該識別位元,且不依據該資料頁的其他位元,來判斷該資料頁是否為空白資料頁。
- 如申請專利範圍第17項所述之記憶裝置,其中該控制器係讀取位於該資料頁起始位址之該識別位元。
- 如申請專利範圍第17項所述之記憶裝置,其中該識別位元係位於該資料頁之一身分識別區域中,其中該身分識別區域係位於該資料頁之起始位址。
- 如申請專利範圍第17項所述之記憶裝置,其中當該控制器判定該資料頁為空白資料頁時,該控制器不繼續讀取該資料頁之其餘資料;以及當該控制器判定該資料頁不為空白資料頁時,該控制器繼續讀取該資料頁之其餘資料。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098127246A TWI425513B (zh) | 2009-08-13 | 2009-08-13 | 識別快閃記憶體中區塊之資料頁的方法以及相關之記憶裝置 |
US12/756,165 US8312205B2 (en) | 2009-08-13 | 2010-04-07 | Method for identifying a page of a block of flash memory, and associated memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098127246A TWI425513B (zh) | 2009-08-13 | 2009-08-13 | 識別快閃記憶體中區塊之資料頁的方法以及相關之記憶裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201106364A TW201106364A (en) | 2011-02-16 |
TWI425513B true TWI425513B (zh) | 2014-02-01 |
Family
ID=43589271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098127246A TWI425513B (zh) | 2009-08-13 | 2009-08-13 | 識別快閃記憶體中區塊之資料頁的方法以及相關之記憶裝置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8312205B2 (zh) |
TW (1) | TWI425513B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106250050B (zh) * | 2015-06-10 | 2021-02-05 | 恩智浦美国有限公司 | 用于数据传输中的实时空白页检测的方法和装置 |
CN115357521A (zh) * | 2022-08-10 | 2022-11-18 | 山东华芯半导体有限公司 | 一种动态规避nand的刷新读到未写页的方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040024956A1 (en) * | 2002-07-30 | 2004-02-05 | Hirofumi Muramatsu | Method of controlling flash memory |
CN1518000A (zh) * | 2003-01-26 | 2004-08-04 | 深圳市朗科科技有限公司 | 闪存介质中的数据管理方法 |
US20040151055A1 (en) * | 2003-02-05 | 2004-08-05 | Sheng-Zhong Shieh | Method for quickly detecting the state of a nonvolatile storage medium |
US20060031627A1 (en) * | 2001-01-19 | 2006-02-09 | Conley Kevin M | Partial block data programming and reading operations in a non-volatile memory |
US20070097750A1 (en) * | 2004-06-10 | 2007-05-03 | Hitoshi Shiga | Nand flash memory and blank page search method therefor |
WO2007119267A1 (ja) * | 2006-03-13 | 2007-10-25 | Matsushita Electric Industrial Co., Ltd. | フラッシュメモリ用のメモリコントローラ |
US20070276988A1 (en) * | 2004-02-26 | 2007-11-29 | Super Talent Electronics, Inc. | Page and Block Management Algorithm for NAND Flash |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007072313A2 (en) * | 2005-12-22 | 2007-06-28 | Nxp B.V. | Memory with block-erasable locations and a linked chain of pointers to locate blocks with pointer information |
US8417902B2 (en) * | 2008-08-05 | 2013-04-09 | Atmel Corporation | One-time-programmable memory emulation |
US20100174850A1 (en) * | 2009-01-08 | 2010-07-08 | Chin-Huo Chu | Data moving method and system utilizing the same |
US9063886B2 (en) * | 2009-09-18 | 2015-06-23 | Apple Inc. | Metadata redundancy schemes for non-volatile memories |
-
2009
- 2009-08-13 TW TW098127246A patent/TWI425513B/zh active
-
2010
- 2010-04-07 US US12/756,165 patent/US8312205B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060031627A1 (en) * | 2001-01-19 | 2006-02-09 | Conley Kevin M | Partial block data programming and reading operations in a non-volatile memory |
US20040024956A1 (en) * | 2002-07-30 | 2004-02-05 | Hirofumi Muramatsu | Method of controlling flash memory |
CN1518000A (zh) * | 2003-01-26 | 2004-08-04 | 深圳市朗科科技有限公司 | 闪存介质中的数据管理方法 |
US20040151055A1 (en) * | 2003-02-05 | 2004-08-05 | Sheng-Zhong Shieh | Method for quickly detecting the state of a nonvolatile storage medium |
US20070276988A1 (en) * | 2004-02-26 | 2007-11-29 | Super Talent Electronics, Inc. | Page and Block Management Algorithm for NAND Flash |
US20070097750A1 (en) * | 2004-06-10 | 2007-05-03 | Hitoshi Shiga | Nand flash memory and blank page search method therefor |
WO2007119267A1 (ja) * | 2006-03-13 | 2007-10-25 | Matsushita Electric Industrial Co., Ltd. | フラッシュメモリ用のメモリコントローラ |
Also Published As
Publication number | Publication date |
---|---|
US20110040928A1 (en) | 2011-02-17 |
TW201106364A (en) | 2011-02-16 |
US8312205B2 (en) | 2012-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI692690B (zh) | 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置 | |
JP4524309B2 (ja) | フラッシュメモリ用のメモリコントローラ | |
JP3692313B2 (ja) | 不揮発性メモリの制御方法 | |
CN110908925B (zh) | 高效能垃圾收集方法以及数据存储装置及其控制器 | |
TWI389122B (zh) | 用來存取一快閃記憶體之方法以及相關之記憶裝置及其控制器 | |
TWI659304B (zh) | 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置 | |
TWI486957B (zh) | Nand快閃記憶體燒錄資料的處理、使用方法及裝置、運行系統 | |
TW201217968A (en) | Data writing method, memory controller and memory storage apparatus | |
US20100174850A1 (en) | Data moving method and system utilizing the same | |
TWI420313B (zh) | 資料管理方法、記憶體控制器與嵌入式記憶體儲存裝置 | |
TWI749279B (zh) | 資料儲存裝置與資料處理方法 | |
US9171004B2 (en) | System and method to respond to a data file deletion instruction | |
TWI425513B (zh) | 識別快閃記憶體中區塊之資料頁的方法以及相關之記憶裝置 | |
TWI657339B (zh) | 管理快閃記憶體模組的方法及相關的快閃記憶體控制器 | |
TWI697778B (zh) | 資料儲存裝置與資料處理方法 | |
US20090210758A1 (en) | Method for reducing data error when flash memory storage device using copy back command | |
US9223649B2 (en) | System and method of sending correction data to a buffer of a non-volatile memory | |
TWI653630B (zh) | 存取快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置 | |
TWI492052B (zh) | 存取快閃記憶體的方法以及相關的記憶裝置 | |
TWI852599B (zh) | 記憶裝置、快閃記憶體控制器及其控制方法 | |
JP2006318303A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
TW202001568A (zh) | 資料儲存裝置、系統資訊編程方法及系統資訊重建方法 |