JPWO2006022155A1 - エラー訂正装置 - Google Patents
エラー訂正装置 Download PDFInfo
- Publication number
- JPWO2006022155A1 JPWO2006022155A1 JP2006531773A JP2006531773A JPWO2006022155A1 JP WO2006022155 A1 JPWO2006022155 A1 JP WO2006022155A1 JP 2006531773 A JP2006531773 A JP 2006531773A JP 2006531773 A JP2006531773 A JP 2006531773A JP WO2006022155 A1 JPWO2006022155 A1 JP WO2006022155A1
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- estimated
- estimation
- correction processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/47—Error detection, forward error correction or error protection, not provided for in groups H03M13/01 - H03M13/37
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0072—Error control for data other than payload data, e.g. control data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0092—Error control systems characterised by the topology of the transmission link
- H04L2001/0093—Point-to-multipoint
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
Abstract
データエラー訂正装置において、入力データのビット時系列にエラー訂正処理を施して訂正データ及び訂正時におけるエラー検知状態を示すパラメータを生成するエラー訂正手段と、データ推定指令に応じて入力データのビット時系列を調整したビット時系列からなる推定データを生成する推定データ生成手段と、上記の訂正データ及びパラメータの各々に含まれる情報に基づいてデータ推定指令を生成して、かつ推定データを入力データに替えてエラー訂正手段に供給する制御手段とを設ける。
Description
本発明は、エラー訂正装置、及び同装置におけるエラー訂正方法等に関する。
ＢＳやＣＳ、或いは地上デジタル等のデジタル放送においてデータ信号の伝送を行う際に、悪天候やノイズ混入等の電波障害により生ずるデータエラーを救済すべく、同放送の受信装置では誤り訂正符号によるエラー訂正処理が行われる。このような誤り訂正符号としては、一般に、多値ＢＣＨ符号の一種であるリードソロモン符号（以下、単に“ＲＳ符号”と称する）が用いられる。ＲＳ符号は、伝送データに含まれる複数のビットを１つブロックとしてかかるブロック単位で誤り訂正処理を行う点に特徴があり、伝送データのビット時系列上で集中して発生するバーストエラーに対して効果がある。一方、ＲＳ符号は、かかる利点を有する反面、ブロック単位で誤り訂正を行うため、伝送データのビット時系列上でランダムに発生するランダムエラーに対して効果が少ないという欠点がある。
例えば、情報符号１８８バイト、検査符号１６バイトの合計２０４バイトの符号長からなるＲＳ（２０４，１８８）符号の場合、バーストエラーに対しては、最大８バイトまでのエラーを訂正し、かつ最大１６の誤りブロックを検出することが可能である。しかしながら、ガウシャンノイズなどによって生ずるランダムエラーに対しては、僅か９ビットのエラーでさえ訂正することが困難となる。
従来、このような欠点を補完すべく、例えば、ランダムエラーに対して効果のある畳み込み符号と、ＲＳ符号とを組み合わせてエラー訂正処理を行う技術が開示されている（特許文献１：特開２０００−２８６７１９号公報）。しかしながら、このような従来技術によるエラー訂正方式は、同文献に示される如く、受信装置の構成並びにエラー訂正処理の手順が複雑になるという問題があった。
例えば、情報符号１８８バイト、検査符号１６バイトの合計２０４バイトの符号長からなるＲＳ（２０４，１８８）符号の場合、バーストエラーに対しては、最大８バイトまでのエラーを訂正し、かつ最大１６の誤りブロックを検出することが可能である。しかしながら、ガウシャンノイズなどによって生ずるランダムエラーに対しては、僅か９ビットのエラーでさえ訂正することが困難となる。
従来、このような欠点を補完すべく、例えば、ランダムエラーに対して効果のある畳み込み符号と、ＲＳ符号とを組み合わせてエラー訂正処理を行う技術が開示されている（特許文献１：特開２０００−２８６７１９号公報）。しかしながら、このような従来技術によるエラー訂正方式は、同文献に示される如く、受信装置の構成並びにエラー訂正処理の手順が複雑になるという問題があった。
従来のエラー訂正装置等より簡単な方法でエラー訂正率を向上させることができるエラー訂正装置等を提供することが、本発明が解決しようとする課題の一例として挙げられる。
請求項１に記載の発明は、情報源から供給される供給データに対してエラー訂正処理を実行するエラー訂正装置であって、前記供給データが入力され、該供給データに対してエラー訂正処理を施して、前記入力データに基づく訂正後データ及び該訂正後データにおける残存エラーの状況を示すエラー状態データを生成する訂正処理手段と、前記エラー状態データに基づいて前記訂正後データに含まれる残存エラーの検出を行う検出手段と、エラー推定指標を記憶する推定指標記憶手段と、前記検出手段による残存エラー検出に応じて、前記推定指標記憶手段に記憶されている前記エラー推定指標に基づいて前記訂正処理手段に入力されたデータに対するエラー推定処理を施して、前記訂正処理手段に入力されたデータに基づく推定データを生成する推定データ生成手段とを含み、前記訂正処理手段は、前記推定データ生成手段が推定データを生成した際に、前記供給データに換えて該推定データが入力され、該推定データに対して前記エラー訂正処理を施すことを特徴とする。
また、請求項１０に記載の発明は、情報源から供給される供給データに対してエラー訂正処理を行うエラー訂正方法であって、前記供給データが入力され、該供給データに対してエラー訂正処理を施して、前記入力データに基づく訂正後データ及び該訂正後データにおける残存エラーの状況を示すエラー状態データを生成する訂正処理ステップと、前記エラー状態データに基づいて前記訂正後データに含まれる残存エラーの検出を行う検出ステップと、エラー推定指標を推定指標記憶部に記憶する推定指標記憶ステップと、前記検出ステップによる残存エラー検出に応じて、前記推定指標記憶部に記憶されている前記エラー推定指標に基づいて前記訂正処理ステップに入力されたデータに対するエラー推定処理を施して、前記入力データに基づく推定データを生成する推定データ生成ステップとを含み、前記訂正処理ステツプは、前記推定データが生成された際に、前記供給データに換えて該推定データが入力され、該推定データに対して前記エラー訂正処理を施すことを特徴とする。
請求項１に記載の発明は、情報源から供給される供給データに対してエラー訂正処理を実行するエラー訂正装置であって、前記供給データが入力され、該供給データに対してエラー訂正処理を施して、前記入力データに基づく訂正後データ及び該訂正後データにおける残存エラーの状況を示すエラー状態データを生成する訂正処理手段と、前記エラー状態データに基づいて前記訂正後データに含まれる残存エラーの検出を行う検出手段と、エラー推定指標を記憶する推定指標記憶手段と、前記検出手段による残存エラー検出に応じて、前記推定指標記憶手段に記憶されている前記エラー推定指標に基づいて前記訂正処理手段に入力されたデータに対するエラー推定処理を施して、前記訂正処理手段に入力されたデータに基づく推定データを生成する推定データ生成手段とを含み、前記訂正処理手段は、前記推定データ生成手段が推定データを生成した際に、前記供給データに換えて該推定データが入力され、該推定データに対して前記エラー訂正処理を施すことを特徴とする。
また、請求項１０に記載の発明は、情報源から供給される供給データに対してエラー訂正処理を行うエラー訂正方法であって、前記供給データが入力され、該供給データに対してエラー訂正処理を施して、前記入力データに基づく訂正後データ及び該訂正後データにおける残存エラーの状況を示すエラー状態データを生成する訂正処理ステップと、前記エラー状態データに基づいて前記訂正後データに含まれる残存エラーの検出を行う検出ステップと、エラー推定指標を推定指標記憶部に記憶する推定指標記憶ステップと、前記検出ステップによる残存エラー検出に応じて、前記推定指標記憶部に記憶されている前記エラー推定指標に基づいて前記訂正処理ステップに入力されたデータに対するエラー推定処理を施して、前記入力データに基づく推定データを生成する推定データ生成ステップとを含み、前記訂正処理ステツプは、前記推定データが生成された際に、前記供給データに換えて該推定データが入力され、該推定データに対して前記エラー訂正処理を施すことを特徴とする。
図１は、本発明の実施の形態によるエラー訂正装置の構成を示すブロック図である。
図２は、図１のエラー訂正装置における処理プログラムを示すフローチャートである。
図３は、図２のエラー推定処理に関するサブルーチンプログラムを示すフローチャートである。
図４は、図１のエラー訂正装置におけるマイクロプロセッサの処理サイクルを示すタイムチャートである。
図５は、本発明の実施例であるデータ受信装置の構成を示すブロック図である。
図６は、データストリームのヘッダー部にエラーがある場合に、エラーブロックの推定処理を行う際の指標となる事例を示す表である。
図７は、データストリームのデータ部にエラーがある場合に、エラーブロックの推定処理を行う際の指標となる事例を示す表である。
図８は、図５のデータ受信装置におけるエラー訂正処理プログラムの第２の実施例を示すフローチャートである。
図９は、ＭＰＥＧ４のデータストリームを対象としてエラーブロックの推定処理を行う際の指標となる事例を示す表である。
図２は、図１のエラー訂正装置における処理プログラムを示すフローチャートである。
図３は、図２のエラー推定処理に関するサブルーチンプログラムを示すフローチャートである。
図４は、図１のエラー訂正装置におけるマイクロプロセッサの処理サイクルを示すタイムチャートである。
図５は、本発明の実施例であるデータ受信装置の構成を示すブロック図である。
図６は、データストリームのヘッダー部にエラーがある場合に、エラーブロックの推定処理を行う際の指標となる事例を示す表である。
図７は、データストリームのデータ部にエラーがある場合に、エラーブロックの推定処理を行う際の指標となる事例を示す表である。
図８は、図５のデータ受信装置におけるエラー訂正処理プログラムの第２の実施例を示すフローチャートである。
図９は、ＭＰＥＧ４のデータストリームを対象としてエラーブロックの推定処理を行う際の指標となる事例を示す表である。
図１に、本発明によるエラー訂正装置を示す。
同図において、エラー訂正装置１０が本発明の実施の形態によるエラー訂正装置である。情報源２０は、例えば、地上デジタル放送や衛星放送等の各種放送媒体、或いは光ディスクなどの各種の記録媒体であり、エラー訂正装置１０にデータを供給する部分である。
供給データ記憶手段１１は、情報源２０から供給されるデータが、例えば、放送媒体からの受信データのように常時連続して供給される性質のものである場合に供給されたデータを一旦蓄積する部分である。なお、情報源２０が光ディスク等の記録媒体である場合には、かかるバッファリング手段を特に設ける必要はなく、これらの記録媒体から直接にデータを取り込むようにしても良い。また、推定データ記憶手段１２は、後述する推定データ生成手段１６によって生成された推定データを一旦蓄積する部分である。
データ読出し手段１３は、供給データ記憶手段１１又は推定データ記憶手段１２から、所定の周期で間欠的にデータを読み出す部分である。なお、データの読み出し方法は、例えば、供給データ記憶手段１１及び推定データ記憶手段１２をメモリ回路と仮想して、かかるメモリ回路に対してアドレス指定を行うことにより、同回路から所望のデータを読み出す構成としても良い。
訂正処理手段１４は、データ読出し手段１３が供給データ記憶手段１１又は推定データ記憶手段１２から読み出したデータストリームに対して所定のエラー訂正処理を施す部分である。
制御判断手段１５は、訂正処理手段１４によってエラー訂正処理が施された後のデータストリームに関して残存エラーの有無を判断すると共に、訂正処理手段１４、推定データ生成手段１６を始め、エラー訂正装置１０に含まれる各々の手段の動作を総括して制御する部分である。それ故、制御判断手段１５には、図示せぬマイクロプロセッサ、ＲＯＭ・ＲＡＭ等のメモリ、及びこれらの周辺回路等の各回路が含まれている。そして、かかるメモリにはエラー訂正装置１０の動作を規定するメインプログラムや各種のサブプログラムが記憶されており、上記マイクロプロセッサが、内蔵するクロック信号に同期してこれらのプログラムを１ステップずつ実行することによってエラー訂正装置１０における各種の処理が実行される。
推定データ生成手段１６は、所定のアルゴリズムに基づいて後述する推定データを生成する部分である。即ち、データ読出し手段１３が供給データ記憶手段１１から供給データを読み出して、訂正処理手段１４によるエラー訂正処理が行われた後にエラー訂正後のデータにエラーがあった場合、推定データ生成手段１６は、先ず、供給データ記憶手段１１から該供給データに該当するデータを読み出す。そして、当該データをベースに用いて推定データを生成してこれを推定データ記憶手段１２に記憶させる。
一方、推定データ記憶手段１２から推定データを読み出してエラー訂正処理を行った後、エラー訂正後のデータにエラーがあった場合、推定データ生成手段１６は、推定データ記憶手段１２から該推定データに該当するデータを読み出してこれを基に新たな推定データを生成して、新たに生成された推定データを推定データ記憶手段１２に記憶させる。なお、データ読出し手段１３は、所定のデータバッファを含み、エラーがあったときは同バッファからデータを読み出して推定データを生成するようにしても良い。
出力情報記憶手段１７は、訂正処理手段１４から出力されるエラー訂正後の正しいデータの中に含まれるＴＳフラグ等の推定データの生成処理に必要とされる情報を適宜記憶する部分である。
推定指標記憶手段１８は、データエラーの推定の判断基準であって、エラー推定処理を行う際の指標となる事例を記憶する部分である。上記の推定データ生成手段１６は、推定指標記憶手段１８に予め記憶されている各種の推定指標のパターンを参照し、エラーブロックを推定して推定データの生成を行う。
次に、図１に示されるエラー訂正装置１０の動作について、図２及び３のフローチャートを参照しつつ説明を行う。なお、これらのフローチャートによって示されるプログラムは、制御判断手段１５内のメモリに記憶されており、同手段に内蔵されるマイクロプロセッサによって実行されるものとする。
先ず、図２に示されるプログラムが所定のタイミングで起動されると、マイクロプロセッサは、ステップＳ０１においてメモリのＲＡＭ上の所定領域内に設けられた処理カウンタのカウント値Ｎを０に初期化する。その後、次のステップＳ０３に進み、供給データについての処理を行うタイミングに該当しているか否かを判断する。即ち、前述のエラー訂正装置１０の構成において説明した如く、データ読出し手段１３が供給データ記憶手段１１から供給データを間欠的に読み出して処理する過程において、当該処理の実行開始のタイミングに該当するか否かが本ステップにおいて判断される。
ステップＳ０３において、供給データの処理実行のタイミングであると判断された場合、マイクロプロセッサは、ステップＳ０５に進み供給データ記憶手段１１から所定の供給データを読み出す指令をデータ読出し手段１３に与える。なお、情報源２０が光ディスクなどの記録媒体である場合は、当該記録媒体から供給データを直接に読み出すようにしても良い。
一方、ステップＳ０３において供給データの処理タイミングではないと判断された場合、マイクロプロセッサは、ステップＳ０７に進み推定データ記憶手段１２に推定データがストアされているか否かを判断する。そして、推定データ記憶手段１２に推定データがストアされていないときはステップＳ０３に戻り以上の処理を繰り返す。一方、推定データがストアされているときは、ステップＳ０９に進み処理カウンタのカウント値Ｎをインクリメントして、次のステップＳ１１で推定データ記憶手段１２から所定の推定データを読み出す指令をデータ読出し手段１３に与える。
上記のステップＳ０５またはＳ１１が終了すると、マイクロプロセッサはステップＳ１３のエラー訂正処理に進み、データ読出し手段１３が読み出したデータストリームに対して所定のエラー訂正処理を実行する指令を訂正処理手段１４に与える。なお、かかるエラー訂正処理については、既存の各種のエラー訂正処理方式を用いることが可能であるためその説明は省略する。
ステップＳ１３のエラー訂正処理が終了すると、マイクロプロセッサは、次のステップＳ１５においてエラー訂正処理後のデータに残存エラーが有るか否かを判断し、エラーがなければ当該データをエラー訂正装置１０の出力データとして後段の外部機器（図示せず）に出力する（ステップＳ１７）。また、当該出力データに含まれる、例えば、ＴＳフラグ等の各種フラグ類の状態を出力情報記憶手段１７に記憶させて（ステップＳ１９）、図２のプログラムに関する処理を終了させる。
一方、ステップＳ１５においてエラー訂正処理後のデータに残存エラーが有ると判断された場合、マイクロプロセッサは、ステップＳ２１に進みカウント値Ｎが所定の回数Ｋに達しているか否かを判断する。
ここで、所定回数Ｋの設定方法について以下に説明を行う。
先ず、図４（ａ）のパターン１のタイムチャートに示す如く、マイクロプロセッサの供給データ処理の１サイクル期間内において、供給データのエラー訂正処理として実際に必要とされる期間をＡ、その後の残余期間をＢと定める。エラー訂正処理後のデータにエラーが有った場合、エラー推定処理は、かかる残余期間Ｂの間に完了する必要があるので期間Ｂの間に実行可能なエラー推定処理の回数をＫとして定める。
例えば、エラー推定処理に要する期間を期間Ａと同等の長さであると仮定した場合、図４（ａ）に示される如く、供給データ処理１サイクルにおけるマイクロプロセッサの負荷が２０％以下のときは、Ｋ＝（期間Ｂ／期間Ａ）よりＫ＝４と定めることができる。なお、同図に示されるクロックパルスの波形および周波数は、マイクロプロセッサに供給されるクロックパルスを模式的に表したものに過ぎず、図示されたパルス周期が実際の処理時間を直接的に示すものではない。
以上に説明した他にも、所定回数Ｋは、図４（ｂ）に示されるパターン２のタイムチャートのように定めても良い。同図は、エラー訂正処理期間Ａ１においてエラーがあり、それに続く処理サイクルのエラー訂正処理期間Ａ２でエラーがなかった場合、Ａ１におけるエラー推定処理が期間Ｂ１の間に終了しないときは、続く処理サイクルの期間Ｂ２を利用して推定処理を続行する方式を示すものである。この場合、エラー訂正後のデータが本エラー訂正装置後段のデコーダ回路等（図示せず）で使用されるまでエラー推定処理を続行することができる。従って、この場合は、図４（ａ）のパターン１に比較して、さらに大きな数値を所定回数Ｋとして設定することが可能となる。
また、放送受信機等のエラー訂正装置において、エラー訂正後のデータを受信機内部の記録媒体等に記録する場合は、所定回数Ｋを設定せずに最終的に誤りの無いデータを得るまでエラー推定処理を繰り返すようにしても良い。
ステップＳ２１において、カウント値Ｎが所定値Ｋに達していると判断された場合、マイクロプロセッサはステップＳ２３に進み、その時点における訂正処理前又は処理後のデータをエラー訂正装置１０の出力データとして後段の外部機器（図示せず）に出力して、図２のプログラムにかかる処理を終了させる。
一方、ステップＳ２１において、カウント値Ｎが所定値Ｋに達していないと判断されたときは、マイクロプロセッサは、ステップＳ２５に進みエラー推定処理を実行する指令を推定データ生成手段１６に与える。なお、ステップＳ２５のエラー推定処理は、データストリームについてのヘッダー部エラーの推定処理、又はデータ部エラーの推定処理のみを行うものでも良いし、或いは、これらの推定処理を組み合わせて行うものでも良い。因みに、各々の推定処理を組み合わせた処理方式を図３のフローチャートに示す。
先ず、図３のステップＳ２５０１において、マイクロプロセッサは、データストリーム中のエラー位置情報が示されていない場合を考慮して、データストリーム中のエラー位置情報が示されているか否かを判断する。そして、エラー位置情報が示されていない場合はステップＳ２５０３に進み、エラー位置情報を用いずに全てのデータストリームを対象としてエラー推定処理を実行する。なお、この場合のエラー推定処理もデータストリームについてのヘッダー部、又はデータ部のみについて行う方式でも良いし、或いは、これらの推定処理を組み合わせて行う方式でも良い。
一方、ステップＳ２５０１においてエラー位置情報が示されていると判断された場合は、マイクロプロセッサは、ステップＳ２５０５に進みエラー位置情報の信頼度推定処理を実行する。
エラー位置情報の信頼度推定処理とは、エラー位置情報が信頼できるものであるか否かを判断する処理である。例えば、前述の如く、ＲＳ（２０４，１８８）符号によるエラー訂正の場合には最大１６の誤りブロックの位置情報（エラー位置情報）が検出できる。エラーブロックの数が１７以上である場合は、１６以下のブロックでエラー位置情報が検出される。そのため、かかる場合にはエラー位置情報が誤っていることになる。そこで、エラー位置情報の信頼度が問題となるが、エラー位置情報の信頼度を推定する方法として、エラー位置情報の示すエラー位置のデータストリームにエラーではない正しい情報があるか否かで判断する方法がある。つまり、エラー位置情報の示すエラー位置のデータストリームに、エラーではない正しいデータがあると推定されるときはエラー位置情報が誤っているもの、すなわち、その信頼度が低いと推定される。この場合、エラー位置情報の示すブロックをチェックするのではなく、例えば、その内の一部の箇所のみ、或いはヘッダー部のみをチェックして処理の簡易化を図るようにしてもよい。
マイクロプロセッサは、エラー位置情報の信頼度推定処理を終了させるとステップＳ２５０７に進み、ステップＳ２５０５における処理によるエラー位置情報の信頼度の推定結果について判断を行う。そして、ステップＳ２５０５においてエラー位置情報の信頼度が低い（若しくは高くない）と推定された場合は、ステップＳ２５０３に進み上述した同ステップにおける処理を実行する。一方、ステップＳ２５０５においてエラー位置情報の信頼度が高いと推定された場合は、ステップＳ２５０９に進み、エラー位置情報に示されるエラーブロックがヘッダー部にあるか否かを判断する。
ステップＳ２５０９においてヘッダー部にエラーが有ると判断された場合、マイクロプロセッサは、次のステップＳ２５１１に進みヘッダー部におけるエラーの推定処理を実行する。なお、ヘッダー部エラーの推定処理に関しては、既存の各種の推定処理方式が使用可能であるためその説明は省略する。
一方、ステップＳ２５０９においてヘッダー部にエラーが無いと判断された場合、或いは、ステップＳ２５１１の処理が終了すると、マイクロプロセッサは、ステップＳ２５１３に進み、エラー位置情報に示されるエラーブロックがデータ部にあるか否かを判断する。そして、データ部にエラーが有ると判断された場合は、次のステップＳ２５１５に進みデータ部におけるエラーの推定処理を実行する。なお、データ部エラーの推定処理についても、既存の各種のエラー推定処理方式が利用できるためその説明は省略する。
一方、ステップＳ２５１３においてデータ部にエラーが無いと判断された場合、或いは、ステップＳ２５１５の処理が終了すると、マイクロプロセッサは、図２のフローチャートに示す処理、即ち、図２のステップＳ２５のエラー推定処理を終了させる。
その後、マイクロプロセッサは、ステップＳ２５におけるエラー推定処理の結果に基づいて、推定データ生成手段１６に推定データを生成させ（ステップＳ２７）、同データを推定データ記憶手段１２に記憶させると（ステップＳ２９）、図３のステップＳ０３に戻って以上に説明した動作を繰り返す。
同図において、エラー訂正装置１０が本発明の実施の形態によるエラー訂正装置である。情報源２０は、例えば、地上デジタル放送や衛星放送等の各種放送媒体、或いは光ディスクなどの各種の記録媒体であり、エラー訂正装置１０にデータを供給する部分である。
供給データ記憶手段１１は、情報源２０から供給されるデータが、例えば、放送媒体からの受信データのように常時連続して供給される性質のものである場合に供給されたデータを一旦蓄積する部分である。なお、情報源２０が光ディスク等の記録媒体である場合には、かかるバッファリング手段を特に設ける必要はなく、これらの記録媒体から直接にデータを取り込むようにしても良い。また、推定データ記憶手段１２は、後述する推定データ生成手段１６によって生成された推定データを一旦蓄積する部分である。
データ読出し手段１３は、供給データ記憶手段１１又は推定データ記憶手段１２から、所定の周期で間欠的にデータを読み出す部分である。なお、データの読み出し方法は、例えば、供給データ記憶手段１１及び推定データ記憶手段１２をメモリ回路と仮想して、かかるメモリ回路に対してアドレス指定を行うことにより、同回路から所望のデータを読み出す構成としても良い。
訂正処理手段１４は、データ読出し手段１３が供給データ記憶手段１１又は推定データ記憶手段１２から読み出したデータストリームに対して所定のエラー訂正処理を施す部分である。
制御判断手段１５は、訂正処理手段１４によってエラー訂正処理が施された後のデータストリームに関して残存エラーの有無を判断すると共に、訂正処理手段１４、推定データ生成手段１６を始め、エラー訂正装置１０に含まれる各々の手段の動作を総括して制御する部分である。それ故、制御判断手段１５には、図示せぬマイクロプロセッサ、ＲＯＭ・ＲＡＭ等のメモリ、及びこれらの周辺回路等の各回路が含まれている。そして、かかるメモリにはエラー訂正装置１０の動作を規定するメインプログラムや各種のサブプログラムが記憶されており、上記マイクロプロセッサが、内蔵するクロック信号に同期してこれらのプログラムを１ステップずつ実行することによってエラー訂正装置１０における各種の処理が実行される。
推定データ生成手段１６は、所定のアルゴリズムに基づいて後述する推定データを生成する部分である。即ち、データ読出し手段１３が供給データ記憶手段１１から供給データを読み出して、訂正処理手段１４によるエラー訂正処理が行われた後にエラー訂正後のデータにエラーがあった場合、推定データ生成手段１６は、先ず、供給データ記憶手段１１から該供給データに該当するデータを読み出す。そして、当該データをベースに用いて推定データを生成してこれを推定データ記憶手段１２に記憶させる。
一方、推定データ記憶手段１２から推定データを読み出してエラー訂正処理を行った後、エラー訂正後のデータにエラーがあった場合、推定データ生成手段１６は、推定データ記憶手段１２から該推定データに該当するデータを読み出してこれを基に新たな推定データを生成して、新たに生成された推定データを推定データ記憶手段１２に記憶させる。なお、データ読出し手段１３は、所定のデータバッファを含み、エラーがあったときは同バッファからデータを読み出して推定データを生成するようにしても良い。
出力情報記憶手段１７は、訂正処理手段１４から出力されるエラー訂正後の正しいデータの中に含まれるＴＳフラグ等の推定データの生成処理に必要とされる情報を適宜記憶する部分である。
推定指標記憶手段１８は、データエラーの推定の判断基準であって、エラー推定処理を行う際の指標となる事例を記憶する部分である。上記の推定データ生成手段１６は、推定指標記憶手段１８に予め記憶されている各種の推定指標のパターンを参照し、エラーブロックを推定して推定データの生成を行う。
次に、図１に示されるエラー訂正装置１０の動作について、図２及び３のフローチャートを参照しつつ説明を行う。なお、これらのフローチャートによって示されるプログラムは、制御判断手段１５内のメモリに記憶されており、同手段に内蔵されるマイクロプロセッサによって実行されるものとする。
先ず、図２に示されるプログラムが所定のタイミングで起動されると、マイクロプロセッサは、ステップＳ０１においてメモリのＲＡＭ上の所定領域内に設けられた処理カウンタのカウント値Ｎを０に初期化する。その後、次のステップＳ０３に進み、供給データについての処理を行うタイミングに該当しているか否かを判断する。即ち、前述のエラー訂正装置１０の構成において説明した如く、データ読出し手段１３が供給データ記憶手段１１から供給データを間欠的に読み出して処理する過程において、当該処理の実行開始のタイミングに該当するか否かが本ステップにおいて判断される。
ステップＳ０３において、供給データの処理実行のタイミングであると判断された場合、マイクロプロセッサは、ステップＳ０５に進み供給データ記憶手段１１から所定の供給データを読み出す指令をデータ読出し手段１３に与える。なお、情報源２０が光ディスクなどの記録媒体である場合は、当該記録媒体から供給データを直接に読み出すようにしても良い。
一方、ステップＳ０３において供給データの処理タイミングではないと判断された場合、マイクロプロセッサは、ステップＳ０７に進み推定データ記憶手段１２に推定データがストアされているか否かを判断する。そして、推定データ記憶手段１２に推定データがストアされていないときはステップＳ０３に戻り以上の処理を繰り返す。一方、推定データがストアされているときは、ステップＳ０９に進み処理カウンタのカウント値Ｎをインクリメントして、次のステップＳ１１で推定データ記憶手段１２から所定の推定データを読み出す指令をデータ読出し手段１３に与える。
上記のステップＳ０５またはＳ１１が終了すると、マイクロプロセッサはステップＳ１３のエラー訂正処理に進み、データ読出し手段１３が読み出したデータストリームに対して所定のエラー訂正処理を実行する指令を訂正処理手段１４に与える。なお、かかるエラー訂正処理については、既存の各種のエラー訂正処理方式を用いることが可能であるためその説明は省略する。
ステップＳ１３のエラー訂正処理が終了すると、マイクロプロセッサは、次のステップＳ１５においてエラー訂正処理後のデータに残存エラーが有るか否かを判断し、エラーがなければ当該データをエラー訂正装置１０の出力データとして後段の外部機器（図示せず）に出力する（ステップＳ１７）。また、当該出力データに含まれる、例えば、ＴＳフラグ等の各種フラグ類の状態を出力情報記憶手段１７に記憶させて（ステップＳ１９）、図２のプログラムに関する処理を終了させる。
一方、ステップＳ１５においてエラー訂正処理後のデータに残存エラーが有ると判断された場合、マイクロプロセッサは、ステップＳ２１に進みカウント値Ｎが所定の回数Ｋに達しているか否かを判断する。
ここで、所定回数Ｋの設定方法について以下に説明を行う。
先ず、図４（ａ）のパターン１のタイムチャートに示す如く、マイクロプロセッサの供給データ処理の１サイクル期間内において、供給データのエラー訂正処理として実際に必要とされる期間をＡ、その後の残余期間をＢと定める。エラー訂正処理後のデータにエラーが有った場合、エラー推定処理は、かかる残余期間Ｂの間に完了する必要があるので期間Ｂの間に実行可能なエラー推定処理の回数をＫとして定める。
例えば、エラー推定処理に要する期間を期間Ａと同等の長さであると仮定した場合、図４（ａ）に示される如く、供給データ処理１サイクルにおけるマイクロプロセッサの負荷が２０％以下のときは、Ｋ＝（期間Ｂ／期間Ａ）よりＫ＝４と定めることができる。なお、同図に示されるクロックパルスの波形および周波数は、マイクロプロセッサに供給されるクロックパルスを模式的に表したものに過ぎず、図示されたパルス周期が実際の処理時間を直接的に示すものではない。
以上に説明した他にも、所定回数Ｋは、図４（ｂ）に示されるパターン２のタイムチャートのように定めても良い。同図は、エラー訂正処理期間Ａ１においてエラーがあり、それに続く処理サイクルのエラー訂正処理期間Ａ２でエラーがなかった場合、Ａ１におけるエラー推定処理が期間Ｂ１の間に終了しないときは、続く処理サイクルの期間Ｂ２を利用して推定処理を続行する方式を示すものである。この場合、エラー訂正後のデータが本エラー訂正装置後段のデコーダ回路等（図示せず）で使用されるまでエラー推定処理を続行することができる。従って、この場合は、図４（ａ）のパターン１に比較して、さらに大きな数値を所定回数Ｋとして設定することが可能となる。
また、放送受信機等のエラー訂正装置において、エラー訂正後のデータを受信機内部の記録媒体等に記録する場合は、所定回数Ｋを設定せずに最終的に誤りの無いデータを得るまでエラー推定処理を繰り返すようにしても良い。
ステップＳ２１において、カウント値Ｎが所定値Ｋに達していると判断された場合、マイクロプロセッサはステップＳ２３に進み、その時点における訂正処理前又は処理後のデータをエラー訂正装置１０の出力データとして後段の外部機器（図示せず）に出力して、図２のプログラムにかかる処理を終了させる。
一方、ステップＳ２１において、カウント値Ｎが所定値Ｋに達していないと判断されたときは、マイクロプロセッサは、ステップＳ２５に進みエラー推定処理を実行する指令を推定データ生成手段１６に与える。なお、ステップＳ２５のエラー推定処理は、データストリームについてのヘッダー部エラーの推定処理、又はデータ部エラーの推定処理のみを行うものでも良いし、或いは、これらの推定処理を組み合わせて行うものでも良い。因みに、各々の推定処理を組み合わせた処理方式を図３のフローチャートに示す。
先ず、図３のステップＳ２５０１において、マイクロプロセッサは、データストリーム中のエラー位置情報が示されていない場合を考慮して、データストリーム中のエラー位置情報が示されているか否かを判断する。そして、エラー位置情報が示されていない場合はステップＳ２５０３に進み、エラー位置情報を用いずに全てのデータストリームを対象としてエラー推定処理を実行する。なお、この場合のエラー推定処理もデータストリームについてのヘッダー部、又はデータ部のみについて行う方式でも良いし、或いは、これらの推定処理を組み合わせて行う方式でも良い。
一方、ステップＳ２５０１においてエラー位置情報が示されていると判断された場合は、マイクロプロセッサは、ステップＳ２５０５に進みエラー位置情報の信頼度推定処理を実行する。
エラー位置情報の信頼度推定処理とは、エラー位置情報が信頼できるものであるか否かを判断する処理である。例えば、前述の如く、ＲＳ（２０４，１８８）符号によるエラー訂正の場合には最大１６の誤りブロックの位置情報（エラー位置情報）が検出できる。エラーブロックの数が１７以上である場合は、１６以下のブロックでエラー位置情報が検出される。そのため、かかる場合にはエラー位置情報が誤っていることになる。そこで、エラー位置情報の信頼度が問題となるが、エラー位置情報の信頼度を推定する方法として、エラー位置情報の示すエラー位置のデータストリームにエラーではない正しい情報があるか否かで判断する方法がある。つまり、エラー位置情報の示すエラー位置のデータストリームに、エラーではない正しいデータがあると推定されるときはエラー位置情報が誤っているもの、すなわち、その信頼度が低いと推定される。この場合、エラー位置情報の示すブロックをチェックするのではなく、例えば、その内の一部の箇所のみ、或いはヘッダー部のみをチェックして処理の簡易化を図るようにしてもよい。
マイクロプロセッサは、エラー位置情報の信頼度推定処理を終了させるとステップＳ２５０７に進み、ステップＳ２５０５における処理によるエラー位置情報の信頼度の推定結果について判断を行う。そして、ステップＳ２５０５においてエラー位置情報の信頼度が低い（若しくは高くない）と推定された場合は、ステップＳ２５０３に進み上述した同ステップにおける処理を実行する。一方、ステップＳ２５０５においてエラー位置情報の信頼度が高いと推定された場合は、ステップＳ２５０９に進み、エラー位置情報に示されるエラーブロックがヘッダー部にあるか否かを判断する。
ステップＳ２５０９においてヘッダー部にエラーが有ると判断された場合、マイクロプロセッサは、次のステップＳ２５１１に進みヘッダー部におけるエラーの推定処理を実行する。なお、ヘッダー部エラーの推定処理に関しては、既存の各種の推定処理方式が使用可能であるためその説明は省略する。
一方、ステップＳ２５０９においてヘッダー部にエラーが無いと判断された場合、或いは、ステップＳ２５１１の処理が終了すると、マイクロプロセッサは、ステップＳ２５１３に進み、エラー位置情報に示されるエラーブロックがデータ部にあるか否かを判断する。そして、データ部にエラーが有ると判断された場合は、次のステップＳ２５１５に進みデータ部におけるエラーの推定処理を実行する。なお、データ部エラーの推定処理についても、既存の各種のエラー推定処理方式が利用できるためその説明は省略する。
一方、ステップＳ２５１３においてデータ部にエラーが無いと判断された場合、或いは、ステップＳ２５１５の処理が終了すると、マイクロプロセッサは、図２のフローチャートに示す処理、即ち、図２のステップＳ２５のエラー推定処理を終了させる。
その後、マイクロプロセッサは、ステップＳ２５におけるエラー推定処理の結果に基づいて、推定データ生成手段１６に推定データを生成させ（ステップＳ２７）、同データを推定データ記憶手段１２に記憶させると（ステップＳ２９）、図３のステップＳ０３に戻って以上に説明した動作を繰り返す。
次に、本発明のエラー訂正装置を備えた受信装置を図５に示す。受信装置１００は、例えば、ＢＳやＣＳ、地上波デジタル等のデジタル放送を受信して、これに含まれるデジタルデータを復調・再生する受信機である。なお、受信装置１００には、復調されたデータをユーザが視聴可能な映像信号や音声信号に変換・再生して出力する再生出力部等の回路も含まれるが、これらの回路に関しては本発明と直接的な関係が無いためその記載並びに説明を省略する。
先ず、受信装置１００の構成について説明を行う。
アンテナ１０１は、例えば、パラボラアンテナやオフセットアンテナ、車載受信機においては車載のダイポールアンテナやフィルムアンテナ等のデジタル放送受信用アンテナであり、デジタル放送電波を受信してこれをフロントエンド部１０２に供給する部分である。
フロントエンド部１０２は、かかる放送電波を周波数変換並びに復調して当該電波に重畳されているデジタルデータを、例えば、ＭＰＥＧトランスポートストリームのようなデータ時系列に変換して抽出する部分である。
メモリ部１０３及びデータ読出し部１０４は、フロントエンド部１０２から供給される受信データと、後述する推定データ生成部１０７から供給される推定データとを記憶して、所定のタイミングでこれらの記憶データを訂正処理部１０５に供給する部分である。なお、データ読出し部１０４は、特にメモリ部１０３と分離した構成をとる必要はなく、メモリ部１０３のアドレス指定回路として同メモリ内に含まれる構成としても良い。また、データ供給のタイミングは、後述する制御部１０６によって制御されるものとする。
訂正処理部１０５は、メモリ部１０３から供給されるデータ時系列について所定のエラー訂正処理を行う部分であり、当該データ時系列に含まれているエラー訂正符号によって種々の形態を採り得るものである。因みに、図５の事例はエラー訂正符号としてＲＳ符号を用いた場合を示すものであり、訂正処理部１０５は、主に、対象とするデータ時系列のシンボル中に誤りがあるか否かを示すシンドローム情報を算出するシンドローム算出部、当該情報に基づいてエラー訂正パターンとエラー位置情報を求めるエラー検出部、及びかかる訂正パターンと位置情報に基づいて対象とするデータ時系列のエラー訂正を行うエラー訂正部から構成されており、ＲＳ（２０４，１８８）符号によるエラー訂正を行う。
一方、訂正処理部１０５から出力されるエラー訂正後のデータは、訂正処理部１０５の後段に設けられた各種の受信データ処理回路（図示せず）に供給される。なお、訂正後データに含まれるＴＳフラグなどのデータ状態を示す各種の記述子は、ＴＳフラグ記憶部１０８に逐次記録されるものとする。
制御部１０６は、図示せぬマイクロプロセッサ、ＲＯＭ・ＲＡＭなどのメモリ回路、及びこれらの周辺回路から構成されており、受信装置１００の全体を統括・制御する部分である。そして、上記メモリ回路には、受信装置１００の動作を規定するメインプログラムや各種のサブプログラムが記憶されており、上記マイクロプロセッサがその内蔵するクロックに同期してこれらのプログラムを１ステップずつ実行することによって受信装置１００における各種の処理が実行される。
推定データ生成部１０７は、制御部１０６からの指令に基づき、訂正処理部１０５やＴＳフラグ記憶部１０８等の他の構成部分から各種の情報やデータを取り込み、復調された受信データのビット時系列を調整して推定データのビット時系列を生成する部分である。
推定指標記憶部１０９は、推定データ生成部１０７と接続されており、推定データ生成部１０７が推定データ生成時におけるエラー推定処理を行う際の指標となる各事例を記憶した部分である。即ち、推定データ生成部１０７は、推定指標記憶部１０９に予め記憶されている各種の推定指標のパターンを参照し、エラーブロックを推定して推定データの生成を行う。
なお、本実施例におけるアンテナ１０１及びフロントエンド部１０２が、図１に示された本発明の実施の形態による情報源２０に相当し、メモリ部１０３が供給データ記憶手段１１及び推定データ記憶手段１２に相当する。同様に、データ読出し部１０４、訂正処理部１０５、制御部１０６、推定データ生成部１０７、及びＴＳフラグ記憶部１０８の各々が、それぞれデータ読出し手段１３、訂正処理手段１４、制御判断手段１５、推定データ生成手段１６、及び出力情報記憶手段１７に相当する。また、推定指標記憶部１０９が推定指標記憶手段１８に相当する。
なお、以下の説明ではＡＲＩＢＳＴＤ−Ｂ３１「地上波デジタルテレビジョン放送の伝送方式」の標準規格を例にとって説明を行うものとし、そのデータフォーマットは、ＡＲＩＢＳＴＤ−Ｂ２４及びＩＳＯ／ＩＥＣ１３８１８−１に準拠しているものとする。
次に、本実施例における受信データのエラー訂正処理動作を説明する。因みに、本実施例における処理動作は、前述の本発明による実施の形態の場合と同様であるため図２及び３のフローチャートを参照しつつ説明を行う。
すなわち、受信装置１００において図２に示される処理プログラムが起動されると、制御部１０６のマイクロプロセッサは、ステップＳ０１においてそのメモリＲＡＭ上の所定領域内に設けられた処理カウンタのカウント値Ｎを０に初期化する。そして、次のステップＳ０３に進み供給データについての処理を行うタイミングに該当している否かを判断する。つまり、データ読出し部１０４がメモリ部１０３からデータを間欠的に読み出して処理を行う過程において、当該処理の実行開始のタイミングに該当するか否かが本ステップにおいて判断される。
ステップＳ０３において、供給データ処理の実行タイミングであると判断された場合、マイクロプロセッサは、ステップＳ０５に進みメモリ部１０３から所定の供給データを読み出す指令をデータ読出し部１０４に与える。ここで、所定の供給データとはフロントエンド部１０２から供給される受信データを意味するものである。この際、制御部１０６によってメモリ部１０３のアドレス指定が為され、フロントエンド部１０２からの受信データがデータ読出し部１０４を介して訂正処理部１０５に供給される。
一方、ステップＳ０３において、供給データ（受信データ）の処理タイミングではないと判断された場合、マイクロプロセッサは、ステップＳ０７に進みメモリ部１０３に推定データ生成部１０７からの推定データがストアされているか否かを判断する。そして、メモリ部１０３に推定データがストアされていないときは、ステップＳ０３に戻り上記の処理を繰り返す。一方、推定データがストアされているときは、ステップＳ０９に進み処理カウンタのカウント値Ｎをインクリメントして、次のステップＳ１１でメモリ部１０３から所定の推定データを読み出す指令をデータ読出し部１０４に与える。
上記のステップＳ０５またはＳ１１が終了すると、マイクロプロセッサはステップＳ１３のエラー訂正処理に進み、データ読出し部１０４が読み出したデータストリームに対して所定のエラー訂正処理を実行する指令を訂正処理部１０５に与える。
訂正処理部１０５では、最初に、シンドローム算出部によって入力されたデータ時系列のシンボル中に誤りがあるか否かを示すシンドローム情報が算出される。続いて、エラー検出部において、このシンドローム情報に基づいてエラー訂正パターン及びエラー位置情報が求められる。そして、次段のエラー訂正部において、かかるエラーに関する訂正パターンと位置情報に基づいて対象とするデータ時系列についてエラー訂正処理が施され、エラー訂正後データとエラー訂正結果情報が求められる。ここでエラー訂正結果情報とは、エラー訂正が上手く為されたか否かを、例えば、フラグビットやステータスコードによって示す情報を含む信号を意味するものである。なお、エラー位置情報並びにエラー訂正結果情報は、訂正処理部１０５から制御部１０６に通知される。
ステップＳ１３のエラー訂正処理が終了すると、マイクロプロセッサは、次のステップＳ１５においてエラー訂正処理後のデータに残存エラーが有るか否かを判断し、エラーがなければ同データを訂正処理部１０５の出力データとして後段回路（図示せず）に出力する（ステップＳ１７）。また、当該出力データに含まれる、例えば、ＴＳフラグ等の各種フラグ類の状態をＴＳフラグ記憶部１０８に記憶させて（ステップＳ１９）、図２のプログラムに関する処理を終了させる。
一方、ステップＳ１５においてエラー訂正処理後のデータに残存エラーが有ると判断された場合、マイクロプロセッサはステップＳ２１に進み、カウント値Ｎが所定の回数Ｋに達しているか否かを判断する。なお、所定回数Ｋの設定方法については、前述の通りであるためその説明は省略する。
ステップＳ２１において、カウント値Ｎが所定値Ｋに達していると判断された場合、マイクロプロセッサは、ステップＳ２３に進み、その時点における訂正処理前又は処理後のデータを訂正処理部１０５の出力データとして後段回路（図示せず）に出力し、図２の処理を終了させる。
一方、ステップＳ２１において、カウント値Ｎが所定値Ｋに達していないと判断されたときは、マイクロプロセッサはステップＳ２５に進み、エラー推定処理を実行する指令を推定データ生成部１０７に与える。なお、エラー推定処理は、データストリームについてのヘッダー部のエラー推定処理、又はデータ部のエラー推定処理のみを行う処理方式でも良いし、或いは、これらの推定処理を組み合わせて行う処理方式でも良い。因みに、各推定処理を組み合わせた方式についての動作を図３のフローチャートに示す。
先ず、図３のステップＳ２５０１において、マイクロプロセッサは、データストリーム中のエラー位置情報が示されない場合を考慮して、データ中にエラー位置情報が示されているか否かを判断する。なお、本実施例における訂正処理部１０５は、ＲＳ（２０４，１８８）符号によるエラー訂正を行うため、エラー位置情報が示されている。
次に、マイクロプロセッサは、ステップＳ２５０５に進みエラー位置情報の信頼度推定処理を実行する。
エラー位置情報の信頼度推定処理とは、エラー位置情報が信頼できるものであるか否かを推定する処理である。なお、信頼度推定処理の説明については前述の通りである。
マイクロプロセッサは、エラー位置情報の信頼度推定処理を終了させるとステップＳ２５０７に進み、ステップＳ２５０５における処理によるエラー位置情報の信頼度の推定結果を判断する。そして、ステップＳ２５０５においてエラー位置情報の信頼度が低いと推定された場合は、ステップＳ２５０３に進み上述の同ステップにおける処理を実行する。一方、ステップＳ２５０５においてエラー位置情報の信頼度が高いと推定された場合は、ステップＳ２５０９に進みエラー位置情報に示されるエラーブロックがヘッダー部にあるか否かを判断する。
この際、制御部１０６は、種々の情報や受信データの取込指令を推定データ生成部１０７に発する。推定データ生成部１０７はかかる取込指令に基づいて、フロントエンド部１０２から受信データを、訂正処理部１０５のエラー検出部からエラー位置情報を、ＴＳフラグ記憶部１０８からＴＳフラグ情報等をそれぞれ取得する。なお、ＴＳフラグ情報とは、それまで正常にエラー訂正が為されていた受信データのＭＰＥＧトランスポートストリーム（以下、単に“ＭＰＥＧ−ＴＳ”と称する）に含まれていた各種の状態記述子を総称して表すものである。そして、制御部１０６は、推定データ生成部１０７を介して取り込んだエラー位置情報を解析して、エラー部分がＭＰＥＧ−ＴＳのヘッダー部に有るか否かを判断する。
ステップＳ２５０９においてヘッダー部にエラーが有ると判断された場合、マイクロプロセッサは、次のステップＳ２５１１に進み、ヘッダー部におけるエラーの推定処理を実行する指令を推定データ生成部１０７に出力する。
これを受けて推定データ生成部１０７は、取り込んだ受信データとＴＳフラグ情報とを比較して推定データの生成を行う。ＭＰＥＧ−ＴＳのヘッダー部のエラー時における推定データ生成方法の一例としては、ヘッダー部の同期バイトが“０ｘ４７”と異なる場合に、これを“０ｘ４７”に補正する方法や、ペイロードユニット開始インジケータが１、アダプテーションフィールド制御が未定義、若しくは同フィルードのみに拘わらずペイロードの開始点がＰＥＳセクションの開始点でない場合に所定ブロックのエラーを推定する方法等が挙げられる。
すなわち、誤りブロックの推定は、通常の受信データのビット時系列では発生するはずのない０／１パターンの符号を検出したときに、当該ブロックをエラーブロックとして推定することで行う。なお、エラーブロックの推定を行うための指標としては、上記の事例以外にも、例えば、図６の表に示すような各種の指標が考えられる。以上に述べたエラー推定指標はあくまでも例示であって、本発明の実施がこれらの事例に限定されるものでないことは言うまでもない。なお、以上に説明したヘッダー部のエラー推定指標は、予め推定指標記億部１０９に記憶されており、推定データ生成部１０７は、必要に応じて適宜これを読み出して利用するものとする。
一方、ステップＳ２５０９においてヘッダー部にエラーが無いと判断された場合、或いは、上記ステップＳ２５１１の処理が終了すると、マイクロプロセッサは、ステップＳ２５１３に進みエラー位置情報に示されるエラーブロックがデータ部にあるか否かを判断する。
そして、ＭＰＥＧ−ＴＳのデータ部にエラーがあると判断された場合、制御部１０６はステップＳ２５１５に進み、データ部におけるエラーの推定処理を実行する指令を推定データ生成部１０７に出力する。推定データ生成部１０７ではこれを受けて、取り込んだ受信データとＴＳフラグ情報とを比較して推定データの生成及びエラーブロックの推定を行う。誤りブロックの推定は、例えば、ＮＵＬＬ部にも係わらずＮＵＬＬになっていないブロックがある場合にはこのブロックをＮＵＬＬに変更することで行う。また、その他のデータ部におけるエラーブロックの推定を行うための指標としては、例えば、図７の表に示すような例が考えられる。なお、かかるエラー推定指標はあくまでも例示であって、本発明の実施がこれらの事例に限定されるものでないことは言うまでもない。なお、以上に説明したデータ部のエラー推定指標は、予め推定指標記億部１０９に記憶されており、推定データ生成部１０７は、必要に応じて適宜これを読み出して利用するものとする。
一方、ステップＳ２５１３においてデータ部にエラーが無いと判断された場合、或いは、ステップＳ２５１５の処理が終了すると、マイクロプロセッサは、図３のフローチャートに示される処理、即ち、図２のステップＳ２５のエラー推定処理を終了させる。
その後、マイクロプロセッサは、ステップＳ２５におけるエラー推定処理の結果に基づいて、推定データ生成部１０７に推定データを生成させ（ステップＳ２７）、同データをメモリ部１０３に記憶させると（ステップＳ２９）、前述のステップＳ０３に戻り、以上に説明した処理動作を繰り返す。
以上に説明した如く、本実施例によれば受信データのビット時系列におけるエラーブロックを推定し、これを通常取り得るビットパターンに調整して再度エラー訂正処理を繰り返すため、従来、訂正が不可能であったエラーブロック数以上のエラーが存在する場合でも、エラーの訂正或いはエラー位置の検出を行うことが可能となる。
先ず、受信装置１００の構成について説明を行う。
アンテナ１０１は、例えば、パラボラアンテナやオフセットアンテナ、車載受信機においては車載のダイポールアンテナやフィルムアンテナ等のデジタル放送受信用アンテナであり、デジタル放送電波を受信してこれをフロントエンド部１０２に供給する部分である。
フロントエンド部１０２は、かかる放送電波を周波数変換並びに復調して当該電波に重畳されているデジタルデータを、例えば、ＭＰＥＧトランスポートストリームのようなデータ時系列に変換して抽出する部分である。
メモリ部１０３及びデータ読出し部１０４は、フロントエンド部１０２から供給される受信データと、後述する推定データ生成部１０７から供給される推定データとを記憶して、所定のタイミングでこれらの記憶データを訂正処理部１０５に供給する部分である。なお、データ読出し部１０４は、特にメモリ部１０３と分離した構成をとる必要はなく、メモリ部１０３のアドレス指定回路として同メモリ内に含まれる構成としても良い。また、データ供給のタイミングは、後述する制御部１０６によって制御されるものとする。
訂正処理部１０５は、メモリ部１０３から供給されるデータ時系列について所定のエラー訂正処理を行う部分であり、当該データ時系列に含まれているエラー訂正符号によって種々の形態を採り得るものである。因みに、図５の事例はエラー訂正符号としてＲＳ符号を用いた場合を示すものであり、訂正処理部１０５は、主に、対象とするデータ時系列のシンボル中に誤りがあるか否かを示すシンドローム情報を算出するシンドローム算出部、当該情報に基づいてエラー訂正パターンとエラー位置情報を求めるエラー検出部、及びかかる訂正パターンと位置情報に基づいて対象とするデータ時系列のエラー訂正を行うエラー訂正部から構成されており、ＲＳ（２０４，１８８）符号によるエラー訂正を行う。
一方、訂正処理部１０５から出力されるエラー訂正後のデータは、訂正処理部１０５の後段に設けられた各種の受信データ処理回路（図示せず）に供給される。なお、訂正後データに含まれるＴＳフラグなどのデータ状態を示す各種の記述子は、ＴＳフラグ記憶部１０８に逐次記録されるものとする。
制御部１０６は、図示せぬマイクロプロセッサ、ＲＯＭ・ＲＡＭなどのメモリ回路、及びこれらの周辺回路から構成されており、受信装置１００の全体を統括・制御する部分である。そして、上記メモリ回路には、受信装置１００の動作を規定するメインプログラムや各種のサブプログラムが記憶されており、上記マイクロプロセッサがその内蔵するクロックに同期してこれらのプログラムを１ステップずつ実行することによって受信装置１００における各種の処理が実行される。
推定データ生成部１０７は、制御部１０６からの指令に基づき、訂正処理部１０５やＴＳフラグ記憶部１０８等の他の構成部分から各種の情報やデータを取り込み、復調された受信データのビット時系列を調整して推定データのビット時系列を生成する部分である。
推定指標記憶部１０９は、推定データ生成部１０７と接続されており、推定データ生成部１０７が推定データ生成時におけるエラー推定処理を行う際の指標となる各事例を記憶した部分である。即ち、推定データ生成部１０７は、推定指標記憶部１０９に予め記憶されている各種の推定指標のパターンを参照し、エラーブロックを推定して推定データの生成を行う。
なお、本実施例におけるアンテナ１０１及びフロントエンド部１０２が、図１に示された本発明の実施の形態による情報源２０に相当し、メモリ部１０３が供給データ記憶手段１１及び推定データ記憶手段１２に相当する。同様に、データ読出し部１０４、訂正処理部１０５、制御部１０６、推定データ生成部１０７、及びＴＳフラグ記憶部１０８の各々が、それぞれデータ読出し手段１３、訂正処理手段１４、制御判断手段１５、推定データ生成手段１６、及び出力情報記憶手段１７に相当する。また、推定指標記憶部１０９が推定指標記憶手段１８に相当する。
なお、以下の説明ではＡＲＩＢＳＴＤ−Ｂ３１「地上波デジタルテレビジョン放送の伝送方式」の標準規格を例にとって説明を行うものとし、そのデータフォーマットは、ＡＲＩＢＳＴＤ−Ｂ２４及びＩＳＯ／ＩＥＣ１３８１８−１に準拠しているものとする。
次に、本実施例における受信データのエラー訂正処理動作を説明する。因みに、本実施例における処理動作は、前述の本発明による実施の形態の場合と同様であるため図２及び３のフローチャートを参照しつつ説明を行う。
すなわち、受信装置１００において図２に示される処理プログラムが起動されると、制御部１０６のマイクロプロセッサは、ステップＳ０１においてそのメモリＲＡＭ上の所定領域内に設けられた処理カウンタのカウント値Ｎを０に初期化する。そして、次のステップＳ０３に進み供給データについての処理を行うタイミングに該当している否かを判断する。つまり、データ読出し部１０４がメモリ部１０３からデータを間欠的に読み出して処理を行う過程において、当該処理の実行開始のタイミングに該当するか否かが本ステップにおいて判断される。
ステップＳ０３において、供給データ処理の実行タイミングであると判断された場合、マイクロプロセッサは、ステップＳ０５に進みメモリ部１０３から所定の供給データを読み出す指令をデータ読出し部１０４に与える。ここで、所定の供給データとはフロントエンド部１０２から供給される受信データを意味するものである。この際、制御部１０６によってメモリ部１０３のアドレス指定が為され、フロントエンド部１０２からの受信データがデータ読出し部１０４を介して訂正処理部１０５に供給される。
一方、ステップＳ０３において、供給データ（受信データ）の処理タイミングではないと判断された場合、マイクロプロセッサは、ステップＳ０７に進みメモリ部１０３に推定データ生成部１０７からの推定データがストアされているか否かを判断する。そして、メモリ部１０３に推定データがストアされていないときは、ステップＳ０３に戻り上記の処理を繰り返す。一方、推定データがストアされているときは、ステップＳ０９に進み処理カウンタのカウント値Ｎをインクリメントして、次のステップＳ１１でメモリ部１０３から所定の推定データを読み出す指令をデータ読出し部１０４に与える。
上記のステップＳ０５またはＳ１１が終了すると、マイクロプロセッサはステップＳ１３のエラー訂正処理に進み、データ読出し部１０４が読み出したデータストリームに対して所定のエラー訂正処理を実行する指令を訂正処理部１０５に与える。
訂正処理部１０５では、最初に、シンドローム算出部によって入力されたデータ時系列のシンボル中に誤りがあるか否かを示すシンドローム情報が算出される。続いて、エラー検出部において、このシンドローム情報に基づいてエラー訂正パターン及びエラー位置情報が求められる。そして、次段のエラー訂正部において、かかるエラーに関する訂正パターンと位置情報に基づいて対象とするデータ時系列についてエラー訂正処理が施され、エラー訂正後データとエラー訂正結果情報が求められる。ここでエラー訂正結果情報とは、エラー訂正が上手く為されたか否かを、例えば、フラグビットやステータスコードによって示す情報を含む信号を意味するものである。なお、エラー位置情報並びにエラー訂正結果情報は、訂正処理部１０５から制御部１０６に通知される。
ステップＳ１３のエラー訂正処理が終了すると、マイクロプロセッサは、次のステップＳ１５においてエラー訂正処理後のデータに残存エラーが有るか否かを判断し、エラーがなければ同データを訂正処理部１０５の出力データとして後段回路（図示せず）に出力する（ステップＳ１７）。また、当該出力データに含まれる、例えば、ＴＳフラグ等の各種フラグ類の状態をＴＳフラグ記憶部１０８に記憶させて（ステップＳ１９）、図２のプログラムに関する処理を終了させる。
一方、ステップＳ１５においてエラー訂正処理後のデータに残存エラーが有ると判断された場合、マイクロプロセッサはステップＳ２１に進み、カウント値Ｎが所定の回数Ｋに達しているか否かを判断する。なお、所定回数Ｋの設定方法については、前述の通りであるためその説明は省略する。
ステップＳ２１において、カウント値Ｎが所定値Ｋに達していると判断された場合、マイクロプロセッサは、ステップＳ２３に進み、その時点における訂正処理前又は処理後のデータを訂正処理部１０５の出力データとして後段回路（図示せず）に出力し、図２の処理を終了させる。
一方、ステップＳ２１において、カウント値Ｎが所定値Ｋに達していないと判断されたときは、マイクロプロセッサはステップＳ２５に進み、エラー推定処理を実行する指令を推定データ生成部１０７に与える。なお、エラー推定処理は、データストリームについてのヘッダー部のエラー推定処理、又はデータ部のエラー推定処理のみを行う処理方式でも良いし、或いは、これらの推定処理を組み合わせて行う処理方式でも良い。因みに、各推定処理を組み合わせた方式についての動作を図３のフローチャートに示す。
先ず、図３のステップＳ２５０１において、マイクロプロセッサは、データストリーム中のエラー位置情報が示されない場合を考慮して、データ中にエラー位置情報が示されているか否かを判断する。なお、本実施例における訂正処理部１０５は、ＲＳ（２０４，１８８）符号によるエラー訂正を行うため、エラー位置情報が示されている。
次に、マイクロプロセッサは、ステップＳ２５０５に進みエラー位置情報の信頼度推定処理を実行する。
エラー位置情報の信頼度推定処理とは、エラー位置情報が信頼できるものであるか否かを推定する処理である。なお、信頼度推定処理の説明については前述の通りである。
マイクロプロセッサは、エラー位置情報の信頼度推定処理を終了させるとステップＳ２５０７に進み、ステップＳ２５０５における処理によるエラー位置情報の信頼度の推定結果を判断する。そして、ステップＳ２５０５においてエラー位置情報の信頼度が低いと推定された場合は、ステップＳ２５０３に進み上述の同ステップにおける処理を実行する。一方、ステップＳ２５０５においてエラー位置情報の信頼度が高いと推定された場合は、ステップＳ２５０９に進みエラー位置情報に示されるエラーブロックがヘッダー部にあるか否かを判断する。
この際、制御部１０６は、種々の情報や受信データの取込指令を推定データ生成部１０７に発する。推定データ生成部１０７はかかる取込指令に基づいて、フロントエンド部１０２から受信データを、訂正処理部１０５のエラー検出部からエラー位置情報を、ＴＳフラグ記憶部１０８からＴＳフラグ情報等をそれぞれ取得する。なお、ＴＳフラグ情報とは、それまで正常にエラー訂正が為されていた受信データのＭＰＥＧトランスポートストリーム（以下、単に“ＭＰＥＧ−ＴＳ”と称する）に含まれていた各種の状態記述子を総称して表すものである。そして、制御部１０６は、推定データ生成部１０７を介して取り込んだエラー位置情報を解析して、エラー部分がＭＰＥＧ−ＴＳのヘッダー部に有るか否かを判断する。
ステップＳ２５０９においてヘッダー部にエラーが有ると判断された場合、マイクロプロセッサは、次のステップＳ２５１１に進み、ヘッダー部におけるエラーの推定処理を実行する指令を推定データ生成部１０７に出力する。
これを受けて推定データ生成部１０７は、取り込んだ受信データとＴＳフラグ情報とを比較して推定データの生成を行う。ＭＰＥＧ−ＴＳのヘッダー部のエラー時における推定データ生成方法の一例としては、ヘッダー部の同期バイトが“０ｘ４７”と異なる場合に、これを“０ｘ４７”に補正する方法や、ペイロードユニット開始インジケータが１、アダプテーションフィールド制御が未定義、若しくは同フィルードのみに拘わらずペイロードの開始点がＰＥＳセクションの開始点でない場合に所定ブロックのエラーを推定する方法等が挙げられる。
すなわち、誤りブロックの推定は、通常の受信データのビット時系列では発生するはずのない０／１パターンの符号を検出したときに、当該ブロックをエラーブロックとして推定することで行う。なお、エラーブロックの推定を行うための指標としては、上記の事例以外にも、例えば、図６の表に示すような各種の指標が考えられる。以上に述べたエラー推定指標はあくまでも例示であって、本発明の実施がこれらの事例に限定されるものでないことは言うまでもない。なお、以上に説明したヘッダー部のエラー推定指標は、予め推定指標記億部１０９に記憶されており、推定データ生成部１０７は、必要に応じて適宜これを読み出して利用するものとする。
一方、ステップＳ２５０９においてヘッダー部にエラーが無いと判断された場合、或いは、上記ステップＳ２５１１の処理が終了すると、マイクロプロセッサは、ステップＳ２５１３に進みエラー位置情報に示されるエラーブロックがデータ部にあるか否かを判断する。
そして、ＭＰＥＧ−ＴＳのデータ部にエラーがあると判断された場合、制御部１０６はステップＳ２５１５に進み、データ部におけるエラーの推定処理を実行する指令を推定データ生成部１０７に出力する。推定データ生成部１０７ではこれを受けて、取り込んだ受信データとＴＳフラグ情報とを比較して推定データの生成及びエラーブロックの推定を行う。誤りブロックの推定は、例えば、ＮＵＬＬ部にも係わらずＮＵＬＬになっていないブロックがある場合にはこのブロックをＮＵＬＬに変更することで行う。また、その他のデータ部におけるエラーブロックの推定を行うための指標としては、例えば、図７の表に示すような例が考えられる。なお、かかるエラー推定指標はあくまでも例示であって、本発明の実施がこれらの事例に限定されるものでないことは言うまでもない。なお、以上に説明したデータ部のエラー推定指標は、予め推定指標記億部１０９に記憶されており、推定データ生成部１０７は、必要に応じて適宜これを読み出して利用するものとする。
一方、ステップＳ２５１３においてデータ部にエラーが無いと判断された場合、或いは、ステップＳ２５１５の処理が終了すると、マイクロプロセッサは、図３のフローチャートに示される処理、即ち、図２のステップＳ２５のエラー推定処理を終了させる。
その後、マイクロプロセッサは、ステップＳ２５におけるエラー推定処理の結果に基づいて、推定データ生成部１０７に推定データを生成させ（ステップＳ２７）、同データをメモリ部１０３に記憶させると（ステップＳ２９）、前述のステップＳ０３に戻り、以上に説明した処理動作を繰り返す。
以上に説明した如く、本実施例によれば受信データのビット時系列におけるエラーブロックを推定し、これを通常取り得るビットパターンに調整して再度エラー訂正処理を繰り返すため、従来、訂正が不可能であったエラーブロック数以上のエラーが存在する場合でも、エラーの訂正或いはエラー位置の検出を行うことが可能となる。
次に、ＭＰＥＧ−ＴＳのデータ部にエラーがあった場合、該データ部にＮＵＬＬ部分がないときにエラーブロックの推定を行う実施例について説明を行う。
すなわち、第１実施例における図３のステップＳ２５１３において、データ部にエラーがあるものと判断されたときに、さらにデータ部におけるＮＵＬＬ部分の有無を判断してＮＵＬＬ部分がない場合には本実施例による処理が行われ、ＮＵＬＬ部分が有る場合には前述のデータ部エラー推定処理が行われるものとする。従って、本実施例に至るまでの処理過程は第１実施例と同様であり、かつ、本実施例によるデータ受信装置の構成も第１実施例における受信装置１００と同一である。
本実施例による処理プログラムのフローチャートを図８に示す。
先ず、図８のステップＳ３０１において、ＭＰＥＧ−ＴＳのデータ部にＮＵＬＬ部分が有ると判断された場合、制御部１０６のマイクロプロセッサは、図３のステップＳ２５１５に移行して前述のデータ部エラー推定処理を実行し、同処理が終了すると図８、即ち、図３の処理を終わらせる。
一方、ステップＳ３０１においてデータ部にＮＵＬＬ部分がないと判断された場合、マイクロプロセッサは、ステップＳ３０３に移行してデータ部にペイロードが含まれているか否かを判断する。
ステップＳ３０３において、データ部にペイロードが含まれていないと判断された場合、マイクロプロセッサは、ステップＳ３３５に移り、データ部にアダプテーションフィールド（ＡＤＦ）が含まれているか否かを判断する。そして、データ部にアダプテーションフィールドが含まれていないと判断された場合、マイクロプロセッサは、図８並びに図３の処理を終了させる。なお、ペイロードとは、ＭＰＥＧ−ＴＳのデータ部において、ＰＥＳやセクション等の通常の伝送データが重畳される部分であり、アダプテーションフィールドとは、これらのデータ以外の、例えば、時刻情報などの特殊データが重畳される部分のことである。
一方、ステップＳ３３５において、データ部にアダプテーションフィールドが含まれていると判断された場合、マイクロプロセッサは、所定の手順に従ってアダプテーションフィールドにおけるエラーブロックの推定処理（ステップＳ３３７）を実行した後、図８並びに図３の処理を終了させる。
次に、ＭＰＥＧ−ＴＳのデータ部にペイロードを含まれている場合の処理について説明を行う。この場合、マイクロプロセッサは、ステップＳ３０３からステップＳ３０５に移り、ペイロードに重畳されているデータがＰＥＳ形式になっているか否かを判断する。なお、ＰＥＳ（Ｐａｃｋｅｔｉｚｅｄ Ｅｌｅｍｅｎｔａｒｙ Ｓｔｒｅａｍ）形式とは、ＭＰＥＧ２における映像データや音声データなどのデータを伝送する際のデータストリーム形式の１つを言うものである。以下の記述では、最初に、ステップＳ３０５でデータがＰＥＳ形式であると判断された場合の処理（ステップＳ３０７以下）を説明し、その後に、ＰＥＳ形式でないと判断された場合の処理（ステップＳ３１９以下）を説明する。
先ず、ＰＥＳ形式であると判断された場合の処理を説明する。
ペイロードのデータがＰＥＳ形式であると判断された場合、マイクロプロセッサは、ステップＳ３０７に移ってＰＥＳヘッダーが有るか否かを判断する。ＰＥＳヘッダーが有ると判断された場合、マイクロプロセッサは、ステップＳ３０９に移り所定のＰＥＳヘッダー推定処理を行う。そして、次のステップＳ３１１において推定処理を続行するか、或いは終了するかを判断する。
例えば、エラー位置情報の信頼度が高いと推定された場合において、エラー位置情報から得られたブロック数から上記推定処理によりエラー推定が為されたブロック数を減算し、その差が訂正処理部１０５で訂正可能なブロック数の範囲内であるか否かにより終了、或いは続行を判断するようにしても良い。なお、この推定処理続行／終了の判断を行わずに、常に推定処理を続行するか、または、常に推定処理を終了するようにしても良い。
ステップＳ３１１で推定処理終了と判断された場合は、マイクロプロセッサは、図８並びに図３の処理を終了させる。
一方、ステップＳ３１１でであると判断された場合、または、上記ステップＳ３０７でＰＥＳヘッダーが含まれていないと判断された場合、マイクロプロセッサは、ステップＳ３１３に移行してＰＥＳによるデータストリームに含まれるデータパケットの長さが正しいか否かを判断する。
同ステップにおいてパケット長が正しくないと判断された場合、マイクロプロセッサは、ステップＳ３１５に移行して所定のＰＥＳパケット推定処理を行い、エラーの含まれるデータブロックを推定する。なお、ステップＳ３１５において、ＰＥＳパケット内のデータがＭＰＥＧ４の場合には、図９に示すＭＰＥＧ４のエラー推定指標に基づいて推定処理が行われる。なお、かかるエラー推定指標は、予め推定指標記億部１０９に記憶されており、推定データ生成部１０７は、必要に応じて適宜これを読み出して利用するものとする。
その後、マイクロプロセッサは、ステップＳ３１７において前述したステップＳ３１１と同様の処理を行って、推定処理を終了させると判断された場合には図８並びに図３の処理を終了させる。
一方、ステップＳ３１７において推定処理続行と判断された場合、または、上記のステップＳ３１３においてＰＥＳパケット長が正しいと判断された場合、マイクロプロセッサは、上記のステップＳ３３５に移行して前述したステップＳ３３５以下の処理を繰り返す。
次に、ステップＳ３０５において、データがＰＥＳ形式でないと判断された場合の処理（ステップＳ３１９以下）を説明する。
先ず、マイクロプロセッサは、ステップＳ３１９においてデータ中にセクションヘッダーが有るか否かを判断する。セクションヘッダーが有ると判断された場合、マイクロプロセッサは、ステップＳ３２１に移り所定のセクションヘッダー推定処理を行う。そして、次のステップＳ３２３において、前述したステップＳ３１１と同様の判断を行って推定処理終了と判断されたときは、図８並びに図３の処理を終了させる。
一方、ステップＳ３２３で推定処理続行と判断された場合、または、上記ステップＳ３１９でセクションヘッダーが無いと判断された場合、マイクロプロセッサは、ステップＳ３２５に移行して、データストリームに含まれるセクションの長さが正しいか否かを判断する。
同ステップにおいてセクション長が正しくないと判断された場合、マイクロプロセッサは、ステップＳ３２７に移行して所定のセクションデータ推定処理を行い、エラーの含まれるデータストリームを推定する。そして、次のステップＳ３２９において前述したステップＳ３１１と同様の判断を行って、エラー推定処理終了と判断されたときは、図８並びに図３の処理を終了させる。
一方、ステップＳ３２９でエラー推定処理続行と判断された場合、または、上記ステップＳ３２５でセクション長が正しいと判断された場合、マイクロプロセッサは、ステップＳ３３１に移行して所定のセクションデータ誤り検出処理を実行する。そして、次のステップＳ３３３において前述したステップＳ３１１と同様の判断を行い、推定処理終了と判断されたときは、図８並びに図３の処理を終了させる。
一方、ステップＳ３３３において推定処理続行と判断された場合、マイクロプロセッサは、上記のステップＳ３３５に移行して前述したステップＳ３３５以下の処理を繰り返す。
以上に説明したように、本実施例では、第１の実施例に比較して、ＭＰＥＧ−ＴＳのデータ部に含まれるエラーブロックの推定処理を更に詳細に行うため、より正確なエラー推定が可能となり、訂正処理部１０５におけるエラー訂正機能を向上させることができる。
なお、以上の説明では、主にＭＰＥＧ２−ＴＳのデータストリーム構成を例にとって説明を行ったが、本発明の実施はかかる事例に限定されるものではなく、例えば、ＭＰＥＧ２−ＰＳなどの他の形式に基づくデータストリームについても適用可能である。
すなわち、第１実施例における図３のステップＳ２５１３において、データ部にエラーがあるものと判断されたときに、さらにデータ部におけるＮＵＬＬ部分の有無を判断してＮＵＬＬ部分がない場合には本実施例による処理が行われ、ＮＵＬＬ部分が有る場合には前述のデータ部エラー推定処理が行われるものとする。従って、本実施例に至るまでの処理過程は第１実施例と同様であり、かつ、本実施例によるデータ受信装置の構成も第１実施例における受信装置１００と同一である。
本実施例による処理プログラムのフローチャートを図８に示す。
先ず、図８のステップＳ３０１において、ＭＰＥＧ−ＴＳのデータ部にＮＵＬＬ部分が有ると判断された場合、制御部１０６のマイクロプロセッサは、図３のステップＳ２５１５に移行して前述のデータ部エラー推定処理を実行し、同処理が終了すると図８、即ち、図３の処理を終わらせる。
一方、ステップＳ３０１においてデータ部にＮＵＬＬ部分がないと判断された場合、マイクロプロセッサは、ステップＳ３０３に移行してデータ部にペイロードが含まれているか否かを判断する。
ステップＳ３０３において、データ部にペイロードが含まれていないと判断された場合、マイクロプロセッサは、ステップＳ３３５に移り、データ部にアダプテーションフィールド（ＡＤＦ）が含まれているか否かを判断する。そして、データ部にアダプテーションフィールドが含まれていないと判断された場合、マイクロプロセッサは、図８並びに図３の処理を終了させる。なお、ペイロードとは、ＭＰＥＧ−ＴＳのデータ部において、ＰＥＳやセクション等の通常の伝送データが重畳される部分であり、アダプテーションフィールドとは、これらのデータ以外の、例えば、時刻情報などの特殊データが重畳される部分のことである。
一方、ステップＳ３３５において、データ部にアダプテーションフィールドが含まれていると判断された場合、マイクロプロセッサは、所定の手順に従ってアダプテーションフィールドにおけるエラーブロックの推定処理（ステップＳ３３７）を実行した後、図８並びに図３の処理を終了させる。
次に、ＭＰＥＧ−ＴＳのデータ部にペイロードを含まれている場合の処理について説明を行う。この場合、マイクロプロセッサは、ステップＳ３０３からステップＳ３０５に移り、ペイロードに重畳されているデータがＰＥＳ形式になっているか否かを判断する。なお、ＰＥＳ（Ｐａｃｋｅｔｉｚｅｄ Ｅｌｅｍｅｎｔａｒｙ Ｓｔｒｅａｍ）形式とは、ＭＰＥＧ２における映像データや音声データなどのデータを伝送する際のデータストリーム形式の１つを言うものである。以下の記述では、最初に、ステップＳ３０５でデータがＰＥＳ形式であると判断された場合の処理（ステップＳ３０７以下）を説明し、その後に、ＰＥＳ形式でないと判断された場合の処理（ステップＳ３１９以下）を説明する。
先ず、ＰＥＳ形式であると判断された場合の処理を説明する。
ペイロードのデータがＰＥＳ形式であると判断された場合、マイクロプロセッサは、ステップＳ３０７に移ってＰＥＳヘッダーが有るか否かを判断する。ＰＥＳヘッダーが有ると判断された場合、マイクロプロセッサは、ステップＳ３０９に移り所定のＰＥＳヘッダー推定処理を行う。そして、次のステップＳ３１１において推定処理を続行するか、或いは終了するかを判断する。
例えば、エラー位置情報の信頼度が高いと推定された場合において、エラー位置情報から得られたブロック数から上記推定処理によりエラー推定が為されたブロック数を減算し、その差が訂正処理部１０５で訂正可能なブロック数の範囲内であるか否かにより終了、或いは続行を判断するようにしても良い。なお、この推定処理続行／終了の判断を行わずに、常に推定処理を続行するか、または、常に推定処理を終了するようにしても良い。
ステップＳ３１１で推定処理終了と判断された場合は、マイクロプロセッサは、図８並びに図３の処理を終了させる。
一方、ステップＳ３１１でであると判断された場合、または、上記ステップＳ３０７でＰＥＳヘッダーが含まれていないと判断された場合、マイクロプロセッサは、ステップＳ３１３に移行してＰＥＳによるデータストリームに含まれるデータパケットの長さが正しいか否かを判断する。
同ステップにおいてパケット長が正しくないと判断された場合、マイクロプロセッサは、ステップＳ３１５に移行して所定のＰＥＳパケット推定処理を行い、エラーの含まれるデータブロックを推定する。なお、ステップＳ３１５において、ＰＥＳパケット内のデータがＭＰＥＧ４の場合には、図９に示すＭＰＥＧ４のエラー推定指標に基づいて推定処理が行われる。なお、かかるエラー推定指標は、予め推定指標記億部１０９に記憶されており、推定データ生成部１０７は、必要に応じて適宜これを読み出して利用するものとする。
その後、マイクロプロセッサは、ステップＳ３１７において前述したステップＳ３１１と同様の処理を行って、推定処理を終了させると判断された場合には図８並びに図３の処理を終了させる。
一方、ステップＳ３１７において推定処理続行と判断された場合、または、上記のステップＳ３１３においてＰＥＳパケット長が正しいと判断された場合、マイクロプロセッサは、上記のステップＳ３３５に移行して前述したステップＳ３３５以下の処理を繰り返す。
次に、ステップＳ３０５において、データがＰＥＳ形式でないと判断された場合の処理（ステップＳ３１９以下）を説明する。
先ず、マイクロプロセッサは、ステップＳ３１９においてデータ中にセクションヘッダーが有るか否かを判断する。セクションヘッダーが有ると判断された場合、マイクロプロセッサは、ステップＳ３２１に移り所定のセクションヘッダー推定処理を行う。そして、次のステップＳ３２３において、前述したステップＳ３１１と同様の判断を行って推定処理終了と判断されたときは、図８並びに図３の処理を終了させる。
一方、ステップＳ３２３で推定処理続行と判断された場合、または、上記ステップＳ３１９でセクションヘッダーが無いと判断された場合、マイクロプロセッサは、ステップＳ３２５に移行して、データストリームに含まれるセクションの長さが正しいか否かを判断する。
同ステップにおいてセクション長が正しくないと判断された場合、マイクロプロセッサは、ステップＳ３２７に移行して所定のセクションデータ推定処理を行い、エラーの含まれるデータストリームを推定する。そして、次のステップＳ３２９において前述したステップＳ３１１と同様の判断を行って、エラー推定処理終了と判断されたときは、図８並びに図３の処理を終了させる。
一方、ステップＳ３２９でエラー推定処理続行と判断された場合、または、上記ステップＳ３２５でセクション長が正しいと判断された場合、マイクロプロセッサは、ステップＳ３３１に移行して所定のセクションデータ誤り検出処理を実行する。そして、次のステップＳ３３３において前述したステップＳ３１１と同様の判断を行い、推定処理終了と判断されたときは、図８並びに図３の処理を終了させる。
一方、ステップＳ３３３において推定処理続行と判断された場合、マイクロプロセッサは、上記のステップＳ３３５に移行して前述したステップＳ３３５以下の処理を繰り返す。
以上に説明したように、本実施例では、第１の実施例に比較して、ＭＰＥＧ−ＴＳのデータ部に含まれるエラーブロックの推定処理を更に詳細に行うため、より正確なエラー推定が可能となり、訂正処理部１０５におけるエラー訂正機能を向上させることができる。
なお、以上の説明では、主にＭＰＥＧ２−ＴＳのデータストリーム構成を例にとって説明を行ったが、本発明の実施はかかる事例に限定されるものではなく、例えば、ＭＰＥＧ２−ＰＳなどの他の形式に基づくデータストリームについても適用可能である。
【０００２】
込み符号と、ＲＳ符号とを組み合わせてエラー訂正処理を行う技術が開示されている（特許文献１：特開２０００−２８６７１９号公報）。しかしながら、このような従来技術によるエラー訂正方式は、同文献に示される如く、受信装置の構成並びにエラー訂正処理の手順が複雑になるという問題があった。
【発明の開示】
従来のエラー訂正装置等より簡単な方法でエラー訂正率を向上させることができるエラー訂正装置等を提供することが、本発明が解決しようとする課題の一例として挙げられる。
本発明のエラー訂正装置は、情報源から供給される供給データに対してエラー訂正処理を実行するエラー訂正装置であって、前記供給データに対してエラー訂正処理を施して、訂正後データを生成する訂正処理手段と、前記訂正後データに含まれる残存エラーの検出を行う検出手段と、エラーブロックを推定する基準であるエラー推定指標を記憶する推定指標記憶手段と、前記検出手段による残存エラー検出に応じて、前記推定指標記憶手段に記憶されている前記エラー推定指標に基づいて前記訂正処理手段に入力されたデータのエラーブロックを推定するエラー推定処理を施して、当該エラーブロックについての推定データを生成する推定データ生成手段とを含み、前記訂正処理手段は、前記推定データ生成手段が推定データを生成した際に、前記供給データに換えて該推定データを用いて前記エラー訂正処理を施すことを特徴とする。
また、本発明のエラー訂正方法は、情報源から供給される供給データに対してエラー訂正処理を行うエラー訂正方法であって、前記供給データに対してエラー訂正処理を施して、訂正後データを生成する訂正処理ステップと、前記訂正後データに含まれる残存エラーの検出を行う検出ステップと、エラーブロックを推定する基準であるエラー推定指標を推
込み符号と、ＲＳ符号とを組み合わせてエラー訂正処理を行う技術が開示されている（特許文献１：特開２０００−２８６７１９号公報）。しかしながら、このような従来技術によるエラー訂正方式は、同文献に示される如く、受信装置の構成並びにエラー訂正処理の手順が複雑になるという問題があった。
【発明の開示】
従来のエラー訂正装置等より簡単な方法でエラー訂正率を向上させることができるエラー訂正装置等を提供することが、本発明が解決しようとする課題の一例として挙げられる。
本発明のエラー訂正装置は、情報源から供給される供給データに対してエラー訂正処理を実行するエラー訂正装置であって、前記供給データに対してエラー訂正処理を施して、訂正後データを生成する訂正処理手段と、前記訂正後データに含まれる残存エラーの検出を行う検出手段と、エラーブロックを推定する基準であるエラー推定指標を記憶する推定指標記憶手段と、前記検出手段による残存エラー検出に応じて、前記推定指標記憶手段に記憶されている前記エラー推定指標に基づいて前記訂正処理手段に入力されたデータのエラーブロックを推定するエラー推定処理を施して、当該エラーブロックについての推定データを生成する推定データ生成手段とを含み、前記訂正処理手段は、前記推定データ生成手段が推定データを生成した際に、前記供給データに換えて該推定データを用いて前記エラー訂正処理を施すことを特徴とする。
また、本発明のエラー訂正方法は、情報源から供給される供給データに対してエラー訂正処理を行うエラー訂正方法であって、前記供給データに対してエラー訂正処理を施して、訂正後データを生成する訂正処理ステップと、前記訂正後データに含まれる残存エラーの検出を行う検出ステップと、エラーブロックを推定する基準であるエラー推定指標を推
【０００３】
定指標記憶部に記憶する推定指標記憶ステップと、前記検出ステップによる残存エラー検出に応じて、前記推定指標記憶部に記憶されている前記エラー推定指標に基づいて前記訂正処理ステップに入力されたデータのエラーブロックを推定するエラー推定処理を施して、当該エラーブロックについての推定データを生成する推定データ生成ステップとを含み、前記訂正処理ステツプは、前記推定データが生成された際に、前記供給データに換えて該推定データを用いて前記エラー訂正処理を施すことを特徴とする。
【図面の簡単な説明】
図１は、本発明の実施の形態によるエラー訂正装置の構成を示すブロック図である。
図２は、図１のエラー訂正装置における処理プログラムを示すフローチャートである。
図３は、図２のエラー推定処理に関するサブルーチンプログラムを示すフローチャートである。
図４は、図１のエラー訂正装置におけるマイクロプロセッサの処理サイクルを示すタイムチャートである。
図５は、本発明の実施例であるデータ受信装置の構成を示すブロック図である。
図６は、データストリームのヘッダー部にエラーがある場合に、エラーブロックの推定処理を行う際の指標となる事例を示す表である。
図７は、データストリームのデータ部にエラーがある場合に、エラーブロックの推定処理を行う際の指標となる事例を示す表である。
図８は、図５のデータ受信装置におけるエラー訂正処理プログラムの第２の実施例を示
定指標記憶部に記憶する推定指標記憶ステップと、前記検出ステップによる残存エラー検出に応じて、前記推定指標記憶部に記憶されている前記エラー推定指標に基づいて前記訂正処理ステップに入力されたデータのエラーブロックを推定するエラー推定処理を施して、当該エラーブロックについての推定データを生成する推定データ生成ステップとを含み、前記訂正処理ステツプは、前記推定データが生成された際に、前記供給データに換えて該推定データを用いて前記エラー訂正処理を施すことを特徴とする。
【図面の簡単な説明】
図１は、本発明の実施の形態によるエラー訂正装置の構成を示すブロック図である。
図２は、図１のエラー訂正装置における処理プログラムを示すフローチャートである。
図３は、図２のエラー推定処理に関するサブルーチンプログラムを示すフローチャートである。
図４は、図１のエラー訂正装置におけるマイクロプロセッサの処理サイクルを示すタイムチャートである。
図５は、本発明の実施例であるデータ受信装置の構成を示すブロック図である。
図６は、データストリームのヘッダー部にエラーがある場合に、エラーブロックの推定処理を行う際の指標となる事例を示す表である。
図７は、データストリームのデータ部にエラーがある場合に、エラーブロックの推定処理を行う際の指標となる事例を示す表である。
図８は、図５のデータ受信装置におけるエラー訂正処理プログラムの第２の実施例を示
Claims (12)
- 情報源から供給される供給データに対してエラー訂正処理を実行するエラー訂正装置であって、
前記供給データが入力され、該供給データに対してエラー訂正処理を施して、前記入力データに基づく訂正後データ及び該訂正後データにおける残存エラーの状況を示すエラー状態データを生成する訂正処理手段と、
前記エラー状態データに基づいて前記訂正後データに含まれる残存エラーの検出を行う検出手段と、
エラー推定指標を記憶する推定指標記憶手段と、
前記検出手段による残存エラー検出に応じて、前記推定指標記憶手段に記憶されている前記エラー推定指標に基づいて前記訂正処理手段に入力されたデータに対するエラー推定処理を施して、前記訂正処理手段に入力されたデータに基づく推定データを生成する推定データ生成手段とを含み、
前記訂正処理手段は、前記推定データ生成手段が推定データを生成した際に、前記供給データに換えて該推定データが入力され、該推定データに対して前記エラー訂正処理を施すことを特徴とするエラー訂正装置。 - 前記推定指標記憶手段はヘッダー部におけるエラー推定指標を記憶し、
前記推定データ生成手段は、前記推定指標記憶手段に記憶されている前記ヘッダー部におけるエラー推定指標に基づいて、前記訂正処理手段に入力されたデータのヘッダー部に対するエラー推定処理を施すことを特徴とする請求項１に記載のエラー訂正装置。 - 前記推定指標記憶手段はデータ部におけるエラー推定指標を記憶し、
前記推定データ生成手段は、前記推定指標記憶手段に記憶されている前記データ部におけるエラー推定指標に基づいて、前記訂正処理手段に入力されたデータのデータ部に対するエラー推定処理を施すことを特徴とする請求項１又は２に記載のエラー訂正装置。 - 前記エラー状態データは、前記訂正後データ中に含まれる残存エラーの存在位置を示すエラー位置情報を含み、
前記推定データ生成手段は、前記エラー位置情報に基づいて前記訂正処理手段に入力されたデータに対するエラー推定処理を施すことを特徴とする請求項１乃至３のいずれか１項に記載のエラー訂正装置。 - 前記推定データ生成手段は、前記エラー位置情報についての信頼度推定処理を実行して前記エラー位置情報の信頼度が高いと推定された場合に、前記エラー位置情報に基づいて前記訂正処理手段に入力されたデータに対するエラー推定処理を施すことを特徴とする請求項４に記載のエラー訂正装置。
- 前記推定データ生成手段は、前記信頼性推定処理によって前記エラー位置情報の信頼度が低いと推定された場合に、前記エラー位置情報に基づくことなく前記訂正処理手段に入力されたデータに対するエラー推定処理を施すことを特徴とする請求項５に記載のエラー訂正装置。
- 前記検出手段が残存エラーを検出し得ない際に、前記訂正後データの状態を示す複数のパラメータを記憶する出力情報記憶手段をさらに含み、
前記推定データ生成手段は、前記出力情報記憶手段に記憶されている前記複数のパラメータに基づいて前記エラー推定処理又は前記信頼性推定処理を施すことを特徴とする請求項１乃至６のいずれか１項に記載のエラー訂正装置。 - 情報源から供給される入力データを記憶する供給データ記憶手段と、
前記推定データを記憶する推定データ記憶手段と、
前記供給データ記憶手段又は前記推定データ記憶手段からデータを読み出して、該データを前記訂正処理手段に入力する読出し手段と、をさらに含み、
前記読出し手段は、前記推定データ記憶手段にデータが記憶されている場合に、前記供給データ記憶手段からデータを読み出していないときに、前記推定データ記憶手段からデータを読み出して該データを前記訂正処理手段に入力することを特徴とする請求項１乃至７のいずれか１項に記載のエラー訂正装置。 - 前記訂正処理手段は、前記検出手段が残存エラーを検出し得ない場合に、前記訂正後データをエラー訂正装置から出力することを特徴とする請求項１乃至８のいずれか１項に記載のエラー訂正装置。
- 情報源から供給される供給データに対してエラー訂正処理を行うエラー訂正方法であって、
前記供給データが入力され、該供給データに対してエラー訂正処理を施して、前記入力データに基づく訂正後データ及び該訂正後データにおける残存エラーの状況を示すエラー状態データを生成する訂正処理ステップと、
前記エラー状態データに基づいて前記訂正後データに含まれる残存エラーの検出を行う検出ステップと、
エラー推定指標を推定指標記憶部に記憶する推定指標記憶ステップと、
前記検出ステップによる残存エラー検出に応じて、前記推定指標記憶部に記憶されている前記エラー推定指標に基づいて前記訂正処理ステップに入力されたデータに対するエラー推定処理を施して、前記入力データに基づく推定データを生成する推定データ生成ステップとを含み、
前記訂正処理ステップは、前記推定データが生成された際に、前記供給データに換えて該推定データが入力され、該推定データに対して前記エラー訂正処理を施すことを特徴とするエラー訂正方法。 - 請求項１０に記載のエラー訂正方法をコンピュータに実行させることを特徴とするコンピュータに読取り可能なプログラム。
- 請求項１１に記載のプログラムを記録していることを特徴とする記録媒体。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004243436 | 2004-08-24 | ||
| JP2004243436 | 2004-08-24 | ||
| PCT/JP2005/014857 WO2006022155A1 (ja) | 2004-08-24 | 2005-08-05 | エラー訂正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2006022155A1 true JPWO2006022155A1 (ja) | 2008-07-31 |
Family
ID=35967371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006531773A Abandoned JPWO2006022155A1 (ja) | 2004-08-24 | 2005-08-05 | エラー訂正装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20090044071A1 (ja) |
| EP (1) | EP1788711A4 (ja) |
| JP (1) | JPWO2006022155A1 (ja) |
| WO (1) | WO2006022155A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8189627B2 (en) | 2006-06-28 | 2012-05-29 | Samsung & Electronics Co., Ltd. | System and method for digital communications using multiple parallel encoders |
| US8111670B2 (en) | 2007-03-12 | 2012-02-07 | Samsung Electronics Co., Ltd. | System and method for processing wireless high definition video data using remainder bytes |
| JP5291311B2 (ja) * | 2007-08-31 | 2013-09-18 | 株式会社アイ・オー・データ機器 | Ｕｓｂストレージシステムおよびデータ転送制御用のプログラム |
| US20140032506A1 (en) * | 2012-06-12 | 2014-01-30 | Quality Attributes Software, Inc. | System and methods for real-time detection, correction, and transformation of time series data |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2113941A1 (en) * | 1993-01-25 | 1994-07-26 | Andrew J. Macdonald | Error correcting decoder and decoding method for receivers in digital cellular communications systems |
| US5968199A (en) * | 1996-12-18 | 1999-10-19 | Ericsson Inc. | High performance error control decoder |
| US5926488A (en) * | 1997-08-14 | 1999-07-20 | Ericsson, Inc. | Method and apparatus for decoding second order reed-muller codes |
| JP3910770B2 (ja) * | 1999-10-15 | 2007-04-25 | 株式会社エヌ・ティ・ティ・ドコモ | 誤り制御方法及びその方法を使用する受信機 |
| US6662329B1 (en) * | 2000-03-23 | 2003-12-09 | International Business Machines Corporation | Processing errors in MPEG data as it is sent to a fixed storage device |
| JP3546858B2 (ja) * | 2001-05-09 | 2004-07-28 | 日本電気株式会社 | 誤り率表示装置 |
| JP3512177B2 (ja) * | 2001-05-16 | 2004-03-29 | 松下電器産業株式会社 | パケット受信装置及びパケット伝送方法 |
| JP3801879B2 (ja) * | 2001-06-13 | 2006-07-26 | 日本電信電話株式会社 | 再送制御動作抑制方法および再送制御動作抑制装置 |
-
2005
- 2005-08-05 EP EP05770403A patent/EP1788711A4/en not_active Withdrawn
- 2005-08-05 JP JP2006531773A patent/JPWO2006022155A1/ja not_active Abandoned
- 2005-08-05 WO PCT/JP2005/014857 patent/WO2006022155A1/ja active Application Filing
- 2005-08-05 US US11/660,912 patent/US20090044071A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006022155A1 (ja) | 2006-03-02 |
| EP1788711A1 (en) | 2007-05-23 |
| EP1788711A4 (en) | 2007-11-07 |
| US20090044071A1 (en) | 2009-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102210143B (zh) | 设计用于接收移动/手持信号的数字电视接收机中的子频道获取 | |
| JP5380862B2 (ja) | Ｉｐストリーム送受信システム、ｉｐストリーム受信装置及びそれらに用いる受信処理タイミング同期化方法 | |
| JP4079973B2 (ja) | 放送受信感度表示機能付端末機及びその受信感度表示方法 | |
| WO2009017345A3 (en) | Digital broadcasting system and method of processing data in digital broadcasting system | |
| JPWO2006022155A1 (ja) | エラー訂正装置 | |
| US20180213070A1 (en) | Signal processing apparatus and signal processing method | |
| JP2010519814A (ja) | データ通信ユニット、データ通信ネットワーク、及び復号化方法 | |
| KR101813051B1 (ko) | 비디오 및 오디오 통신 시스템에서 패킷 오류 표시 장치 및 방법 | |
| US7647546B2 (en) | Apparatus and method for decoding Reed-Solomon symbols | |
| JP2005012452A (ja) | デジタル信号受信装置、デジタル信号受信方法、及びデジタル信号受信プログラム | |
| JP4565308B2 (ja) | エラー検出装置及びエラー検出方法並びに記録再生装置及び記録再生方法 | |
| JP2007088808A (ja) | 視聴チャンネル判定方法及び装置 | |
| US20080209295A1 (en) | Apparatus and method for pre-processing on layer 2 in digital broadcasting receiving device | |
| JP2010206446A (ja) | ビットレート計算方法及び信号発生装置 | |
| CN101686401B (zh) | 数据处理设备和数据处理方法 | |
| JP4280005B2 (ja) | 誤り訂正装置、及び誤り訂正装置を用いた受信機 | |
| JP4009182B2 (ja) | 周波数補正方法、受信装置、再生装置およびプログラム | |
| KR100736608B1 (ko) | 오디오 출력 장치 및 오디오 출력 방법 | |
| US20100135327A1 (en) | Apparatus and method for generating frame for mpe-fec decoding | |
| JP3067309B2 (ja) | 雑音除去装置 | |
| JP2996942B2 (ja) | 受信エラー測定システム | |
| JP2002094487A (ja) | ビットエラー測定装置、方法、記録媒体 | |
| JP4447942B2 (ja) | 放送受信装置及び放送受信装置の制御方法 | |
| JP6103589B2 (ja) | 通信システム、受信装置、半導体装置及び通信システムにおけるジッタ補正方法 | |
| JP2005110055A (ja) | 受信装置及び受信データ制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20080612 |