WO2006022155A1 - エラー訂正装置 - Google Patents

エラー訂正装置 Download PDF

Info

Publication number
WO2006022155A1
WO2006022155A1 PCT/JP2005/014857 JP2005014857W WO2006022155A1 WO 2006022155 A1 WO2006022155 A1 WO 2006022155A1 JP 2005014857 W JP2005014857 W JP 2005014857W WO 2006022155 A1 WO2006022155 A1 WO 2006022155A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
error
estimated
estimation
error correction
Prior art date
Application number
PCT/JP2005/014857
Other languages
English (en)
French (fr)
Inventor
Hironobu Hoshino
Kazuhiko Uchiyama
Koji Shibata
Original Assignee
Pioneer Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corporation filed Critical Pioneer Corporation
Priority to JP2006531773A priority Critical patent/JPWO2006022155A1/ja
Priority to US11/660,912 priority patent/US20090044071A1/en
Priority to EP05770403A priority patent/EP1788711A4/en
Publication of WO2006022155A1 publication Critical patent/WO2006022155A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/47—Error detection, forward error correction or error protection, not provided for in groups H03M13/01 - H03M13/37
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0093—Point-to-multipoint

Definitions

  • the present invention relates to an error correction apparatus, an error correction method in the apparatus, and the like.
  • the broadcasting receiver When transmitting data signals in digital broadcasting such as BS, CS, or terrestrial digital, in order to relieve data errors caused by radio interference such as bad weather and noise, the broadcasting receiver receives error correction using error correction codes. Processing is performed.
  • an error correction code a Reed-Solomon code (hereinafter simply referred to as “R S code”), which is a kind of multi-level BCH code, is generally used.
  • R S code is characterized in that error correction processing is performed in units of blocks in which a plurality of bits included in transmission data are made into one block, and burst errors that occur in a concentrated manner on the bit time series of transmission data. Effective against one.
  • the RS code has such an advantage, but has the disadvantage that it is less effective for random errors that occur randomly on the pit time series of transmission data because error correction is performed in block units.
  • an RS (2 0 4, 1 8 8) code with a code length of 2 0 4 bytes, which is a total of 20 bytes of information code 1 8 8 pite and check code 1 byte, up to 8 bytes for the burst error It is possible to detect up to 16 error blocks. However, it is difficult to correct even a 9-bit error for random errors caused by Gaussian noise.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 20:00-2867.
  • Such an error correction method according to the prior art has a problem that the configuration of the receiving apparatus and the error correction processing procedure become complicated, as shown in the same document.
  • An example of a problem to be solved by the present invention is to provide an error correction device and the like that can improve the error correction rate by a simpler method than conventional error correction devices and the like.
  • the error correction apparatus for executing an error correction process on supply data supplied from an information source, wherein the supply data is input, and an error correction process is performed on the supply data.
  • Correction processing means for generating corrected data based on the input data and error status data indicating the status of residual errors in the corrected data, and the corrected data based on the error status data Detection means for detecting a residual error included in the error, estimated index storage means for storing an error estimation index, and the estimated index storage means according to the residual error detection by the detection means
  • An error estimation process is performed on the data input to the correction processing unit based on the error estimation index stored in a stage to generate an estimation data based on the data input to the correction processing unit
  • the correction processing means when the estimation data generation means generates the estimation data, the estimation data is input instead of the supply data, and the correction data The error correction process is performed.
  • the invention according to claim 10 is an error correction method for performing error correction processing on supply data supplied from an information source, wherein the supply data is input, and the supply data Error correction processing to the corrected data based on the input data and the corrected data
  • An estimated index storage step for storing an index in the estimated index storage unit, and an input to the correction processing step based on the error estimated index stored in the estimated index storage unit in response to residual error detection in the detection step
  • An estimation data generation step for performing an error estimation process on the received data and generating an estimation data based on the input data, and the correction processing step includes the step of supplying the estimation data when the estimation data is generated.
  • the estimated data is input instead of data, and the error correction processing is performed on the estimated data.
  • FIG. 1 is a block diagram showing a configuration of an error correction apparatus according to an embodiment of the present invention.
  • FIG. 2 is a flowchart showing a processing program in the error correction apparatus of FIG.
  • FIG. 3 is a flowchart showing a subroutine program related to the error estimation process of FIG.
  • FIG. 4 is a time chart showing the processing cycle of the microprocessor in the error correction apparatus of FIG.
  • FIG. 5 is a block diagram showing the configuration of the data reception device according to the embodiment of the present invention.
  • Fig. 6 is a table showing an example that serves as an index for error block estimation when there is an error in the header of the data stream.
  • Figure 7 is a table showing an example of an error block estimation process when there is an error in the data section of the data stream.
  • FIG. 8 shows a second embodiment of the error correction processing program in the data receiving apparatus of FIG. It is a flowchart.
  • Fig. 9 is a table showing an example that serves as an index when error block estimation processing is performed for the MP E G 4 data stream.
  • FIG. 1 shows an error correction apparatus according to the present invention.
  • an error correction device 10 is an error correction device according to an embodiment of the present invention.
  • the information source 20 is, for example, various broadcasting media such as terrestrial digital broadcasting and satellite broadcasting, or various recording media such as optical disks, and is a part that supplies data to the error correction device 10.
  • the supply data storage means 11 is a data storage unit that supplies data when the data supplied from the information source 20 has the property of being continuously supplied, for example, received data from a broadcast medium. Is a part that temporarily accumulates. In the case where the information source 20 is a recording medium such as an optical disk, it is not necessary to provide such a buffering means in particular, and it is also possible to capture data directly from these recording media.
  • the estimated data storage means 12 is a part for temporarily accumulating the estimated data generated by the estimated data generation means 16 described later.
  • the data reading means 13 is a part that intermittently reads data from the supply data storage means 11 or the estimated data storage means 12 at a predetermined cycle.
  • the data reading method can be realized by addressing the memory circuit by assuming that the supply data storage means 1 1 and the estimated data storage means 1 2 are assumed to be memory circuits. Alternatively, it may be configured to read out desired data from.
  • the correction processing means 14 is a part that performs a predetermined error correction process on the data stream read from the supply data storage means 11 or the estimated data storage means 12 by the data reading means 13.
  • the control determination means 15 determines whether or not there is any remaining error in the data stream after the error correction processing is performed by the correction processing means 14, and corrects the correction processing means 14, the estimated data generation means 1 This is a part that collectively controls the operation of each means included in the error correction device 10, including No. 6. Therefore, the control determination means 15 includes a microprocessor (not shown), a memory such as ROMOM RAM, and circuits such as peripheral circuits thereof.
  • the memory stores a main program for defining the operation of the error correction device 10 and various subprograms.
  • the microprocessor 1 loads these programs in synchronization with a built-in clock signal.
  • Various processes in the error correction apparatus 10 are executed by executing each step.
  • the estimated data generating means 16 is a part that generates estimated data to be described later based on a predetermined algorithm. That is, when the data reading means 13 reads the supply data from the supply data storage means 11 and the error correction processing by the correction processing means 14 is performed, there is an error in the evening after error correction. First, the estimated data generation means 16 reads out data corresponding to the supply data from the supply data storage means 1 1. Then, estimated data is generated using the data as a base, and is stored in the estimated data storage means 12.
  • the estimated data generation means 1 6 The data corresponding to the estimated data is read from 2 and new estimated data is generated based on the data, and the newly generated estimated data is stored in the estimated data storage means 12.
  • the data reading means 13 may include a predetermined data buffer, and when there is an error, the data reading means 13 may read estimated data from the buffer and generate estimated data.
  • the output information storage means 17 stores correct data output from the correction processing means 14 after error correction. It is a part that stores information necessary for generation processing of estimated data such as T s flag included in the evening as appropriate.
  • the estimated index storage means 18 is a part for storing a case that is a criterion for estimating a data error and serves as an index when performing error estimation processing.
  • the estimated data generating means 16 refers to various estimated index patterns stored in advance in the estimated index storage means 18 to estimate error blocks and generate estimated data.
  • step SO1 the microprocessor sets the count value N of the processing counter provided in the predetermined area on the RAM of the memory to 0 in step SO1. initialize. Thereafter, the process proceeds to the next step S 0 3, where it is determined whether or not it corresponds to the timing for processing the supply data. That is, as described in the configuration of the error correction device 10 described above, in the process in which the data reading unit 13 intermittently reads the supply data from the supply data storage unit 11 and processes it, It is determined in this step whether or not it is an imming.
  • step S 0 3 If it is determined in step S 0 3 that the supply data processing execution timing is reached, the microprocessor proceeds to step S 0 5 and issues a command to read predetermined supply data from the supply data storage means 1 1. Give to 3.
  • the microprocessor proceeds to step S07 and determines whether the estimated data is stored in the estimated data storage means 12. When the estimated data is not stored in the estimated data storage means 12, the process returns to step S 0 3 and the above processing is repeated. On the other hand, when the estimated data is stored, the process proceeds to step S 09 to increment the count value N of the processing counter, and in the next step S 11, the predetermined estimated data is stored from the estimated data storage means 12. Is given to data reading means 1 3.
  • step S 11 the microprocessor proceeds to the error correction process in step S 13, and a command to execute a predetermined error correction process on the data stream read by the data reading unit 13. Is given to correction processing means 14.
  • error correction processing is omitted because it can use various existing error correction processing methods.
  • the microprocessor determines whether there is a residual error in the data after the error correction process in the next step S 15, and if there is no error, the microprocessor stores the data.
  • the output data of the error correction device 10 is output to an external device (not shown) at the subsequent stage (step S 17). Further, for example, the state of various flags such as the TS flag included in the output data is stored in the output information storage means 17 (step S 19), and the processing relating to the program in FIG. 2 is ended. .
  • step S15 determines whether there is a residual error in the data after the error correction process. If it is determined in step S15 that there is a residual error in the data after the error correction process, the microprocessor proceeds to step S21 and determines whether the count value N has reached a predetermined number of times. to decide.
  • the setting method of the predetermined number K will be described below.
  • the period actually required for error correction processing of the supply data is A, and thereafter Let B be the remaining period. If there is an error in the error-corrected data, the error estimation process needs to be completed during the remaining period B, so the number of error estimation processes that can be performed during period B. Is defined as K.
  • the predetermined number of times ⁇ may be determined as in the time chart of pattern 2 shown in Fig. 4 (b).
  • the process shows the method of continuing the estimation process using the period B2 of the subsequent processing cycle.
  • the error estimation process can be continued until the error-corrected data is used in a decoder circuit or the like (not shown) at the latter stage of the error correction device. Therefore, in this case, a larger numerical value can be set as the predetermined number of times K than pattern 1 in FIG.
  • step S 21 when error-correcting devices such as broadcast receivers record error-corrected data on a recording medium inside the receiver, etc., until the final error-free data is obtained without setting the predetermined number of times K.
  • the error estimation process may be repeated. If it is determined in step S 21 that the count value N has reached the predetermined value K, the microphone processor proceeds to step S 23, and the error rate before or after the correction process at that time is determined as an error.
  • the output data of the correction device 10 is output to an external device (not shown) in the subsequent stage, and the processing relating to the program of FIG. 2 is terminated.
  • step S 21 determines whether the count value ⁇ has not reached the predetermined value ⁇ . If it is determined in step S 21 that the count value ⁇ has not reached the predetermined value ⁇ , the microprocessor proceeds to step S 25 and issues a command to execute error estimation processing Estimated data generating means 1 Give to 6. Note that the error estimation processing in step S 25 may be performed by performing only header partial error estimation processing or data portion error estimation processing for a data stream, or a combination of these estimation processing. But it ’s okay.
  • the flowchart in Fig. 3 shows the processing method that combines the estimation processes.
  • step S 2 5 0 1 of FIG. 3 the microprocessor considers the case where error position information in the data stream is not indicated, and whether error position information in the data stream is indicated. Determine whether. If no error position information is indicated, the process proceeds to step S 2 500 3 and error estimation processing is executed for all data streams without using the error position information. In this case, the error estimation process may be performed only for a part of the header or the data portion of the data stream, or may be performed by combining these estimation processes.
  • step S 2 5 0 1 if it is determined in step S 2 5 0 1 that error position information has been obtained, the microprocessor proceeds to step S 2 5 0 5 and executes a reliability estimation process for error position information.
  • the error position information reliability estimation process is a process for determining whether or not the error position information is reliable. For example, as mentioned above, the error due to the RS (2 0 4, 1 8 8) code In the case of correction, a maximum of 16 error block position information (error position information) can be detected. If the number of error gates is 17 or more, error position information is detected with 16 or less blocks. Therefore, in such a case, the error position information is incorrect. Therefore, the reliability of the error location information becomes a problem. As a method of estimating the reliability of the error location information, whether or not there is correct information that is not an error in the error location data stream indicated by the error location information. There is a way to judge.
  • step S 2 5 0 7 determines the error position information reliability estimation result by the process in step S 2 5 0 5. If it is estimated that the reliability of the error position information is low (or not high) in step S 2 5 0 5, the process proceeds to step S 2 5 0 3 and the above-described processing in the same step is executed. On the other hand, when it is estimated that the reliability of the error position information is high in step S 2 5 0 5, the process proceeds to step S 2 5 0 9 and the error block indicated in the error position information is part of the header. It is judged whether it is in.
  • step S 2 509 If it is determined in step S 2 509 that there is an error in a part of the header, the microprocessor proceeds to the next step S 2 5 11 and executes error estimation processing in the header part.
  • the estimation process of the header part error since various existing estimation processing methods can be used, the description thereof is omitted.
  • step S 2 5 1 1 determines whether or not the error block indicated in the error position information is in the data section. If it is determined that there is an error in the data part, the process proceeds to the next step S 2 5 15 to perform error estimation processing in the data part.
  • the data portion error estimation processing is also omitted because various existing error estimation processing methods can be used.
  • step S 2 5 1 3 when it is determined in step S 2 5 1 3 that there is no error in the data part, or when the processing of step S 2 5 15 is completed, the microprocessor performs the processing shown in the flowchart of FIG. That is, the error estimation process in step S 25 in FIG. 2 is terminated.
  • step S 25 the microprocessor causes the estimated data generating means 16 to generate estimated data (step S 2 7), and the data is estimated data storing means 1 2. (Step S29), the operation described above is repeated after returning to step S03 in FIG.
  • FIG. 5 shows a receiving apparatus equipped with the error correction apparatus of the present invention.
  • the receiving device 100 is a receiver that receives digital broadcasts such as BSCS and terrestrial digital, and demodulates and reproduces digital data included in the digital broadcasting.
  • the receiving device 100 includes a circuit such as a reproduction output unit that converts the demodulated data into a video signal or an audio signal that can be viewed by the user, reproduces it, and outputs the signal. Since there is no direct relationship with the invention, its description and explanation are omitted.
  • the antenna 101 is, for example, a parabolic antenna or an offset antenna, and in the case of a vehicle-mounted receiver, a digital broadcast receiving antenna such as a vehicle-mounted dipole antenna or film antenna.
  • the front end unit 102 which receives digital broadcast radio waves and supplies them to the front end unit 102, converts the frequency of the broadcast radio waves and demodulates them and superimposes them on the radio waves. This is the part that converts the digital data that has been converted into a time series such as an MPEG transport stream, for example.
  • the memory unit 10 3 and the data reading unit 10 4 store received data supplied from the front end unit 10 2 and estimated data supplied from an estimated data generation unit 10 7 to be described later. At this timing, these stored data are supplied to the correction processing unit 105.
  • the data reading unit 104 does not need to be separated from the memory unit 103, and may be included in the memory as the addressing circuit of the memory unit 103. The timing of data supply is controlled by the control unit 106 described later.
  • the correction processing unit 105 is a part that performs a predetermined error correction process on the data time series supplied from the memory unit 103, and has various forms depending on the error correction code included in the data time series. Can be taken. Incidentally, the example in Fig. 5 shows the case where an RS code is used as an error correction code.
  • the correction processing unit 1 0 5 mainly determines whether there is an error in the symbol of the target data time series.
  • a syndrome calculation unit for calculating syndrome information indicating the error, an error detection unit for obtaining an error correction pattern and error position information based on the information, and a time series error correction for the target data based on the correction pattern and position information It consists of an error correction unit that performs error correction using RS (2 0 4, 1 8 8) codes.
  • the error-corrected data output from the correction processing unit 105 is supplied to various received data processing circuits (not shown) provided at the subsequent stage of the correction processing unit 105.
  • Various descriptors indicating the data state such as the TS flag included in the corrected data are stored in the TS flag storage unit 1 0 shall be recorded sequentially in 8.
  • the control unit 106 includes a microprocessor (not shown), a memory circuit such as ROM / RAM, and peripheral circuits thereof, and is a part that controls and controls the entire receiving device 100.
  • the memory circuit stores a main program that defines the operation of the receiving device 100 and various subprograms.
  • the microprocessor 1 stores these programs in synchronization with the clock incorporated therein. Various processes in the receiving apparatus 100 are executed by executing each step.
  • the estimated data generation unit 10 07 receives various information from other components such as the correction processing unit 105 and the TS flag storage unit 108 based on instructions from the control unit 106. This is the part that generates the bit time series of the estimated data by adjusting the demodulated bit time series of the received data.
  • the estimated index storage unit 1 0 9 is connected to the estimated data generation unit 1 0 7, and the estimated data generation unit 1 0 7 stores each case serving as an index when performing the error estimation process when the estimated data is generated. This is the memorized part.
  • the estimated data generation unit 10 07 refers to various estimated index patterns stored in advance in the estimated index storage unit 10 9 to estimate error blocks and generate estimated data.
  • the antenna 10 1 and the front end unit 102 in the present example correspond to the information source 20 according to the embodiment of the present invention shown in FIG. 1, and the memory unit 103 is a supply data storage unit. It corresponds to 1 1 and estimated data storage means 1 2.
  • each of the data reading unit 10 4, the correction processing unit 1 0 5, the control unit 1 0 6, the estimated data generation unit 1 0 7, and the TS flag storage unit 1 0 8, respectively, is a data reading unit 1 3, It corresponds to correction processing means 14, control determination means 15, estimated data generation means 16, and output information storage means 17.
  • the estimated index storage unit 1 0 9 corresponds to the estimated index storage means 1 8.
  • step SO1 when the processing program shown in FIG. 2 is activated in the receiving device 100, the microprocessor of the control unit 106 is processed in a predetermined area on its memory RAM in step SO1.
  • the count value N is initialized to 0.
  • the process proceeds to the next step S 03 to determine whether or not it corresponds to the timing for processing the supply data. That is, in the process in which the data reading unit 104 reads data from the memory unit 103 intermittently and performs processing, it is determined in this step whether or not it corresponds to the execution start timing of the processing.
  • step S 0 3 If it is determined in step S 0 3 that it is the supply data processing execution timing, the microprocessor proceeds to step S 0 5 and issues a command to read predetermined supply data from the memory unit 10 3 to the data reading unit 1.
  • the predetermined supply data means reception data supplied from the front end unit 102.
  • the address of the memory unit 103 is specified by the control unit 106, and the received data from the front end unit 102 is transferred to the correction processing unit 105 via the data reading unit 104. Supplied.
  • step SO 3 determines whether data is stored. And If the estimated data is not stored in the memory section 103, the process returns to step S03 and repeats the above processing.
  • step SO 9 increments the count value N of the processing count, and in the next step S 11, the predetermined estimated data is obtained from the memory unit 103. A command to read is given to the data reading unit 1 0 4.
  • step S 0 5 or S 11 the microprocessor proceeds to the error correction process of step S 13, and a predetermined error correction process is performed on the data stream read by the data reading unit 10 4. Is given to the correction processing unit 1 0 5.
  • the correction processing unit 105 first, syndrome information indicating whether or not there is an error in the data time-series symbol input by the syndrome calculation unit is calculated. Subsequently, the error detection unit obtains an error correction pattern and error position information based on the syndrome information. Then, the error correction unit in the next stage performs error correction processing on the target data evening time series based on the correction pattern and position information related to the error, and the error correction and error correction are performed. Correction result information is required.
  • the error correction result information means a signal including information indicating whether or not the error correction has been successfully made, for example, by a flag pit or a status code. The error position information and the error correction result information are notified from the correction processing unit 105 to the control unit 106.
  • step S 1 3 When the error correction process in step S 1 3 is finished, the microprocessor
  • Step S 15 it is determined whether or not there is a residual error in the data after error correction processing, and if there is no error, the same data is output to the subsequent circuit (not shown) as output data of correction processing section 105. (Step S1 7). Further, for example, the state of various flags such as the TS flag included in the output data is stored in the TS flag storage unit 108 (step S 19), and the processing relating to the program of FIG. 2 is ended. On the other hand, if it is determined in step SI 5 that there is a residual error in the data after error correction processing, the microprocessor proceeds to step S 21 and determines whether the count value N has reached a predetermined number of times. .
  • the method for setting the predetermined number of times K is as described above, and a description thereof will be omitted.
  • step S 2 1 If it is determined in step S 2 1 that the count value N has reached the predetermined value K, the microphone processor proceeds to step S 2 3, where the processing before or after the correction processing at that time is processed.
  • the output data of the correction processing unit 105 is output to a subsequent circuit (not shown), and the processing of FIG. 2 is terminated.
  • step S 2 1 determines whether the count value N has not reached the predetermined value K. If it is determined in step S 2 1 that the count value N has not reached the predetermined value K, the microprocessor proceeds to step S 25 and sends a command to execute error estimation processing to the estimated data generation unit 1 0.
  • the error estimation processing may be a processing method that performs error estimation processing for a part of the header of the data stream, or error estimation processing for the data portion, or a processing method that combines these estimation processing. good.
  • the flow chart in Fig. 3 shows the operation of the method combining each estimation process.
  • step S 2 5 0 1 of FIG. 3 the microprocessor indicates that error location information is indicated in the data stream in consideration of the case where error location information in the data stream is not indicated. Judge whether or not. Note that the error processing unit 1 0 5 in this embodiment performs error correction using the R S (2 0 4, 1 8 8) code, and therefore error position information is shown.
  • step S 2 5 0 5 executes a reliability estimation process of the error position information.
  • the error position information reliability estimation process is a process for estimating whether or not the error position information is reliable.
  • the explanation of the reliability estimation process is as described above.
  • the microprocessor finishes the error position information reliability estimation process, the microprocessor proceeds to step S 2 5 7, and determines the reliability estimation result of the error position information by the process in step S 2 5 0 5. If it is estimated in step S 2 5 0 5 that the reliability of the error position information is low, the process proceeds to step S 2 5 0 3 and the above-described processing in the same step is executed. On the other hand, if it is estimated that the reliability of the error position information is high in step S 2 5 0 5, the process proceeds to step S 2 5 0 9 to determine whether or not the error block indicated in the error position information is in the header part. To do.
  • the control unit 10 06 issues a command for taking in various information and received data to the estimated data generation unit 10 07.
  • the estimated data generation unit 10 07 receives the received data from the front end unit 102, the error position information from the error detection unit of the correction processing unit 105, and the TS flag storage unit 1 0 Get TS flag information etc. from 8 respectively.
  • the TS flag information refers to the various states included in the MPEG transport stream of received data (hereinafter simply referred to as “MP EG-TS”) that has been normally error corrected. Descriptor is a generic term.
  • the control unit 10 6 analyzes the error position information fetched via the estimated data generation unit 10 7, and determines whether or not the error part is in a part of the header of the MP EG-TS. to decide.
  • step S 2 5 0 9 If it is determined in step S 2 5 0 9 that there is an error in a part of the header, the microprocessor advances to the next step S 2 5 1 1 and issues a command to execute an error estimation process in the header part. Output to the estimated data generator 10 7.
  • the estimated data generation unit 107 generates estimated data by comparing the received data with the TS flag information.
  • An example of a method for generating estimated data in the MPEG—TS header part temporarily is when the synchronization byte in the header part is different from “O x 4 7”. How to correct this to "0 x 4 7", Payload unit start indicator is 1, Adaptation field control is undefined, or Payload start point is PES section regardless of the same field. For example, there is a method for estimating the error of a predetermined block when it is not the starting point.
  • the error block is estimated by estimating the block as an error block when a 0/1 pattern code that should not occur in the pit time series of normal received data is detected.
  • various indicators such as those shown in the table in Fig. 6 can be considered as indicators for estimating error block.
  • the error estimation index described above is merely an example, and it goes without saying that the implementation of the present invention is not limited to these examples. Note that the error estimation index of the header section described above is stored in advance in the estimation index storage section 1009, and the estimation data generation section 1007 reads it out as necessary. Shall be used.
  • step S 2 5 0 9 if it is determined in step S 2 5 0 9 that there is no error in part of the header, or when the processing in step S 2 5 1 1 is completed, the microprocessor proceeds to step S 2 5 1 3. It is determined whether or not the error block indicated in the advance error position information is in the data portion.
  • the control unit 106 proceeds to step S 2 5 15 and issues a command to execute error estimation processing in the data unit. Output to the generator 1 0 7.
  • the estimated data generation unit 107 compares the received data with the TS flag information to generate estimated data and estimate an error block. For example, if there is a block that is not NU LL in spite of the NU LL part, the error block is estimated by changing this block to NU LL.
  • other data As an index for estimating the error block in the evening part, for example, the table shown in the table of Fig. 7 can be considered.
  • the error estimation index is merely an example, and it goes without saying that the implementation of the present invention is not limited to these examples. Note that the error estimation index of the data part described above is stored in advance in the estimation index storage part 1 09, and the estimation data generation part 1 0 7 reads and uses it as necessary. Shall.
  • step S 2 5 1 3 when it is determined in step S 2 5 1 3 that there is no error in the data part, or when the processing of step S 2 5 15 is completed, the microprocessor performs the processing shown in the flow chart of FIG. That is, the error estimation process in step S 25 in FIG. 2 is terminated.
  • step S 25 the microprocessor causes the estimation data generation unit 10 7 to generate estimation data (step S 2 7), and the data is stored in the memory unit 10 3. (Step S 29), the process returns to the aforementioned step S 03 and repeats the processing operation described above.
  • the error block in the pit time series of the received data is estimated, adjusted to a pit pattern that can be normally obtained, and the error correction process is repeated again. Even when there are more errors than the number of error blocks that could not be corrected, error correction or error position detection can be performed.
  • step S 2 5 1 3 of FIG. 3 in the first embodiment when it is determined that there is an error in the data part, the presence or absence of the NU LL part in the data part is further determined and the NU LL part is If not, the process according to this embodiment is performed. If there is a NUL L part, It is assumed that the data part error estimation process described above is performed. Therefore, the processing steps up to this embodiment are the same as those in the first embodiment, and the configuration of the data receiving apparatus according to this embodiment is the same as that of the receiving apparatus 100 in the first embodiment.
  • FIG. 1 A flowchart of the processing program according to this embodiment is shown in FIG.
  • step S 3 0 1 of FIG. 8 the microprocessor of the control unit 10 6 proceeds to step S 2 5 1 5 of FIG. Then, the data section error estimation process described above is executed, and when the process is completed, the process of FIG. 8, that is, the process of FIG. 3 is terminated.
  • step S 3 0 1 determines whether or not the data part contains a payload. to decide.
  • step S 3 0 3 If it is determined in step S 3 0 3 that the data portion does not contain a payload, the microprocessor moves to step S 3 3 5, where the adaptation field (AD F) It is determined whether or not is included. If it is determined that the adaptation field is not included in the data portion, the microprocessor ends the processes in FIGS.
  • the payload is a part in which normal transmission data such as PES section is superimposed in the data part of MPEG-TS, and the adaptation field is other than these data, for example, It is the part where special data such as time information is superimposed.
  • step S 3 35 if it is determined in step S 3 35 that the data field includes the adaptation field force S, the microprocessor performs error block estimation processing in the adaptation field according to a predetermined procedure. (Step S 3 3 7) Each time the process of Fig. 3 is terminated.
  • step S 3 07 and below when data is first determined to be in PES format in step S 3 0 5 will be described first, and then it is determined that the data is not in PES format.
  • step S 3 19 and below will be explained.
  • step S3 07 determines whether there is a PES header. If it is determined that there is a P E S header, the microprocessor proceeds to step S 3 09 and performs a predetermined P E S header one estimation process. Then, in the next step S 3 1 1, it is determined whether to continue the estimation process or to end it.
  • step S 3 1 1 the estimation process may be always continued without determining whether the estimation process is to be continued or may be always terminated. If it is determined in step S 3 1 1 that the estimation process has been completed, the microprocessor ends the processes of FIG. 8 and FIG. On the other hand, if it is determined in step S 3 1 1 or if it is determined in step S 3 07 that the PES header is not included, the microprocessor proceeds to step S 3 1 3. Judge whether the length of the data packet included in the data stream by PES is correct.
  • step S 3 15 the microprocessor proceeds to step S 3 15 to perform a predetermined P E S packet estimation process, and estimates a data block including an error.
  • step S 3 15 if the data in the P ES packet is M P E G 4, the estimation process is performed based on the error estimation index of M P E G 4 shown in FIG. Such an error estimation index is stored in advance in the estimation index storage unit 10 09, and the estimation data generation unit 10 07 reads and uses it as necessary.
  • step S 3 17 the processor performs the same process as in step S 3 1 1 described above. When it is determined that the estimation process is to be ended, the processor ends the processes in FIG. 8 and FIG.
  • step S 3 1 7 determines whether the estimation process is to be continued, or if it is determined in step S 3 1 3 that the PES bucket length is correct.
  • the microprocessor performs step S 3 in the above. 3 Go to 5 and repeat the process from step S 3 3 5 onwards.
  • step S 3 0 5 determines whether the data is not in PES format (step S 3 1 9 or less) Will be explained.
  • step S 3 19 the microprocessor determines whether there is a section header in the data. If it is determined that a section header is present, The Sessa moves to Step S 3 2 1 and performs a predetermined section header estimation process. Then, in the next step S 3 2 3, when it is determined that the estimation process is ended by making the same determination as in step S 3 1 1 described above, the processes in FIG. 8 and FIG. 3 are ended.
  • step S 3 2 3 determines whether the estimation process is to be continued, or if it is determined in step S 3 19 that there is no section header. If it is determined in step S 3 2 3 that the estimation process is to be continued, or if it is determined in step S 3 19 that there is no section header, the microprocessor proceeds to step S 3 2 5. Determine whether the section length included in the data stream is correct.
  • step S 3 27 If it is determined in the step that the section length is not correct, the microprocessor proceeds to step S 3 27 to perform a predetermined section data estimation process, and estimates a data stream including an error. Then, in the next step S 3 29, the same determination as in step S 3 11 described above is performed, and when it is determined that the error estimation process has been completed, the processes in FIG.
  • step S 3 2 9 determines whether the error estimation process is to be continued, or if the section length is determined to be correct in step S 3 2 5 above.
  • the microprocessor proceeds to step S 3 3 1. Then, a predetermined section data error detection process is executed. Then, in the next step S 3 33, the same determination as in step S 3 11 described above is performed, and when it is determined that the estimation process is ended, the processes in FIG. 8 and FIG. 3 are ended.
  • step S 3 3 3 3 determines whether the estimation process is to be continued. If it is determined in step S 3 3 3 that the estimation process is to be continued, the microprocessor proceeds to the above step S 3 35 and repeats the processes in and after step S 3 35.
  • the error block estimation process included in the MPEG-TS part is more detailed than in the first embodiment, more accurate error detection is performed. Guess The error correction function in the correction processing unit 105 can be improved.
  • the MPEG2-TS data stream configuration has been mainly described as an example, but the implementation of the present invention is not limited to such an example.
  • other MPEG 2_PS The present invention can also be applied to a data stream based on the format.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Abstract

データエラー訂正装置において、入力データのビット時系列にエラー訂正処理を施して訂正データ及び訂正時におけるエラー検知状態を示すパラメータを生成するエラー訂正手段と、データ推定指令に応じて入力データのビット時系列を調整したビット時系列からなる推定データを生成する推定データ生成手段と、上記の訂正データ及びパラメータの各々に含まれる情報に基づいてデータ推定指令を生成して、かつ推定データを入力データに替えてエラー訂正手段に供給する制御手段とを設ける。

Description

明細書 エラー訂正装置 技術分野
本発明は、 エラ一訂正装置、 及び同装置におけるエラ一訂正方法等に関する。
背景技術
B Sや C S、 或いは地上デジタル等のデジタル放送においてデータ信号の伝送を行う際 に、 悪天候やノイズ混入等の電波障害により生ずるデータエラーを救済すべく、 同放送の 受信装置では誤り訂正符号によるエラー訂正処理が行われる。 このような誤り訂正符号と しては、 一般に、 多値 B C H符号の一種であるリードソロモン符号 （以下、 単に "R S符 号" と称する） が用いられる。 R S符号は、 伝送データに含まれる複数のビットを 1っブ ロックとしてかかるプロック単位で誤り訂正処理を行う点に特徴があり、 伝送データのビ ット時系列上で集中して発生するバーストエラ一に対して効果がある。 一方、 R S符号は 、 かかる利点を有する反面、 ブロック単位で誤り訂正を行うため、 伝送データのピット時 系列上でランダムに発生するランダムエラーに対して効果が少ないという欠点がある。 例えば、 情報符号 1 8 8パイト、 検査符号 1 6バイトの合計 2 0 4バイトの符号長から なる R S ( 2 0 4 , 1 8 8 ) 符号の場合、 パーストエラーに対しては、 最大 8バイトまで のエラ一を訂正し、 力つ最大 1 6の誤りブロックを検出することが可能である。 しかしな がら、 ガウシャンノイズなどによって生ずるランダムエラ一に対しては、 僅か 9ビットの エラーでさえ訂正することが困難となる。
従来、 このような欠点を補完すべく、 例えば、 ランダムエラーに対して効果のある畳み 込み符号と、 R S符号とを組み合わせてエラー訂正処理を行う技術が開示されている （特 許文献 1 ：特開 2 0 0 0— 2 8 6 7 1 9号公報） 。 しかしながら、 このような従来技術に よるエラー訂正方式は、 同文献に示される如く、 受信装置の構成並びにエラ一訂正処理の 手順が複雑になるという問題があつた。
発明の開示
従来のエラ一訂正装置等より簡単な方法でェラ一訂正率を向上させることができるエラ 一訂正装置等を提供することが、 本発明が解決しょうとする課題の一例として挙げられる 請求項 1に記載の発明は、 情報源から供給される供給データに対してエラ一訂正処理を 実行するエラ一訂正装置であって、 前記供給データが入力され、 該供給データに対してェ ラ一訂正処理を施して、 前記入力データに基づく訂正後データ及び該訂正後データにおけ る残存エラーの状況を示すエラ一状態デー夕を生成する訂正処理手段と、 前記エラー状態 データに基づいて前記訂正後データに含まれる残存エラーの検出を行う検出手段と、 エラ —推定指標を記憶する推定指標記憶手段と、 前記検出手段による残存エラー検出に応じて 、 前記推定指標記憶手段に記憶されている前記エラ一推定指標に基づいて前記訂正処理手 段に入力されたデータに対するエラー推定処理を施して、 前記訂正処理手段に入力された デー夕に基づく推定デ一夕を生成する推定データ生成手段とを含み、 前記訂正処理手段は 、 前記推定デ一夕生成手段が推定データを生成した際に、 前記供給データに換えて該推定 データが入力され、 該推定データに対して前記エラ一訂正処理を施すことを特徴とする。 また、 請求項 1 0に記載の発明は、 情報源から供給される供給データに対してエラ一訂 正処理を行うエラ一訂正方法であって、 前記供給データが入力され、 該供給データに対し てエラー訂正処理を施して、 前記入力データに基づく訂正後データ及び該訂正後データに おける残存エラーの状況を示すエラ一状態デー夕を生成する訂正処理ステツプと、 前記ェ ラー状態データに基づいて前記訂正後データに含まれる残存エラーの検出を行う検出ステ ップと、 エラ一推定指標を推定指標記憶部に記憶する推定指標記憶ステップと、 前記検出 ステップによる残存エラー検出に応じて、 前記推定指標記憶部に記憶されている前記エラ —推定指標に基づいて前記訂正処理ステップに入力されたデータに対するエラー推定処理 を施して、 前記入力データに基づく推定デ一夕を生成する推定データ生成ステップとを含 み、 前記訂正処理ステップは、 前記推定データが生成された際に、 前記供給データに換え て該推定デー夕が入力され、 該推定デー夕に対して前記エラ一訂正処理を施すことを特徴 とする。
図面の簡単な説明
図 1は、 本発明の実施の形態によるエラー訂正装置の構成を示すブロック図である。 図 2は、 図 1のエラ一訂正装置における処理プログラムを示すフローチャートである。 図 3は、 図 2のエラー推定処理に関するサブルーチンプログラムを示すフローチャート である。
図 4は、 図 1のエラ一訂正装置におけるマイクロプロセッサの処理サイクルを示すタイ ムチャートである。
図 5は、 本発明の実施例であるデ一夕受信装置の構成を示すプロック図である。
図 6は、 デ一タストリームのヘッダー部にエラ一がある場合に、 エラーブロックの推定 処理を行う際の指標となる事例を示す表である。
図 7は、 デ一夕ストリームのデータ部にエラーがある場合に、 エラ一ブロックの推定処 理を行う際の指標となる事例を示す表である。
図 8は、 図 5のデータ受信装置におけるエラ一訂正処理プログラムの第 2の実施例を示 すフローチャートである。
図 9は、 MP E G 4のデータストリームを対象としてエラーブロックの推定処理を行う 際の指標となる事例を示す表である。
発明を実施するための形態
図 1に、 本発明によるエラ一訂正装置を示す。
同図において、 エラ一訂正装置 1 0が本発明の実施の形態によるエラー訂正装置である 。 情報源 2 0は、 例えば、 地上デジタル放送や衛星放送等の各種放送媒体、 或いは光ディ スクなどの各種の記録媒体であり、 エラー訂正装置 1 0にデータを供給する部分である。 供給データ記憶手段 1 1は、 情報源 2 0から供給されるデータが、 例えば、 放送媒体か らの受信データのように常時連続して供給される性質のものである場合に供給されたデー 夕を一旦蓄積する部分である。 なお、 情報源 2 0が光ディスク等の記録媒体である場合に は、 かかるバッファリング手段を特に設ける必要はなく、 これらの記録媒体から直接にデ 一夕を取り込むようにしても良い。 また、.推定データ記憶手段 1 2は、 後述する推定デー 夕生成手段 1 6によつて生成された推定データを一旦蓄積する部分である。
データ読出し手段 1 3は、 供給データ記憶手段 1 1又は推定データ記憶手段 1 2から、 所定の周期で間欠的にデータを読み出す部分である。 なお、 データの読み出し方法は、 例 えば、 供給データ記憶手段 1 1及び推定デ一夕記憶手段 1 2をメモリ回路と仮想して、 か かるメモリ回路に対してアドレス指定を行うことにより、 同回路から所望のデータを読み 出す構成としても良い。
訂正処理手段 1 4は、 データ読出し手段 1 3が供給データ記憶手段 1 1又は推定データ 記憶手段 1 2から読み出したデータストリームに対して所定のエラー訂正処理を施す部分 である。 制御判断手段 1 5は、 訂正処理手段 1 4によつてエラー訂正処理が施された後のデータ ストリームに関して残存エラ一の有無を判断すると共に、 訂正処理手段 1 4、 推定デ一タ 生成手段 1 6を始め、 エラ一訂正装置 1 0に含まれる各々の手段の動作を総括して制御す る部分である。 それ故、 制御判断手段 1 5には、 図示せぬマイクロプロセッサ、 R OM ' RAM等のメモリ、 及びこれらの周辺回路等の各回路が含まれている。 そして、 かかるメ モリにはェラ一訂正装置 1 0の動作を規定するメインプログラムや各種のサブプログラム が記憶されており、 上記マイクロプロセッサが、 内蔵するクロック信号に同期してこれら のプログラムを 1ステップずつ実行することによってエラー訂正装置 1 0における各種の 処理が実行される。
推定データ生成手段 1 6は、 所定のアルゴリズムに基づいて後述する推定データを生成 する部分である。 即ち、 データ読出し手段 1 3が供給データ記憶手段 1 1から供給データ を読み出して、 訂正処理手段 1 4によるエラー訂正処理が行われた後にエラ一訂正後のデ —夕にエラ一があった場合、 推定データ生成手段 1 6は、 先ず、 供給データ記憶手段 1 1 から該供給データに該当するデータを読み出す。 そして、 当該データをベースに用いて推 定データを生成してこれを推定デ一タ記憶手段 1 2に記憶させる。
一方、 推定データ記憶手段 1 2から推定データを読み出してエラ一訂正処理を行った後 、 エラー訂正後のデータにエラーがあった場合、 推定デ一夕生成手段 1 6は、 推定データ 記憶手段 1 2から該推定データに該当するデータを読み出してこれを基に新たな推定デー タを生成して、 新たに生成された推定データを推定データ記憶手段 1 2に記憶させる。 な お、 データ読出し手段 1 3は、 所定のデータバッファを含み、 エラ一があったときは同バ ッファからデ一夕を読み出して推定データを生成するようにしても良い。
出力情報記憶手段 1 7は、 訂正処理手段 1 4から出力されるエラー訂正後の正しいデー 夕の中に含まれる T sフラグ等の推定データの生成処理に必要とされる情報を適宜記憶す る部分である。
推定指標記憶手段 1 8は、 データエラーの推定の判断基準であって、 エラ一推定処理を 行う際の指標となる事例を記憶する部分である。 上記の推定データ生成手段 1 6は、 推定 指標記憶手段 1 8に予め記憶されている各種の推定指標のパターンを参照し、 エラープロ ックを推定して推定データの生成を行う。
次に、 図 1に示されるエラ一訂正装置 1 0の動作について、 図 2及び 3のフ口一チヤ一 トを参照しつつ説明を行う。 なお、 これらのフローチャートによって示されるプログラム は、 制御判断手段 1 5内のメモリに記憶されており、 同手段に内蔵されるマイクロプロセ ッサによって実行されるものとする。
先ず、 図 2に示されるプログラムが所定のタイミングで起動されると、 マイクロプロセ ッサは、 ステップ S O 1においてメモリの RAM上の所定領域内に設けられた処理カウン 夕のカウント値 Nを 0に初期化する。 その後、 次のステップ S 0 3に進み、 供給データに ついての処理を行うタイミングに該当しているか否かを判断する。 即ち、 前述のエラー訂 正装置 1 0の構成において説明した如く、 データ読出し手段 1 3が供給データ記憶手段 1 1から供給データを間欠的に読み出して処理する過程において、 当該処理の実行開始の夕 イミングに該当するか否かが本ステップにおいて判断される。
ステップ S 0 3において、 供給データの処理実行のタイミングであると判断された場合 、 マイクロプロセッサは、 ステップ S 0 5に進み供給データ記憶手段 1 1から所定の供給 データを読み出す指令をデータ読出し手段 1 3に与える。 なお、 情報源 2 0が光ディスク などの記録媒体である場合は、 当該記録媒体から供給データを直接に読み出すようにして も良い。 一方、 ステップ S O 3において供給データの処理タイミングではないと判断された場合 、 マイクロプロセッサは、 ステップ S 0 7に進み推定データ記憶手段 1 2に推定データが ストアされているか否かを判断する。 そして、 推定データ記憶手段 1 2に推定データがス トァされていないときはステップ S 0 3に戻り以上の処理を繰り返す。 一方、 推定デ一夕 がストアされているときは、 ステップ S 0 9に進み処理カウンタのカウント値 Nをインク リメントして、 次のステップ S 1 1で推定データ記憶手段 1 2から所定の推定データを読 み出す指令をデータ読出し手段 1 3に与える。
上記のステップ S 0 5または S 1 1が終了すると、 マイクロプロセッサはステップ S 1 3のエラー訂正処理に進み、 データ読出し手段 1 3が読み出したデータストリームに対し て所定のエラー訂正処理を実行する指令を訂正処理手段 1 4に与える。 なお、 かかるエラ —訂正処理については、 既存の各種のエラ一訂正処理方式を用いることが可能であるため その説明は省略する。
ステップ S 1 3のエラ一訂正処理が終了すると、 マイクロプロセッサは、 次のステップ S 1 5においてエラ一訂正処理後のデータに残存エラーが有るか否かを判断し、 エラーが なければ当該データをエラー訂正装置 1 0の出力データとして後段の外部機器 （図示せず ) に出力する （ステップ S 1 7 ) 。 また、 当該出力データに含まれる、 例えば、 T Sフラ グ等の各種フラグ類の^態を出力情報記憶手段 1 7に記憶させて （ステップ S 1 9 ) 、 図 2のプログラム.に関する処理を終了させる。
一方、 ステップ S 1 5においてエラ一訂正処理後のデータに残存エラーが有ると判断さ れた場合、 マイクロプロセッサは、 ステップ S 2 1に進みカウント値 Nが所定の回数 に 達しているか否かを判断する。
ここで、 所定回数 Kの設定方法について以下に説明を行う。 先ず、 図 4 ( a ) のパターン 1のタイムチャートに示す如く、 マイクロプロセッサの供 給データ処理の 1サイクル期間内において、 供給データのエラー訂正処理として実際に必 要とされる期間を A、 その後の残余期間を Bと定める。 エラ一訂正処理後のデータにエラ 一が有った場合、 エラー推定処理は、 かかる残余期間 Bの間に完了する必要があるので期 間 Bの間に実行可能なェラ一推定処理の回数を Kとして定める。
例えば、 エラ一推定処理に要する期間を期間 Aと同等の長さであると仮定した場合、 図 4 ( a ) に示される如く、 供給データ処理 1サイクルにおけるマイクロプロセッサの負荷 が 2 0 %以下のときは、 K= (期間 Β Ζ期間 Α) より K= 4と定めることができる。 なお 、 同図に示されるクロックパルスの波形および周波数は、 マイクロプロセッサに供給され るクロックパルスを模式的に表したものに過ぎず、 図示されたパルス周期が実際の処理時 間を直接的に示すものではない。
以上に説明した他にも、 所定回数 Κは、 図 4 ( b ) に示されるパターン 2のタイムチヤ ートのように定めても良い。 同図は、 エラ一訂正処理期間 A 1においてエラーがあり、 そ れに続く処理サイクルのエラ一訂正処理期間 A 2でエラ一がなかった場合、 A 1における エラー推定処理が期間 B 1の間に終了しないときは、 続く処理サイクルの期間 B 2を利用 して推定処理を続行する方式を示すものである。 この場合、 エラー訂正後のデータが本ェ ラ一訂正装置後段のデコーダ回路等 （図示せず） で使用されるまでエラー推定処理を続行 することができる。 従って、 この場合は、 図 4 ( a ) のパターン 1に比較して、 さらに大 きな数値を所定回数 Kとして設定することが可能となる。
また、 放送受信機等のエラ一訂正装置において、 エラー訂正後のデータを受信機内部の 記録媒体等に記録する場合は、 所定回数 Kを設定せずに最終的に誤りの無いデータを得る までエラー推定処理を繰り返すようにしても良い。 ステップ S 2 1において、 カウント値 Nが所定値 Kに達していると判断された場合、 マ イク口プロセッサはステップ S 2 3に進み、 その時点における訂正処理前又は処理後のデ 一夕をエラ一訂正装置 1 0の出力データとして後段の外部機器 （図示せず） に出力して、 図 2のプログラムにかかる処理を終了させる。
一方、 ステップ S 2 1において、 カウント値 Νが所定値 Κに達していないと判断された ときは、 マイクロプロセッサは、 ステップ S 2 5に進みエラ一推定処理を実行する指令を 推定データ生成手段 1 6に与える。 なお、 ステップ S 2 5の ラー推定処理は、 データス トリームについてのヘッダ一部エラーの推定処理、 又はデータ部エラーの推定処理のみを 行うものでも良いし、 或いは、 これらの推定処理を組み合わせて行うものでも良い。 因み に、 各々の推定処理を組み合わせた処理方式を図 3のフローチャートに示す。
先ず、 図 3のステップ S 2 5 0 1において、 マイクロプロセッサは、 デ一夕ストリーム 中のエラー位置情報が示されていない場合を考慮して、 データストリーム中のエラー位置 情報が示されているか否かを判断する。 そして、 エラー位置情報が示されていない場合は ステップ S 2 5 0 3に進み、 エラ一位置情報を用いずに全てのデータストリームを対象と してエラ一推定処理を実行する。 なお、 この場合のエラー推定処理もデータストリームに ついてのヘッダ一部、 又はデータ部のみについて行う方式でも良いし、 或いは、 これらの 推定処理を組み合わせて行う方式でも良い。
一方、 ステップ S 2 5 0 1においてエラー位置情報が ¾されていると判断された場合は 、 マイクロプロセッサは、 ステップ S 2 5 0 5に進みエラー位置情報の信頼度推定処理を 実行する。
エラ一位置情報の信頼度推定処理とは、 エラ一位置情報が信頼できるものであるか否か を判断する処理である。 例えば、 前述の如く、 R S ( 2 0 4， 1 8 8 ) 符号によるエラー 訂正の場合には最大 1 6の誤りプロックの位置情報 （エラ一位置情報） が検出できる。 ェ ラーブ口ックの数が 1 7以上である場合は、 1 6以下のプロックでエラー位置情報が検出 される。 そのため、 かかる場合にはエラー位置情報が誤っていることになる。 そこで、 ェ ラー位置情報の信頼度が問題となるが、 エラ一位置情報の信頼度を推定する方法として、 エラ一位置情報の示すエラ一位置のデータストリームにエラーではない正しい情報がある か否かで判断する方法がある。 つまり、 エラ一位置情報の示すエラー位置のデ一タストリ ームに、 エラーではない正しいデータがあると推定されるときはエラ一位置情報が誤って いるもの、 すなわち、 その信頼度が低いと推定される。 この場合、 エラー位置情報の示す ブロックをチェックするのではなく、 例えば、 その内の一部の箇所のみ、 或いはヘッダ一 部のみをチェックして処理の簡易化を図るようにしてもよい。
マイクロプロセッサは、 エラー位置情報の信頼度推定処理を終了させるとステップ S 2 5 0 7に進み、 ステップ S 2 5 0 5における処理によるエラ一位置情報の信頼度の推定結 果について判断を行う。 そして、 ステップ S 2 5 0 5においてエラー位置情報の信頼度が 低い （若しくは高くない） と推定された場合は、 ステップ S 2 5 0 3に進み上述した同ス テツプにおける処理を実行する。 一方、 ステップ S 2 5 0 5においてエラ一位置情報の信 頼度が高いと推定された場合は、 ステップ S 2 5 0 9に進み、 エラー位置情報に示される エラ一ブロックがへッダ一部にあるか否かを判断する。
ステップ S 2 5 0 9においてヘッダ一部にエラーが有ると判断された場合、 マイクロプ Πセッサは、 次のステップ S 2 5 1 1に進みヘッダー部におけるエラーの推定処理を実行 する。 なお、 ヘッダー部エラ一の推定処理に関しては、 既存の各種の推定処理方式が使用 可能であるためその説明は省略する。
一方、 ステップ S 2 5 0 9においてヘッダー部にエラーが無いと判断された場合、 或い は、 ステップ S 2 5 1 1の処理が終了すると、 マイクロプロセッサは、 ステップ S 2 5 1 3に進み、 エラー位置情報に示されるエラーブロックがデ一タ部にあるか否かを判断する 。 そして、 データ部にエラ一が有ると判断された場合は、 次のステップ S 2 5 1 5に進み データ部におけるエラ一の推定処理を実行する。 なお、 データ部エラーの推定処理につい ても、 既存の各種のエラー推定処理方式が利用できるためその説明は省略する。
一方、 ステップ S 2 5 1 3においてデータ部にエラ一が無いと判断された場合、 或いは 、 ステップ S 2 5 1 5の処理が終了すると、 マイクロプロセッサは、 図 2のフローチヤ一 卜に示す処理、 即ち、 図 2のステップ S 2 5のエラー推定処理を終了させる。
その後、 マイクロプロセッサは、 ステップ S 2 5におけるエラ一推定処理の結果に基づ いて、 推定データ生成手段 1 6に推定データを生成させ （ステップ S 2 7 ) 、 同データを 推定データ記憶手段 1 2に記憶させると （ステップ S 2 9 ) 、 図 3のステップ S 0 3に戻 つて以上に説明した動作を繰り返す。
【実施例 1】
次に、 本発明のエラー訂正装置を備えた受信装置を図 5に示す。 受信装置 1 0 0は、 例 えば、 B S C S、 地上波デジタル等のデジタル放送を受信して、 これに含まれるデジタ ルデ—夕を復調.再生する受信機である。 なお、 受信装置 1 0 0には、 復調されたデータ をユーザが視聴可能な映像信号や音声信号に変換 ·再生して出力する再生出力部等の回路 も含まれるが、 これらの回路に関しては本発明と直接的な関係が無いためその記載並びに 説明を省略する。
先ず、 受信装置 1 0 0の構成について説明を行う。
アンテナ 1 0 1は、 例えば、 パラボラアンテナやオフセットアンテナ、 車載受信機にお いては車載のダイポールアンテナやフィルムアンテナ等のデジタル放送受信用アンテナで あり、 デジタル放送電波を受信してこれをフロントエンド部 1 0 2に供,給する部分である フロントエンド部 1 0 2は、 かかる放送電波を周波数変換並びに復調して当該電波に重 畳されているデジタルデータを、 例えば、 M P E Gトランスポートストリームのようなデ 一夕時系列に変換して抽出する部分である。
メモリ部 1 0 3及びデータ読出し部 1 0 4は、 フロントエンド部 1 0 2から供給される 受信データと、 後述する推定データ生成部 1 0 7から供給される推定データとを記憶して 、 所定のタイミングでこれらの記憶デ一夕を訂正処理部 1 0 5に供給する部分である。 な お、 データ読出し部 1 0 4は、 特にメモリ部 1 0 3と分離した構成をとる必要はなく、 メ モリ部 1 0 3のアドレス指定回路として同メモリ内に含まれる構成としても良い。 また、 デ一タ供給のタイミングは、 後述する制御部 1 0 6によって制御されるものとする。 訂正処理部 1 0 5は、 メモリ部 1 0 3から供給されるデータ時系列について所定のエラ 一訂正処理を行う部分であり、 当該データ時系列に含まれているエラ一訂正符号によって 種々の形態を採り得るものである。 因みに、 図 5の事例はエラー訂正符号として R S符号 を用いた場合を示すものであり、 訂正処理部 1 0 5は、 主に、 対象とするデータ時系列の シンポル中に誤りがあるか否かを示すシンドローム情報を算出するシンドローム算出部、 当該情報に基づいてエラー訂正パターンとエラ一位置情報を求めるエラー検出部、 及びか かる訂正パターンと位置情報に基づいて対象とするデータ時系列のエラー訂正を行うエラ 一訂正部から構成されており、 R S ( 2 0 4， 1 8 8 ) 符号によるエラー訂正を行う。 一方、 訂正処理部 1 0 5から出力されるエラ一訂正後のデータは、 訂正処理部 1 0 5の 後段に設けられた各種の受信データ処理回路 （図示せず） に供給される。 なお、 訂正後デ 一夕に含まれる T Sフラグなどのデータ状態を示す各種の記述子は、 T Sフラグ記憶部 1 0 8に逐次記録されるものとする。
制御部 1 0 6は、 図示せぬマイクロプロセッサ、 R OM · RAMなどのメモリ回路、 及 びこれらの周辺回路から構成されており、 受信装置 1 0 0の全体を統括 ·制御する部分で ある。 そして、 上記メモリ回路には、 受信装置 1 0 0の動作を規定するメインプログラム や各種のサブプログラムが記憶されており、 上記マイクロプロセッサがその内蔵するクロ ックに同期してこれらのプログラムを 1ステツプずつ実行することによつて受信装置 1 0 0における各種の処理が実行される。
推定デ一タ生成部 1 0 7は、 制御部 1 0 6からの指令に基づき、 訂正処理部 1 0 5や T Sフラグ記憶部 1 0 8等の他の構成部分から各種の情報ゃデ一夕を取り込み、 復調された 受信デ一夕のビット時系列を調整して推定データのビット時系列を生成する部分である。 推定指標記憶部 1 0 9は、 推定データ生成部 1 0 7と接続されており、 推定データ生成 部 1 0 7が推定デ一タ生成時におけるエラー推定処理を行う際の指標となる各事例を記憶 した部分である。 即ち、 推定データ生成部 1 0 7は、 推定指標記憶部 1 0 9に予め記憶さ れている各種の推定指標のパターンを参照し、 エラーブロックを推定して推定デー夕の生 成を行う。
なお、 本実施例におけるアンテナ 1 0 1及びフロントエンド部 1 0 2が、 図 1に示され た本発明の実施の形態による情報源 2 0に相当し、 メモリ部 1 0 3が供給データ記憶手段 1 1及び推定データ記憶手段 1 2に相当する。 同様に、 データ読出し部 1 0 4、 訂正処理 部 1 0 5、 制御部 1 0 6、 推定データ生成部 1 0 7、 及び T Sフラグ記憶部 1 0 8の各々 が、 それぞれデータ読出し手段 1 3、 訂正処理手段 1 4、 制御判断手段 1 5、 推定データ 生成手段 1 6、 及び出力情報記憶手段 1 7に相当する。 また、 推定指標記憶部 1 0 9が推 定指標記憶手段 1 8に相当する。 なお、 以下の説明では A R I B S T D - B 3 1 「地上波デジタルテレビジョン放送の伝 送方式」 の標準規格を例にとって説明を行うものとし、 そのデータフォーマットは、 A R I B S TD - B 2 4及び I S OZ I E C 1 3 8 1 8— 1に準拠しているものとする。 次に、 本実施例における受信データのエラー訂正処理動作を説明する。 因みに、 本実施 例における処理動作は、 前述の本発明による実施の形態の場合と同様であるため図 2及び 3のフローチャートを参照しつつ説明を行う。
すなわち、 受信装置 1 0 0において図 2に示される処理プログラムが起動されると、 制 御部 1 0 6のマイクロプロセッサは、 ステップ S O 1においてそのメモリ RAM上の所定 領域内に設けられた処理カウンタのカウント値 Nを 0に初期化する。 そして、 次のステツ プ S 0 3に進み供給データについての処理を行うタイミングに該当している否かを判断す る。 つまり、 データ読出し部 1 0 4がメモリ部 1 0 3からデータを間欠的に読み出して処 理を行う過程において、 当該処理の実行開始のタイミングに該当するか否かが本ステップ において判断される。
ステップ S 0 3において、 供給データ処理の実行タイミングであると判断された場合、 マイクロプロセッサは、 ステップ S 0 5に進みメモリ部 1 0 3から所定の供給データを読 み出す指令をデータ読出し部 1 0 4に与える。 ここで、 所定の供給データとはフロントェ ンド部 1 0 2から供給される受信データを意味するものである。 この際、 制御部 1 0 6に よってメモリ部 1 0 3のアドレス指定が為され、 フロントエンド部 1 0 2からの受信デー 夕がデータ読出し部 1 0 4を介して訂正処理部 1 0 5に供給される。
一方、 ステップ S O 3において、 供給データ （受信データ） の処理タイミングではない と判断された場合、 マイクロプロセッサは、 ステップ S 0 7に進みメモリ部 1 0 3に推定 データ生成部 1 0 7からの推定データがストアされているか否かを判断する。 そして、 メ モリ部 1 0 3に推定データがストアされていないときは、 ステップ S 0 3に戻り上記の処 理を繰り返す。 一方、 推定デ一夕がストアされているときは、 ステップ S O 9に進み処理 カウン夕のカウント値 Nをインクリメントして、 次のステップ S 1 1でメモリ部 1 0 3か ら所定の推定データを読み出す指令をデータ読出し部 1 0 4に与える。
上記のステップ S 0 5または S 1 1が終了すると、 マイクロプロセッサはステップ S 1 3のエラ一訂正処理に進み、 データ読出し部 1 0 4が読み出したデ一夕ストリームに対し て所定のエラー訂正処理を実行する指令を訂正処理部 1 0 5に与える。
訂正処理部 1 0 5では、 最初に、 シンドローム算出部によって入力されたデータ時系列 のシンポル中に誤りがあるか否かを示すシンドローム情報が算出される。 続いて、 エラ一 検出部において、 このシンドローム情報に基づいてエラー訂正パターン及びエラ一位置情 報が求められる。 そして、 次段のエラ一訂正部において、 かかるエラーに関する訂正パタ 一ンと位置情報に基づいて対象とするデー夕時系列についてエラ一訂正処理が施され、 ェ ラ—訂正後デー夕とエラ一訂正結果情報が求められる。 ここでエラ一訂正結果情報とは、 エラ一訂正が上手く為されたか否かを、 例えば、 フラグピットやステータスコードによつ て示す情報を含む信号を意味するものである。 なお、 エラ一位置情報並びにエラー訂正結 果情報は、 訂正処理部 1 0 5から制御部 1 0 6に通知される。
ステップ S 1 3のエラー訂正処理が終了すると、 マイクロプロセッサは、 次のステップ
S 1 5においてエラー訂正処理後のデータに残存エラーが有るか否かを判断し、 エラーが なければ同データを訂正処理部 1 0 5の出力データとして後段回路 （図示せず） に出力す る （ステップ S 1 7 ) 。 また、 当該出力データに含まれる、 例えば、 T Sフラグ等の各種 フラグ類の状態を T Sフラグ記憶部 1 0 8に記憶させて （ステップ S 1 9 ) 、 図 2のプロ グラムに関する処理を終了させる。 一方、 ステップ S I 5においてエラー訂正処理後のデータに残存エラーが有ると判断さ れた場合、 マイクロプロセッサはステップ S 2 1に進み、 カウント値 Nが所定の回数 に 達しているか否かを判断する。 なお、 所定回数 Kの設定方法については、 前述の通りであ るためその説明は省略する。
ステップ S 2 1において、 カウント値 Nが所定値 Kに達していると判断された場合、 マ イク口プロセッサは、 ステップ S 2 3に進み、 その時点における訂正処理前又は処理後の デ一夕を訂正処理部 1 0 5の出力データとして後段回路 （図示せず） に出力し、 図 2の処 理を終了させる。
一方、 ステップ S 2 1において、 カウント値 Nが所定値 Kに達していないと判断された ときは、 マイクロプロセッサはステップ S 2 5に進み、 エラー推定処理を実行する指令を 推定データ生成部 1 0 7に与える。 なお、 エラー推定処理は、 データストリームについて のヘッダ一部のエラ一推定処理、 又はデータ部のエラ一推定処理のみを行う処理方式でも 良いし、 或いは、 これらの推定処理を組み合わせて行う処理方式でも良い。 因みに、 各推 定処理を組み合わせた方式についての動作を図 3のフローチヤ一トに示す。
先ず、 図 3のステップ S 2 5 0 1において、 マイクロプロセッサは、 デ一タストリーム 中のエラ一位置情報が示されない場合を考慮して、 デ一夕中にエラ一位置情報が示されて いるか否かを判断する。 なお、 本実施例における訂正処理部 1 0 5は、 R S ( 2 0 4， 1 8 8 ) 符号によるエラー訂正を行うため、 エラ一位置情報が示されている。
次に、 マイクロプロセッサは、 ステップ S 2 5 0 5に進みエラ一位置情報の信頼度推定 処理を実行する。
エラー位置情報の信頼度推定処理とは、 エラ一位置情報が信頼できるものであるか否か を推定する処理である。 なお、 信頼度推定処理の説明については前述の通りである。 マイクロプロセッサは、 エラー位置情報の信頼度推定処理を終了させるとステップ S 2 5 0 7に進み、 ステップ S 2 5 0 5における処理によるエラー位置情報の信頼度の推定結 果を判断する。 そして、 ステップ S 2 5 0 5においてエラー位置情報の信頼度が低いと推 定された場合は、 ステップ S 2 5 0 3に進み上述の同ステップにおける処理を実行する。 一方、 ステップ S 2 5 0 5においてエラー位置情報の信頼度が高いと推定された場合は、 ステップ S 2 5 0 9に進みエラー位置情報に示されるエラーブロックがヘッダー部にある か否かを判断する。
この際、 制御部 1 0 6は、 種々の情報や受信データの取込指令を推定データ生成部 1 0 7に発する。 推定データ生成部 1 0 7はかかる取込指令に基づいて、 フロントェンド部 1 0 2から受信データを、 訂正処理部 1 0 5のエラ一検出部からエラ一位置情報を、 T Sフ ラグ記憶部 1 0 8から T Sフラグ情報等をそれぞれ取得する。 なお、 T Sフラグ情報とは 、 それまで正常にエラ一訂正が為されていた受信データの M P E Gトランスポ一トストリ ーム （以下、 単に "MP E G— T S " と称する） に含まれていた各種の状態記述子を総称 して表すものである。 そして、 制御部 1 0 6は、 推定データ生成部 1 0 7を介して取り込 - んだエラ一位置情報を解析して、 エラー部分が MP E G— T Sのヘッダ一部に有るか否か を判断する。
ステップ S 2 5 0 9においてヘッダ一部にエラーが有ると判断された場合、 マイクロプ 口セッサは、 次のステップ S 2 5 1 1に進み、 ヘッダ一部におけるエラーの推定処理を実 行する指令を推定デ一夕生成部 1 0 7に出力する。
これを受けて推定デ一タ生成部 1 0 7は、 取り込んだ受信データと T Sフラグ情報とを 比較して推定データの生成を行う。 M P E G— T Sのヘッダー部のエラ一時における推定 データ生成方法の一例としては、 ヘッダー部の同期バイトが " O x 4 7 " と異なる場合に 、 これを " 0 x 4 7 " に補正する方法や、 ペイ口一ドユニット開始インジケータが 1、 ァ ダプテ一ションフィールド制御が未定義、 若しくは同フィルードのみに拘わらずペイロー ドの開始点が P E Sセクションの開始点でない場合に所定プロックのエラーを推定する方 法等が挙げられる。
すなわち、 誤りブロックの推定は、 通常の受信データのピット時系列では発生するはず のない 0 / 1パターンの符号を検出したときに、 当該ブロックをエラ一ブロックとして推 定することで行う。 なお、 エラ一プロックの推定を行うための指標としては、 上記の事例 以外にも、 例えば、 図 6の表に示すような各種の指標が考えられる。 以上に述べたエラ一 推定指標はあくまでも例示であって、 本発明の実施がこれらの事例に限定されるものでな いことは言うまでもない。 なお、 以上に説明したヘッダー部のエラ一推定指標は、 予め推 定指標記億部 1 0 9に記憶されており、 推定データ生成部 1 0 7は、 必要に応じて適宜こ れを読み出して利用するものとする。
一方、 ステップ S 2 5 0 9においてヘッダ一部にエラーが無いと判断された場合、 或い は、 上記ステップ S 2 5 1 1の処理が終了すると、 マイクロプロセッサは、 ステップ S 2 5 1 3に進みエラー位置情報に示されるエラ一ブロックがデータ部にあるか否かを判断す る。
そして、 M P E G— T Sのデータ部にエラ一があると判断された場合、 制御部 1 0 6は ステップ S 2 5 1 5に進み、 データ部におけるエラーの推定処理を実行する指令を推定デ 一夕生成部 1 0 7に出力する。 推定データ生成部 1 0 7ではこれを受けて、 取り込んだ受 信データと T Sフラグ情報とを比較して推定データの生成及びエラ一ブロックの推定を行 う。 誤りブロックの推定は、 例えば、 NU L L部にも係わらず NU L Lになっていないブ ロックがある場合にはこのブロックを NU L Lに変更することで行う。 また、 その他のデ 一夕部におけるエラ一ブロックの推定を行うための指標としては、 例えば、 図 7の表に示 すような例が考えられる。 なお、 かかるエラ一推定指標はあくまでも例示であって、 本発 明の実施がこれらの事例に限定されるものでないことは言うまでもない。 なお、 以上に説 明したデータ部のエラー推定指標は、 予め推定指標記億部 1 0 9に記憶されており、 推定 データ生成部 1 0 7は、 必要に応じて適宜これを読み出して利用するものとする。
一方、 ステップ S 2 5 1 3においてデータ部にエラーが無いと判断された場合、 或いは 、 ステップ S 2 5 1 5の処理が終了すると、 マイクロプロセッサは、 図 3のフローチヤ一 トに示される処理、 即ち、 図 2のステップ S 2 5のエラ一推定処理を終了させる。
その後、 マイクロプロセッサは、 ステップ S 2 5におけるエラ一推定処理の結果に基づ いて、 推定データ生成部 1 0 7に推定データを生成させ （ステップ S 2 7 ) 、 同データを メモリ部 1 0 3に記憶させると （ステップ S 2 9 ) 、 前述のステップ S 0 3に戻り、 以上 に説明した処理動作を繰り返す。
以上に説明した如く、 本実施例によれば受信データのピット時系列におけるエラープロ ックを推定し、 これを通常取り得るピットパターンに調整して再度エラ一訂正処理を繰り 返すため、 従来、 訂正が不可能であったエラーブロック数以上のエラーが存在する場合で も、 エラ一の訂正或いはエラー位置の検出を行うことが可能となる。
【実施例 2】
次に、 M P E G— T Sのデ一夕部にエラ一があった場合、 該データ部に NU L L部分が ないときにエラーブロックの推定を行う実施例について説明を行う。
すなわち、 第 1実施例における図 3のステップ S 2 5 1 3において、 データ部にエラ一 があるものと判断されたときに、 さらにデータ部における NU L L部分の有無を判断して NU L L部分がない場合には本実施例による処理が行われ、 NUL L部分が有る場合には 前述のデータ部エラー推定処理が行われるものとする。 従って、 本実施例に至るまでの処 理過程は第 1実施例と同様であり、 かつ、 本実施例によるデータ受信装置の構成も第 1実 施例における受信装置 1 0 0と同一である。
本実施例による処理プログラムのフローチャートを図 8に示す。
先ず、 図 8のステップ S 3 0 1において、 M P E G— T Sのデータ部に NU L L部分が 有ると判断された場合、 制御部 1 0 6のマイクロプロセッサは、 図 3のステップ S 2 5 1 5に移行して前述のデータ部エラ一推定処理を実行し、 同処理が終了すると図 8、 即ち、 図 3の処理を終わらせる。
一方、 ステップ S 3 0 1においてデータ部に NU L L部分がないと判断された場合、 マ イク口プロセッサは、 ステップ S 3 0 3に移行してデータ部にペイロードが含まれている か否かを判断する。
ステップ S 3 0 3において、 データ部にペイロードが含まれていないと判断された場合 、 マイクロプロセッサは、 ステップ S 3 3 5に移り、 デ一夕部にァダプテーシヨンフィ一 ルド （AD F ) が含まれているか否かを判断する。 そして、 データ部にァダプテ一シヨン フィールドが含まれていないと判断された場合、 マイクロプロセッサは、 図 8並びに図 3 の処理を終了させる。 なお、 ペイロードとは、 M P E G— T Sのデータ部において、 P E Sゃセクション等の通常の伝送デ一夕が重畳される部分であり、 ァダプテーションフィ一 ルドとは、 これらのデータ以外の、 例えば、 時刻情報などの特殊データが重畳される部分 のことである。
一方、 ステップ S 3 3 5において、 データ部にァダプテーションフィールド力 S含まれて いると判断された場合、 マイクロプロセッサは、 所定の手順に従ってァダプテーシヨンフ ィ一ルドにおけるエラーブロックの推定処理 （ステップ S 3 3 7 ) を実行した後、 図 8並 びに図 3の処理を終了させる。
次に、 M P E G— T Sのデータ部にペイロードを含まれている場合の処理について説明 を行う。 この場合、 マイクロプロセッサは、 ステップ S 3 0 3からステップ S 3 0 5に移 り、 ペイロードに重畳されているデータが P E S形式になっているか否かを判断する。 な お、 P E S (Packetized Elementary Stream)形式とは、 M P E G 2における映像データや音 声データなどのデータを伝送する際のデ一タストリーム形式の 1つを言うものである。 以 下の記述では、 最初に、 ステップ S 3 0 5でデータが P E S形式であると判断された場合 の処理 （ステップ S 3 0 7以下） を説明し、 その後に、 P E S形式でないと判断された場 合の処理 （ステップ S 3 1 9以下） を説明する。
先ず、 P E S形式であると判断された場合の処理を説明する。
ペイロードのデ一夕が P E S形式であると判断された場合、 マイクロプロセッサは、 ス テツプ S 3 0 7に移って P E Sへッダ一が有るか否かを判断する。 P E Sへッダ一が有る と判断された場合、 マイクロプロセッサは、 ステップ S 3 0 9に移り所定の P E Sヘッダ 一推定処理を行う。 そして、 次のステップ S 3 1 1において推定処理を続行するか、 或い は終了するかを判断する。
例えば、 エラ一位置情報の信頼度が高いと推定された場合において、 エラ一位置情報か ら得られたブロック数から上記推定処理によりエラ一推定が為されたブロック数を減算し 、 その差が訂正処理部 1 0 5で訂正可能なブロック数の範囲内であるか否かにより終了、 或いは続行を判断するようにしても良い。 なお、 この推定処理続行 終了の判断を行わず に、 常に推定処理を続行するか、 または、 常に推定処理を終了するようにしても良い。 ステップ S 3 1 1で推定処理終了と判断された場合は、 マイクロプロセッサは、 図 8並 びに図 3の処理を終了させる。 一方、 ステップ S 3 1 1でであると判断された場合、 または、 上記ステップ S 3 0 7で P E Sヘッダーが含まれていないと判断された場合、 マイクロプロセッサは、 ステップ S 3 1 3に移行して P E Sによるデ一タストリームに含まれるデ一夕パケットの長さが正し いか否かを判断する。
同ステップにおいてパケット長が正しくないと判断された場合、 マイクロプロセッサは 、 ステップ S 3 1 5に移行して所定の P E Sパケット推定処理を行い、 エラーの含まれる デ一夕ブロックを推定する。 なお、 ステップ S 3 1 5において、 P E Sパケット内のデ一 夕が M P E G 4の場合には、 図 9に示す M P E G 4のエラ一推定指標に基づいて推定処理 が行われる。 なお、 かかるエラー推定指標は、 予め推定指標記億部 1 0 9に記憶されてお り、 推定データ生成部 1 0 7は、 必要に応じて適宜これを読み出して利用するものとする その後、 マイクロプロセッサは、 ステップ S 3 1 7において前述したステップ S 3 1 1 と同様の処理を行って、 推定処理を終了させると判断された場合には図 8並びに図 3の処 理を終了させる。
一方、 ステップ S 3 1 7において推定処理続行と判断された場合、 または、 上記のステ ップ S 3 1 3において P E Sバケツト長が正しいと判断された場合、 マイクロプロセッサ は、 上記.のステップ S 3 3 5に移行して前述したステップ S 3 3 5以下の処理を繰り返す 次に、 ステップ S 3 0 5において、 デ一夕が P E S形式でないと判断された場合の処理 (ステップ S 3 1 9以下） を説明する。
先ず、 マイクロプロセッサは、 ステップ S 3 1 9においてデータ中にセクションヘッダ 一が有るか否かを判断する。 セクションヘッダーが有ると判断された場合、 マイクロプロ セッサは、 ステップ S 3 2 1に移り所定のセクションヘッダー推定処理を行う。 そして、 次のステップ S 3 2 3において、 前述したステップ S 3 1 1と同様の判断を行って推定処 理終了と判断されたときは、 図 8並びに図 3の処理を終了させる。
一方、 ステップ S 3 2 3で推定処理続行と判断された場合、 または、 上記ステップ S 3 1 9でセクションヘッダ一が無いと判断された場合、 マイクロプロセッサは、 ステップ S 3 2 5に移行して、 データストリームに含まれるセクションの長さが正しいか否かを判断 する。
同ステツプにおいてセクション長が正しくないと判断された場合、 マイクロプロセッサ は、 ステップ S 3 2 7に移行して所定のセクションデータ推定処理を行い、 エラーの含ま れるデータストリームを推定する。 そして、 次のステップ S 3 2 9において前述したステ ップ S 3 1 1と同様の判断を行って、 エラー推定処理終了と判断されたときは、 図 8並び に図 3の処理を終了させる。
一方、 ステップ S 3 2 9でエラー推定処理続行と判断された場合、 または、 上記ステツ プ S 3 2 5でセクション長が正しいと判断された場合、 マイクロプロセッサは、 ステップ S 3 3 1に移行して所定のセクションデータ誤り検出処理を実行する。 そして、 次のステ ップ S 3 3 3において前述したステップ S 3 1 1と同様の判断を行い、 推定処理終了と判 断されたときは、 図 8並びに図 3の処理を終了させる。
一方、 ステップ S 3 3 3において推定処理続行と判断された場合、 マイクロプロセッサ は、 上記のステップ S 3 3 5に移行して前述したステップ S 3 3 5以下の処理を繰り返す 。
以上に説明したように、 本実施例では、 第 1の実施例に比較して、 M P E G— T Sのデ 一夕部に含まれるエラーブロックの推定処理を更に詳細に行うため、 より正確なエラ一推 定が可能となり、 訂正処理部 105におけるエラ一訂正機能を向上させることができる。 なお、 以上の説明では、 主に MPEG2— TSのデータストリーム構成を例にとって説 明を行ったが、 本発明の実施はかかる事例に限定されるものではなく、 例えば、 MPEG 2 _P Sなどの他の形式に基づくデータストリームについても適用可能である。

Claims

請求の範囲
1 . 情報源から供給される供給データに対してエラー訂正処理を実行するエラー訂正装置 であって、
前記供給データが入力され、 該供給データに対してエラー訂正処理を施して、 前記入力 データに基づく訂正後データ及び該訂正後デ一夕における残存エラーの状況を示すエラー 状態データを生成する訂正処理手段と、
前記エラ一状態データに基づいて前記訂正後データに含まれる残存エラーの検出を行う 検出手段と、
エラ一推定指標を記憶する推定指標記憶手段と、
前記検出手段による残存エラー検出に応じて、 前記推定指標記憶手段に記憶されている 前記エラー推定指標に基づいて前記訂正処理手段に入力されたデータに対するエラー推定 処理を施して、 前記訂正処理手段に入力されたデ一夕に基づく推定データを生成する推定 データ生成手段とを含み、
前記訂正処理手段は、 前記推定データ生成手段が推定データを生成した際に、 前記供給 デ一夕に換えて該推定データが入力され、 該推定データに対して前記エラ一訂正処理を施 すことを特徴とするエラー訂正装置。
2 . 前記推定指標記憶手段はヘッダー部におけるエラー推定指標を記憶し、
前記推定データ生成手段は、 前記推定指標記憶手段に記憶されている前記へッダ一部に おけるエラ一推定指標に基づいて、 前記訂正処理手段に入力されたデ一夕のへッダ一部に 対するエラー推定処理を施すことを特徴とする請求項 1に記載のエラ一訂正装置。
3 . 前記推定指標記憶手段はデータ部におけるエラー推定指標を記憶し、
前記推定データ生成手段は、 前記推定指標記憶手段に記憶されている前記データ部にお けるエラ一推定指標に基づいて、 前記訂正処理手段に入力されたデータのデ一夕部に対す るエラ一推定処理を施すことを特徴とする請求項 1又は 2に記載のエラ一訂正装置。
4. 前記エラ一状態データは、 前記訂正後データ中に含まれる残存エラーの存在位置を示 すエラー位置情報を含み、
前記推定データ生成手段は、 前記エラー位置情報に基づいて前記訂正処理手段に入力さ れたデータに対するエラー推定処理を施すことを特徴とする請求項 1乃至 3のいずれか 1 項に記載のエラ一訂正装置。
5 . 前記推定データ生成手段は、 前記エラ一位置情報についての信頼度推定処理を実行し て前記エラー位置情報の信頼度が高いと推定された場合に、 前記エラ一位置情報に基づい て前記訂正処理手段に入力されたデータに対するエラ一推定処理を施すことを特徵とする 請求項 4に記載のエラー訂正装置。
6 . 前記推定データ生成手段は、 前記信頼性推定処理によって前記エラ一位置情報の信頼 度が低いと推定された場合に、 前記エラ一位置情報に基づくことなく前記訂正処理手段に 入力されたデータに対するエラー推定処理を施すことを特徴とする請求項 5に記載のエラ 一訂正装置。
7 . 前記検出手段が残存エラーを検出し得ない際に、 前記訂正後データの状態を示す複数 のパラメ一夕を記憶する出力情報記憶手段をさらに含み、
前記推定データ生成手段は、 前記出力情報記憶手段に記憶されている前記複数のパラメ —夕に基づいて前記エラー推定処理又は前記信頼性推定処理を施すことを特徴とする請求 項 1乃至 6のいずれか 1項に記載のエラ一訂正装置。
8 . 情報源から供給される入力データを記憶する供給データ記憶手段と、
前記推定データを記憶する推定データ記憶手段と、 前記供給データ記憶手段又は前記推定データ記憶手段からデータを読み出して、 該デー 夕を前記訂正処理手段に入力する読出し手段と、 をさらに含み、
前記読出し手段は、 前記推定データ記憶手段にデータが記憶されている場合に、 前記供 給データ記憶手段からデータを読み出していないときに、 前記推定データ記憶手段からデ 一夕を読み出して該データを前記訂正処理手段に入力することを特徴とする請求項 1乃至 7のいずれか 1項に記載のエラー訂正装置。
9 . 前記訂正処理手段は、 前記検出手段が残存エラーを検出し得ない場合に、 前記訂正後 データをエラ一訂正装置から出力することを特徴とする請求項 1乃至 8のいずれか 1項に 記載のエラー訂正装置。
1 0 . 情報源から供給される供給データに対してエラー訂正処理を行うエラ一訂正方法で あって、
前記供給データが入力され、 該供給データに対してエラー訂正処理を施して、 前記入力 データに基づく訂正後データ及び該訂正後データにおける残存エラーの状況を示すエラ一 状態データを生成する訂正処理ステツプと、
前記ェラ一状態データに基づいて前記訂正後デー夕に含まれる残存エラーの検出を行う 検出ステップと、
ェラ一推定指標を推定指標記憶部に記憶する推定指標記憶ステツプと、
前記検出ステツプによる残存エラ一検出に応じて、 前記推定指標記憶部に記憶されてい る前記エラー推定指標に基づいて前記訂正処理ステップに入力されたデータに対するエラ —推定処理を施して、 前記入力データに基づく推定データを生成する推定データ生成ステ ップとを含み、
前記訂正処理ステップは、 前記推定データが生成された際に、 前記供給データに換えて 該推定デー夕が入力され、 該推定デ一夕に対して前記エラ一訂正処理を施すことを特徴と するエラ一訂正方法。
1 1 . 請求項 1 0に記載のエラー訂正方法をコンピュータに実行させることを特徴とする コンピュータに読取り可能なプログラム。
1 2 . 請求項 1 1に記載のプログラムを記録していることを特徵とする記録媒体。
PCT/JP2005/014857 2004-08-24 2005-08-05 エラー訂正装置 WO2006022155A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006531773A JPWO2006022155A1 (ja) 2004-08-24 2005-08-05 エラー訂正装置
US11/660,912 US20090044071A1 (en) 2004-08-24 2005-08-05 Error Correcting Device
EP05770403A EP1788711A4 (en) 2004-08-24 2005-08-05 ERROR CORRECTION DEVICE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004243436 2004-08-24
JP2004-243436 2004-08-24

Publications (1)

Publication Number Publication Date
WO2006022155A1 true WO2006022155A1 (ja) 2006-03-02

Family

ID=35967371

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/014857 WO2006022155A1 (ja) 2004-08-24 2005-08-05 エラー訂正装置

Country Status (4)

Country Link
US (1) US20090044071A1 (ja)
EP (1) EP1788711A4 (ja)
JP (1) JPWO2006022155A1 (ja)
WO (1) WO2006022155A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009059219A (ja) * 2007-08-31 2009-03-19 I-O Data Device Inc Ｕｓｂストレージシステムおよびデータ転送制御用のプログラム

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8189627B2 (en) 2006-06-28 2012-05-29 Samsung & Electronics Co., Ltd. System and method for digital communications using multiple parallel encoders
US8111670B2 (en) 2007-03-12 2012-02-07 Samsung Electronics Co., Ltd. System and method for processing wireless high definition video data using remainder bytes
US20140032506A1 (en) * 2012-06-12 2014-01-30 Quality Attributes Software, Inc. System and methods for real-time detection, correction, and transformation of time series data

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119426A (ja) * 1999-10-15 2001-04-27 Ntt Docomo Inc 誤り制御方法及びその方法を使用する通信システム
JP2001346205A (ja) * 2000-03-23 2001-12-14 Internatl Business Mach Corp <Ibm> 信号の誤りを隠蔽する方法
JP2002335163A (ja) * 2001-05-09 2002-11-22 Nec Corp 誤り率表示装置
JP2002344429A (ja) * 2001-05-16 2002-11-29 Matsushita Electric Ind Co Ltd パケット受信装置及びパケット伝送方法
JP2002374228A (ja) * 2001-06-13 2002-12-26 Nippon Telegr & Teleph Corp <Ntt> 再送制御動作抑制方法および再送制御動作抑制装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2113941A1 (en) * 1993-01-25 1994-07-26 Andrew J. Macdonald Error correcting decoder and decoding method for receivers in digital cellular communications systems
US5968199A (en) * 1996-12-18 1999-10-19 Ericsson Inc. High performance error control decoder
US5926488A (en) * 1997-08-14 1999-07-20 Ericsson, Inc. Method and apparatus for decoding second order reed-muller codes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119426A (ja) * 1999-10-15 2001-04-27 Ntt Docomo Inc 誤り制御方法及びその方法を使用する通信システム
JP2001346205A (ja) * 2000-03-23 2001-12-14 Internatl Business Mach Corp <Ibm> 信号の誤りを隠蔽する方法
JP2002335163A (ja) * 2001-05-09 2002-11-22 Nec Corp 誤り率表示装置
JP2002344429A (ja) * 2001-05-16 2002-11-29 Matsushita Electric Ind Co Ltd パケット受信装置及びパケット伝送方法
JP2002374228A (ja) * 2001-06-13 2002-12-26 Nippon Telegr & Teleph Corp <Ntt> 再送制御動作抑制方法および再送制御動作抑制装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1788711A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009059219A (ja) * 2007-08-31 2009-03-19 I-O Data Device Inc Ｕｓｂストレージシステムおよびデータ転送制御用のプログラム

Also Published As

Publication number Publication date
JPWO2006022155A1 (ja) 2008-07-31
EP1788711A1 (en) 2007-05-23
EP1788711A4 (en) 2007-11-07
US20090044071A1 (en) 2009-02-12

Similar Documents

Publication Publication Date Title
JP2542590B2 (ja) デ―タチャネル上のデ―タの復号方法及び復号装置
JP4079973B2 (ja) 放送受信感度表示機能付端末機及びその受信感度表示方法
JP5380862B2 (ja) Ｉｐストリーム送受信システム、ｉｐストリーム受信装置及びそれらに用いる受信処理タイミング同期化方法
US6137949A (en) Apparatus and method for transmitting variable rate data according to multiple storage state indicators
WO2006022155A1 (ja) エラー訂正装置
WO2005098818A1 (ja) 特定番組検出装置及び方法並びにプログラム
US6442208B1 (en) Apparatus and method for transmitting data
US5757825A (en) Digital signal processing for controlling error correction based on the state of the control bit
US6895173B2 (en) Combined DVD/CD data processor
US20030091328A1 (en) Method for correcting clock frequency, receiving apparatus, reproducing apparatus, and program
US7000172B2 (en) Decoding system and method in an optical disk storage device
JP2005012452A (ja) デジタル信号受信装置、デジタル信号受信方法、及びデジタル信号受信プログラム
EP0817503B1 (en) Decoding apparatus and decoding method
JP2007088808A (ja) 視聴チャンネル判定方法及び装置
US6456719B1 (en) Compressed audio error concealment apparatus and method
JP5800999B2 (ja) デジタル放送受信装置およびデジタル放送受信方法
JP2010206446A (ja) ビットレート計算方法及び信号発生装置
JP4009182B2 (ja) 周波数補正方法、受信装置、再生装置およびプログラム
US20080209295A1 (en) Apparatus and method for pre-processing on layer 2 in digital broadcasting receiving device
CN101686401B (zh) 数据处理设备和数据处理方法
US6684360B1 (en) Transmission apparatus, reception apparatus, transmission method and reception method, each for efficiently transmitting error information
JP3067309B2 (ja) 雑音除去装置
KR100505552B1 (ko) 디지털 방송수신기에서의 예약 녹화방법
JP2002368723A (ja) 検出装置、誤り訂正装置、及び誤り訂正装置を用いた受信機
JP4447942B2 (ja) 放送受信装置及び放送受信装置の制御方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006531773

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2005770403

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 2005770403

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11660912

Country of ref document: US